CN102386324B - 一种制作相变存储器元件的方法 - Google Patents

一种制作相变存储器元件的方法 Download PDF

Info

Publication number
CN102386324B
CN102386324B CN201010275006.1A CN201010275006A CN102386324B CN 102386324 B CN102386324 B CN 102386324B CN 201010275006 A CN201010275006 A CN 201010275006A CN 102386324 B CN102386324 B CN 102386324B
Authority
CN
China
Prior art keywords
etching stop
stop layer
layer
phase
phase change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010275006.1A
Other languages
English (en)
Other versions
CN102386324A (zh
Inventor
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010275006.1A priority Critical patent/CN102386324B/zh
Publication of CN102386324A publication Critical patent/CN102386324A/zh
Application granted granted Critical
Publication of CN102386324B publication Critical patent/CN102386324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种制作相变存储器元件的方法,包括:提供包括底部电极和在其上与其对准的相变材料层的前端器件结构;在前端器件结构上依次形成刻蚀停止层、绝缘层和具有开口的光刻胶层,刻蚀停止层为单层结构或双层结构,单层结构由第一刻蚀停止层构成,双层结构由第一刻蚀停止层和形成在其表面的第二刻蚀停止层构成,第一刻蚀停止层为绝缘的碳基材料;以光刻胶层为掩膜对绝缘层或者绝缘层和第二刻蚀停止层进行刻蚀,并停止在第一刻蚀停止层的表面,去除光刻胶层;灰化去除暴露的第一刻蚀停止层,以露出相变材料层;在暴露的相变材料层上形成顶部电极,以获得相变存储器元件。发明方法能够有效解决顶部电极形成工艺中相变材料层的损失的问题。

Description

一种制作相变存储器元件的方法
技术领域
本发明涉及半导体制造工艺,特别涉及一种制作相变存储器元件的方法。
背景技术
相变存储器技术是基于Ovshinsky在20世纪60年代末70年代初提出的相变薄膜层可以应用于相变存储介质的构想建立起来的,具有速度、功率、容量、可靠度、工艺整合度和成本等具竞争力的特性,为适合用来作为较高密度的独立式或嵌入式的存储器应用。由于相变存储器元件技术的独特优势,使其被认为非常有可能取代目前商业化极具竞争性的静态存储器SRAM与动态存储器DRAM挥发性存储器、快闪存储器Flash非挥发性存储器技术,可望成为未来极具潜力的新一代半导体存储器件。
相变存储器元件是利用相变材料在结晶态和非晶态的可逆性的结构转换所导致的电阻值差异来作为数据存储的机制。通过电流的控制来完成写入、擦除或者读取操,例如,当要进行写入时,可提供一短时间(例如50纳秒)且相对较高的电流(例如0.6毫安培),使相变层融化并快速冷却而形成非晶态。由于非晶态相变层具有较高的电阻(例如105-107欧姆),使其在读取操作时,提供的电压相对较高。当要进行擦除时,可提供一较长时间(例如100纳秒)且相对较低的电流(例如0.3毫安培),使非晶态相变层因结晶作用而转换成结晶态。由于结晶态相变层具有较低的电阻(例如102~104欧),其在读取操作时,提供的电压相对较低。据此,可进行相变存储器元件的操作。
相变存储器元件通常包括顶部电极、底部电极以及在顶部电极和底部电极之间的相变存储层。如图1A-1D所示,为根据现有技术制作相变存储器元件的方法流程中各步骤所涉及的器件结构的截面图。
如图1A所示,提供前端器件结构101,该前端器件结构101可以是在衬底上已形成有CMOS器件的前端器件结构,例如晶体管(未示出)、导电插销101a等结构。在前端器件结构101上形成底部电极102a和第一介电层102,然后在第一介电层102上形成相变材料层103a和第二介电层103,其中,底部电极102a与导电插销101a对准,相变材料层103a位于底部电极102a上与底部电极102a对准的位置。在第二介电层103上形成刻蚀停止层104,所述刻蚀停止层104的材料为氮化硅。在刻蚀停止层104上形成绝缘层105。在绝缘层105上形成具有开口110的光刻胶层106。其中,开口110位于相变材料层103a的正上方。
如图1B所示,以具有开口110的光刻胶层106为掩膜,对绝缘层105进行刻蚀,并停止在刻蚀停止层104上。然后,去除具有开口的光刻胶层106。
如图1C所示,采用干法刻蚀去除暴露的刻蚀停止层104。刻蚀停止层104的材料通常选用氮化硅,因此主要的刻蚀气体为碳氟化合物。然而,对于碳氟化合物来说,氮化硅和相变材料不具有足够的选择比,因此在刻蚀过程中也会造成相变材料层103a的损失。另外,上述刻蚀过程中形成的等离子体还会对露出的相变材料层103a的上表面造成损伤。
如图1D所示,在露出的相变材料层103a上形成顶部电极107,完成整个相变存储器元件的制作。
随着半导体工艺关键尺寸的不断减小,相变材料层的高度受到了更多限制。因此,顶部电极形成工艺中,必须考虑相变材料层的损失。不完整的相变材料层会对相变存储器元件的整体性能造成一定的影响,例如会降低包含该相变存储器元件的半导体器件的可靠性。
因此,需要一种方法,能够有效解决顶部电极形成工艺中相变材料层的损失的问题,以提高相变存储器元件的整体性能。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种制作相变存储器元件的方法,包括:提供前端器件结构,所述前端器件结构包括底部电极和相变材料层,其中所述相变材料层位于所述底部电极上与所述底部电极对准的位置;在所述前端器件结构上依次形成刻蚀停止层、绝缘层和具有开口的光刻胶层,所述刻蚀停止层为单层结构或双层结构,所述单层结构由第一刻蚀停止层构成,所述双层结构由所述第一刻蚀停止层和形成在所述第一刻蚀停止层表面的第二刻蚀停止层构成,所述第一刻蚀停止层由绝缘的碳基材料构成,其中所述开口位于所述相变材料层的正上方;当所述刻蚀停止层为单层结构,以所述具有开口的光刻胶层为掩膜,对所述绝缘层进行刻蚀,并停止在所述第一刻蚀停止层的表面,当所述刻蚀停止层为双层结构,以所述具有开口的光刻胶层为掩膜,分别对所述绝缘层和所述第二刻蚀停止层进行刻蚀,并停止在所述第一刻蚀停止层的表面,去除所述具有开口的光刻胶层;灰化去除暴露的第一刻蚀停止层,以露出所述相变材料层;以及在暴露的所述相变材料层上形成顶部电极,以获得所述相变存储器元件。
优选地,所述第一刻蚀停止层的材料为金刚石、无定形碳或掺杂的无定形碳。
优选地,所述第一刻蚀停止层的厚度为50-500埃。
优选地,所述d)步骤中通入的灰化气体包含氧气。
优选地,所述氧气的流速为10-100sccm。
优选地,所述d)步骤中通入的灰化气体包含氮气和氢气。
优选地,所述氮气和所述氢气的流速比为1∶1-1∶9,并且所述氮气和所述氢气的总流速为50-300sccm。
优选地,所述绝缘层的材料为氟硅玻璃、氧化硅或低介电常数材料。
优选地,所述第二刻蚀停止层的材料为氮化物。
优选地,所述第二刻蚀停止层的厚度为100-800埃。
根据发明的方法,能够有效解决顶部电极形成工艺中相变材料层的损失的问题,以提高相变存储器元件的整体性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1A-1D是根据现有技术制作相变存储器元件的方法流程中各步骤的截面图;
图2A-2F是根据本发明实施方式制作相变存储器元件的方法流程中各步骤的截面图;
图3是根据本发明实施方式制作相变存储器元件的工艺流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员来说显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明,将在下列的描述中提出详细的步骤,以便说明本发明是如何来制作相变存储器元件的。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
图2A-2F是根据本发明实施方式制作相变存储器元件的方法流程中各步骤的截面图。
如图2A所示,提供基底200。基底200上形成有栅极、源极、漏极等结构,为简化起见,这些结构在图中均未示出。在基底200上形成层间介质层201,材料可以选择为低k(介电常数)材料。层间介质层201中具有至少一个露出上表面的由导电材料做成的导电插销201a,例如钨插销。在层间介质层201的表面形成底部电极202a和第一介电层202,其中第一介电层202包围底部电极202a的四周。第一介电层202的材料可以是氧化物,例如氧化硅,形成方式可以是CVD(化学气相沉积)法。在第一介电层202上形成相变材料层203a和第二介电层203,其中第二介电层203包围相变材料层203a的四周。第二介电层203的结构可以为单层结构,例如仅为一层氮化物或一层氧化物,也可以是多层结构,例如包括形成于底部电极202a和第一介电层202之上的氮化物层和形成于氮化物层之上的氧化物层。其中,底部电极202a与导电插销201a对准,相变材料层203a位于底部电极202a上与底部电极202a对准的位置。需要指出的是,第一介电层202和第二介电层203的材料可以采用相同的材料,例如均为氧化物。根据本发明的一个实施方式,第一介电层202为氧化物,第二介电层203为氮化物,这样可以通过选择刻蚀气体来控制刻蚀的深度。基底200、位于同层的导电插销201a和层间介质层201、位于同层的底部电极202a和第一介电层202以及位于同层的相变材料层203a和第二介电层203共同构成前端器件结构220。
如图2B所示,在如图2A所示的前端器件结构220上形成刻蚀停止层204,其中刻蚀停止层204可以为单层结构或者双层结构。根据本发明一个实施方式,刻蚀停止层204为单层结构,所述单层结构由厚度为50-500埃的第一刻蚀停止层204a构成。第一刻蚀停止层204a为通过化学气相沉积、物理气相沉积、溅射或原子层沉积等方法形成的绝缘的碳基材料,例如金刚石、无定形碳或掺杂的无定形碳等。其中,掺杂的无定形碳的形成方法,例如,通过等离子体辅助CVD法以掺杂剂和碳为靶材,在25-400℃的温度下形成低介电常数的掺杂无定形碳薄膜。所述掺杂剂可以是氟或氮等,无定形碳中掺杂剂的原子重量百分比约为10%-60%。根据本发明的一个优选实施方式,刻蚀停止层204为双层结构,所述双层结构由第一刻蚀停止层204a和形成在第一刻蚀停止层204a表面的第二刻蚀停止层204b构成。其中,第一刻蚀停止层204a的材料与上面所描述的相同。这样,在随后对绝缘层205进行刻蚀的过程中,第二刻蚀停止层204b可以起到进一步保护相变材料层203a的作用。第二刻蚀停止层204b的厚度约为100-800埃,材料可以为氮化物,例如氮化硅、氮氧化硅、含碳的氮化硅(NDC)等。在刻蚀停止层204上形成绝缘层205,绝缘层205的材料可以为氟硅玻璃(FSG)、氧化硅或低介电常数材料,其中,所述低介电常数为介电常数小于等于3。低介电常数材料例如是黑钻石和未掺杂的氧化硅(USG)等。黑钻石为应用材料公司研发的具有空隙的氧化硅(SiO2)。最后,在绝缘层205上形成具有开口210的光刻胶层206。其中,开口210位于相变材料层203a的正上方。
根据本发明一个实施方式,刻蚀停止层204为单层结构,以具有开口210的光刻胶层206为掩膜,对绝缘层205进行刻蚀,并停止在第一刻蚀停止层204a的表面。根据本发明的优选实施方式,当刻蚀停止层204为双层结构,如图2C所示,以具有开口210的光刻胶层206为掩膜,分别对绝缘层205和第二刻蚀停止层204b进行刻蚀,并停止在第一刻蚀停止层204a的表面。在露出第一刻蚀停止层204a的表面之后,去除具有开口210的光刻胶层206。所述刻蚀可以上述对绝缘层205的刻蚀可以采用干法刻蚀,刻蚀气体可以包含碳氟化合物,例如C4F8、C4F6、CF4、CHF3和C2F6等中的一种或多种。另外,刻蚀气体还可以包含保护气体,例如氮气、氦气和氩气中的一种或多种。对第二刻蚀停止层204b的刻蚀也可以采用干法刻蚀,刻蚀气体可以包含碳氟化合物,例如CHF3、CH2F2和CH3F等中的一种或多种。另外,刻蚀气体还可以包含保护气体,例如氮气、氦气和氩气中的一种或多种。
如图2E所示,采用灰化方式去除暴露的第一刻蚀停止层204a,以露出相变材料层203a。灰化气体可以包含氧气,或者包含氮气和氢气。灰化气体包含氧气时,氧气的流速为10-100sccm。灰化气体包含氮气和氢气时,氮气和氢气的流速比为1∶1-1∶9,并且氮气和氢气的总流速为50-300sccm。其中,sccm是标准状态下,也就是1个大气压、25摄氏度下每分钟1立方厘米(1cm3/min)的流量。对于包含氧气,或者包含氮气和氢气的灰化气体,第一停止层对相变材料的选择比非常高(>50),并且灰化方式没有产生等离子体,因此采用灰化方式去除第一刻蚀停止层204a时,对相变材料层203a几乎没有影响。
如图2F所示,在暴露的相变材料层203a上形成导电材料,以形成顶部电极207,从而完成相变存储器元件的制作。
根据本发明实施方式制作的相变存储器元件,采用特殊的刻蚀停止层结构和材料,能够有效解决顶部电极形成工艺中相变材料层受损的问题。由于与相变材料层接触的第一刻蚀停止层为碳基材料,因此,可以通入包含氧气的反应气体,采用灰化方式去除。与采用干法刻蚀去除刻蚀停止层相比,通入所述反应气体的灰化方式对相变材料层几乎不产生影响,因此不会引起相变材料层的损失,从而提高相变存储器元件的整体性能。
如图3所示,为根据本发明实施方式制作相变存储器元件的工艺流程图。在步骤301中,提供前端器件结构,所述前端器件结构包括基底、位于同层的导电插销和层间介质层、位于同层的底部电极和第一介电层以及位于同层的相变材料层和第二介电层。其中,底部电极与导电插销对准,相变材料层位于底部电极上与该底部电极对准的位置。在步骤302中,在前端器件结构上形成刻蚀停止层,其中刻蚀停止层可以为单层结构或者双层结构。在刻蚀停止层上形成绝缘层,在绝缘层上形成具有开口的光刻胶层。在步骤303中,以具有开口的光刻胶层为掩膜,对绝缘层或者绝缘层和第二刻蚀停止层进行刻蚀,并停止在第一刻蚀停止层的表面。在步骤304中,采用灰化方式去除暴露的第一刻蚀停止层,以露出相变材料层203a。在步骤305中,在暴露的相变材料层上形成导电材料,以形成顶部电极,从而完成相变存储器元件的制作。
根据如上所述的实施例制造的相变存储器元件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路,如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件,如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式动态随机存取存储器)、射频器件或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品,如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中,尤其是射频产品中。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种制作相变存储器元件的方法,包括:
a)提供前端器件结构,所述前端器件结构包括底部电极和相变材料层,其中所述相变材料层位于所述底部电极上与所述底部电极对准的位置;
b)在所述前端器件结构上依次形成刻蚀停止层、绝缘层和具有开口的光刻胶层,所述刻蚀停止层为双层结构,所述双层结构由第一刻蚀停止层和形成在所述第一刻蚀停止层表面的第二刻蚀停止层构成,所述第一刻蚀停止层由绝缘的碳基材料构成,其中所述开口位于所述相变材料层的正上方;
c)以所述具有开口的光刻胶层为掩膜,分别对所述绝缘层和所述第二刻蚀停止层进行刻蚀,并停止在所述第一刻蚀停止层的表面,去除所述具有开口的光刻胶层;
d)灰化去除暴露的第一刻蚀停止层,以露出所述相变材料层;以及
e)在暴露的所述相变材料层上形成顶部电极,以获得所述相变存储器元件。
2.如权利要求1所述的方法,其特征在于,所述第一刻蚀停止层的材料为金刚石、无定形碳或掺杂的无定形碳。
3.如权利要求1所述的方法,其特征在于,所述第一刻蚀停止层的厚度为50-500埃。
4.如权利要求1所述的方法,其特征在于,所述d)步骤中通入的灰化气体包含氧气。
5.如权利要求4所述的方法,其特征在于,所述氧气的流速为10-100sccm。
6.如权利要求1所述的方法,其特征在于,所述d)步骤中通入的灰化气体包含氮气和氢气。
7.如权利要求6所述的方法,其特征在于,所述氮气和所述氢气的流速比为1:1-1:9,并且所述氮气和所述氢气的总流速为50-300sccm。
8.如权利要求1所述的方法,其特征在于,所述绝缘层的材料为氧化硅或低介电常数材料。
9.如权利要求8所述的方法,其特征在于,所述第二刻蚀停止层的材料为氮化物。
10.如权利要求8所述的方法,其特征在于,所述第二刻蚀停止层的厚度为100-800埃。
11.一种包含由权利要求1~10中任一项所述的方法形成的相变存储器元件的集成电路,其中所述集成电路选自动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列和射频器件。
12.一种包含由权利要求1~10中任一项所述的方法形成的相变存储器元件的电子设备,其中所述电子设备选自个人计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。
CN201010275006.1A 2010-09-03 2010-09-03 一种制作相变存储器元件的方法 Active CN102386324B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010275006.1A CN102386324B (zh) 2010-09-03 2010-09-03 一种制作相变存储器元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010275006.1A CN102386324B (zh) 2010-09-03 2010-09-03 一种制作相变存储器元件的方法

Publications (2)

Publication Number Publication Date
CN102386324A CN102386324A (zh) 2012-03-21
CN102386324B true CN102386324B (zh) 2014-03-19

Family

ID=45825514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010275006.1A Active CN102386324B (zh) 2010-09-03 2010-09-03 一种制作相变存储器元件的方法

Country Status (1)

Country Link
CN (1) CN102386324B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655486B (zh) * 2014-11-18 2018-03-30 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN105720191B (zh) * 2014-12-02 2018-06-01 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
CN105789435B (zh) * 2014-12-25 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105789436B (zh) * 2014-12-25 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US10903418B2 (en) 2018-11-19 2021-01-26 International Business Machines Corporation Low resistance electrode for high aspect ratio confined PCM cell in BEOL

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110393A (zh) * 2007-07-05 2008-01-23 复旦大学 一种CuxO电阻存储器制备与铜互连工艺集成的方法
CN101320706A (zh) * 2007-06-07 2008-12-10 台湾积体电路制造股份有限公司 形成多层半导体结构与其双层镶嵌凹陷的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780753B2 (en) * 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
JP4882055B2 (ja) * 2008-04-11 2012-02-22 スパンション エルエルシー 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320706A (zh) * 2007-06-07 2008-12-10 台湾积体电路制造股份有限公司 形成多层半导体结构与其双层镶嵌凹陷的方法
CN101110393A (zh) * 2007-07-05 2008-01-23 复旦大学 一种CuxO电阻存储器制备与铜互连工艺集成的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2009-253246A 2009.10.29

Also Published As

Publication number Publication date
CN102386324A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
KR102170770B1 (ko) 반도체 장치
US9660041B2 (en) Electronic device comprising a semiconductor memory unit
CN102386324B (zh) 一种制作相变存储器元件的方法
JP4718119B2 (ja) Rramアレイの製造方法及びrram
CN104037188A (zh) 垂直型半导体器件及其制造方法和操作方法
US9515250B2 (en) Electronic device and method for fabricating the same
US9368356B2 (en) Method for fabricating electronic devices having semiconductor memory unit
US8669165B2 (en) Method of fabricating semiconductor device using deuterium annealing
US9735346B2 (en) Electronic device and method for fabricating the same
US9570511B2 (en) Electronic device having buried gate and method for fabricating the same
WO2012142735A1 (zh) 一种半导体存储器结构及其制造方法
KR20120013614A (ko) 다양한 소자 분리 영역들을 갖는 반도체 소자의 제조 방법
US20080247215A1 (en) Resistive switching element
CN105514264A (zh) 一种阻变存储器及其制备方法、电子装置
CN107978675A (zh) 相变随机存储器存储单元及其制作方法、电子装置
US11271039B2 (en) Electronic device and method for fabricating the same
CN102376881B (zh) 用于制作相变随机存取存储器存储单元的方法
US10483374B2 (en) Electronic device including transistor and method for fabricating the same
CN102403454A (zh) 一种制作相变存储器元件的方法
CN103700765B (zh) 制造方法和半导体器件
WO2022134156A1 (zh) 一种三维存储器件及其制造方法、电子装置
CN102403456B (zh) 一种制作相变存储器元件的方法
TW202410195A (zh) 半導體裝置的製造方法
WO2022110343A1 (zh) 深层神经网络权重存储器件及其制备方法、电子装置
TW202404056A (zh) 半導體裝置、記憶體裝置及半導體裝置的製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20130106

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130106

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

GR01 Patent grant
GR01 Patent grant