CN107527814A - 一种半导体器件及制备方法、电子装置 - Google Patents
一种半导体器件及制备方法、电子装置 Download PDFInfo
- Publication number
- CN107527814A CN107527814A CN201610443318.6A CN201610443318A CN107527814A CN 107527814 A CN107527814 A CN 107527814A CN 201610443318 A CN201610443318 A CN 201610443318A CN 107527814 A CN107527814 A CN 107527814A
- Authority
- CN
- China
- Prior art keywords
- coating
- semiconductor devices
- groove
- metal gates
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 238000009434 installation Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 92
- 238000000576 coating method Methods 0.000 claims abstract description 70
- 239000011248 coating agent Substances 0.000 claims abstract description 66
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 238000000151 deposition Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005229 chemical vapour deposition Methods 0.000 claims description 25
- 230000008021 deposition Effects 0.000 claims description 20
- 238000000231 atomic layer deposition Methods 0.000 claims 1
- 239000011435 rock Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 86
- 239000000463 material Substances 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000012212 insulator Substances 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000011049 filling Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- -1 LDD ion Chemical class 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种半导体器件及制备方法、电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上形成有鳍片以及位于所述鳍片上的金属栅极，所述金属栅极至少包括位于顶部的导电层，所述金属栅极的侧壁上形成有间隙壁；回蚀刻所述导电层，以在所述间隙壁之间形成凹槽；在所述凹槽中沉积覆盖层，以覆盖所述凹槽的侧壁和底部；循环执行沉积所述覆盖层的步骤至完全填充所述凹槽为止，以形成接触孔蚀刻停止层。所述方法可以改善接触孔与金属栅极之间漏电流，同时改善所述器件的可靠性，进一步提高所述半导体器件的良率和性能。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及制备方法、电子装置。
背景技术
集成电路制造技术是一个复杂的工艺，技术更新很快。表征集成电路制造技术的一个关键参数为最小特征尺寸，即关键尺寸(critical dimension，CD)，随着半导体技术的不断发展器件的关键尺寸越来越小，正是由于关键尺寸的减小才使得每个芯片上设置百万个器件成为可能。
随着半导体器件尺寸的不断缩小，接触孔的尺寸也越来越小，导致层间介电层的厚度更厚，以适应所述尺寸较小的接触孔的深宽比。其中，所述接触孔的金属蚀刻中通常会形成的凹陷，使得所述接触孔与金属栅极之间的距离减小，从而使器件的性能降低。
此外，在FinFET器件中，在所述金属栅极的两侧形成的接触孔与其他金属栅极之间平行，而且距离较近，给器件的可靠性带来很大的挑战，例如很容易发送漏电流等问题。
因此，有必要提出一种新的半导体器件及制备方法，以解决现有的技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有鳍片以及位于所述鳍片上的金属栅极，所述金属栅极至少包括位于顶部的导电层，所述金属栅极的侧壁上形成有间隙壁；
回蚀刻所述导电层，以在所述间隙壁之间形成凹槽；
在所述凹槽中沉积覆盖层，以覆盖所述凹槽的侧壁和底部；
循环执行沉积所述覆盖层的步骤至完全填充所述凹槽为止，以形成接触孔蚀刻停止层。
可选地，循环执行2-6次沉积所述覆盖层的步骤，以完全填充所述凹槽。
可选地，沉积所述覆盖层的方法包括先执行原子层沉积，最后执行化学气相沉积。
可选地，所述方法还进一步包括平坦化所述覆盖层至所述间隙壁的步骤。
可选地，所述方法还进一步包括在所述金属栅极的上方或外侧形成接触孔的步骤。
可选地，所述方法还进一步包括在所述接触孔上方形成金属层的步骤。
本发明还提供了一种半导体器件，所述半导体器件包括：
半导体衬底；
鳍片，位于所述半导体衬底上；
金属栅极，位于所述鳍片上方，所述金属栅极的侧壁上形成有间隙壁，所述金属栅极的顶部为导电层，在所述导电层上方以及所述间隙壁之间形成有凹槽；
覆盖层叠层，包括若干层覆盖层，完全填充所述凹槽。
可选地，所述覆盖层叠层包括2-6层所述覆盖层。
可选地，所述半导体器件还包括：
接触孔，位于所述覆盖层叠层的上方。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
本发明再一方面提供一种电子装置，包括前述的半导体器件。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，所述方法中在回蚀刻所述金属栅极之后，在所述凹槽中通过循环多次沉积所述覆盖层的方法填充蚀刻所述金属栅极之后形成的凹槽，以作为后续工艺中的接触孔蚀刻停止层，通过所述方法可以改善接触孔与金属栅极之间漏电流，同时改善所述器件的可靠性，进一步提高所述半导体器件的良率和性能。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明所述半导体器件的制备工艺流程图；
图2a-2e示出了本发明所述半导体器件的制备方法依次实施所获得结构的剖面示意图；
图3示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有鳍片以及位于所述鳍片上的金属栅极，所述金属栅极至少包括位于顶部的导电层，所述金属栅极的侧壁上形成有间隙壁；
回蚀刻所述导电层，以在所述间隙壁之间形成凹槽；
在所述凹槽中沉积覆盖层，以覆盖所述凹槽的侧壁和底部；
循环执行沉积所述覆盖层的步骤至完全填充所述凹槽为止，以形成接触孔蚀刻停止层。
可选地，循环执行2-6次沉积所述覆盖层的步骤，以完全填充所述凹槽。
其中，本发明中所述覆盖层的沉积选用共形沉积，即所述覆盖层在所述凹槽的底部和侧壁上的厚度是均一的。
其中，沉积所述覆盖层的方法包括先执行原子层沉积(ALD)，最后执行化学气相沉积(CVD)。
例如，循环执行2-6次沉积所述覆盖层时，在前5次沉积过程中选用原子层沉积(ALD)，在第6次选用化学气相沉积(CVD)。
需要说明的是，其中所述化学气相沉积(CVD)为可选的方法，并非必须的。
其中，所述方法还进一步包括在所述金属栅极的上方或外侧形成接触孔的步骤。
其中，所述方法还进一步包括在所述接触孔上方形成金属层的步骤。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，所述方法中在回蚀刻所述金属栅极之后，在所述凹槽中通过循环多次沉积所述覆盖层的方法填充蚀刻所述金属栅极之后形成的凹槽，以作为后续工艺中的接触孔蚀刻停止层，通过所述方法可以改善接触孔与金属栅极之间漏电流，同时改善所述器件的可靠性，进一步提高所述半导体器件的良率和性能。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例一
下面参考图1和图2a-2e对本发明的半导体器件的制备方法做详细描述，图1示出了本发明所述半导体器件的制备工艺流程图；图2a-2e示出了本发明所述半导体器件的制备方法依次实施所获得结构的剖面示意图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有鳍片以及位于所述鳍片上的金属栅极，所述金属栅极至少包括位于顶部的导电层，所述金属栅极的侧壁上形成有间隙壁；
步骤S2：回蚀刻所述导电层，以在所述间隙壁之间形成凹槽；
步骤S3：在所述凹槽中沉积覆盖层，以覆盖所述凹槽的侧壁和底部；
步骤S4：循环执行沉积所述覆盖层的步骤至完全填充所述凹槽为止，以形成接触孔蚀刻停止层。
下面，对本发明的半导体器件的制备方法的具体实施方式做详细的说明。
首先，执行步骤一，提供半导体衬底，在所述半导体衬底上形成有鳍片201以及位于所述鳍片上的金属栅极，所述金属栅极至少包括位于顶部的导电层204，所述金属栅极的侧壁上形成有间隙壁203。
在该步骤中所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在该实施例中半导体衬底选用硅。
其中，所述金属栅极的形成方法可以包括以下步骤：
在所述半导体衬底上形成垫氧化物层(Pad oxide)，其中所述垫氧化物层(Padoxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。
所述方法还可以进一步包括以下步骤：
在半导体衬底上形成多个鳍片，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
具体地，所述鳍片的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片结构。
沉积隔离材料层，以覆盖所述鳍片结构。
具体地，沉积隔离材料层，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层的材料可以选择氧化物，例如HARP。
然后回蚀刻所述隔离材料层，至所述鳍片的目标高度。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片。
在所述隔离材料层上形成虚拟栅极氧化物层和虚拟栅极，以覆盖所述鳍片。具体地，在该步骤中沉积虚拟栅极氧化物层和虚拟栅极材料层。
其中，所述虚拟栅极氧化物层可以选用常用的氧化物，例如SiO2，所述虚拟栅极材料层可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举、
所述栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。然后图案化所述虚拟栅极氧化物层和栅极材料层，以形成环绕所述鳍片的虚拟栅极。
具体地，在所述虚拟栅极材料层上形成光刻胶层，然后曝光显影，以形成开口，然后以所述光刻胶层为掩膜蚀刻所述虚拟栅极材料层，以形成虚拟栅极。
在所述虚拟栅极结构的侧壁上形成偏移侧壁和间隙壁。
具体地，所述方法还进一步包括在所述虚拟栅极的两侧形成偏移侧墙(offsetspacer)。所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。在栅极结构两侧形成偏移侧墙的工艺可以为化学气相沉积，本实施例中，所述偏移侧墙的厚度可以小到80埃。
可选地，在所述虚拟栅极两侧执行LDD离子注入步骤并活化。
可选地，在所述虚拟栅极的偏移侧墙上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
执行源漏LDD注入，并在所述虚拟栅极的两侧外延生长半导体材料层，以形成抬升源漏。具体地，在该步骤中可以使用本领常用的方法执行源漏LDD注入，在此不再赘述。
可选地，还可以再次执行离子注入步骤并进行快速热退火。
在本发明中为了证激活杂质又能抑制杂质的深度和横向扩散，执行完所述离子注入后进行快速热退火，可选地，所述快速热退火温度为1000-1050℃。
沉积所述层间介电层202并平坦化，以填充所述虚拟栅极之间的间隙。
具体地，沉积层间介电层202并平坦化，平坦化所述对层间介电层至所述虚拟栅极的顶部。
其中，所述层间介电层可以选用本领域中常用的介电材料，例如各种氧化物等，在该实施例中层间介电层202可以选用SiO2，其厚度并不局限于某一数值。
所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
去除所述虚拟栅极氧化物层和所述虚拟栅极，以形成凹槽。具体地，所述去除的方法可以是光刻和蚀刻。在蚀刻过程中所用的气体包括HBr，其作为主要蚀刻气体；还包括作为刻蚀补充气体的O2或Ar，其可以提高刻蚀的品质。
然后选用SiCoNi的方法去除所述虚拟栅极氧化物层，以露出所述鳍片。在该步骤中为了减小去除所述虚拟栅极氧化物层过程中对其他材料层的损坏，不再选用HF进行蚀刻，而是选用选择性更高的SiCoNi制程，通过所述方法去除所述虚拟栅极氧化物层，不会对器件造成损坏。
在所述凹槽中形成界面层、高K介电层。
其中所述高K介电层可以选用本领域常用的介电材料，例如在Hf02中引入Si、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。形成所述高K介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。
在所述高K介电层上形成功函数层，所述功函数层选用TiAl，然后形成粘结胶层，在所述粘结胶层上沉积导电层204，以覆盖所述粘结胶层同时填充所述凹槽。
所述导电层204选用金属，例如W。
执行步骤二，回蚀刻所述导电层204，以在所述间隙壁之间形成凹槽。
具体地，如图2a所示，例如在本发明中可以选择N2中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、CO2、O2，所述蚀刻压力可以为50-200mTorr，优选为100-150mTorr，功率为200-600W，在本发明中所述蚀刻时间为5-80s，更优选10-60s，同时在本发明中选用较大的气体流量，可选地，在本发明所述N2的流量为30-300sccm，例如为50-100sccm。
执行步骤三，在所述凹槽中沉积第一覆盖层205，以覆盖所述凹槽的侧壁和底部，然后循环执行沉积所述覆盖层的步骤至完全填充所述凹槽为止，以形成接触孔蚀刻停止层。
如图2b所示，可选地，循环执行2-6次沉积所述覆盖层的步骤，以形成覆盖层叠层，以完全填充所述凹槽，如图2c-2d所示。
例如在所述第一覆盖层205上形成第二覆盖层206和第三覆盖层207，以完全填充所述凹槽。
其中，本发明中所述覆盖层的沉积选用共形沉积，即所述覆盖层在所述凹槽的底部和侧壁上的厚度是均一的。
其中，沉积所述覆盖层的方法包括先执行原子层沉积(ALD)，最后执行化学气相沉积(CVD)。
例如，循环执行2-6次沉积所述覆盖层时，在前5次沉积过程中选用原子层沉积(ALD)，在第6次选用化学气相沉积(CVD)。
需要说明的是，其中所述化学气相沉积(CVD)为可选的方法，并非必须的。
其中，所述覆盖层选用氮化物，例如可以选用SiN，但并不局限于所述示例。
执行步骤四，平坦化所述覆盖层至所述间隙壁。
具体地，如图2e所述，平坦化所述覆盖层至所述间隙壁，以得到平坦的表面。
所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
其中，所述方法还进一步包括在所述金属栅极的上方或外侧形成接触孔的步骤。
其中，所述方法还进一步包括在所述接触孔上方形成金属层的步骤。
至此，完成了本发明实施例的半导体器件的制备方法的相关步骤的介绍。所述方法还可以包括形成晶体管的步骤以及其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，所述方法中在回蚀刻所述金属栅极之后，在所述凹槽中通过循环多次沉积所述覆盖层的方法填充蚀刻所述金属栅极之后形成的凹槽，以作为后续工艺中的接触孔蚀刻停止层，通过所述方法可以改善接触孔与金属栅极之间漏电流，同时改善所述器件的可靠性，进一步提高所述半导体器件的良率和性能。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例二
本发明还提供了一种半导体器件，所述半导体器件包括：
半导体衬底；
鳍片201，位于所述半导体衬底上；
金属栅极，位于所述鳍片上方，所述金属栅极的侧壁上形成有间隙壁203，所述金属栅极的顶部为导电金属层204，在所述导电金属层上方以及所述间隙壁之间形成有凹槽；
覆盖层叠层，包括若干层覆盖层，完全填充所述凹槽。
其中，所述覆盖层叠层包括堆叠的第一覆盖层205、第二覆盖层206和第三覆盖层207，以完全填充所述凹槽。
其中，所述金属栅极包括依次层叠的高K介电层、覆盖层和功函数层。
可选地，所述金属栅极还进一步包括位于所述功函数层上的粘结胶层和导电材料。
可选地，所述函数层选用TiN；
其中，所述半导体器件包括半导体衬底101，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在该实施例中半导体衬底101选用硅。
具体地，在半导体衬底上形成有多个鳍片，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
所述半导体器件还进一步包括环绕所述鳍片设置的金属栅极结构，所述金属栅结构的侧壁上形成有偏移侧壁和间隙壁。
所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
在所形成的偏移侧墙上形成有间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。
在所述栅极结构的两侧形成有抬升源漏。所述栅极结构包括界面层，在本发明中选用臭氧对所述半导体衬底101进行化学氧化，形成界面层。
本发明中所述覆盖层的沉积选用共形沉积，即所述覆盖层在所述凹槽的底部和侧壁上的厚度是均一的。
其中，沉积所述覆盖层的方法包括先执行原子层沉积(ALD)，最后执行化学气相沉积(CVD)。
例如，所述覆盖层叠层包括堆叠的第一覆盖层205、第二覆盖层206和第三覆盖层207，所述覆盖层叠层通过循环执行2-6次沉积所述覆盖层时，在前5次沉积过程中选用原子层沉积(ALD)，在第6次选用化学气相沉积(CVD)。
需要说明的是，其中所述化学气相沉积(CVD)为可选的方法，并非必须的。
其中，所述覆盖层选用氮化物，例如可以选用SiN，但并不局限于所述示例。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件，所述半导体器件中所述覆盖层叠层包括若干覆盖层，所述若干覆盖层通过循环多次沉积所述覆盖层的方法填充蚀刻所述金属栅极之后形成的凹槽，以作为后续工艺中的接触孔蚀刻停止层，通过结构可以改善接触孔与金属栅极之间漏电流，同时改善所述器件的可靠性，进一步提高所述半导体器件的良率和性能。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的半导体器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件，所述半导体器件中所述覆盖层叠层包括若干覆盖层，所述若干覆盖层通过循环多次沉积所述覆盖层的方法填充蚀刻所述金属栅极之后形成的凹槽，以作为后续工艺中的接触孔蚀刻停止层，通过结构可以改善接触孔与金属栅极之间漏电流，同时改善所述器件的可靠性，进一步提高所述半导体器件的良率和性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有鳍片以及位于所述鳍片上的金属栅极，所述金属栅极至少包括位于顶部的导电层，所述金属栅极的侧壁上形成有间隙壁；
回蚀刻所述导电层，以在所述间隙壁之间形成凹槽；
在所述凹槽中沉积覆盖层，以覆盖所述凹槽的侧壁和底部；
循环执行沉积所述覆盖层的步骤至完全填充所述凹槽为止，以形成接触孔蚀刻停止层。
2.根据权利要求1所述的方法，其特征在于，循环执行2-6次沉积所述覆盖层的步骤，以完全填充所述凹槽。
3.根据权利要求1所述的方法，其特征在于，沉积所述覆盖层的方法包括先执行原子层沉积，最后执行化学气相沉积。
4.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括平坦化所述覆盖层至所述间隙壁的步骤。
5.根据权利要求1或4所述的方法，其特征在于，所述方法还进一步包括在所述金属栅极的上方或外侧形成接触孔的步骤。
6.根据权利要求5所述的方法，其特征在于，所述方法还进一步包括在所述接触孔上方形成金属层的步骤。
7.一种半导体器件，其特征在于，所述半导体器件包括：
半导体衬底；
鳍片，位于所述半导体衬底上；
金属栅极，位于所述鳍片上方，所述金属栅极的侧壁上形成有间隙壁，所述金属栅极的顶部为导电层，在所述导电层上方以及所述间隙壁之间形成有凹槽；
覆盖层叠层，包括若干层覆盖层，完全填充所述凹槽。
8.根据权利要求7所述的半导体器件，其特征在于，所述覆盖层叠层包括2-6层所述覆盖层。
9.根据权利要求7所述的半导体器件，其特征在于，所述半导体器件还包括：
接触孔，位于所述覆盖层叠层的上方。
10.一种电子装置，其特征在于，所述电子装置包括权利要求7至9之一所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610443318.6A CN107527814A (zh) | 2016-06-20 | 2016-06-20 | 一种半导体器件及制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610443318.6A CN107527814A (zh) | 2016-06-20 | 2016-06-20 | 一种半导体器件及制备方法、电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107527814A true CN107527814A (zh) | 2017-12-29 |
Family
ID=60733829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610443318.6A Pending CN107527814A (zh) | 2016-06-20 | 2016-06-20 | 一种半导体器件及制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107527814A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110286440A (zh) * | 2019-05-20 | 2019-09-27 | 武汉光迅科技股份有限公司 | 平面光波导芯片的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101859700A (zh) * | 2009-04-09 | 2010-10-13 | 上海先进半导体制造股份有限公司 | 多晶硅淀积工艺 |
| CN103578945A (zh) * | 2012-07-24 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种用于制造半导体器件的方法 |
-
2016
- 2016-06-20 CN CN201610443318.6A patent/CN107527814A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101859700A (zh) * | 2009-04-09 | 2010-10-13 | 上海先进半导体制造股份有限公司 | 多晶硅淀积工艺 |
| CN103578945A (zh) * | 2012-07-24 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种用于制造半导体器件的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110286440A (zh) * | 2019-05-20 | 2019-09-27 | 武汉光迅科技股份有限公司 | 平面光波导芯片的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10720508B2 (en) | Fabrication of multi-channel nanowire devices with self-aligned internal spacers and SOI FinFETs using selective silicon nitride capping | |
| CN105336609A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN106601619B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105244318B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN106601685B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601741B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN108122840A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN107799471A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN107919282A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN106558610B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107527814A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN107978563A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN106910685A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106558546B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105789131A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105990240B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106158640A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105990119B (zh) | 半导体器件制作方法、半导体器件及电子装置 | |
| CN105097515B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN110400751A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN107785260A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN106910686A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107665823A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN107689330A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN107978565A (zh) | 一种半导体器件及其制造方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171229 |