CN107689330A - 一种半导体器件及制备方法、电子装置 - Google Patents
一种半导体器件及制备方法、电子装置 Download PDFInfo
- Publication number
- CN107689330A CN107689330A CN201610630885.2A CN201610630885A CN107689330A CN 107689330 A CN107689330 A CN 107689330A CN 201610630885 A CN201610630885 A CN 201610630885A CN 107689330 A CN107689330 A CN 107689330A
- Authority
- CN
- China
- Prior art keywords
- material layer
- fin
- groove
- laying
- spacer material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 238000002360 preparation method Methods 0.000 title claims abstract description 48
- 238000009434 installation Methods 0.000 title claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 146
- 125000006850 spacer group Chemical group 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 152
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000012212 insulator Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000011049 filling Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- -1 LDD ion Chemical class 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种半导体器件及制备方法、电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上形成有条状鳍片；图案化所述条状鳍片，以在所述条状鳍片中形成凹槽，所述凹槽将所述条状鳍片分割为相互间隔的鳍片结构；沉积隔离材料层，以填充所述凹槽并覆盖所述鳍片结构；在位于所述凹槽上方的所述隔离材料层上形成衬垫层，以覆盖所述凹槽上方的所述隔离材料层；回蚀刻所述衬垫层两侧的所述隔离材料层，以露出部分所述鳍片结构；在所述鳍片结构上形成栅极结构，同时在所述衬垫层上形成虚拟栅极结构。所述方法避免了所述虚拟栅极和栅极结构深度不一致的问题，通过所述改进使器件性能和良率进一步提高。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及制备方法、电子装置。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
为了进一步提高FinFET工艺中器件的密度，可以设计很多单扩散区切断(singlediffusion break，SDB)来形成更多的更窄的浅沟槽隔离，以节省栅极阵列的区域。
此外，所述设计通常包括多个虚拟栅极以用于关键尺寸的控制，通常所述虚拟栅极设置于所述SDB形成的浅沟槽隔离区域上，为了提高所述FinFET器件的性能，通常在栅极结构的两侧的源漏形成外延应力层，由于位于所述浅沟槽隔离结构上的虚拟栅极与位于鳍片上的栅极的高度并不一致，因此在外延的时候如果发生对准偏移，对准不够精确，很容易造成所述外延应力层的轮廓不一致，使器件性能降低甚至失效。
因此，有必要提出一种新的半导体器件及制备方法，以解决现有的技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有条状鳍片；
图案化所述条状鳍片，以在所述条状鳍片中形成凹槽，所述凹槽将所述条状鳍片分割为相互间隔的鳍片结构；
沉积隔离材料层，以填充所述凹槽并覆盖所述鳍片结构；
在位于所述凹槽上方的所述隔离材料层上形成衬垫层，以覆盖所述凹槽上方的所述隔离材料层；
回蚀刻所述衬垫层两侧的所述隔离材料层，以露出部分所述鳍片结构；
在所述鳍片结构上形成栅极结构，同时在所述衬垫层上形成虚拟栅极结构。
可选地，形成所述衬垫层的方法包括：
在位于所述凹槽上方的所述隔离材料层上形成第一衬垫材料层；
回蚀刻所述隔离材料层，以部分地去除所述第一衬垫材料层两侧的所述隔离材料，并在所述凹槽上方形成凸起结构；
在所述隔离材料层和所述第一衬垫材料层上形成第二衬垫材料层并图案化，以在所述凸起结构的顶部和侧壁上形成所述衬垫层，所述衬垫层包围所述凸起结构。
可选地，形成所述第一衬垫材料层的方法包括：
在所述隔离材料层上沉积第一衬垫材料层，以覆盖所述隔离材料层；
在所述第一衬垫材料层上形成图案化的掩膜层；
以所述掩膜层为掩膜蚀刻所述第一衬垫材料层，以去除所述凹槽两侧的所述第一衬垫材料层。
可选地，在图案化第二衬垫材料层的过程中还进一步包括：减小所述凸起结构顶部上的所述第一衬垫材料层和所述第二衬垫材料层的厚度。
可选地，在形成所述栅极结构之后，所述方法还进一步包括在所述栅极结构两侧的所述半导体衬底中形成应力层。
可选地，在形成所述栅极结构和所述虚拟栅极结构之前，所述方法还进一步包括：
热氧化露出的所述鳍片结构，以在所述鳍片结构的表面形成栅极氧化物层，同时氧化所述衬垫层，以形成虚拟栅极氧化物层。
可选地，选用自对准双图案工艺图案化所述条状鳍片，以形成所述鳍片结构。
可选地，在沉积所述隔离材料层之前，所述方法还进一步包括沉积原位水蒸气氧化物的步骤，以覆盖所述鳍片结构。
本发明还提供了一种半导体器件，所述半导体器件包括：
半导体衬底；
若干鳍片结构，位于所述半导体衬底上并在所述鳍片结构的延伸方向上通过凹槽相互间隔；
隔离材料层，填充于所述凹槽中；
栅极结构，位于所述鳍片结构上方；
虚拟栅极结构，位于所述隔离材料层的上方，其中，所述虚拟栅极结构下方的所述隔离材料层的高度大于或等于所述鳍片结构的高度。
可选地，所述虚拟栅极结构下方的所述隔离材料层上形成有衬垫层。
可选地，所述虚拟栅极结构两侧的所述凹槽中的所述隔离材料层的高度小于所述鳍片结构的高度。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
本发明再一方面提供一种电子装置，包括前述的半导体器件。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，在所述方法中在所述鳍片结构之间的凹槽中填充隔离材料层之后，在所述凹槽上方的所述隔离材料层上形成衬垫层，在回蚀刻过程中所述衬垫层可以保护所述隔离材料层不会被蚀刻，因此可以保证在所述凹槽上形成的虚拟栅极不会插入到所述凹槽中，避免了所述虚拟栅极和栅极结构深度不一致，进而避免了由于对准偏移，对准不够精确引起的所述外延应力层的轮廓不一致的问题，通过所述改进使器件性能和良率进一步提高。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明所述半导体器件的制备工艺流程图；
图2示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图3示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图4示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图5示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图6示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图7示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图8示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图9示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图10示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图11示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图12示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图13示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图14示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有条状鳍片；
图案化所述条状鳍片，以在所述条状鳍片中形成凹槽，所述凹槽将所述条状鳍片分割为相互间隔的鳍片结构；
沉积隔离材料层，以填充所述凹槽并覆盖所述鳍片结构；
在位于所述凹槽上方的所述隔离材料层上形成衬垫层，以覆盖所述凹槽上方的所述隔离材料层；
回蚀刻所述衬垫层两侧的所述隔离材料层，以露出部分所述鳍片结构；
在所述鳍片结构上形成栅极结构，同时在所述衬垫层上形成虚拟栅极结构。
其中，形成所述衬垫层的方法包括：
在所述凹槽上方的所述隔离材料层上形成第一衬垫材料层；
回蚀刻所述隔离材料层，以去除所述第一衬垫材料层两侧的部分所述隔离材料，形成台阶形结构；
在所述隔离材料层和所述第一衬垫材料层上方形成第二衬垫材料层并图案化，以在所述台阶形结构中凸出部分的顶部和侧壁上形成所述衬垫层。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，在所述方法中在所述鳍片之间的凹槽中填充隔离材料层之后，在所述凹槽上方的所述隔离材料层上形成衬垫层，在回蚀刻过程中所述衬垫层可以保护所述隔离材料层不会被蚀刻，因此可以保证在所述凹槽上形成的虚拟栅极不会插入到所述凹槽中，避免了所述虚拟栅极和栅极结构深度不一致，进而避免了由于对准偏移，对准不够精确引起的所述外延应力层的轮廓不一致的问题，通过所述改进使器件性能和良率进一步提高。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例一
下面参考附图对本发明的半导体器件的制备方法做详细描述，图1示出了本发明所述半导体器件的制备工艺流程图；图2示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图3示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图4示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图5示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图6示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图7示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图8示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图9示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图10示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图11示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图12示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图13示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有条状鳍片；
步骤S2：图案化所述条状鳍片，以在所述条状鳍片中形成凹槽，所述凹槽将所述条状鳍片分割为相互间隔的鳍片结构；
步骤S3：沉积隔离材料层，以填充所述凹槽并覆盖所述鳍片结构；
步骤S4：在位于所述凹槽上方的所述隔离材料层上形成衬垫层，以覆盖所述凹槽上方的所述隔离材料层；
步骤S5：回蚀刻所述衬垫层两侧的所述隔离材料层，以露出部分所述鳍片结构；
步骤S6：在所述鳍片结构上形成栅极结构，同时在所述衬垫层上形成虚拟栅极结构。
下面，对本发明的半导体器件的制备方法的具体实施方式做详细的说明。
首先，执行步骤一，提供半导体衬底201，在所述半导体衬底上形成有若干条状鳍片。
具体地，如图2所示，在该步骤中所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在该实施例中半导体衬底201选用硅。
接着在所述半导体衬底上形成垫氧化物层(Pad oxide)202，其中所述垫氧化物层(Pad oxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。
然后，在半导体衬底上形成若干相互平行的条状鳍片102，例如所述条状鳍片包括若干列，以形成鳍片阵列。
其中，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
在所述垫氧化物层202上形成硬掩膜层203。
具体地，如图2所示，其中，所述垫氧化物层202作为所述硬掩膜层203的缓冲层，所述垫氧化物层202可以解决在隔离材料层回蚀刻过程中硬掩膜层SiN脱落的问题。
其中，所述硬掩膜层选用SiN。
图案化所垫氧化物层202、硬掩膜层和所述半导体衬底，以形成若干条状鳍片。
具体的形成方法包括：在半导体衬底上形成光刻胶层(图中未示出)，形成所述光刻胶层可以采用本领域技术人员所熟习的各种适宜的工艺，图案化所述光刻胶层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，然后以所述光刻胶层为掩膜蚀刻所述垫氧化物层202、硬掩膜层203和所述半导体衬底201，以形成多个鳍片。
接着形成衬垫氧化物层，以覆盖半导体衬底的表面、鳍片结构的侧壁以及所述硬掩膜层的侧壁和顶部。
在一个实施例中，采用现场蒸汽生成工艺(ISSG)形成衬垫氧化物层。
可选地，在该步骤中还可以形成覆盖衬垫氧化物层的保护层，以后续实施的工艺对鳍片结构的高度和特征尺寸造成损失。在一个实施例中，采用具有可流动性的化学气相沉积工艺(FCVD)形成保护层，保护层的材料可以为氮化硅。
图案化所述条状鳍片，以在所述条状鳍片上形成若干凹槽，以在所述条状鳍片的延伸方向上形成若干相互间隔的鳍片结构；
执行步骤二，图案化所述条状鳍片，以在所述条状鳍片上形成凹槽，在所述条状鳍片的延伸方向上形成相互间隔的鳍片结构。
具体地，如图2所示，在所述条状鳍片的延伸方向上对所述条状鳍片进行图案化，以将所述条状鳍片在其延伸方向上被分割为若干相互间隔的部分。
具体地，在所述条状鳍片上形成若干凹槽，在所述条状鳍片的延伸方向上形成若干相互间隔的鳍片结构。
执行步骤三，沉积隔离材料层，以填充所述凹槽并覆盖所述鳍片结构。
具体地，如图3-图4所示，沉积隔离材料层，以完全填充鳍片结构之间的间隙。
在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层的材料可以选择氧化物，例如HARP。
在沉积所述隔离材料层之后还进一步包括平坦化的的步骤，例如平坦化所述隔离材料层至所述硬掩膜层的步骤。
在该步骤还包括回蚀刻所述隔离材料层的步骤，同时去除所述鳍片结构中的所述硬掩膜层。
执行步骤四，在所述凹槽上方的所述隔离材料层上形成衬垫层。
具体地，形成所述衬垫层的步骤包括：
步骤1：在所述凹槽上方的所述隔离材料层上形成第一衬垫材料层204，如图5所示；
在该步骤中形成所述第一衬垫材料层的方法包括：
在所述隔离材料层上沉积第一衬垫材料层，以覆盖所述隔离材料层，如图5所示；
在所述第一衬垫材料层上形成图案化的掩膜层，如图6所示；
以所述掩膜层为掩膜蚀刻所述第一衬垫材料层，以去除所述凹槽上方的所述隔离材料层两侧的所述第一衬垫材料层，以形成图案化的第一衬垫材料层2041，如图7所示。
步骤2：回蚀刻所述隔离材料层，以部分地去除所述第一衬垫材料层两侧的所述隔离材料，以在所述凹槽上方形成凸起结构，如图8所示；
步骤3：在所述隔离材料层和所述第一衬垫材料层上方形成第二衬垫材料层205并图案化，以在所述凸起结构的顶部和侧壁上形成所述衬垫层2051，包围所述凸起结构，如图9和图10所示。
其中，在图案化第二衬垫材料层的过程中还进一步包括减小所述凸起结构的顶部上的所述第一衬垫材料层和所述第二衬垫材料层的厚度。
其中，所述衬垫层形成帽状结构以覆盖所述凹槽上方的所述隔离材料层。
执行步骤五，回蚀刻所述凹槽两侧的所述隔离材料层，以露出部分所述鳍片结构。
具体地，如图11所示，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片。
作为示例，采用湿法蚀刻去除氮化硅层，所述湿法蚀刻的腐蚀液为稀释的氢氟酸；去除所述硬掩膜层中的氧化物层和部分隔离材料层，以露出鳍片结构的部分，进而形成具有特定高度的鳍片结构。
在该步骤中在所述凹槽上方的所述隔离材料层上形成衬垫层，在回蚀刻过程中所述衬垫层可以保护所述隔离材料层不会被蚀刻，因此可以保证在所述凹槽上形成的虚拟栅极不会插入到所述凹槽中，避免了所述虚拟栅极和栅极结构深度不一致，进而避免了由于对准偏移，对准不够精确引起的所述外延应力层的轮廓不一致的问题，通过所述改进使器件性能和良率进一步提高。
执行步骤六，在所述鳍片结构上形成栅极结构，同时在所述衬垫层上形成虚拟栅极结构。
具体地，首先热氧化物露出的所述鳍片结构，以在所述鳍片结构的表面形成栅极氧化物层，同时氧化所述衬垫层，以形成虚拟栅极氧化物层，如图12所示。
然后在所述鳍片结构上形成栅极材料层，然后图案化所述栅极氧化物层、虚拟栅极介电层和栅极材料层，以形成环绕所述鳍片结构的栅极结构和虚拟栅极。
具体地，在所述栅极材料层上形成光刻胶层，然后曝光显影，以形成开口，然后以所述光刻胶层为掩膜蚀刻所述栅极材料层，以在所述核心区和所述输入输出区形成虚拟栅极，以形成环绕所述鳍片结构的栅极结构和虚拟栅极。。
然后在所述虚拟栅极的侧壁上形成间隙壁并执行LDD离子注入。
具体地，如图13所示，所述方法还进一步包括在所述栅极结构和虚拟栅极的两侧形成偏移侧墙(offset spacer)。
所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
其中，形成偏移侧墙的工艺可以为化学气相沉积，本实施例中，所述偏移侧墙的厚度可以小到80埃。
可选地，在所述虚拟栅极两侧执行LDD离子注入步骤并活化。
可选地，在所述虚拟栅极的偏移侧墙上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
可选地，在所述栅极两侧的所述半导体衬底中形成凹槽，可选地，所述凹槽为“∑”形凹槽，在该步骤中可以选用干法蚀刻所述第一源漏区，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF4 10-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s。
接着，在所述凹槽中外延生长应力层，以形成源漏，如图13所示。
进一步，在本发明中所述应力层选择SiGe或SiC，在本发明中所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
此外，所述方法还进一步包括形成接触孔蚀刻停止层的步骤，所述形成方法可以选用本领域常用的各种方法，在此不再赘述。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，在所述方法中在所述鳍片之间的凹槽中填充隔离材料层之后，在所述凹槽上方的所述隔离材料层上形成衬垫层，在回蚀刻过程中所述衬垫层可以保护所述隔离材料层不会被蚀刻，因此可以保证在所述凹槽上形成的虚拟栅极不会插入到所述凹槽中，避免了所述虚拟栅极和栅极结构深度不一致，进而避免了由于对准偏移，对准不够精确引起的所述外延应力层的轮廓不一致的问题，通过所述改进使器件性能和良率进一步提高。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例二
本发明还提供了一种半导体器件，所述半导体器件包括：
半导体衬底；
若干鳍片结构，位于所述半导体衬底上并通过凹槽相互间隔；
隔离材料层，填充于所述凹槽中；
栅极结构，位于所述鳍片结构上方；
虚拟栅极结构，位于所述隔离材料层的上方，其中，所述虚拟栅极结构下方的所述隔离材料层的高度等于或大于所述鳍片结构的高度。
其中，所述虚拟栅极结构下方的所述隔离材料层上形成有衬垫层。
其中，所述虚拟栅极结构两侧的所述凹槽中所述隔离材料层的高度小于所述鳍片结构的高度。
其中，所述半导体器件包括半导体衬底201，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在该实施例中半导体衬底选用硅。
具体地，在半导体衬底上形成有多个鳍片，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
所述半导体器件还进一步包括环绕所述鳍片设置的栅极结构，所述栅结构的侧壁上形成有偏移侧壁和间隙壁。
所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
在所形成的偏移侧墙上形成有间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。
在所述栅极结构的两侧形成有抬升源漏。所述栅极结构包括界面层，在本发明中选用臭氧对所述半导体衬底进行化学氧化，形成界面层。
在所述凹槽上方的所述隔离材料层上形成衬垫层。
其中，所述衬垫层形成帽状结构以覆盖所述凹槽上方的所述隔离材料层。
在所述凹槽上方的所述隔离材料层上形成有衬垫层，在回蚀刻过程中所述衬垫层可以保护所述隔离材料层不会被蚀刻，因此可以保证在所述凹槽上形成的虚拟栅极不会插入到所述凹槽中，避免了所述虚拟栅极和栅极结构深度不一致，进而避免了由于对准偏移，对准不够精确引起的所述外延应力层的轮廓不一致的问题，通过所述改进使器件性能和良率进一步提高。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，在所述方法中在所述鳍片之间的凹槽中填充隔离材料层之后，在所述凹槽上方的所述隔离材料层上形成衬垫层，在回蚀刻过程中所述衬垫层可以保护所述隔离材料层不会被蚀刻，因此可以保证在所述凹槽上形成的虚拟栅极不会插入到所述凹槽中，避免了所述虚拟栅极和栅极结构深度不一致，进而避免了由于对准偏移，对准不够精确引起的所述外延应力层的轮廓不一致的问题，通过所述改进使器件性能和良率进一步提高。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的半导体器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图14示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件，所述半导体器件在制备过程中在所述鳍片之间的凹槽中填充隔离材料层之后，在所述凹槽上方的所述隔离材料层上形成衬垫层，在回蚀刻过程中所述衬垫层可以保护所述隔离材料层不会被蚀刻，因此可以保证在所述凹槽上形成的虚拟栅极不会插入到所述凹槽中，避免了所述虚拟栅极和栅极结构深度不一致，进而避免了由于对准偏移，对准不够精确引起的所述外延应力层的轮廓不一致的问题，通过所述改进使器件性能和良率进一步提高。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (12)
1.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有条状鳍片；
图案化所述条状鳍片，以在所述条状鳍片中形成凹槽，所述凹槽将所述条状鳍片分割为相互间隔的鳍片结构；
沉积隔离材料层，以填充所述凹槽并覆盖所述鳍片结构；
在位于所述凹槽上方的所述隔离材料层上形成衬垫层，以覆盖所述凹槽上方的所述隔离材料层；
回蚀刻所述衬垫层两侧的所述隔离材料层，以露出部分所述鳍片结构；
在所述鳍片结构上形成栅极结构，同时在所述衬垫层上形成虚拟栅极结构。
2.根据权利要求1所述的方法，其特征在于，形成所述衬垫层的方法包括：
在位于所述凹槽上方的所述隔离材料层上形成第一衬垫材料层；
回蚀刻所述隔离材料层，以部分地去除所述第一衬垫材料层两侧的所述隔离材料，并在所述凹槽上方形成凸起结构；
在所述隔离材料层和所述第一衬垫材料层上形成第二衬垫材料层并图案化，以在所述凸起结构的顶部和侧壁上形成所述衬垫层，所述衬垫层包围所述凸起结构。
3.根据权利要求2所述的方法，其特征在于，形成所述第一衬垫材料层的方法包括：
在所述隔离材料层上沉积第一衬垫材料层，以覆盖所述隔离材料层；
在所述第一衬垫材料层上形成图案化的掩膜层；
以所述掩膜层为掩膜蚀刻所述第一衬垫材料层，以去除所述凹槽两侧的所述第一衬垫材料层。
4.根据权利要求2所述的方法，其特征在于，在图案化第二衬垫材料层的过程中还进一步包括：减小所述凸起结构顶部上的所述第一衬垫材料层和所述第二衬垫材料层的厚度。
5.根据权利要求1所述的方法，其特征在于，在形成所述栅极结构之后，所述方法还进一步包括在所述栅极结构两侧的所述半导体衬底中形成应力层。
6.根据权利要求1所述的方法，其特征在于，在形成所述栅极结构和所述虚拟栅极结构之前，所述方法还进一步包括：
热氧化露出的所述鳍片结构，以在所述鳍片结构的表面形成栅极氧化物层，同时氧化所述衬垫层，以形成虚拟栅极氧化物层。
7.根据权利要求1所述的方法，其特征在于，选用自对准双图案工艺图案化所述条状鳍片，以形成所述鳍片结构。
8.根据权利要求1所述的方法，其特征在于，在沉积所述隔离材料层之前，所述方法还进一步包括沉积原位水蒸气氧化物的步骤，以覆盖所述鳍片结构。
9.一种半导体器件，其特征在于，所述半导体器件包括：
半导体衬底；
若干鳍片结构，位于所述半导体衬底上并在所述鳍片结构的延伸方向上通过凹槽相互间隔；
隔离材料层，填充于所述凹槽中；
栅极结构，位于所述鳍片结构上方；
虚拟栅极结构，位于所述隔离材料层的上方，其中，所述虚拟栅极结构下方的所述隔离材料层的高度大于或等于所述鳍片结构的高度。
10.根据权利要求9所述的半导体器件，其特征在于，所述虚拟栅极结构下方的所述隔离材料层上形成有衬垫层。
11.根据权利要求9所述的半导体器件，其特征在于，所述虚拟栅极结构两侧的所述凹槽中的所述隔离材料层的高度小于所述鳍片结构的高度。
12.一种电子装置，其特征在于，所述电子装置包括权利要求9至11之一所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610630885.2A CN107689330B (zh) | 2016-08-04 | 2016-08-04 | 一种半导体器件及制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610630885.2A CN107689330B (zh) | 2016-08-04 | 2016-08-04 | 一种半导体器件及制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107689330A true CN107689330A (zh) | 2018-02-13 |
| CN107689330B CN107689330B (zh) | 2020-10-02 |
Family
ID=61151422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610630885.2A Active CN107689330B (zh) | 2016-08-04 | 2016-08-04 | 一种半导体器件及制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107689330B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155148A (zh) * | 2016-12-02 | 2018-06-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219340A (zh) * | 2012-01-23 | 2013-07-24 | 台湾积体电路制造股份有限公司 | 用于具有线端延长的晶体管的结构和方法 |
| US20150147860A1 (en) * | 2013-11-27 | 2015-05-28 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices |
-
2016
- 2016-08-04 CN CN201610630885.2A patent/CN107689330B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219340A (zh) * | 2012-01-23 | 2013-07-24 | 台湾积体电路制造股份有限公司 | 用于具有线端延长的晶体管的结构和方法 |
| US20150147860A1 (en) * | 2013-11-27 | 2015-05-28 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155148A (zh) * | 2016-12-02 | 2018-06-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN108155148B (zh) * | 2016-12-02 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107689330B (zh) | 2020-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11935889B2 (en) | Fin structure and method of forming same through two-step etching processes | |
| CN106158831B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN106601678A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601619B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN108122840A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN106601688A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601741B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107978563A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN106601685B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107919282A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN107689330A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN104103506B (zh) | 半导体器件制造方法 | |
| CN116072542A (zh) | 环珊tfet器件的制备方法 | |
| CN106558610B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106910685A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601686B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106158640A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN109309048B (zh) | 半导体结构及其形成方法 | |
| CN106601675A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106558546B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105990240B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107634088A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN109087890A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105336611A (zh) | 一种FinFET器件的制作方法 | |
| CN107919368A (zh) | 一种半导体器件及其制造方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |