CN106601686B - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN106601686B CN106601686B CN201510673877.1A CN201510673877A CN106601686B CN 106601686 B CN106601686 B CN 106601686B CN 201510673877 A CN201510673877 A CN 201510673877A CN 106601686 B CN106601686 B CN 106601686B
- Authority
- CN
- China
- Prior art keywords
- layer
- material layer
- fin
- spacer material
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 108
- 125000006850 spacer group Chemical group 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 56
- 230000004888 barrier function Effects 0.000 claims abstract description 39
- 238000009792 diffusion process Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000137 annealing Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 177
- 108091006146 Channels Proteins 0.000 claims description 48
- 239000011241 protective layer Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 230000035755 proliferation Effects 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 239000012212 insulator Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- -1 SiN Chemical class 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域和所述PMOS区域上形成有被隔离材料层部分覆盖的若干鳍片；步骤S2：对所述NMOS区域和所述PMOS区域上的所述隔离材料层分别进行不同类型的沟道停止离子注入，以在被所述隔离材料层覆盖的所述鳍片中形成不同掺杂类型的沟道穿通停止层；步骤S3：回蚀刻所述隔离材料层至所述沟道穿通停止层底端或以下，以形成目标高度的鳍片同时去除所述隔离材料层中注入的离子；步骤S4：在所述隔离材料层表面以及所述鳍片底部的侧壁上形成扩散阻挡层，以完全覆盖所述隔离材料层和所述沟道穿通停止层；步骤S5：执行退火步骤。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经促进了三维设计如鳍片场效应晶体管(FinFET)的发展。
相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
其中，在FinFET器件中需要进行沟道停止离子注入，以控制鳍片底部的的源漏由于部分耗尽造成的穿通，由于横向扩散沟道离子注入的方法中从底部向上扩散很少，因此得到器件的性能更加优越。
此外，沟道停止离子注入过程中损失的控制成为主要的问题，其中NMOS穿通比PMOS要严重，这主要是由于NMOS穿通是用B或BF2，而PMOS是用AS；B离子是比较容易损失(LOSS)的。因此在NMOS器件中通常进行很大剂量的沟道停止离子注入，在后续的退火步骤中，NMOS中的横向扩散沟道离子会扩散至PMOS器件中，致使PMOS变为N型区域，引起的器件性能的失配。
因此需要对目前所述半导体器件的制备方法进行改进，以消除所述问题，提供半导体器件的性能和良率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域和所述PMOS区域上形成有被隔离材料层部分覆盖的若干鳍片；
步骤S2：对所述NMOS区域和所述PMOS区域上的所述隔离材料层分别进行不同类型的沟道停止离子注入，以在被所述隔离材料层覆盖的所述鳍片中形成不同掺杂类型的沟道穿通停止层；
步骤S3：回蚀刻所述隔离材料层至所述沟道穿通停止层底端或以下，以形成目标高度的鳍片同时去除所述隔离材料层中注入的离子；
步骤S4：在所述隔离材料层表面以及所述鳍片底部的侧壁上形成扩散阻挡层，以完全覆盖所述隔离材料层和所述沟道穿通停止层；
步骤S5：执行退火步骤。
可选地，在所述步骤S2中，选用横向扩散离子注入的方法进行所述沟道停止离子注入，以形成所述沟道穿通停止层。
可选地，在所述步骤S2中，在所述NMOS区域上的所述隔离材料层中注入N型离子，以形成N型沟道穿通停止层；
在所述PMOS区域上的所述隔离材料层中注入P型离子，以形成P型沟道穿通停止层。
可选地，所述步骤S4包括：
步骤S41：在所述隔离材料层上和所述目标高度的鳍上形成扩散阻挡材料层，以覆盖所述隔离材料层和所述鳍片；
步骤S42：在所述扩散阻挡材料层上形成保护层，以覆盖所述扩散阻挡材料层；
步骤S43：回蚀刻所述保护层至所述沟道穿通停止层顶端或以上，以露出部分所述扩散阻挡材料层；
步骤S44：去除露出的所述扩散阻挡材料层，以露出所述鳍片；
步骤S45：去除剩余的所述保护层，以在所述隔离材料层表面以及所述鳍片底部的侧壁上形成所述扩散阻挡层。
可选地，所述步骤S1包括：
步骤S11：提供半导体衬底并在所述半导体衬底上形成硬掩膜层；
步骤S12：图案化所述硬掩膜层以及所述半导体衬底，以在所述NMOS区域和所述PMOS区域上形成所述鳍片；
步骤S13：在所述鳍片的表面形成衬垫氧化物层。
可选地，所述步骤S1还包括：
步骤S14：沉积隔离材料层，以覆盖所述鳍片；
步骤S16：回蚀刻所述隔离材料层，以露出部分所述鳍片并覆盖所述鳍片底部。
可选地，在所述步骤S2之后还进一步包括去除所述鳍片上的所述硬掩膜层的步骤。
可选地，所述扩散阻挡层选用氮化物。
本发明还提供了一种基于上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在形成鳍片之后沉积隔离材料层并回蚀刻，以形成第一高度，然后对所述NMOS区域和所述PMOS区域上的所述隔离材料层分别进行不同类型的沟道停止离子注入，以在被所述隔离材料层覆盖的所述鳍片中形成不同掺杂类型的沟道穿通停止层；然后回蚀刻所述隔离材料层至所述沟道穿通停止层底端或以下，以形成目标高度的鳍片，并且还可以去除所述隔离材料层中注入的离子；接着在所述隔离材料层表面以及所述鳍片底部的侧壁上形成扩散阻挡层，以完全覆盖所述隔离材料层以及所述沟道穿通停止层，其中，所述扩散阻挡层可以防止退火步骤中所述NMOS区域注入的离子进入所述PMOS区域造成器件性能失配，通过所述方法的改进可以进一步提高器件的良率和性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为本发明一具体地实施中所述半导体器件的制备过程示意图；
图2为本发明一具体地实施中所述半导体器件的制备过程示意图；
图3为本发明一具体地实施中所述半导体器件的制备过程示意图；
图4为本发明一具体地实施中所述半导体器件的制备过程示意图；
图5为本发明一具体地实施中所述半导体器件的制备过程示意图；
图6为本发明一具体地实施中所述半导体器件的制备过程示意图；
图7为本发明一具体地实施中所述半导体器件的制备过程示意图；
图8为本发明一具体地实施中所述半导体器件的制备过程示意图；
图9为本发明一具体地实施中所述半导体器件的制备过程示意图；
图10为本发明一具体地实施中所述半导体器件的制备过程示意图；
图11为本发明一具体地实施中所述半导体器件的制备过程示意图；
图12为本发明一具体地实施中所述半导体器件的制备的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明为了解决现有技术中存在的问题，提供了一种新的半导体器件的制备方法，下面结合附图对本发明所述方法作进一步的说明。
其中，图1-11为本发明一具体地实施中所述半导体器件的制备过程示意图。
首先，执行步骤101，提供半导体衬底101。
具体地，如图1所示，在该步骤中所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在该实施例中半导体衬底101选用硅。
其中所述半导体衬底包括NMOS区域和PMOS区域，以在后续的步骤中形成NMOS器件和PMOS器件。
接着在所述半导体衬底上形成垫氧化物层(Pad oxide)，其中所述垫氧化物层(Pad oxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。
接着执行步骤102，在半导体衬底上形成多个鳍片102。
具体地，所述鳍片的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片结构。
其中，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
接着执行步骤103，在所述鳍片的侧壁上形成衬垫氧化物层103。
具体地，如图1所示，在该步骤中所述垫氧化物层103的形成方法可以通过加热氧化的方法，例如可以通过原位水蒸气氧化(ISSG)等方法，但是并不局限于所述示例，还可以选用本领域中常用的其他方法
其中，所述垫氧化物层103的厚度并不局限于某一数值范围，可以选用常规的厚度。
接着执行步骤104，沉积隔离材料层104，以覆盖所述鳍片结构并回蚀刻所述隔离材料层104，以露出部分所述鳍片并覆盖所述鳍片底部。
具体地，如图2所示，沉积隔离材料层104，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。
其中，隔离材料层的材料可以选择氧化物，但是并不局限于所述示例，在该实施例中选用HARP。
然后回蚀刻所述隔离材料层，至所述鳍片的目标高度，如图3所示。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片并覆盖所述鳍片底部，进而形成具有特定高度的鳍片。
其中，所述隔离材料层的蚀刻方法可以选用干法蚀刻或者湿法蚀刻，并不局限于某一种。
进一步，所述方法还进一步包括去除露出的所述鳍片表面的所述衬垫氧化物层103。
接着执行步骤105，对所述NMOS区域和所述PMOS区域上的所述隔离材料层分别进行不同类型的沟道停止离子注入，以在被所述隔离材料层覆盖的所述鳍片中形成不同掺杂类型的沟道穿通停止层。
具体地，如图4所示，在该步骤中，在所述NMOS区域上的所述隔离材料层中注入N型离子，以在所述NMOS区域的所述鳍片中形成N型沟道穿通停止层；
在所述PMOS区域上的所述隔离材料层中注入P型离子，以在所述PMOS区域的所述鳍片中形成P型沟道穿通停止层。
可选地，选用横向扩散离子注入的方法进行所述沟道停止离子注入，以形成所述沟道穿通停止层。
可选地，横向扩散离子注入(lateral straggle Ion Implantation)的方法具有以下优点：(1)由于离子的横向扩散蔓延，因此沟道离子注入的能量更低，对所述鳍片的损坏可以解决；(2)由于横向扩散离子注入所述器件底部向上扩散减缓。因此横向扩散离子注入(lateral straggle Ion Implantation)方法可以解决器件底部漏电的问题。
可选地，所述沟道停止注入的注入离子为碳离子、氮离子或者二者的组合。
进一步，沿所述鳍片方向倾斜的进行所述沟道停止离子注入。
可选地，注入离子相对于垂直于半导体衬底101的方向的入射角度为10°-20°。
可选地，在沟道停止离子注入之后还进一步包括去除所述鳍片上的所述硬掩膜层的步骤。
接着执行步骤106，回蚀刻所述隔离材料层104至所述沟道穿通停止层底端或以下，以形成目标高度的鳍片，同时去除所述隔离材料层中注入的离子。
具体地，如图6所示，在该步骤中回蚀刻所述隔离材料层104至所述沟道穿通停止层底端或以下，通过所述方法可以去除在前面步骤中在所述隔离材料层中注入的离子，以减小离子从NMOS区域扩散至PMOS区域的可能性，降低器件的失配性能。
其中，所述隔离材料层的蚀刻方法可以选用干法蚀刻或者湿法蚀刻，并不局限于某一种。
接着执行步骤107，在所述隔离材料层表面以及所述鳍片底部的侧壁上形成扩散阻挡层，以完全覆盖所述隔离材料层以及所述沟道穿通停止层。
具体地，在所述隔离材料层表面以及所述鳍片底部的侧壁上形成扩散阻挡层的方法包括以下步骤：
步骤1071：在所述隔离材料层上和所述目标高度的鳍上形成扩散阻挡材料层105，以覆盖所述隔离材料层和所述鳍片，如图7所示；
其中，所述扩散阻挡材料层105选用氮化物，例如SiN，但并不局限于所述材料。
步骤1072：在所述扩散阻挡材料层上形成保护层，以覆盖所述扩散阻挡材料层，如图8所示；
其中，所述保护层可以选用本领域常用的材料，例如DUO。
步骤1073：回蚀刻所述保护层至所述沟道穿通停止层顶端或以上，以露出部分所述扩散阻挡材料层，如图9所示；
步骤1074：去除露出的所述扩散阻挡材料层，以露出所述鳍片，如图9所示；
所述去除方法可以选用本领域常用的方法。
步骤1075：去除剩余的所述保护层，以在所述隔离材料层表面以及所述鳍片底部的侧壁上形成所述扩散阻挡层，如图10所示。
在本发明中在所述隔离材料层表面以及所述鳍片底部的侧壁上形成扩散阻挡层，以完全覆盖所述隔离材料层以及所述沟道穿通停止层，其中，所述扩散阻挡层可以防止退火步骤中所述NMOS区域注入的离子进入所述PMOS区域造成器件性能失配，通过所述方法的改进可以进一步提高器件的良率和性能。
接着执行步骤108，执行退火步骤。
在该步骤中可以在950-1050摄氏度温度下进行退火。其在含氮环境中反应的时间为10-30秒。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在形成鳍片之后沉积隔离材料层并回蚀刻，以形成第一高度，然后对所述NMOS区域和所述PMOS区域上的所述隔离材料层分别进行不同类型的沟道停止离子注入，以在被所述隔离材料层覆盖的所述鳍片中形成不同掺杂类型的沟道穿通停止层；然后回蚀刻所述隔离材料层至所述沟道穿通停止层底端或以下，以形成目标高度的鳍片，并且还可以去除所述隔离材料层中注入的离子；接着在所述隔离材料层表面以及所述鳍片底部的侧壁上形成扩散阻挡层，以完全覆盖所述隔离材料层以及所述沟道穿通停止层，其中，所述扩散阻挡层可以防止退火步骤中所述NMOS区域注入的离子进入所述PMOS区域造成器件性能失配，通过所述方法的改进可以进一步提高器件的良率和性能。
参照图12，其中示出了本发明制备所述半导体器件的工艺流程图，用于简要示出整个制造工艺的流程，包括以下步骤：
步骤S1：提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域和所述PMOS区域上形成有被隔离材料层部分覆盖的若干鳍片；
步骤S2：对所述NMOS区域和所述PMOS区域上的所述隔离材料层分别进行不同类型的沟道停止离子注入，以在被所述隔离材料层覆盖的所述鳍片中形成不同掺杂类型的沟道穿通停止层；
步骤S3：回蚀刻所述隔离材料层至所述沟道穿通停止层底端或以下，以形成目标高度的鳍片同时去除所述隔离材料层中注入的离子；
步骤S4：在所述隔离材料层表面以及所述鳍片底部的侧壁上形成扩散阻挡层，以完全覆盖所述隔离材料层和所述沟道穿通停止层；
步骤S5：执行退火步骤。
实施例二
本发明还提供了一种半导体器件，所述半导体器件选用实施例一所述的方法制备。
半导体衬底101，所述半导体衬底包括NMOS区域和PMOS区域；
鳍片102，位于所述NMOS区域和所述PMOS区域上；
隔离材料层104，位于所述半导体衬底上并且覆盖部分所述鳍片；
其中，所述鳍片中被所述隔离材料层104覆盖部分中形成有沟道穿通停止层，并且所述鳍片中被所述隔离材料层104覆盖部分的表面还形成有离子扩散阻挡层105，其中，所述离子扩散阻挡层完全覆盖所述沟道穿通停止层。
其中，所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中，所述半导体衬底101包括NMOS区域和PMOS区域，以在后续的步骤中形成NMOS器件和PMOS器件。
其中，所述鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
其中，所述离子扩散阻挡层105完全覆盖所述沟道穿通停止层，以防止退火步骤中所述NMOS区域注入的离子进入所述PMOS区域造成器件性能失配。
其中，离子扩散阻挡层可以选用氮化物，但并不局限于某一种，例如可以选用SiN。
其中，隔离材料层的材料可以选择氧化物，例如HARP。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。
本发明还提供了一种半导体器件，在所述器件中在所述隔离材料层表面以及所述鳍片底部的侧壁上形成扩散阻挡层，以完全覆盖所述隔离材料层以及所述沟道穿通停止层，其中，所述扩散阻挡层可以防止退火步骤中所述NMOS区域注入的离子进入所述PMOS区域造成器件性能失配，通过所述方法的改进可以进一步提高器件的良率和性能。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件。其中，半导体器件为实施例二所述的半导体器件，或根据实施例一所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域和所述PMOS区域上形成有被隔离材料层部分覆盖的若干鳍片；
步骤S2：对所述NMOS区域和所述PMOS区域上的所述隔离材料层分别进行不同类型的沟道停止离子注入，以在被所述隔离材料层覆盖的所述鳍片中形成不同掺杂类型的沟道穿通停止层；
步骤S3：回蚀刻所述隔离材料层至所述沟道穿通停止层底端或以下，以形成目标高度的鳍片，同时去除所述隔离材料层中注入的离子；
步骤S4：在所述隔离材料层表面以及所述鳍片底部的侧壁上形成扩散阻挡层，以完全覆盖所述隔离材料层和所述沟道穿通停止层；
步骤S5：执行退火步骤。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，选用横向扩散离子注入的方法进行所述沟道停止离子注入，以形成所述沟道穿通停止层。
3.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，在所述NMOS区域上的所述隔离材料层中注入N型离子，以形成N型沟道穿通停止层；
在所述PMOS区域上的所述隔离材料层中注入P型离子，以形成P型沟道穿通停止层。
4.根据权利要求1所述的方法，其特征在于，所述步骤S4包括：
步骤S41：在所述隔离材料层上和所述目标高度的鳍上形成扩散阻挡材料层，以覆盖所述隔离材料层和所述鳍片；
步骤S42：在所述扩散阻挡材料层上形成保护层，以覆盖所述扩散阻挡材料层；
步骤S43：回蚀刻所述保护层至所述沟道穿通停止层顶端或以上，以露出部分所述扩散阻挡材料层；
步骤S44：去除露出的所述扩散阻挡材料层，以露出所述鳍片；
步骤S45：去除剩余的所述保护层，以在所述隔离材料层表面以及所述鳍片底部的侧壁上形成所述扩散阻挡层。
5.根据权利要求1所述的方法，其特征在于，所述步骤S1包括：
步骤S11：提供半导体衬底并在所述半导体衬底上形成硬掩膜层；
步骤S12：图案化所述硬掩膜层以及所述半导体衬底，以在所述NMOS区域和所述PMOS区域上形成所述鳍片；
步骤S13：在所述鳍片的表面形成衬垫氧化物层。
6.根据权利要求5所述的方法，其特征在于，所述步骤S1还包括：
步骤S14：沉积隔离材料层，以覆盖所述鳍片；
步骤S16：回蚀刻所述隔离材料层，以露出部分所述鳍片并覆盖所述鳍片底部。
7.根据权利要求5所述的方法，其特征在于，在所述步骤S2之后还进一步包括去除所述鳍片上的所述硬掩膜层的步骤。
8.根据权利要求1所述的方法，其特征在于，所述扩散阻挡层选用氮化物。
9.一种基于权利要求1至8之一所述的方法制备得到的半导体器件。
10.一种电子装置，包括权利要求9所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510673877.1A CN106601686B (zh) | 2015-10-16 | 2015-10-16 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510673877.1A CN106601686B (zh) | 2015-10-16 | 2015-10-16 | 一种半导体器件及其制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106601686A CN106601686A (zh) | 2017-04-26 |
| CN106601686B true CN106601686B (zh) | 2019-10-25 |
Family
ID=58554021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510673877.1A Active CN106601686B (zh) | 2015-10-16 | 2015-10-16 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106601686B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107026083B (zh) * | 2016-02-02 | 2020-03-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
| CN110875371B (zh) * | 2018-08-30 | 2023-10-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531477A (zh) * | 2012-07-05 | 2014-01-22 | 台湾积体电路制造股份有限公司 | 具有位于下方的嵌入式抗穿通层的FinFET方法和结构 |
| US9087860B1 (en) * | 2014-04-29 | 2015-07-21 | Globalfoundries Inc. | Fabricating fin-type field effect transistor with punch-through stop region |
| CN104900498A (zh) * | 2014-03-07 | 2015-09-09 | 格罗方德半导体公司 | 在通道区下方利用共同注入改善finfet半导体器件的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9023715B2 (en) * | 2012-04-24 | 2015-05-05 | Globalfoundries Inc. | Methods of forming bulk FinFET devices so as to reduce punch through leakage currents |
| US8969932B2 (en) * | 2012-12-12 | 2015-03-03 | Globalfoundries Inc. | Methods of forming a finfet semiconductor device with undoped fins |
| KR20140148189A (ko) * | 2013-06-21 | 2014-12-31 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
-
2015
- 2015-10-16 CN CN201510673877.1A patent/CN106601686B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531477A (zh) * | 2012-07-05 | 2014-01-22 | 台湾积体电路制造股份有限公司 | 具有位于下方的嵌入式抗穿通层的FinFET方法和结构 |
| CN104900498A (zh) * | 2014-03-07 | 2015-09-09 | 格罗方德半导体公司 | 在通道区下方利用共同注入改善finfet半导体器件的方法 |
| US9087860B1 (en) * | 2014-04-29 | 2015-07-21 | Globalfoundries Inc. | Fabricating fin-type field effect transistor with punch-through stop region |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106601686A (zh) | 2017-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105428238B (zh) | 一种FinFET器件及其制作方法和电子装置 | |
| US9711657B2 (en) | Silicide process using OD spacers | |
| CN106601678B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106158831B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| US9768054B2 (en) | High voltage device with low Rdson | |
| CN106601688A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601686B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601683B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601677B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601741B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601685B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| US20190027602A1 (en) | Fabricating method of fin structure with tensile stress and complementary finfet structure | |
| CN106601675B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106024713B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN109979993A (zh) | 高压mos器件及其制作方法、电子装置 | |
| CN106856169A (zh) | 晶体管及其形成方法 | |
| CN106601680B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601620B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105990430A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106558610B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105990151A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106558571B (zh) | 一种esd布局结构、电子装置 | |
| CN105990240B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105990119B (zh) | 半导体器件制作方法、半导体器件及电子装置 | |
| CN105489606A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |