CN105990151A - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN105990151A CN105990151A CN201510095433.4A CN201510095433A CN105990151A CN 105990151 A CN105990151 A CN 105990151A CN 201510095433 A CN201510095433 A CN 201510095433A CN 105990151 A CN105990151 A CN 105990151A
- Authority
- CN
- China
- Prior art keywords
- fin
- pocket region
- grid
- material layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title abstract 4
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000009792 diffusion process Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 37
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 238000002360 preparation method Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 9
- 238000009434 installation Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 54
- 150000002500 ions Chemical class 0.000 description 30
- 230000035755 proliferation Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有鳍片以及环绕所述鳍片的栅极；步骤S2：在所述栅极的两侧、沿所述鳍片延伸的方向执行口袋区离子注入，以调节所述半导体器件的阈值电压，其中所述口袋区离子注入的方向为沿水平面向下倾斜10-20°。本发明所述方法在形成环绕鳍片的栅极之后、在所述栅极形成间隙壁之前执行口袋区离子注入，其中，所述口袋区离子注入与晶圆缺口(wafer notch)之间扭曲角度为90°即所述口袋区离子注入方向与鳍片延伸方向平行，并且口袋区离子注入方向为沿水平面向下倾斜10-20°，通过横向扩散来掺杂沟道区，以用来调节器件的阈值电压，同时不会影响器件的性能。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
随着半导体技术的不断发展，为了提高器件的性能，需要不断缩小集成电路器件的尺寸，随着CMOS器件尺寸的不断缩小，促进了三维设计如鳍片场效应晶体管(FinFET)的发展。
相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
现有技术通常采用以下工艺步骤形成FinFET的鳍片：首先，在衬底上形成硬掩膜层；接着，图案化所述硬掩膜层，形成用于蚀刻衬底以在其上形成鳍片的多个彼此隔离的掩膜；接着，蚀刻衬底以在其上形成多个鳍片；接着，沉积形成多个鳍片之间的隔离结构；最后，蚀刻去除所述硬掩膜层。
目前多阈值电压(multi-Vt)对于3D FINFET来说是一个非常大的挑战，虽然通过对金属栅极的离子注入来调节功函可以为多阈值电压(multi-Vt)提供解决方案，但是工艺集成问题成为主要挑战；现有技术中通常通过阈值电压离子注入的方法来调节阈值电压，但是由于掺杂损失问题，所述FINFET器件阈值电压对于离子注入剂量的灵敏度相对于平面器件小很多。
为了提高半导体器件的性能和良率，需要对器件的制备方法作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有鳍片以及环绕所述鳍片的栅极；
步骤S2：在所述栅极的两侧、沿所述鳍片延伸的方向执行口袋区离子注入，以调节所述半导体器件的阈值电压，其中所述口袋区离子注入的方向为沿水平面向下倾斜10-20°。
可选地，在所述步骤S1中在所述半导体衬底上还形成有隔离材料层，所述隔离材料层位于相邻的两个所述鳍片之间并且部分覆盖所述鳍片，所述栅极位于所述隔离材料层上。
可选地，所述步骤S1包括：
步骤S11：提供半导体衬底并图案化，以形成相互间隔的鳍片；
步骤S12：沉积隔离材料层，以覆盖所述鳍片；
步骤S13：回蚀刻所述隔离材料层，以露出部分所述鳍片，形成具有目标高度的鳍片。
可选地，所述步骤S1还进一步包括：
步骤S14：在所述隔离材料层上形成栅极材料层，以覆盖所述鳍片；
步骤S15：图案化所述栅极材料层，以形成环绕所述鳍片的所述栅极。
可选地，在所述步骤S15中，形成所述栅极之后，所述栅极两侧的露出的所述鳍片形成源漏。
可选地，在所述步骤S2之后还进一步包括在所述栅极的侧壁上形成间隙壁的步骤。
可选地，在所述步骤S2中，在所述口袋区离子注入步骤之后，注入的离子沿与鳍片延伸方向相垂直的方向扩散同时向下扩散。
本发明还提供了一种上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件及其制备方法，所述方法在形成环绕鳍片的栅极之后、在所述栅极形成间隙壁之前执行口袋区离子注入，其中，所述口袋区离子注入与晶圆缺口(wafer notch)之间扭曲角度为90°即所述口袋区离子注入方向与鳍片延伸方向平行，并且口袋区离子注入方向为沿水平面向下倾斜10-20°，由于所述离子的横向扩散与所述鳍片的宽度具有相同的数量级，因此可以通过横向扩散来掺杂沟道区，以用来调节器件的阈值电压，同时不会影响器件的性能，但是如果所述扭曲角度为0°，则会降低器件的性能，导致更严重的泄露。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1d为本发明的实施方式中所述半导体器件的制备过程示意图；
图2为本发明一具体实施方式中所述半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
实施例1
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合附图对所述方法做进一步的说明。其中，图1a-1d为本发明的实施方式中所述半导体器件的制备过程示意图。
首先，执行步骤201，提供半导体衬底101，所述半导体衬底上形成若干相互间隔的鳍片。
如图1a所示，在该步骤中所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
接着在所述半导体衬底101上形成垫氧化物层(Pad oxide)102，其中所述垫氧化物层(Pad oxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。
接着在半导体衬底101上形成多个鳍片103，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
具体的形成方法包括：在半导体衬底101上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底101以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底101以在其上形成鳍片结构。
可选地，形成衬垫氧化物层，以覆盖半导体衬底101的表面、鳍片结构的侧壁以及所述硬掩膜层的侧壁和顶部。在一个实施例中，采用现场蒸汽生成工艺(ISSG)形成衬垫氧化物层。
可选地，在该步骤中还可以形成覆盖衬垫氧化物层保护层，以后续实施的工艺对鳍片结构的高度和特征尺寸造成损失。在一个实施例中，采用具有可流动性的化学气相沉积工艺(FCVD)形成保护层，保护层的材料可以为氮化硅。
执行步骤202，沉积隔离材料层102，以覆盖所述鳍片结构。
具体地，如图1c所示，沉积隔离材料层102，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层102的材料可以选择氧化物，例如HARP。
执行步骤203，回蚀刻所述隔离材料层102，至所述鳍片的目标高度。
具体地，如图1d所示，回蚀刻所述隔离材料层102，以露出部分所述鳍片，进而形成具有特定高度的鳍片。作为示例，实施高温退火，以使隔离材料层102致密化，所述高温退火的温度可以为700℃-1000℃；执行化学机械研磨，直至露出所述硬掩膜层的顶部；去除所述硬掩膜层中的氮化硅层，在一个实施例中，采用湿法蚀刻去除氮化硅层，所述湿法蚀刻的腐蚀液为稀释的氢氟酸；去除所述硬掩膜层中的氧化物层和部分隔离材料层102，以露出鳍片结构的部分，进而形成具有特定高度的鳍片结构，在一个实施例中，采用SiCoNi蚀刻实施该去除，所述SiCoNi蚀刻的蚀刻气体主要有NH3和NF3。
可选地，在该步骤中还可以在露出的鳍片结构的表面形成薄层氧化物，以利于后续实施阱区注入和沟道停止注入。在一个实施例中，采用现场蒸汽生成工艺形成该薄层氧化物。
执行步骤204，在所述隔离材料层上形成栅极材料层104，以覆盖所述鳍片。
具体地，如图1b所示，在该步骤中所述栅极材料层可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举。
所述栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
执行步骤205，图案化所述栅极材料层，以形成环绕所述鳍片的所述栅极104ˊ。
如图1c和1d所示，在该步骤中图案化所述栅极材料层的方法可以为常规方法，例如在所述栅极材料层形成光刻胶层，然后曝光显影，以形成开口，然后以所述光刻胶层为掩膜蚀刻所述栅极材料层，以形成环绕栅极。
可选地，在该步骤中形成所述环绕栅极之后露出栅极两侧的部分鳍片，以作为源漏极，如图1d所示。
执行步骤206，在所述栅极的两侧、沿所述鳍片延伸的方向执行口袋区离子注入，以调节所述半导体器件的阈值电压，其中所述口袋区离子注入的方向为沿水平面向下倾斜10-20°。
具体地，如图1d所示，其中口袋区离子注入的方向如图中实线箭头所示，离子注入方向与晶圆缺口(wafer notch)之间扭曲角度为90°即所述口袋区离子注入方向与鳍片延伸方向平行，并且口袋区离子注入方向为沿水平面向下倾斜10-20°，同时在所述口袋区离子注入步骤之后，注入的离子沿与鳍片延伸方向垂直的方向扩散同时向下扩散，如虚线箭头所示。由于所述离子的横向扩散与所述鳍片的宽度具有相同的数量级，因此可以通过横向扩散来掺杂沟道区，以用来调节器件的阈值电压，同时不会影响器件的性能，但是如果所述扭曲角度为0°，则会降低器件的性能，导致更严重的泄露。
可选地，在该步骤中对于NMOS器件离子注入种类可以为B、BF2或In，对于PMOS器件可以为As或P，离子注入的剂量以及能量可以选用本领域常用的操作参数。
执行步骤207，在所述栅极的侧壁上形成间隙壁。
具体地，所述间隙壁可以使用氮化硅、碳化硅、氮氧化硅或其组合的材料。可以在衬底上沉积第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁，所述间隙壁可以具有10-30NM的厚度。
至此，完成了本发明实施例的半导体器件的制备过程的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件及其制备方法，所述方法在形成环绕鳍片的栅极之后、在所述栅极形成间隙壁之前执行口袋区离子注入，其中，所述口袋区离子注入与晶圆缺口(wafer notch)之间扭曲角度为90°即所述口袋区离子注入方向与鳍片延伸方向平行，并且口袋区离子注入方向为沿水平面向下倾斜10-20°，由于所述离子的横向扩散与所述鳍片的宽度具有相同的数量级，因此可以通过横向扩散来掺杂沟道区，以用来调节器件的阈值电压，同时不会影响器件的性能，但是如果所述扭曲角度为0°，则会降低器件的性能，导致更严重的泄露。
图2为本发明一具体实施方式中所述半导体器件的工艺流程图，包括以下步骤：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有鳍片以及环绕所述鳍片的栅极；
步骤S2：在所述栅极的两侧、沿所述鳍片延伸的方向执行口袋区离子注入，以调节所述半导体器件的阈值电压，其中所述口袋区离子注入的方向为沿水平面向下倾斜10-20°。
实施例2
本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。所述半导体器件中由于所述离子的横向扩散与所述鳍片的宽度具有相同的数量级，因此可以通过横向扩散来掺杂沟道区，以用来调节器件的阈值电压，同时不会影响器件的性能，但是如果所述扭曲角度为0°，则会降低器件的性能，导致更严重的泄露。
实施例3
本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有鳍片以及环绕所述鳍片的栅极；
步骤S2：在所述栅极的两侧、沿所述鳍片延伸的方向执行口袋区离子注入，以调节所述半导体器件的阈值电压，其中所述口袋区离子注入的方向为沿水平面向下倾斜10-20°。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S1中在所述半导体衬底上还形成有隔离材料层，所述隔离材料层位于相邻的两个所述鳍片之间并且部分覆盖所述鳍片，所述栅极位于所述隔离材料层上。
3.根据权利要求1所述的方法，其特征在于，所述步骤S1包括：
步骤S11：提供半导体衬底并图案化，以形成相互间隔的鳍片；
步骤S12：沉积隔离材料层，以覆盖所述鳍片；
步骤S13：回蚀刻所述隔离材料层，以露出部分所述鳍片，形成具有目标高度的鳍片。
4.根据权利要求3所述的方法，其特征在于，所述步骤S1还进一步包括：
步骤S14：在所述隔离材料层上形成栅极材料层，以覆盖所述鳍片；
步骤S15：图案化所述栅极材料层，以形成环绕所述鳍片的所述栅极。
5.根据权利要求4所述的方法，其特征在于，在所述步骤S15中，形成所述栅极之后，所述栅极两侧的露出的所述鳍片形成源漏。
6.根据权利要求1所述的方法，其特征在于，在所述步骤S2之后还进一步包括在所述栅极的侧壁上形成间隙壁的步骤。
7.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，在所述口袋区离子注入步骤之后，注入的离子沿与鳍片延伸方向相垂直的方向扩散同时向下扩散。
8.一种权利要求1至7之一所述的方法制备得到的半导体器件。
9.一种电子装置，包括权利要求8所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510095433.4A CN105990151A (zh) | 2015-03-04 | 2015-03-04 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510095433.4A CN105990151A (zh) | 2015-03-04 | 2015-03-04 | 一种半导体器件及其制备方法、电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105990151A true CN105990151A (zh) | 2016-10-05 |
Family
ID=57038671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510095433.4A Pending CN105990151A (zh) | 2015-03-04 | 2015-03-04 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105990151A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452792A (zh) * | 2016-06-01 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN108122840A (zh) * | 2016-11-28 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589847B1 (en) * | 2000-08-03 | 2003-07-08 | Advanced Micro Devices, Inc. | Tilted counter-doped implant to sharpen halo profile |
| US20070148926A1 (en) * | 2005-12-28 | 2007-06-28 | Intel Corporation | Dual halo implant for improving short channel effect in three-dimensional tri-gate transistors |
| CN101414632A (zh) * | 2007-10-16 | 2009-04-22 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管 |
| CN105702582A (zh) * | 2014-11-27 | 2016-06-22 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
-
2015
- 2015-03-04 CN CN201510095433.4A patent/CN105990151A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589847B1 (en) * | 2000-08-03 | 2003-07-08 | Advanced Micro Devices, Inc. | Tilted counter-doped implant to sharpen halo profile |
| US20070148926A1 (en) * | 2005-12-28 | 2007-06-28 | Intel Corporation | Dual halo implant for improving short channel effect in three-dimensional tri-gate transistors |
| CN101414632A (zh) * | 2007-10-16 | 2009-04-22 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管 |
| CN105702582A (zh) * | 2014-11-27 | 2016-06-22 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452792A (zh) * | 2016-06-01 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN108122840A (zh) * | 2016-11-28 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101226941B (zh) | 半导体结构及其制造方法 | |
| CN105428238B (zh) | 一种FinFET器件及其制作方法和电子装置 | |
| US8728885B1 (en) | Methods of forming a three-dimensional semiconductor device with a nanowire channel structure | |
| US9331079B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN102931203A (zh) | 多栅极介电结构及其形成方法 | |
| CN105336609A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN106601678B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| US10177246B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN103681846A (zh) | 半导体装置及其制造方法 | |
| CN103165428B (zh) | 制作半导体器件的方法 | |
| CN105990146A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN106601677A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601687B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601741B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601685B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105990151A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601688A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601675B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601686B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN102347280B (zh) | 一种用于形成半导体器件结构的方法 | |
| CN106024713B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106158640A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107919368B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN106601620B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601680A (zh) | 一种半导体器件及其制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161005 |