CN106816469A - 用于制造一半导体结构的方法 - Google Patents

用于制造一半导体结构的方法 Download PDF

Info

Publication number
CN106816469A
CN106816469A CN201610672025.5A CN201610672025A CN106816469A CN 106816469 A CN106816469 A CN 106816469A CN 201610672025 A CN201610672025 A CN 201610672025A CN 106816469 A CN106816469 A CN 106816469A
Authority
CN
China
Prior art keywords
substrate
pressure
grid
layer
etching gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610672025.5A
Other languages
English (en)
Other versions
CN106816469B (zh
Inventor
廖耕颍
陈柏仁
陈怡傑
陈益弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106816469A publication Critical patent/CN106816469A/zh
Application granted granted Critical
Publication of CN106816469B publication Critical patent/CN106816469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在此提供一种用于制造一半导体结构的方法，而且此方法包括以下步骤。栅极结构形成于基板上，及形成衬里层以覆盖栅极结构及基板。间隔物层形成于衬里层上，及连续提供蚀刻气体以将基板维持在第二压力下而移除间隔物层的一部分。此蚀刻气体具有第一压力。第二压力大于第一压力。

Description

用于制造一半导体结构的方法
技术领域
本发明实施例是有关一种半导体结构的制造方法。
背景技术
半导体集成电路(integrated circuit,IC)已经历迅速增长。在发展过程中，半导体装置的功能密度增大，同时装置特征尺寸或几何形状减小。微缩制程(scaling downprocess)一般通过提高生产效率、降低成本，及/或改良装置效能而提供益处。然而，此种微缩制程亦增大集成电路制造制程的复杂性。
在深次微米(deep sub-micron)集成电路技术中，非挥发性记忆体装置因多种优势而变为热门的储存单元。特定而言，当关闭电源时，保存在非挥发性记忆体装置中的数据不会遗失。非挥发性记忆体装置的一个特定例子包含浮动栅极以保留与所保存的数据关连的电荷。然而，随着技术演变，半导体制程节点已针对高密度非挥发性记忆体装置而按比例缩小。在非挥发性记忆体装置的制程中，时时需要进一步改进以满足微缩制程中的效能要求。
发明内容
根据本发明的多个实施方式，是提供一种用于制造一半导体结构的方法，制造方法包含：形成一栅极结构于一基板上；形成一衬里层以覆盖栅极结构及基板；形成一间隔物层于衬里层上；连续提供一蚀刻气体以移除间隔物层的一部分，及蚀刻气体具有一第一压力；以及将基板维持在一第二压力下，第二压力大于第一压力。
根据本发明的多个实施方式，是提供一种用于制造一半导体结构的方法，方法包含：形成两个栅极结构于一基板上；形成一间隔物层以覆盖两个栅极结构，及一间隙位于两个栅极结构之间；根据间隙的一深宽比而移除间隔物层的一部分，以分别在两个栅极结构的侧壁上形成锥形间隔物，及基板与锥形间隔物的一侧表面之间的一夹角相对于间隙的深宽比增大而减少；及形成一层间介电层以完全充填间隙。
根据本发明的多个实施方式，是提供一种用于制造一半导体结构的方法，方法包含：将一基板置于一真空腔室中，基板上具有一栅极结构及覆盖栅极结构的一间隔物层；将一蚀刻气体供应至真空腔室内；将蚀刻气体控制在一第一压力下；及使用一排气装置以将真空腔室维持在大于第一压力的一第二压力下，及通过蚀刻气体移除间隔物层的一部分以形成一锥形间隔物。
附图说明
本发明的实施方式最佳在阅读附图时根据下文的详细说明来进行理解。应注意，依据工业中的标准实务，多个特征并未按比例绘制。实际上，多个特征的比例可任意增大或缩小，以便使论述更加明确。
图1绘示依据多个实施例的制造半导体结构的方法的流程图；
图2A至图2E是依据多个实施例的半导体结构处于中间制造阶段的剖面示意图；
图3绘示依据多个实施例的干式蚀刻设备的剖面示意图；
图4A至图4D是依据多个实施例的半导体结构处于中间制造阶段的剖面示意图。
具体实施方式
以下揭示内容提供众多不同的实施例或例子以用于实施本案提供的标的物的不同特征。下文中描述组件及排列的特定实例以简化本发明。此等组件及排列当然仅为举例及没有意图进行限制。例如，在下文的描述中，第一特征在第二特征上方或之上的形成可包括其中第一特征与第二特征以直接接触方式形成的实施例，及亦可包括其中在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征无法直接接触的实施例。此外，本发明在多个例子中可重复元件符号及/或字母。此重复用于实现简化与明晰的目的，及其自身并不规定所论述的多个实施例及/或配置之间的关系。
此外，本案中可使用诸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等等的空间相对术语在以便于描述，以描述一个元件或特征与另一或更多个元件或特征的关系，如附图中所图示。空间相对术语意欲包含在使用或操作中的装置除附图中绘示的定向以外的不同定向。或者，设备可经转向(旋转90度或其他方向)，及本案中使用的空间相对描述词同样可相应地进行解释。
一般而言，栅极结构形成于基板上，及垂直间隔物分别形成于栅极结构的侧壁上。两个邻接垂直间隔物之间的间隙充填介电材料以隔绝这些栅极结构。然而，随着对于缩小特征尺寸的需求在较大程度上推进集成电路，这些栅极结构之间的距离亦减小。此外，栅极结构高度亦对应于集成电路的需求而增大。因此，间隙深宽比大幅增加，此间隙不易于完全充填，及不可避免地保留空隙，及导致半导体结构中的泄漏。因而，必需改良半导体结构及其制造方法以解决上述问题。
图1绘示依据多个实施例的制造半导体结构的方法的流程图100。流程图100包括以下步骤。在步骤110中，栅极结构形成于基板上。在步骤120中，形成衬里层以覆盖栅极结构及基板。在步骤130中，间隔物层形成于衬里层上。在步骤140中，连续提供蚀刻气体以移除间隔物层的一部分，及此蚀刻气体具有第一压力。在步骤150中，基板维持在大于第一压力的第二压力。
请同时参照图2A至图2E。图2A至图2E是依据多个实施例的半导体结构处于中间制造阶段的剖面示意图。图2A绘示步骤110，在此步骤中，栅极结构220形成于基板210上。栅极结构220可通过使用适合制程而形成，此等制程包括光微影术及蚀刻制程。首先，形成栅极材料以覆盖基板，及形成光阻剂层(未绘于附图)以覆盖栅极材料。然后，光阻剂层经曝光以形成图案，及执行后曝光烘烤制程及显影制程以形成遮罩元件。上述提及的遮罩元件用以在执行蚀刻制程的同时保护栅极材料部分，从而在表面210上留下栅极结构220。
在一些实施例中，基板210是块状硅基板。在一些实施例中，基板210包括元素半导体，此元素半导体包括晶体、多晶体及/或非晶态结构的硅或锗。在一些其他实施例中，基板210包括化合物半导体，此化合物半导体包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟，及/或锑化铟。在一些替代性实施例中，基板210包括合金半导体，此合金半导体包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；任何其他适合材料；及/或上述各者的组合。
在形成栅极结构220之后，执行离子布植制程以在基板210中形成掺杂区域。掺杂区域分别在栅极结构220的相对侧上包括源极210S及漏极210D，此源极210S与漏极210D相对于栅极结构220侧壁而对齐。在一些实施例中，离子布植制程是通过使用N型掺杂剂或P型掺杂剂的垂直离子布植制程，掺杂剂剂量范围为自约5X1012离子/cm2至约1X1014离子/cm2，及能阶范围为自约0.5keV至约10keV。
在一些实施例中，栅极结构220是记忆体栅极结构，此记忆体栅极结构包括栅极绝缘层221、浮动栅极222、栅极间介电层223及控制栅极224。栅极绝缘层221在基板210上，及浮动栅极222在栅极绝缘层221上。栅极间介电层223在浮动栅极222上，及控制栅极224在栅极间介电层223上。具体而言，诸如电子的电荷以各种数量储存在浮动栅极222中。电荷有利地以非挥发性方式储存，以在不存在电源的情况下使得储存的电荷继续存在。储存在浮动栅极222中的电荷量表示一数值，如二元值，及经由程序(亦即写入)、读取及抹除操作而改变。此等操作经由控制栅极224的选择性偏压而执行。例如，控制栅极224利用高电压而偏压，此举改良载子的Fowler-Nordheim穿隧(Fowler-Nordheim tunneling)，自源极210S与漏极210D之间的沟道区域前往控制栅极224。随着载子穿隧前往控制栅极224，载子在浮动栅极222中被截获以表示一数值(如1或0)。
在一些实施例中，栅极绝缘层221是高介电常数层，此层包括诸如二氧化铪(HfO2)、二氧化锆(ZrO2)、氧化硅钽(TaSiOx)、热氧化物、氮化物，或类似物，或上述各者的组合。在一些实施例中，浮动栅极222及控制栅极224由多晶硅形成，但不仅限于此，及栅极间介电层223是例如ONO(氧化物-氮化物-氧化物)介电质。
请继续参照图2B及步骤120，形成衬里层230以覆盖栅极结构220及基板210。衬里层230可通过等形沉积适当的材料层而形成，以便覆盖基板210的顶表面，及栅极结构220的侧壁及顶表面。在一些实施例中，衬里层230由绝缘材料形成，如氧化硅、氮化硅、氮氧化硅、ONO介电质，或上述各者的组合。在一些实施例中，衬里层230通过使用化学气相沉积(chemical vapor deposition,CVD)、物理气相沉积(physical vapor deposition,PVD)、原子层沉积(atomic layer deposition,ALD)或其他适合的沉积制程而形成。
请继续参照图2C及步骤130，形成间隔物层240以覆盖衬里层230。间隔物层240通过等形沉积适当的材料以覆盖衬里层230而形成，及间隔物层240的厚度T1大于衬里层230的厚度。在一些实施例中，间隔物层240由绝缘材料形成，如氧化硅、氮化硅、氮氧化硅，或上述各者的组合。在一些实施例中，间隔物层240通过使用化学气相沉积(chemical vapordeposition,CVD)、物理气相沉积(physical vapor deposition,PVD)、原子层沉积(atomiclayer deposition,ALD)或其他适合的沉积制程而形成。
请继续参照图2D，此图绘示步骤140及150。在图2D中，连续提供具有第一压力P1的蚀刻气体250以在将基板维持在第二压力P2下的同时移除间隔物层240的一部分，此第二压力P2大于第一压力P1。请同时参照图3，此图绘示本发明的多个实施例中的干式蚀刻设备300的剖面示意图。干式蚀刻设备300包括经配置以紧固基板210的真空腔室310。在一些实施例中，真空腔室310中的载台312经配置以紧固基板210。供气装置320在真空腔室310上方及经配置以供应蚀刻气体250至真空腔室310内，及排气装置330在真空腔室310下方及经配置以从真空腔室310中排出蚀刻气体250及蚀刻气体250的副产物，以便控制真空腔室310的压力。
首先，在基板210上方具有栅极结构220、衬里层230及间隔物层240并被置于真空腔室310中，及通过连续提供蚀刻气体250至真空腔室310内以移除间隔物层240的部分，来执行干式蚀刻制程。此外，干式蚀刻设备300的控制装置340经配置以控制在第一压力P1下进入真空腔室310的蚀刻气体250。同时，启动排气装置330以将真空腔室310维持在第二压力P2下，此第二压力P2大于蚀刻气体250的第一压力P1。具体而言，蚀刻气体250及副产物的排出速率小于提供蚀刻气体250的速率，因此蚀刻气体250积聚在真空腔室310中以形成大于第一压力P1的第二压力P2。以不同方式描述，排气装置330在真空腔室310下方以产生将真空腔室310中的蚀刻气体250向下拉动的力，力相对于排气速率下降而减小。随着力减少，蚀刻气体250慢慢向下流动及保持在真空腔室310中。在一些实施例中，排气装置330是涡轮帮浦。
干式蚀刻设备300进一步在真空腔室310侧壁处包括天线350，及电浆产生装置360连接至天线350以用于利用蚀刻气体250产生电浆，电浆产生装置360是高频电源。用于电浆产生的高频电源的频率自13.56MHz至60MHz。此外，用于电浆产生的电浆产生装置360亦可以脉冲方法驱动。此外，干式蚀刻设备300进一步包括连接至载台312的4MHz射频偏压电源370，此射频偏压电源的目的是从电浆中将离子吸入基板210以控制离子能。
在一些实施例中，第一压力P1介于自100mtorr至150mtorr的范围中，及第二压力P2介于自200mtorr至300mtorr的范围中。在一些实施例中，蚀刻气体250选自由以下各者组成的群组：C4F2、C4F8、C5F6、C5F8、CF4、CF3、CHF3、CH2F2、SF6、NF3、F2及上述各者的组合。
请返回参照图2D，利用蚀刻气体250产生的电浆将蚀刻间隔物层240。如前所提及，真空腔室310中的基板210维持在大于蚀刻气体250的第一压力P1的第二压力P2下，以便减小向下拉动蚀刻气体250的力。因而，蚀刻气体250慢慢向下流动，及几乎积聚在间隔物层240顶部，及蚀刻气体250的量自间隔物层240顶部向底部逐渐减少。大量蚀刻气体250将导致间隔物层240的横向蚀刻，因为蚀刻气体250几乎积聚在间隔物层240顶部，而间隔物层240顶部的横向蚀刻速率高于间隔物层240底部附近的横向蚀刻速率。
利用间隔物层240不同部分的不同横向蚀刻速率，通过蚀刻气体250移除间隔物层240的一部分以形成邻近于衬里层230的锥形间隔物242，此锥形间隔物242包括顶部厚度TT及底部厚度TB，及顶部厚度TT小于底部厚度TB。此外，锥形间隔物242具有自顶部厚度TT延伸至底部厚度TB的侧表面242S，及锥形间隔物242的基板210与侧表面242S之间的夹角θ介于约40度至约75度的范围中。具体而言，间隔物层240顶部经横向蚀刻以将厚度从T减少至TT，但间隔物层240底部仅经横向蚀刻，因此锥形间隔物242具有大体上与间隔物层240厚度T相同的底部厚度TB。因此，源极210S与漏极210D之间的通道长度可维持在所需值。
在一些实施例中，顶部厚度TT介于约0nm至约37nm的范围中，以确保栅极结构220与其他装置绝缘。在一些实施例中，底部厚度TB介于约38nm至约68nm的范围中以避免短通道效应及热电子效应。
请继续参照图2E，形成层间介电层260以覆盖锥形间隔物242。层间介电层260通过沉积介电材料以覆盖锥形间隔物242而形成，以便隔绝栅极结构220与相邻的半导体装置或金属线以避免短路。在一些实施例中，层间介电层260由无掺杂氧化物(un-doped oxide,USG)、氟化硅酸盐玻璃(fluorinated silicate glass,FSG)、B、P硅酸盐玻璃(BPSG)或低介电常数介电材料形成。在一些实施例中，层间介电层260通过使用化学气相沉积(chemicalvapor deposition,CVD)、物理气相沉积(physical vapor deposition,PVD)、原子层沉积(atomic layer deposition,ALD)或其他适合的沉积制程而形成。
图4A至图4D是依据多个实施例的半导体结构处于中间制造阶段的剖面示意图。相对于图2A至图2E的实施例而言，图4A至图4D中的类似元件利用相同元件符号指定，以便于理解。在图4A中，两个栅极结构220形成于基板210上。此两个栅极结构220可通过使用适合制程而形成，此等制程包括微影及蚀刻制程。首先，形成栅极材料以覆盖基板，及形成光阻剂层(未绘示于附图)以覆盖栅极材料。然后，将光阻剂层曝光以形成图案，及执行后曝光烘烤制程及显影制程以形成遮罩元件。上述提及的遮罩元件用以在执行蚀刻制程的同时保护栅极材料部分，从而在基板210上留有两个栅极结构220。
在形成栅极结构220之后，执行离子布植制程以在基板210中形成掺杂区域。掺杂区域分别在栅极结构220的相对侧上包括源极210S及漏极210D，此源极210S与漏极210D相对于栅极结构220侧壁而对齐，及源极210S是由两个栅极结构220共享的共用源极。在一些实施例中，栅极结构220是分别包括栅极绝缘层221、栅极绝缘层221上的浮动栅极222、栅极绝缘层221上的栅极间介电层223及栅极间介电层223上的控制栅极224的记忆体栅极结构。
请继续参照图4B，形成间隔物层240以覆盖两个栅极结构220。间隔物层240通过等形沉积适当的材料以覆盖两个栅极结构220而形成，及间隔物层240具有均匀的厚度T。在一些实施例中，衬里层230形成于间隔物层240与栅极结构220之间。衬里层230可通过等形沉积适当的材料层而形成，以便覆盖基板210及两个栅极结构220。
如图4B所示，具有宽度W及深度D的间隙270保留在两个相邻的栅极结构220之间，及深度D除以宽度W以获得间隙270的深宽比R。应注意，间隙宽度W与形成于随后制程中的层间介电层的间隙充填能力有关，及具有较小宽度W的间隙增大利用层间介电层完全充填间隙270的困难。尽管可能减小间隔物层厚度T以增大间隙270的宽度W，但具有较小厚度T的间隔物层240缩短源极210S与漏极210D之间的通道的长度，及导致热电子效应以影响半导体结构阻抗。
请继续参照图4C，间隔物层240的一部分根据间隙270的深宽比R被移除，以分别在两个栅极结构220的侧壁上形成锥形间隔物242，及锥形间隔物242的基板210与侧表面242S之间的夹角θ随着间隙270的深宽比R增大而减小。如前述图2D中所示，基板210置于干式蚀刻设备300的真空腔室310中，及连续提供具有第一压力P1的蚀刻气体250至真空腔室310内以移除间隔物层240的此部分。此外，真空腔室310中的基板210维持在第二压力P2下以横向蚀刻间隔物层240及确保间隔物层240的此部分被移除以形成锥形间隔物242。
需要注意的是，基板210的第二压力P2与蚀刻气体250的第一压力P1之间的压差与锥形间隔物242的轮廓有关。如前述提及，深度D除以宽度W以获得间隙270的深宽比R，及当间隙270的深度D固定时，深宽比R相对于宽度W的减小而增大。如若两个栅极结构220彼此靠近，则间隙270将具有较小宽度W及较大深宽比R，此情况不利于充填层间介电层。为实现增大间隙270宽度的目的，压差应增大，此意谓着将蚀刻气体250向下拉动的力进一步减小以保留更多积聚在间隔物层240顶部的蚀刻气体250。亦即，间隔物层240顶部的横向蚀刻速率进一步增大，因此形成锥形间隔物242以具有较小顶部厚度TT，此增大间隙270的宽度W以增强形成于随后制程中的层间介电层的间隙充填能力。然而，底部厚度TB仍大体上与间隔物层240厚度T相同，以将源极210S与漏极210D之间的通道长度维持在期望值。因而，顶部厚度TT与底部厚度TB之间的厚度差异增大，因此从顶部厚度TT延伸至底部厚度TB的侧表面242S向栅极结构220倾斜，及由此减小锥形间隔物242的基板210与侧表面242S之间的夹角θ。鉴于上述，锥形间隔物242的基板210与侧表面242S之间的夹角θ相对于间隙270的深宽比R增大而减小。
在一些实施例中，间隙270的深宽比R介于约2至6的范围中。在一些实施例中，锥形间隔物242的基板210与侧表面242S之间的夹角θ介于约40度至75度的范围中。
请继续参照图4D，形成层间介电层260以完全地充填间隙270介电层260通过沉积介电材料而形成，此介电材料覆盖锥形间隔物242与栅极结构220，及此介电材料的一部分进入两个相邻锥形间隔物242之间的空间以完全地充填间隙270，执行化学机械抛光(chemical mechanical polishing,CMP)制程以移除多余介电材料，以便形成具有平面顶表面的层间介电层260。如图4C中所提及，锥形间隔物242增大间隙270W以减小将介电材料充填至间隙270难。因而，间隙充填能力得以改良以使得介电材料易于进入间隙270能形成无隙层间介电层260。
上文论述的本发明实施例比现有方法及结构更具有优势，及此等优势列于下文中。根据一些实施例，提供制造半导体结构的改良方法以改良层间介电层的间隙充填能力。凭借控制间隔物以具有锥形轮廓，间隙宽度增大以使得介电材料易于完全充填间隙，及形成层间介电层而其中没有空隙。因此，泄漏问题得以减轻，以改良半导体结构的产率。另一方面，真空腔室压力维持在大于蚀刻气体压力的一值，此蚀刻气体经积聚以横向蚀刻间隔物层顶部及形成锥形间隔物。此外，基板与锥形间隔物侧表面之间的夹角相对于间隙深宽比而来调节，以便确保具有不同深宽比的间隙可能被完全充填。
依据一些实施例，本发明揭示一种制造半导体结构的方法，及此方法包含以下步骤。栅极结构形成于基板上，及形成衬里层以覆盖栅极结构及基板。间隔物层形成于衬里层上，及连续提供蚀刻气体以在将基板维持在第二压力下而移除间隔物层的一部分，此蚀刻气体具有第一压力。第二压力大于第一压力。
依据一些实施例，本发明揭示制造半导体结构的方法，及此方法包含以下步骤。两个栅极结构形成于基板上，及形成间隔物层以覆盖两个栅极结构，间隙位于此两个栅极结构之间。间隔物层的一部分根据间隙深宽比而被移除以分别在两个栅极结构的侧壁上形成锥形间隔物，及基板与锥形间隔物侧表面之间的夹角相对于间隙深宽比增大而减少。然后，形成层间介电层以完全充填间隙。
依据一些实施例，本发明揭示制造半导体结构的方法，及此方法包含以下步骤。基板被置于真空腔室中，此基板上具有栅极结构及覆盖此栅极结构之间隔物层。蚀刻气体被供应至真空腔室内及被控制在第一压力下。排气装置用以将真空腔室维持在大于第一压力的第二压力下，及通过蚀刻气体移除间隔物层的一部分以形成锥形间隔物。
前述内容概括数个实施例的特征，以便该领域中熟悉此项技术者可更佳地理解本发明的实施方式。熟悉此项技术者应了解，本发明可易于用作设计或修正其他制程及结构的基础，以实现与本案介绍的实施例相同的目的及/或达到与其相同的优势。彼等熟悉此项技术者亦应了解，此种同等构造不脱离本发明的精神及范畴，及可在不脱离本发明精神及范畴的情况下在本案中进行多种变更、取代及更动。

Claims (10)

1.一种用于制造一半导体结构的方法，其特征在于，该方法包含：
形成一栅极结构于一基板上；
形成一衬里层以覆盖该栅极结构及该基板；
形成一间隔物层于该衬里层上；
连续提供一蚀刻气体以移除该间隔物层的一部分，及该蚀刻气体具有一第一压力；以及
将该基板维持在一第二压力下，该第二压力大于该第一压力。
2.如权利要求1所述的方法，其特征在于，通过排出该蚀刻气体及该蚀刻气体的一副产物将该基板维持于该第二压力。
3.如权利要求1所述的方法，其特征在于，该间隔物层的该部分被移除以形成一锥形间隔物，该锥形间隔物邻近于该衬里层。
4.如权利要求3所述的方法，其特征在于，该锥形间隔物的一顶部宽度小于该锥形间隔物的一底部宽度。
5.如权利要求1所述的方法，其特征在于，该栅极结构包含：
一栅极绝缘层；
一浮动栅极位于该栅极绝缘层上；
一栅极间介电层位于该浮动栅极上；以及
一控制栅极位于该栅极间介电层上。
6.一种用于制造一半导体结构的方法，其特征在于，该方法包含：
形成两个栅极结构于一基板上；
形成一间隔物层以覆盖该两个栅极结构，及一间隙位于该两个栅极结构之间；
根据该间隙的一深宽比而移除该间隔物层的一部分，以分别在该两个栅极结构的侧壁上形成锥形间隔物，及该基板与该锥形间隔物的一侧表面之间的一夹角相对于该间隙的该深宽比增大而减少；及
形成一层间介电层以完全充填该间隙。
7.如权利要求6所述的方法，其特征在于，该间隙的该深宽比介于2至6的一范围中。
8.一种用于制造一半导体结构的方法，其特征在于，该方法包含：
将一基板置于一真空腔室中，该基板上具有一栅极结构及覆盖该栅极结构的一间隔物层；
将一蚀刻气体供应至该真空腔室内；
将该蚀刻气体控制在一第一压力下；及
使用一排气元件以将该真空腔室维持在大于该第一压力的一第二压力下，及通过该蚀刻气体移除该间隔物层的一部分以形成一锥形间隔物。
9.如权利要求8所述的方法，其特征在于，该基板与该锥形间隔物的一侧表面之间的一夹角介于40度至75度的一范围中。
10.如权利要求8所述的方法，其特征在于，该锥形间隔物的一顶部宽度小于该锥形间隔物的一底部宽度。
CN201610672025.5A 2015-11-30 2016-08-16 用于制造一半导体结构的方法 Active CN106816469B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562261206P 2015-11-30 2015-11-30
US62/261,206 2015-11-30
US15/134,262 US10269814B2 (en) 2015-11-30 2016-04-20 Method of fabricating semiconductor structure
US15/134,262 2016-04-20

Publications (2)

Publication Number Publication Date
CN106816469A true CN106816469A (zh) 2017-06-09
CN106816469B CN106816469B (zh) 2019-11-29

Family

ID=58693333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610672025.5A Active CN106816469B (zh) 2015-11-30 2016-08-16 用于制造一半导体结构的方法

Country Status (5)

Country Link
US (2) US10269814B2 (zh)
KR (1) KR101879049B1 (zh)
CN (1) CN106816469B (zh)
DE (1) DE102016114517B4 (zh)
TW (1) TWI607573B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389831A (zh) * 2018-02-02 2018-08-10 上海华虹宏力半导体制造有限公司 层间介质层的填充方法
CN111599761A (zh) * 2020-05-25 2020-08-28 上海华力集成电路制造有限公司 一种改善介电层孔隙的方法
CN117316876A (zh) * 2023-11-28 2023-12-29 粤芯半导体技术股份有限公司 半导体结构的制备方法以及半导体结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566441B2 (en) * 2018-02-14 2020-02-18 Globalfoundries Singapore Pte. Ltd. Methods of forming integrated circuits with solutions to interlayer dielectric void formation between gate structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252263A (ja) * 1999-03-01 2000-09-14 Toshiba Corp 半導体装置の製造方法
KR20100037769A (ko) * 2008-10-02 2010-04-12 주식회사 하이닉스반도체 반도체 장치 제조방법
CN101989576A (zh) * 2009-08-07 2011-03-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102347227A (zh) * 2010-07-30 2012-02-08 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723893A (en) 1996-05-28 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating double silicide gate electrode structures on CMOS-field effect transistors
JPH1154731A (ja) * 1997-07-31 1999-02-26 Nec Corp 半導体装置
US6355183B1 (en) * 1998-09-04 2002-03-12 Matsushita Electric Industrial Co., Ltd. Apparatus and method for plasma etching
US6225203B1 (en) 1999-05-03 2001-05-01 Taiwan Semiconductor Manufacturing Company PE-SiN spacer profile for C2 SAC isolation window
US6251764B1 (en) 1999-11-15 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to form an L-shaped silicon nitride sidewall spacer
US6312568B2 (en) * 1999-12-07 2001-11-06 Applied Materials, Inc. Two-step AIN-PVD for improved film properties
JP4495471B2 (ja) * 2004-01-13 2010-07-07 三星電子株式会社 エッチング方法
KR100583143B1 (ko) * 2004-10-29 2006-05-23 주식회사 하이닉스반도체 게이트스페이서를 구비한 반도체 소자의 제조 방법
CN101153396B (zh) 2006-09-30 2010-06-09 中芯国际集成电路制造(上海)有限公司 等离子刻蚀方法
KR20080054698A (ko) 2006-12-13 2008-06-19 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조 방법
US20080237682A1 (en) 2007-03-26 2008-10-02 Kuo-Ching Chiang Semiconductor memory with conductive carbon
US7834389B2 (en) 2007-06-15 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Triangular space element for semiconductor device
KR20100003174A (ko) * 2008-06-30 2010-01-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8236678B2 (en) * 2008-12-17 2012-08-07 Globalfoundries Singapore Pte. Ltd. Tunable spacers for improved gapfill
WO2011108663A1 (ja) * 2010-03-04 2011-09-09 東京エレクトロン株式会社 プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
KR101644732B1 (ko) 2012-04-11 2016-08-01 도쿄엘렉트론가부시키가이샤 Finfet 방식용 게이트 스페이서 프로파일, 핀 손실 및 하드 마스크 손실 개선을 위한 종횡비 종속 성막
US8969205B2 (en) 2013-03-28 2015-03-03 GlobalFoundries, Inc. Double patterning via triangular shaped sidewall spacers
US9076681B2 (en) * 2013-09-27 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of fabricating same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252263A (ja) * 1999-03-01 2000-09-14 Toshiba Corp 半導体装置の製造方法
KR20100037769A (ko) * 2008-10-02 2010-04-12 주식회사 하이닉스반도체 반도체 장치 제조방법
CN101989576A (zh) * 2009-08-07 2011-03-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102347227A (zh) * 2010-07-30 2012-02-08 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389831A (zh) * 2018-02-02 2018-08-10 上海华虹宏力半导体制造有限公司 层间介质层的填充方法
CN111599761A (zh) * 2020-05-25 2020-08-28 上海华力集成电路制造有限公司 一种改善介电层孔隙的方法
CN117316876A (zh) * 2023-11-28 2023-12-29 粤芯半导体技术股份有限公司 半导体结构的制备方法以及半导体结构

Also Published As

Publication number Publication date
TWI607573B (zh) 2017-12-01
US20190109147A1 (en) 2019-04-11
CN106816469B (zh) 2019-11-29
US10269814B2 (en) 2019-04-23
US20170154891A1 (en) 2017-06-01
DE102016114517B4 (de) 2019-03-14
US10811423B2 (en) 2020-10-20
KR101879049B1 (ko) 2018-07-16
DE102016114517A1 (de) 2017-06-01
TW201719909A (zh) 2017-06-01
KR20170063351A (ko) 2017-06-08

Similar Documents

Publication Publication Date Title
US8159018B2 (en) Non-volatile memory device
CN105493266B (zh) 半导体结构和制造半导体结构的方法
US11081402B2 (en) Replacement gate process for semiconductor devices
US20210313234A1 (en) Increase the Volume of Epitaxy Regions
KR102161033B1 (ko) 커트 핀 격리 영역 및 그 형성 방법
CN106816469B (zh) 用于制造一半导体结构的方法
US11990341B2 (en) Cut metal gate processes
TWI727676B (zh) 半導體元件的製造方法
CN109860055A (zh) 半导体元件的制造方法
US10804374B2 (en) Spacer structure with high plasma resistance for semiconductor devices
US11696444B2 (en) Semiconductor device and method of fabrication thereof
TW202008434A (zh) 半導體裝置及其製造方法
US8586446B2 (en) Manufacturing method of semiconductor device
CN113793834B (zh) 半导体器件及其形成方法
CN115881794A (zh) 形成半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant