DE102016114517B4 - Verfahren zur Herstellung einer Halbleiterstruktur - Google Patents

Verfahren zur Herstellung einer Halbleiterstruktur Download PDF

Info

Publication number
DE102016114517B4
DE102016114517B4 DE102016114517.3A DE102016114517A DE102016114517B4 DE 102016114517 B4 DE102016114517 B4 DE 102016114517B4 DE 102016114517 A DE102016114517 A DE 102016114517A DE 102016114517 B4 DE102016114517 B4 DE 102016114517B4
Authority
DE
Germany
Prior art keywords
spacer
substrate
gate
layer
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016114517.3A
Other languages
English (en)
Other versions
DE102016114517A1 (de
Inventor
Keng-Ying Liao
Po-Zen Chen
Yi-Jie Chen
Yi-Hung Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016114517A1 publication Critical patent/DE102016114517A1/de
Application granted granted Critical
Publication of DE102016114517B4 publication Critical patent/DE102016114517B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung einer Halbleiterstruktur, mit den folgenden SchrittenHerstellen einer Gate-Struktur (220) auf einem Substrat (210);Herstellen einer Deckschicht (230) so, dass sie die Gate-Struktur (220) und das Substrat (210) bedeckt;Herstellen einer Abstandshalterschicht (240) auf der Deckschicht (230);kontinuierliches Einleiten eines Ätzgases (250) in eine Vakuumkammer (310), in der das Substrat (210) platziert ist, um einen Teil der Abstandshalterschicht (240) zu entfernen, wobei das Ätzgas (250) einen ersten Druck hat; undHalten der Vakuumkammer (310) auf einem zweiten Druck, der höher als der erste Druck ist, während das Ätzgas (250) in der Vakuumkammer (310) verbleibt.

Description

  • Hintergrund der Erfindung
  • Die IC-Branche (IC: integrierter Halbleiter-Schaltkreis) hat ein rasches Wachstum erfahren. Im Verlauf des Wachstums hat die Funktionsdichte der Halbleiter-Bauelemente bei abnehmender Größe oder Geometrie der Strukturelemente zugenommen. Der Prozess der Verkleinerung bietet im Allgemeinen Vorteile durch Erhöhung der Produktionsleistung, Senkung der Kosten und/oder Verbesserung der Bauelement-Leistung. Diese Verkleinerung hat aber auch die Komplexität des IC-Herstellungsprozesses erhöht.
  • Bei der Technologie der integrierten Schaltungen im tiefen Submikrometerbeich hat sich das nichtflüchtige Speicher-Bauelement auf Grund verschiedener Vorteile zu einer gängigen Speichereinheit entwickelt. Insbesondere gehen die Daten, die in dem nichtflüchtigen Speicher-Bauelement gespeichert sind, nicht verloren, wenn der Strom abgeschaltet wird. Ein spezielles Beispiel für das nichtflüchtige Speicher-Bauelement ist ein Floating-Gate zum Aufrechterhalten der elektrischen Ladungen, die mit den gespeicherten Daten verbunden sind. Mit der Entwicklung der Technologien sind Knoten des Halbleiterprozesses für hochdichte nichtflüchtige Speicher-Bauelemente verkleinert worden. Bei der Herstellung von nichtflüchtigen Speicher-Bauelementen sind stets weitere Verbesserungen erforderlich, um die Leistungsanforderungen in dem Verkleinerungsprozess zu erfüllen.
    In der US 6225203 B1 wird ein zweistufiges Ätzverfahren zur Herstellung von Abstandshaltern für Gate-Strukturen beschrieben, bei dem in zwei Schritten jeweils verschiedene Ätzgase zum Einsatz kommen, um ein gewünschtes Abstandshalter-Profil auszubilden.
    Die US 2008/0081483 A1 offenbart ein Plasmaätzverfahren mit einer gepulsten Hochfrequenz-Spannung zur Erzeugung eines Plasmas und einer variablen Pulsdauer, um die Ätzrate zu steuern.
    In der US 6251764 B1 wird ein zweistufiges Ätzverfahren zur Strukturierung von Abstandshaltern offenbart, bei dem in einem ersten anisotropen Ätzschritt die Höhe der Abstandshalterschicht reduziert wird, bevor einem zweiten Ätzschritt durch Polymer-Passivierung der Seitenflächen ein L-förmiger Abstandshaltern geformt wird.
    Die US 2008/0308899 A1 beschreibt dreieckige Abstandshalter-Elemente für Halbleiterstrukturen, die durch Ätzen eines dielektrischen Materials mit lokal unterschiedlicher Selektivität hergestellt werden.
    In der US 2014/0291735 A1 wird ein Verfahren zur Herstellung von Ätzmasken für die Strukturierung von Halbleitermaterialien dargelegt, mit dem Masken aus dreieckigen Strukturen ausgebildet werden können.
    Die US 5723893 A behandelt ein Fabrikationsverfahren für Feldeffekttransistoren mit zwei übereinander liegenden und durch eine isolierende Zwischenschicht getrennten Gate-Elektroden.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • 1 zeigt ein Ablaufdiagramm eines Verfahrens zur Herstellung einer Halbleiterstruktur gemäß verschiedenen Ausführungsformen.
    • Die 2A bis 2E sind Schnittansichten der Halbleiterstruktur auf einer Zwischenstufe der Herstellung gemäß verschiedenen Ausführungsformen.
    • 3 zeigt eine Schnittansicht einer Trockenätzvorrichtung gemäß verschiedenen Ausführungsformen.
    • Die 4A bis 4D sind Schnittansichten der Halbleiterstruktur auf einer Zwischenstufe der Herstellung gemäß verschiedenen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so ausgebildet werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Im Allgemeinen werden Gate-Strukturen auf einem Substrat hergestellt, und vertikale Abstandshalter werden jeweils auf Seitenwänden der Gate-Strukturen hergestellt. Ein Spalt zwischen zwei benachbarten vertikalen Abstandshaltern wird mit einem dielektrischen Material gefüllt, um diese Gate-Strukturen zu trennen. Da jedoch eine integrierte Schaltung in hohem Maße von der Notwendigkeit zur Verringerung der Strukturgrößen getrieben worden ist, ist auch der Abstand zwischen diesen Gate-Strukturen verkleinert worden. Darüber hinaus nimmt entsprechend dieser Notwendigkeit auch die Höhe der Gate-Struktur zu. Daher vergrößert sich das Seitenverhältnis des Spalts enorm, sodass sich der Spalt nur schwer vollständig füllen lässt und zwangsläufig ein Hohlraum zurückbleibt und ein Leck in der Halbleiterstruktur verursacht. Daher sind eine verbesserte Halbleiterstruktur und ein Verfahren zu ihrer Herstellung zur Lösung der vorgenannten Probleme erforderlich.
  • 1 zeigt ein Ablaufdiagramm 100 eines Verfahrens zur Herstellung einer Halbleiterstruktur gemäß verschiedenen Ausführungsformen. Das Ablaufdiagramm 100 umfasst die folgenden Schritte. In dem Schritt 110 wird eine Gate-Struktur auf einem Substrat hergestellt. In dem Schritt 120 wird eine Deckschicht hergestellt, um die Gate-Struktur und das Substrat zu bedecken. Im Schritt 130 wird eine Abstandshalterschicht auf der Deckschicht hergestellt. Im Schritt 140 wird ein Ätzgas kontinuierlich bereitgestellt, um einen Teil der Abstandshalterschicht zu entfernen, wobei das Ätzgas einen ersten Druck hat. Im Schritt 50 wird das Substrat auf einem zweiten Druck gehalten, der höher als der erste Druck ist.
  • Betrachten wir nun gleichzeitig die 2A bis 2E. Die 2A bis 2E sind Schnittansichten der Halbleiterstruktur auf einer Zwischenstufe der Herstellung gemäß verschiedenen Ausführungsformen. 2A zeigt den Schritt 110, in dem eine Gate-Struktur 220 auf einem Substrat 210 hergestellt wird. Die Gate-Struktur 220 kann mit einem geeigneten Verfahren, wie etwa Fotolithografie und Ätzung, hergestellt werden. Zunächst wird ein Gate-Material so hergestellt, dass es das Substrat bedeckt, und über dem Gate-Material wird eine Fotoresistschicht (nicht dargestellt) hergestellt. Dann wird die Fotoresistschicht belichtet, um eine Struktur zu erzeugen, und ein Härtungsprozess nach der Belichtung und ein Entwicklungsprozess werden durchgeführt, um ein Maskierungselement herzustellen. Das vorgenannte Maskierungselement dient zum Schützen von Teilen des Gate-Materials bei der Durchführung des Ätzprozesses, sodass die Gate-Struktur 220 auf dem Substrat 210 zurückbleibt.
  • Bei einigen Ausführungsformen ist das Substrat 210 ein massives Siliciumsubstrat. Bei einigen Ausführungsformen ist das Substrat 210 ein elementarer Halbleiter, der Silicium oder Germanium in kristalliner, polykristalliner und/oder amorpher Struktur umfasst. Bei einigen weiteren Ausführungsformen ist das Substrat 210 ein Verbindungshalbleiter, der Siliciumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid umfasst. Bei einigen alternativen Ausführungsformen ist das Substrat 210 ein Legierungshalbleiter, der SiGe, GaAsP, AllnAs, AlGaAs, GalnAs, GaInP und/oder GalnAsP umfasst.
  • Nach der Herstellung der Gate-Struktur 220 wird ein Ionenimplantationsprozess durchgeführt, um dotierte Bereiche in dem Substrat 210 herzustellen. Die dotierten Bereiche umfassen eine Source 210S und einen Drain 210D, die sich jeweils auf gegenüberliegenden Seiten der Gate-Struktur 220 befinden und zu einer Seitenwand der Gate-Struktur 220 ausgerichtet sind. Bei einigen Ausführungsformen ist der Ionenimplantationsprozess ein vertikaler Ionenimplantationsprozess, bei dem ein n-Dotand oder ein p-Dotand mit einer Dotierungsdosis in dem Bereich von etwa 5 × 1012 Ionen/cm2 bis etwa 1 × 1014 Ionen/cm2 und einem Energieniveau in dem Bereich von etwa 0,5 keV bis etwa 10 keV verwendet werden.
  • Bei einigen Ausführungsformen ist die Gate-Struktur 220 eine Speicher-Gate-Struktur, die eine Gate-Isolierschicht 221, ein Floating-Gate 222, eine Zwischen-Gate-Schicht 223 und ein Steuer-Gate 224 aufweist. Die Gate-Isolierschicht 221 befindet sich auf dem Substrat 210, und das Floating-Gate 222 befindet sich auf der Gate-Isolierschicht 221. Die Zwischen-Gate-Dielektrikum-Schicht 223 befindet sich auf dem Floating-Gate 222, und das Steuer-Gate 224 befindet sich auf der Zwischen-Gate-Dielektrikum-Schicht 223. Insbesondere wird eine veränderliche Ladungsmenge, wie etwa Elektronen, in dem Floating-Gate 222 gespeichert. Die Ladung wird vorteilhafterweise nichtflüchtig gespeichert, sodass die gespeicherte Ladung bei fehlendem Strom fortbesteht. Die in dem Floating-Gate 222 gespeicherte Ladungsmenge stellt einen Wert, wie etwa einen binären Wert, dar und wird durch das Programm (z. B. Schreib-, Lese- und Lösch-Operationen) geändert. Diese Operationen werden durch selektives Vorspannen des Steuer-Gate 224 ausgeführt. Das Steuer-Gate 224 wird zum Beispiel mit einer hohen Spannung vorgespannt, was eine Fowler-Nordheim-Tunnelung von Trägern von einem Kanalbereich zwischen der Source 210S und dem Drain 210D zu dem Steuer-Gate 224 unterstützt. Wenn die Träger zu dem Steuer-Gate 224 tunneln, werden sie in dem Floating-Gate 222 eingefangen, um einen Wert (wie etwa 1 oder 0) darzustellen.
  • Bei einigen Ausführungsformen ist die Gate-Isolierschicht 221 eine High-k-Schicht, die ein Oxid, wie etwa Hafniumoxid (HfO2), Zirconiumdioxid (ZrO2), Tantalsiliciumoxid (TaSiOx); ein thermisches Oxid; ein Nitrid oder dergleichen; oder eine Kombination davon umfasst. Bei einigen Ausführungsformen bestehen das Floating-Gate 222 und das Steuer-Gate 224 aus Polysilicium, aber sie sind nicht hierauf beschränkt, und die Zwischen-Gate-Dielektrikum-Schicht 223 ist zum Beispiel ein ONO-Dielektrikum (ONO: Oxid-Nitrid-Oxid).
  • Kommen wir nun zu 2B und dem Schritt 120, wo eine Deckschicht 230 so hergestellt wird, dass sie die Gate-Struktur 220 und das Substrat 210 bedeckt. Die Deckschicht 230 kann durch konforme Abscheidung einer Schicht aus einem geeigneten Material so hergestellt werden, dass sie eine Oberseite des Substrats 210 und Seitenwände und eine Oberseite der Gate-Struktur 220 bedeckt. Bei einigen Ausführungsformen wird die Deckschicht 230 aus einem Isoliermaterial hergestellt, wie etwa Siliciumoxid, Siliciumnitrid, Siliciumoxidnitrid, ONO-Dielektrikum oder einer Kombination davon. Bei einigen Ausführungsformen wird die Deckschicht 230 mittels chemischer Aufdampfung (CVD), physikalischer Aufdampfung (PVD), Atomlagenabscheidung (ALD) oder anderen geeigneten Abscheidungsverfahren hergestellt.
  • Kommen wir nun zu 2C und dem Schritt 130, wo eine Abstandshalterschicht 240 so hergestellt wird, dass sie die Deckschicht 230 bedeckt. Die Abstandshalterschicht 240 wird durch konforme Abscheidung eines geeigneten Materials so hergestellt, dass sie die Deckschicht 230 bedeckt und die Dicke T1 der Abstandshalterschicht 240 größer ist als die der Deckschicht 230. Bei einigen Ausführungsformen wird die Abstandshalterschicht 240 aus einem Isoliermaterial hergestellt, wie etwa Siliciumoxid, Siliciumnitrid, Siliciumoxidnitrid oder einer Kombination davon. Bei einigen Ausführungsformen wird die Abstandshalterschicht 240 mittels chemischer Aufdampfung (CVD), physikalischer Aufdampfung (PVD), Atomlagenabscheidung (ALD) oder anderen geeigneten Abscheidungsverfahren hergestellt.
  • Kommen wir nun zu 2D, die die Schritte 140 und 150 zeigt. In 2D wird ein Ätzgas 250, das einen ersten Druck P1 hat, kontinuierlich bereitgestellt, um einen Teil der Abstandshalterschicht 240 zu entfernen, während das Substrat auf einem zweiten Druck P2 gehalten wird, der höher als der erste Druck P1 ist. Gleichzeitig wird auf 3 Bezug genommen, die eine Schnittansicht einer Trockenätzvorrichtung 300 in verschiedenen Ausführungsformen der vorliegenden Erfindung zeigt. Die Trockenätzvorrichtung 300 weist eine Vakuumkammer 310 auf, die so konfiguriert ist, dass sie das Substrat 210 festhält. Bei einigen Ausführungsformen ist ein Tisch 312 in der Vakuumkammer 310 so konfiguriert, dass er das Substrat 210 festhält. Eine Gaszuführvorrichtung 320 ist über der Vakuumkammer 310 angeordnet und ist so konfiguriert, dass sie das Ätzgas 250 in die Vakuumkammer 310 einleitet, und eine Abführeinheit 330 ist unter der Vakuumkammer 310 angeordnet und ist so konfiguriert, dass sie das Ätzgas 250 und Nebenprodukte des Ätzgases 250 aus der Vakuumkammer 310 abführt, um den Druck der Vakuumkammer 310 zu regeln.
  • Zunächst wird das Substrat 210, auf dem die Gate-Struktur 220, die Deckschicht 230 und die Abstandshalterschicht 240 angeordnet sind, in der Vakuumkammer 310 platziert, und ein Trockenätzprozess wird dadurch durchgeführt, dass das Ätzgas 250 kontinuierlich in die Vakuumkammer 310 eingeleitet wird, um den Teil der Abstandshalterschicht 240 zu entfernen. Darüber hinaus ist eine Regelvorrichtung 340 der Trockenätzvorrichtung 300 so konfiguriert, dass sie das Ätzgas 250, das in die Vakuumkammer 310 gelangt, auf den ersten Druck P1 regelt. Gleichzeitig wird die Abführeinheit 330 in Betrieb gesetzt, um die Vakuumkammer 310 auf dem zweiten Druck P2 zu halten, der höher als der erste Druck P1 des Ätzgases 250 ist. Insbesondere ist die Abführrate des Ätzgases 250 und der Nebenprodukte niedriger als die Zuführrate des Ätzgases 250, sodass das Ätzgas 250 in der Vakuumkammer 310 angesammelt wird, um den zweiten Druck P2 zu erzeugen, der höher als der erste Druck P1 ist. Die Abführeinheit 330 ist unter der Vakuumkammer 310 angeordnet, um eine Kraft zu erzeugen, die das Ätzgas 250 in der Vakuumkammer 310 nach unten zieht, und die Kraft wird zur Verringerung der Abführrate verringert. Mit der verringerten Kraft strömt das Ätzgas 250 langsam abwärts und verbleibt in der Vakuumkammer 310. Bei einigen Ausführungsformen ist die Abführeinheit 330 eine Turbopumpe.
  • Die Trockenätzvorrichtung 300 weist weiterhin eine Antenne 350 an Seitenwänden der Vakuumkammer 310 und eine Plasma-Erzeugungsvorrichtung 360 auf, die zum Erzeugen eines Plasma aus dem Ätzgas 250 mit der Antenne 350 verbunden ist, wobei die Plasma-Erzeugungsvorrichtung 360 ein Hochfrequenz-Stromquelle ist. Die Frequenz der Hochfrequenz-Stromquelle zur Plasma-Erzeugung liegt in dem Bereich von 13,56 MHz bis 60 MHz. Darüber hinaus kann die Plasma-Erzeugungsvorrichtung 360 zur Plasma-Erzeugung auch im Impulsbetrieb betrieben werden. Außerdem weist die Trockenätzvorrichtung 300 weiterhin eine HF-Vorspannungsstromquelle 370 (HF: Hochfrequenz) von 4 MHz auf, die mit dem Tisch 312 verbunden ist und Ionen aus dem Plasma in das Substrat 210 ziehen soll, um die lonenenergie zu steuern.
  • Bei einigen Ausführungsformen liegt der erste Druck P1 in dem Bereich von 100 mTorr bis 150 mTorr, und der zweite Druck P2 liegt in dem Bereich von 200 mTorr bis 300 mTorr. Bei einigen Ausführungsformen ist das Ätzgas 250 aus der Gruppe C4F2, C4F8, C5F6, C5F8, CF4, CF3, CHF3, CH2F2, SF6, NF3, F2 und einer Kombination davon gewählt.
  • Kommen wir nun wieder zu 2D zurück, wo mit dem Plasma, das aus dem Ätzgas 250 erzeugt wird, die Abstandshalterschicht 240 geätzt wird. Wie vorstehend dargelegt worden ist, wird das Substrat 210 in der Vakuumkammer 310 auf dem zweiten Druck P2 gehalten, der höher als der erste Druck P1 des Ätzgases 250 ist, um die Kraft zu verringern, die das Ätzgas 250 abwärts zieht. Daher strömt das Ätzgas 250 langsam abwärts und aggregiert nahezu an der Oberseite der Abstandshalterschicht 240, und die Menge des Ätzgases 250 nimmt von der Oberseite zur Unterseite der Abstandshalterschicht 240 allmählich ab. Eine große Menge des Ätzgases 250 würde zu einer Unterätzung der Abstandshalterschicht 240 führen, da das Ätzgas 250 an der Oberseite der Abstandshalterschicht 240 nahezu aggregiert, und die Unterätzrate an der Oberseite der Abstandshalterschicht 240 ist höher als die Unterätzrate in der Nähe der Unterseite der Abstandshalterschicht 240.
  • Mit unterschiedlichen Unterätzraten verschiedener Teile der Abstandshalterschicht 240 wird ein Teil der Abstandshalterschicht 240 durch das Ätzgas 250 entfernt, sodass angrenzend an die Deckschicht 230 ein abgeschrägter Abstandshalter 242 entsteht, der eine obere Dicke TT und eine untere Dicke TB hat, wobei die obere Dicke TT kleiner als die untere Dicke TB ist. Darüber hinaus hat der abgeschrägte Abstandshalter 242 eine Seitenfläche 242S, die von der oberen Dicke TT zu der unteren Dicke TB reicht, und ein eingeschlossener Winkel θ zwischen dem Substrat 210 und der Seitenfläche 242S des abgeschrägten Abstandshalters 242 liegt in dem Bereich von etwa 40 Grad bis etwa 75 Grad. Insbesondere wird die Oberseite der Abstandshalters 242 unterätzt, um die Dicke von T auf TT zu verringern, während die Unterseite der Abstandshalterschicht 240 kaum unterätzt wird, sodass der abgeschrägte Abstandshalter 242 eine untere Dicke TB hat, die im Wesentlichen gleich der Dicke T der Abstandshalterschicht 240 ist. Daher kann die Länge des Kanals zwischen der Source 210S und dem Drain 210D auf einem gewünschten Wert gehalten werden.
  • Bei einigen Ausführungsformen liegt die obere Dicke TT in dem Bereich von etwa 0 nm bis etwa 37 nm, um sicherzustellen, dass die Gate-Struktur 220 von andere Bauelementen getrennt wird. Bei einigen Ausführungsformen liegt die untere Dicke TB in dem Bereich von etwa 38 nm bis etwa 68 nm, um einen Kurzkanaleffekt und einen Heißelektroneneffekt zu vermeiden.
  • Kommen wir nun zu 2E, in der eine Zwischenschichtdielektrikum-Schicht 260 so hergestellt wird, dass sie den abgeschrägten Abstandshalter 242 bedeckt. Die Zwischenschichtdielektrikum-Schicht 260 wird durch Abscheiden eines dielektrischen Materials so hergestellt, dass sie den abgeschrägten Abstandshalter 242 bedeckt, um die Gate-Struktur 220 von benachbarten Halbleiter-Bauelementen oder Metallleitungen zu trennen, um einen Kurzschluss zu vermeiden. Bei einigen Ausführungsformen wird die Zwischenschichtdielektrikum-Schicht 260 aus einem undotierten Oxid (USG), Fluorsilicatglas (FSG), Borphosphorsilicatglas (BPSG) oder dielektrischen Low-k-Materialien hergestellt. Bei einigen Ausführungsformen wird die Zwischenschichtdielektrikum-Schicht 260 durch chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD), Atomlagenabscheidung (ALD) oder andere geeignete Abscheidungsverfahren hergestellt.
  • Die 4A bis 4D sind Schnittansichten der Halbleiterstruktur auf einer Zwischenstufe der Herstellung gemäß verschiedenen Ausführungsformen. Elemente in den 4A bis 4D, die denen in den 2A bis 2E ähnlich sind, sind zum besseren Verständnis mit den gleichen Bezugssymbolen bezeichnet. In 4A werden zwei Gate-Strukturen 220 auf einem Substrat 210 hergestellt. Die zwei Gate-Strukturen 220 können mit einem geeigneten Verfahren, wie etwa Fotolithografie und Ätzung, hergestellt werden. Zunächst wird ein Gate-Material so hergestellt, dass es das Substrat bedeckt, und über dem Gate-Material wird eine Fotoresistschicht (nicht dargestellt) hergestellt. Dann wird die Fotoresistschicht belichtet, um eine Struktur zu erzeugen, und ein Härtungsprozess nach der Belichtung und ein Entwicklungsprozess werden durchgeführt, um ein Maskierungselement herzustellen. Das vorgenannte Maskierungselement dient zum Schützen von Teilen des Gate-Materials bei der Durchführung des Ätzprozesses, sodass die Gate-Strukturen 220 auf dem Substrat 210 zurückbleiben.
  • Nach der Herstellung der Gate-Strukturen 220 wird ein lonenimplantationsprozess durchgeführt, um dotierte Bereiche in dem Substrat 210 herzustellen. Die dotierten Bereiche umfassen eine Source 210S und einen Drain 210D, die sich jeweils auf gegenüberliegenden Seiten der Gate-Struktur 220 befinden und zu einer Seitenwand der Gate-Struktur 220 ausgerichtet sind. Die zwei Gate-Strukturen 220 haben die Source 210S gemeinsam. Bei einigen Ausführungsformen sind die Gate-Strukturen 220 Speicher-Gate-Strukturen, die jeweils eine Gate-Isolierschicht 221, ein Floating-Gate 222 auf der Gate-Isolierschicht 221, eine Zwischen-Gate-Dielektrikum-Schicht 223 auf der Gate-Isolierschicht 221 und ein Steuer-Gate 224 auf der Zwischen-Gate-Dielektrikum-Schicht 223 aufweisen.
  • Kommen wir nun zu 4B, in der eine Abstandshalterschicht 240 so hergestellt wird, dass sie die beiden Gate-Strukturen 220 bedeckt. Die Abstandshalterschicht 240 wird durch konforme Abscheidung eines geeigneten Materials so hergestellt, dass sie die beiden Gate-Strukturen 220 bedeckt, und die Abstandshalterschicht 240 hat eine gleichbleibende Dicke T. Bei einigen Ausführungsformen wird eine Deckschicht 230 zwischen der Abstandshalterschicht 240 und den Gate-Strukturen 220 hergestellt. Die Deckschicht 230 kann durch konforme Abscheidung einer Schicht aus einem geeigneten Material so hergestellt werden, dass sie das Substrat 210 und die beiden Gate-Strukturen 220 bedeckt.
  • Wie in 4B gezeigt ist, verbleibt ein Spalt 310, der eine Breite W und eine Tiefe D hat, zwischen den beiden benachbarten Gate-Strukturen 220, und die Tiefe D wird durch die Breite W dividiert, um ein Seitenverhältnis R des Spalts 310 zu erhalten. Es ist zu beachten, dass die Breite W des Spalts in Beziehung zu einem Spaltfüllungsvermögen der Zwischenschichtdielektrikum-Schicht steht, die in dem nachfolgenden Prozess hergestellt wird, und die geringe Breite W des Spalts 310 die Schwierigkeit erhöht, den Spalt 310 vollständig mit der Zwischenschichtdielektrikum-Schicht zu füllen. Zwar könnte die Dicke T der Abstandshalterschicht 240 verringert werden, um die Breite W des Spalts 310 zu vergrößern, aber die Abstandshalterschicht 240, die die geringere Dicke T hat, verkürzt die Länge des Kanals zwischen der Source 210S und dem Drain 210D und verursacht einen Heißelektroneneffekt, sodass der Widerstand der Halbleiterstruktur beeinträchtigt wird.
  • Kommen wir nun zu 4C, in der ein Teil der Abstandshalterschicht 240 auf Grund des Seitenverhältnisses R des Spalts 310 entfernt wird, um abgeschrägte Abstandshalter 242 jeweils auf Seitenwänden der beiden Gate-Strukturen 220 herzustellen, und ein eingeschlossener Winkel θ zwischen dem Substrat 210 und der Seitenfläche 242S des abgeschrägten Abstandshalters 242 in zur des Seitenverhältnisses R des Spalts 310 verringert wird. Wie vorstehend bei 2D dargelegt worden ist, wird das Substrat 210 in der Vakuumkammer 310 der Trockenätzvorrichtung 300 platziert und das Ätzgas 250, das einen ersten Druck P1 hat, wird kontinuierlich in die Vakuumkammer 310 eingeleitet, um den Teil der Abstandshalterschicht 240 zu entfernen. Darüber hinaus wird das Substrat 210 in der Vakuumkammer 310 auf dem zweiten Druck P2 gehalten, um die Abstandshalterschicht 240 zu unterätzen und sicherzustellen, dass der Teil der Abstandshalterschicht 240 entfernt wird, sodass der abgeschrägte Abstandshalter 242 entsteht.
  • Es ist zu beachten, dass die Druckdifferenz zwischen dem zweiten Druck P2 des Substrats 210 und dem ersten Druck P1 des Ätzgases 250 im Zusammenhang mit dem Profil des abgeschrägten Abstandshalters 242 steht. Wie vorstehend dargelegt worden ist, wird die Tiefe D durch die Breite W dividiert, um das Seitenverhältnis R des Spalts 310 zu erhalten, und das Seitenverhältnis R wird zur Verringerung der Breite W vergrößert, wenn die Tiefe D des Spalts 310 feststehend ist. Wenn die beiden Gate-Strukturen 220 geschlossen werden, hat der Spalt 310 die geringe Breite W und das große Seitenverhältnis R, sodass sich die Zwischenschichtdielektrikum-Schicht schwer einfüllen lässt. Um die Breite W des Spalts 310 zu vergrößern, sollte die Druckdifferenz erhöht werden, was bedeutet, dass die Kraft, die das Ätzgas 250 abwärts zieht, weiter verringert wird, um mehr Ätzgas 250 auf der Oberseite der Abstandshalterschicht 240 aggregiert zu halten. Das heißt, die Unterätzrate auf der Oberseite der Abstandshalterschicht 240 wird weiter erhöht, sodass eine Abstandshalterschicht 240 mit einer geringen oberen Dicke TT entsteht, wodurch die Breite W des Spalts 310 vergrößert wird, um das Spaltfüllungsvermögen der Zwischenschichtdielektrikum-Schicht zu verbessern, die in dem nachfolgenden Prozess hergestellt wird. Die untere Dicke TB ist jedoch immer noch im Wesentlichen gleich der Dicke T der Abstandshalterschicht 240, sodass die Länge des Kanals zwischen der Source 210S und dem Drain 210D auf einem gewünschten Wert gehalten wird. Daher nimmt der Unterschied zwischen der oberen Dicke TT und der unteren Dicke TB zu, sodass die Seitenfläche 242S, die von der oberen Dicke TT bis zu der unteren Dicke TB reicht, zu der Gate-Struktur 220 hin geneigt wird und dadurch der eingeschlossene Winkel θ zwischen dem Substrat 210 und der Seitenfläche 242S des abgeschrägten Abstandshalters 242 verringert wird. Angesichts des Vorstehenden wird der eingeschlossene Winkel θ zwischen dem Substrat 210 und der Seitenfläche 242S des abgeschrägten Abstandshalters 242 zur Vergrößerung des Seitenverhältnisses R des Spalts 310 verringert.
  • Bei einigen Ausführungsformen liegt das Seitenverhältnis R des Spalts 310 in dem Bereich von etwa 2 bis etwa 6. Bei einigen Ausführungsformen liegt der eingeschlossene Winkel θ zwischen dem Substrat 210 und der Seitenfläche 242S des abgeschrägten Abstandshalters 242 in dem Bereich von etwa 40 Grad bis etwa 75 Grad.
  • Kommen wir nun zu 4D, in der eine Zwischenschichtdielektrikum-Schicht 260 so hergestellt wird, dass sie den Spalt 310 vollständig füllt. Die Zwischenschichtdielektrikum-Schicht 260 wird dadurch hergestellt, dass ein dielektrisches Material so abgeschieden wird, dass es den abgeschrägten Abstandshalter 242 und die Gate-Strukturen 220 bedeckt, und ein Teil des dielektrischen Materials in einen Zwischenraum zwischen zwei benachbarten abgeschrägten Abstandshaltern 242 so eingebracht wird, dass es den Spalt 310 vollständig füllt. Dann wird ein CMP-Prozess (CMP: chemisch-mechanisches Polieren) durchgeführt, um überschüssiges dielektrisches Material zu entfernen, sodass eine Zwischenschichtdielektrikum-Schicht 260 mit einer planaren Oberseite entsteht. Wie vorstehend bei 4C erwähnt worden ist, vergrößert der abgeschrägte Abstandshalter 242 die Breite W des Spalts 310, sodass die Schwierigkeit verringert wird, das dielektrische Material in den Spalt 310 zu füllen. Somit wird das Spaltfüllungsvermögen verbessert, sodass das dielektrische Material leicht in den Spalt 310 gelangen kann und eine Zwischenschichtdielektrikum-Schicht 260 ohne Hohlräume hergestellt werden kann.
  • Die vorstehend erörterten Ausführungsformen der vorliegenden Erfindung haben Vorzüge gegenüber bestehenden Verfahren und Strukturen, die sich wie folgt zusammenfassen lassen. Gemäß einigen Ausführungsformen wird ein verbessertes Verfahren zur Herstellung einer Halbleiterstruktur bereitgestellt, um das Spaltfüllungsvermögen einer Zwischenschichtdielektrikum-Schicht zu verbessern. Durch Steuern eines Abstandshalters so, dass er ein abgeschrägtes Profil hat, wird die Breite eines Spalts vergrößert, damit das dielektrische Material problemlos vollständig den Spalt füllen kann und eine Zwischenschichtdielektrikum-Schicht ohne Hohlräume hergestellt werden kann. Dadurch wird die Gefahr eines Leckverlusts verringert, und die Ausbeute der Halbleiterstruktur kann verbessert werden. Andererseits wird der Druck in der Vakuumkammer auf einem Wert gehalten, der höher als der Druck des Ätzgases ist, das aggregiert wird, um die Oberseite einer Abstandshalterschicht zu unterätzen und einen abgeschrägten Abstandshalter herzustellen. Darüber hinaus wird ein eingeschlossener Winkel zwischen dem Substrat und einer Seitenfläche des abgeschrägten Abstandshalters zum Seitenverhältnis des Spalts so eingestellt, dass sichergestellt ist, dass der Spalt, der unterschiedliche Seitenverhältnisse hat, vollständig gefüllt werden kann.
  • Gemäß einigen Ausführungsformen offenbart die vorliegende Erfindung ein Verfahren zur Herstellung einer Halbleiterstruktur mit den folgenden Schritten. Eine Gate-Struktur wird auf einem Substrat hergestellt, und eine Deckschicht wird so hergestellt, dass sie die Gate-Struktur und das Substrat bedeckt. Auf der Deckschicht wird eine Abstandshalterschicht hergestellt, und ein Ätzgas, das einen ersten Druck hat, wird kontinuierlich in eine Vakuumkammer, in der das Substrat platziert ist, eingeleitet, um einen Teil der Abstandshalterschicht zu entfernen, wobei die Vakuumkammer auf einem zweiten Druck gehalten wird, während das Ätzgas in der Vakuumkammer verbleibt. Der zweite Druck ist höher als der erste Druck.
  • Gemäß einigen Ausführungsformen offenbart die vorliegende Erfindung ein Verfahren zur Herstellung einer Halbleiterstruktur mit den folgenden Schritten. Zwei Gate-Strukturen werden auf einem Substrat hergestellt, und eine Abstandshalterschicht mit einer Dicke T wird so hergestellt, dass sie die beiden Gate-Strukturen bedeckt, wobei sich ein Spalt zwischen den beiden Gate-Strukturen befindet. Ein Teil der Abstandshalterschicht wird auf Grund eines Seitenverhältnisses des Spalts entfernt, um abgeschrägte Abstandshalter mit einer oberen Dicke TT und einer unteren Dicke TB jeweils auf Seitenwänden der beiden Gate-Strukturen herzustellen, wobei die untere Dicke TB im Wesentlichen gleich der Dicke T ist und ein eingeschlossener Winkel zwischen dem Substrat und einer Seitenfläche des abgeschrägten Abstandshalters zur Vergrößerung des Seitenverhältnisses des Spalts verringert wird. Dann wird eine Zwischenschichtdielektrikum-Schicht so hergestellt, dass sie den Spalt vollständig füllt.
  • Gemäß einigen Ausführungsformen offenbart die vorliegende Erfindung ein Verfahren zur Herstellung einer Halbleiterstruktur mit den folgenden Schritten. Ein Substrat wird in einer Vakuumkammer platziert, wobei sich auf dem Substrat eine Gate-Struktur befindet und eine Abstandshalterschicht die Gate-Struktur bedeckt. Ein Ätzgas wird in die Vakuumkammer eingespeist und auf einen ersten Druck geregelt. Eine Abführeinheit wird dazu verwendet, die Vakuumkammer auf einem zweiten Druck zu halten, der höher als der erste Druck ist, und ein Teil der Abstandshalterschicht wird durch das Ätzgas entfernt, um einen abgeschrägten Abstandshalter herzustellen.

Claims (20)

  1. Verfahren zur Herstellung einer Halbleiterstruktur, mit den folgenden Schritten Herstellen einer Gate-Struktur (220) auf einem Substrat (210); Herstellen einer Deckschicht (230) so, dass sie die Gate-Struktur (220) und das Substrat (210) bedeckt; Herstellen einer Abstandshalterschicht (240) auf der Deckschicht (230); kontinuierliches Einleiten eines Ätzgases (250) in eine Vakuumkammer (310), in der das Substrat (210) platziert ist, um einen Teil der Abstandshalterschicht (240) zu entfernen, wobei das Ätzgas (250) einen ersten Druck hat; und Halten der Vakuumkammer (310) auf einem zweiten Druck, der höher als der erste Druck ist, während das Ätzgas (250) in der Vakuumkammer (310) verbleibt.
  2. Verfahren nach Anspruch 1, wobei das Halten des Substrats (210) auf dem zweiten Druck dadurch erfolgt, dass das Ätzgas (250) und ein Nebenprodukt des Ätzgases (250) abgeführt werden.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Teil der Abstandshalterschicht (240) entfernt wird, um einen abgeschrägten Abstandshalter (242) angrenzend an die Deckschicht (230) herzustellen.
  4. Verfahren nach Anspruch 3, wobei ein eingeschlossener Winkel zwischen dem Substrat (210) und einer Seitenfläche (242S) des abgeschrägten Abstandshalters (242) in dem Bereich von etwa 40 Grad bis etwa 75 Grad liegt.
  5. Verfahren nach Anspruch 3 oder 4, wobei eine obere Breite des abgeschrägten Abstandshalters (242) kleiner als eine untere Breite des abgeschrägten Abstandshalters (242) ist.
  6. Verfahren nach Anspruch 5, wobei die obere Breite in dem Bereich von etwa 0 nm bis etwa 37 nm liegt.
  7. Verfahren nach Anspruch 5 oder 6, wobei die untere Breite in dem Bereich von etwa 38 nm bis etwa 68 nm liegt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Druck in dem Bereich von 100 mTorr bis 150 mTorr liegt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei der zweite Druck in dem Bereich von 200 mTorr bis 300 mTorr liegt.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ätzgas (250) aus der Gruppe C4F2, C4F8, C5F6, C5F8, CF4, CF3, CHF3, CH2F2, SF6, NF3, F2 und einer Kombination davon gewählt ist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Gate-Struktur (220) Folgendes aufweist: eine Gate-Isolierschicht (221); ein Floating-Gate (222) auf der Gate-Isolierschicht (221); eine Zwischen-Gate-Dielektrikum-Schicht (223) auf dem Floating-Gate (222) und ein Steuer-Gate (224) auf der Zwischen-Gate-Dielektrikum-Schicht (223).
  12. Verfahren zur Herstellung einer Halbleiterstruktur, mit den folgenden Schritten: Herstellen von zwei Gate-Strukturen (220) auf einem Substrat (210); Herstellen einer Abstandshalterschicht (240) mit einer Dicke T so, dass sie die beiden Gate-Strukturen (220) bedeckt und sich ein Spalt (310) zwischen den beiden Gate-Strukturen (220) befindet; Entfernen eines Teils der Abstandshalterschicht (240) auf Grund eines Seitenverhältnisses des Spalts (310), um abgeschrägte Abstandshalter (242) mit einer oberen Dicke TT und einer unteren Dicke TB jeweils auf Seitenwänden der beiden Gate-Strukturen (220) herzustellen, wobei die untere Dicke TB im Wesentlichen gleich der Dicke T ist und ein eingeschlossener Winkel zwischen dem Substrat (210) und einer Seitenfläche (242S) des abgeschrägten Abstandshalters (242) zur Vergrößerung des Seitenverhältnisses des Spalts (310) verringert wird; und Herstellen einer Zwischenschichtdielektrikum-Schicht (260) so, dass sie den Spalt (310) vollständig füllt.
  13. Verfahren nach Anspruch 12, wobei das Seitenverhältnis des Spalts (310) in dem Bereich von etwa 2 bis etwa 6 liegt.
  14. Verfahren nach Anspruch 12 oder 13, wobei der eingeschlossene Winkel zwischen dem Substrat (210) und der Seitenfläche (242S) des abgeschrägten Abstandshalters (242) in dem Bereich von etwa 40 Grad bis etwa 75 Grad liegt.
  15. Verfahren zur Herstellung einer Halbleiterstruktur, mit den folgenden Schritten: Platzieren eines Substrats (210) in einer Vakuumkammer (310), wobei sich auf dem Substrat (210) eine Gate-Struktur (220) befindet und eine Abstandshalterschicht (240) die Gate-Struktur (220) bedeckt; Einspeisen eines Ätzgases (250) in die Vakuumkammer (310); Regeln des Ätzgases (250) auf einen ersten Druck und Verwenden einer Abführeinheit (330), um die Vakuumkammer (310) auf einem zweiten Druck zu halten, der höher als der erste Druck ist, wobei ein Teil der Abstandshalterschicht (240) durch das Ätzgas (250) entfernt wird, um einen abgeschrägten Abstandshalter (242) herzustellen.
  16. Verfahren nach Anspruch 15, wobei der erste Druck in dem Bereich von 100 mTorr bis 150 mTorr liegt.
  17. Verfahren nach Anspruch 15 oder 16, wobei der zweite Druck in dem Bereich von 200 mTorr bis 300 mTorr liegt.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei die Abführeinheit (330) eine Turbopumpe ist.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei ein eingeschlossener Winkel zwischen dem Substrat (210) und einer Seitenfläche (242S) des abgeschrägten Abstandshalters (242) in dem Bereich von etwa 40 Grad bis etwa 75 Grad liegt.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei eine obere Breite des abgeschrägten Abstandshalters (242) kleiner als eine untere Breite des abgeschrägten Abstandshalters (242) ist.
DE102016114517.3A 2015-11-30 2016-08-05 Verfahren zur Herstellung einer Halbleiterstruktur Active DE102016114517B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562261206P 2015-11-30 2015-11-30
US62/261,206 2015-11-30
US15/134,262 2016-04-20
US15/134,262 US10269814B2 (en) 2015-11-30 2016-04-20 Method of fabricating semiconductor structure

Publications (2)

Publication Number Publication Date
DE102016114517A1 DE102016114517A1 (de) 2017-06-01
DE102016114517B4 true DE102016114517B4 (de) 2019-03-14

Family

ID=58693333

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016114517.3A Active DE102016114517B4 (de) 2015-11-30 2016-08-05 Verfahren zur Herstellung einer Halbleiterstruktur

Country Status (5)

Country Link
US (2) US10269814B2 (de)
KR (1) KR101879049B1 (de)
CN (1) CN106816469B (de)
DE (1) DE102016114517B4 (de)
TW (1) TWI607573B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389831A (zh) * 2018-02-02 2018-08-10 上海华虹宏力半导体制造有限公司 层间介质层的填充方法
US10566441B2 (en) * 2018-02-14 2020-02-18 Globalfoundries Singapore Pte. Ltd. Methods of forming integrated circuits with solutions to interlayer dielectric void formation between gate structures
CN111599761A (zh) * 2020-05-25 2020-08-28 上海华力集成电路制造有限公司 一种改善介电层孔隙的方法
CN117316876A (zh) * 2023-11-28 2023-12-29 粤芯半导体技术股份有限公司 半导体结构的制备方法以及半导体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723893A (en) 1996-05-28 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating double silicide gate electrode structures on CMOS-field effect transistors
US6225203B1 (en) 1999-05-03 2001-05-01 Taiwan Semiconductor Manufacturing Company PE-SiN spacer profile for C2 SAC isolation window
US6251764B1 (en) 1999-11-15 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to form an L-shaped silicon nitride sidewall spacer
US20080081483A1 (en) 2006-09-30 2008-04-03 Semiconductor Manufacturing International (Shanghai) Corporation Pulsed plasma etching method and apparatus
US20080308899A1 (en) 2007-06-15 2008-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Triangular space element for semiconductor device
US20140291735A1 (en) 2013-03-28 2014-10-02 Global Foundries, Inc. Double patterning via triangular shaped sidewall spacers

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154731A (ja) * 1997-07-31 1999-02-26 Nec Corp 半導体装置
US6355183B1 (en) * 1998-09-04 2002-03-12 Matsushita Electric Industrial Co., Ltd. Apparatus and method for plasma etching
JP3595716B2 (ja) * 1999-03-01 2004-12-02 株式会社東芝 半導体装置の製造方法
US6312568B2 (en) * 1999-12-07 2001-11-06 Applied Materials, Inc. Two-step AIN-PVD for improved film properties
JP4495471B2 (ja) * 2004-01-13 2010-07-07 三星電子株式会社 エッチング方法
KR100583143B1 (ko) * 2004-10-29 2006-05-23 주식회사 하이닉스반도체 게이트스페이서를 구비한 반도체 소자의 제조 방법
KR20080054698A (ko) 2006-12-13 2008-06-19 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조 방법
US20080237682A1 (en) 2007-03-26 2008-10-02 Kuo-Ching Chiang Semiconductor memory with conductive carbon
KR20100003174A (ko) * 2008-06-30 2010-01-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101060770B1 (ko) 2008-10-02 2011-08-31 주식회사 하이닉스반도체 반도체 장치 제조방법
US8236678B2 (en) * 2008-12-17 2012-08-07 Globalfoundries Singapore Pte. Ltd. Tunable spacers for improved gapfill
CN101989576A (zh) * 2009-08-07 2011-03-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
JP5466756B2 (ja) * 2010-03-04 2014-04-09 東京エレクトロン株式会社 プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
CN102347227B (zh) * 2010-07-30 2013-08-14 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
WO2013154842A1 (en) 2012-04-11 2013-10-17 Tokyo Electron Limited Aspect ratio dependent deposition to improve gate spacer profile, fin-loss and hardmask-loss for finfet scheme
US9076681B2 (en) * 2013-09-27 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of fabricating same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723893A (en) 1996-05-28 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating double silicide gate electrode structures on CMOS-field effect transistors
US6225203B1 (en) 1999-05-03 2001-05-01 Taiwan Semiconductor Manufacturing Company PE-SiN spacer profile for C2 SAC isolation window
US6251764B1 (en) 1999-11-15 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to form an L-shaped silicon nitride sidewall spacer
US20080081483A1 (en) 2006-09-30 2008-04-03 Semiconductor Manufacturing International (Shanghai) Corporation Pulsed plasma etching method and apparatus
US20080308899A1 (en) 2007-06-15 2008-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Triangular space element for semiconductor device
US20140291735A1 (en) 2013-03-28 2014-10-02 Global Foundries, Inc. Double patterning via triangular shaped sidewall spacers

Also Published As

Publication number Publication date
KR101879049B1 (ko) 2018-07-16
DE102016114517A1 (de) 2017-06-01
TWI607573B (zh) 2017-12-01
US10811423B2 (en) 2020-10-20
CN106816469A (zh) 2017-06-09
US20190109147A1 (en) 2019-04-11
US10269814B2 (en) 2019-04-23
US20170154891A1 (en) 2017-06-01
CN106816469B (zh) 2019-11-29
TW201719909A (zh) 2017-06-01
KR20170063351A (ko) 2017-06-08

Similar Documents

Publication Publication Date Title
DE102011053110B4 (de) Verfahren zum Ausbilden eines Speicherbauelements mit Auswahlgate
DE102010037120B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einer Steuergateschicht, Ladungsspeicherschicht und Auswahlgateschicht
DE102007052050B4 (de) Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
DE102010037276B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102018111381A1 (de) Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen
DE102019116582A1 (de) Herstellung einer aussparungsgate-struktur
DE102016114517B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE102016119017A1 (de) Verfahren zur Halbleitervorrichtungsherstellung mit verbesserter Source-Drain-Epitaxie
DE102020101271B4 (de) Verfahren zur bottom-up-bildung einer vorrichtung mit kontaktsteckern und vorrichtung mit kontaktsteckern
DE102019112728A1 (de) Phasensteuerung bei der kontaktbildung
DE102010016164B4 (de) Floating-Gate-Speicherbauelement und Verfahren zu dessen Herstellung
DE102017128577A1 (de) Ätzprofilsteuerung von polysiliziumstrukturen von halbleitervorrichtungen
DE102018124741A1 (de) Linerstruktur in dieelektrischer zwischenschichtstruktur für halbleiterbauteile
DE102018113168B4 (de) Halbleitervorrichtung mit einer nicht konformen oxidauskleidung und herstellungsverfahren dafür
DE102019118375A1 (de) FinFET-Vorrichtung und Verfahren zum Bilden derselbigen
DE102019215248A1 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten
DE112015003603B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit l-förmigen gate
DE102020112763B4 (de) Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung
DE102021106831A1 (de) Ätzprofilsteuerung von gate-kontaktöffnungen
DE102021103217A1 (de) Ätzprofilsteuerung der Durchkontaktierungsöffnung
DE102020114655A1 (de) Finnen-feldeffekttransistorvorrichtung mit kontaktstopen mit einspringendem profil
DE102019101165A1 (de) Gate-abstandshalterstruktur und verfahren zu deren herstellung
DE102019128469B4 (de) Finnenfeldeffekttransistorbauelement und verfahren zu dessen herstellung
DE102018124815B4 (de) FIN-Feldeffekttransistorbauteil und Verfahren
DE102020114865A1 (de) Nicht-konforme verkappungsschicht und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021824700

Ipc: H01L0027115000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0021306500

R020 Patent grant now final