DE102021106831A1 - Ätzprofilsteuerung von gate-kontaktöffnungen - Google Patents

Ätzprofilsteuerung von gate-kontaktöffnungen Download PDF

Info

Publication number
DE102021106831A1
DE102021106831A1 DE102021106831.2A DE102021106831A DE102021106831A1 DE 102021106831 A1 DE102021106831 A1 DE 102021106831A1 DE 102021106831 A DE102021106831 A DE 102021106831A DE 102021106831 A1 DE102021106831 A1 DE 102021106831A1
Authority
DE
Germany
Prior art keywords
gate
etch
gate dielectric
dielectric cap
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021106831.2A
Other languages
English (en)
Inventor
Te-Chih Hsiung
Jyun-De Wu
Peng Wang
Huan-Just Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021106831A1 publication Critical patent/DE102021106831A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Ein Verfahren umfasst das Bilden einer Gate-Struktur zwischen Gate-Abstandselementen; das Rückätzen der Gate-Struktur, sodass diese danach tiefer angeordnet ist als obere Enden der Gate-Abstandselemente; das Bilden einer dielektrischen Gate-Kappe über der rückgeätzten Gate-Struktur; das Durchführen eines Ionenimplantationsprozesses zum Bilden eines dotierten Bereichs in der dielektrischen Gate-Kappe; das Aufbringen einer Kontaktätzstoppschicht über der dielektrischen Gate-Kappe, und einer ILD-Schicht über der Kontaktätzstoppschicht; das Durchführen eines ersten Ätzprozesses zum Bilden einer Gate-Kontaktöffnung, welche sich durch die ILD-Schicht erstreckt und endet, bevor sie den dotierten Bereich der dielektrischen Gate-Kappe erreicht; das Durchführen eines zweiten Ätzprozesses zum Vertiefen der Gate-Kontaktöffnung, wobei der zweite Ätzprozess den dotierten Bereich der dielektrischen Gate-Kappe mit einer langsameren Ätzrate ätzt als die Kontaktätzstoppschicht; and das Bilden eines Gate-Kontakts in der vertieften Gate-Kontaktöffnung.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/084,997 , eingereicht am 29. September 2020, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • ALLGEMEINER STAND DER TECHNIK
  • Technologische Fortschritte bei IC-Materialien und -Design haben Generationen von ICs hervorgebracht, in welchen jede Generation kleinere und komplexere Schaltungen aufweist als die vorherige Generation. Im Zuge der IC-Weiterentwicklung hat die Funktionsdichte (das heißt die Anzahl miteinander verbundener Bauelemente pro Chipfläche) in der Regel zugenommen, während die geometrische Größe (das heißt die kleinste Komponente (oder Leitung), die unter Verwendung eines Fertigungsprozesses geschaffen werden kann) abgenommen hat. Dieser Verkleinerungsprozess stellt in der Regel Vorteile durch eine Steigerung der Produktionseffizienz und eine Senkung der damit verbundenen Kosten bereit.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • Die 1 bis 20B stellen perspektivische Ansichten und Querschnittsansichten von Zwischenstadien der Bildung einer integrierten Schaltungsstruktur im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung dar.
    • Die 21 bis 39B stellen perspektivische Ansichten und Querschnittsansichten von Zwischenstadien der Bildung einer integrierten Schaltungsstruktur im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zur Umsetzung verschiedener Merkmale des bereitgestellten Gegenstands bereit. Nachfolgend sind spezifische Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dabei handelt es sich selbstverständlich nur um Beispiele, welche keinesfalls als Einschränkung auszulegen sind. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste und das zweite Merkmal in direktem Kontakt miteinander gebildet sind, kann jedoch auch Ausführungsformen umfassen, in welchen zusätzliche Merkmale derart zwischen dem ersten Merkmal und dem zweiten Merkmal gebildet sein können, dass das erste und das zweite Merkmal nicht in direktem Kontakt miteinander sein können. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit, und schreibt für sich selbst keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können Begriffe räumlicher Beziehungen, wie zum Beispiel „darunter“, „unterhalb“, „niedrig“, „oberhalb“, „obere/r/s“ und dergleichen hierin zum Zweck einer einfacheren Beschreibung der Beziehung eines in den Figuren dargestellten Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) verwendet werden. Die Begriffe räumlicher Beziehungen sollen dazu dienen, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder im Betrieb zusätzlich zur in den Figuren abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet (um 90 Grad gedreht oder in anderen Ausrichtungen) angeordnet sein, und die hierin verwendeten Begriffe räumlicher Beziehungen können somit auch dementsprechend ausgelegt werden. Wie hierin verwendet bedeuten die Begriffe „rund“, „etwa“, „ungefähr“ oder „im Wesentlichen“ in der Regel innerhalb von 20 Prozent, oder innerhalb von 10 Prozent, oder innerhalb von 5 Prozent eines angegebenen Wertes oder Bereiches. Hierin genannte numerische Angaben gelten als annähernd, was bedeutet, dass der Betriff „rund“, „etwa“, „ungefähr“ oder „im Wesentlichen“ abgeleitet werden kann, falls er nicht ausdrücklich angegeben wird.
  • Die vorliegende Offenbarung betrifft integrierte Schaltungsstrukturen und Verfahren zum Bilden derselben im Allgemeinen, und insbesondere die Fertigung von Transistoren (zum Beispiel Finnenfeldeffekttransistoren (FinFET), Rundum-Gate-Transistoren (GAA-Transistoren)) und Gate-Kontakten über Gate-Strukturen der Transistoren. Es ist auch anzumerken, dass die vorliegende Offenbarung Ausführungsformen in der Form von Mehrfach-Gate-Transistoren präsentiert. Mehrfach-Gate-Transistoren sind unter anderem jene Transistoren, deren Gate-Strukturen an mindestens zwei Seiten eines Kanalbereichs gebildet sind. Diese Mehrfach-Gate-Vorrichtungen können unter anderem eine p-Metalloxidhalbleitervorrichtung oder eine n-Metalloxidhalbleitervorrichtung aufweisen. Bestimmte Beispiele können hierin vorgestellt und aufgrund ihrer finnenähnlichen Struktur als FinFET bezeichnet werden. Ein FinFET weist eine Gate-Struktur gebildet an drei Seiten eines Kanalbereichs (welche zum Beispiel einen oberen Abschnitt eines Kanalbereichs in einer Halbleiterfinne umhüllt) auf. Darüber hinaus werden hierin Ausführungsformen eines Typs von Mehrfach-Gate-Transistor vorgestellt, welcher als GAA-Bauelement bezeichnet wird. Ein GAA-Bauelement weist eine beliebige Vorrichtung auf, deren Gate-Struktur, oder Abschnitte derselben, an 4 Seiten eines Kanalbereichs gebildet ist/sind (zum Beispiel einen Abschnitt eines Kanalbereichs umgibt/umgeben). Hierin vorgestellte Vorrichtungen können auch Ausführungsformen aufweisen, welche Kanalbereiche, welche in einem oder mehreren Nanoblattkanälen, Nanodrahtkanälen und oder anderen geeigneten Kanalgestaltungen angeordnet sind, aufweisen.
  • Nachdem eine Front-End-of-Line-Bearbeitung (FEOL-Bearbeitung) zur Transistorfertigung abgeschlossen worden ist, werden Gate-Kontakte über den Gate-Strukturen der Transistoren gebildet. Die Bildung der Gate-Kontakte umfasst in der Regel zum Beispiel, aber nicht als Einschränkung, das Aufbringen einer dielektrischen Zwischenschicht (ILD-Schicht) über dielektrischen Gate-Kappen, welche die Metall-Gate-Strukturen mit hohem k-Wert (HKMG-Strukturen) abdecken, das Bilden von Gate-Kontaktöffnungen, welche sich durch die ILD-Schicht und die dielektrischen Gate-Kappen erstrecken, durch Verwendung eines oder mehrerer Ätzprozesse, and das anschließende Aufbringen einer oder mehrerer Metallschichten in den Gate-Kontaktöffnungen, welche als die Gate-Kontakte dienen sollen.
  • In einigen Ausführungsformen wird vor der Bildung der ILD-Schicht eine zusätzliche Ätzstoppschicht (auch als Mittelkontaktätzstoppschicht (MCESL) bezeichnet) flächendeckend über den dielektrischen Gate-Kappen gebildet. Die MCSEL weist eine andere Ätzselektivität auf als die ILD-Schicht, und somit kann die MCSEL den Ätzprozess des Ätzens durch die ILD-Schicht verlangsamen. Nach dem Durchführen eines Kontaktätzprozesses zum Bilden von Gate-Kontaktöffnungen, welche sich durch die ILD-Schicht erstrecken, wird ein weiterer Ätzprozess (welcher manchmal als Auskleidungsentfernungsätzung (LRM-Ätzung) bezeichnet wird, da die MCSEL und die dielektrischen Gate-Kappen zusammen als eine Auskleidung über oberen Flächen der Gate-Strukturen dienen können) durchgeführt, um die MCESL und die dielektrischen Gate-Kappen zu durchbrechen.
  • Der Kontaktätzprozess kann die Gate-Kontaktöffnungen abhängig von Schaltungsfunktionen und/oder Gestaltungsregeln in verschiedenen Größen bilden. Alternativ dazu können sich die Größenunterschiede von Gate-Kontaktöffnungen aufgrund von Ungenauigkeiten des Kontaktätzprozesses unbeabsichtigt bilden. Die im Kontaktätzprozess gebildeten Größenunterschiede können dazu führen, dass sich weitere Gate-Kontaktöffnungen tiefer in die MCESL erstrecken als die engeren Gate-Kontaktöffnungen. Dieser Unterschied in der Tiefe der Öffnungen wird als ein Tiefenbelastungsproblem (depth loading issue) bezeichnet. Aufgrund des Tiefenbelastungsproblems können die weiteren Gate Kontaktöffnungen manchmal die MCESL und sogar die dielektrischen Gate-Kappen durchstoßen, bevor der LRM-Ätzprozess durchgeführt wird. Daher kann der LRM-Ätzprozess die weiteren Gate-Kontaktöffnungen noch weiter, zum Beispiel bis in Gate-Abstandselemente entlang der Gate-Strukturen, vertiefen, was zu einer tigerzahnartigen Vertiefung in den Gate-Abstandselementen führt, welche wiederum ein erhöhtes Risiko für Ableitströme (zum Beispiel Ableitstrom von Gate-Kontakten zu Source-/Drain-Kontakten) nach sich zieht. Ferner können die engeren Gate-Kontaktöffnungen aufgrund der Tiefenbelastung manchmal ein stärker verjüngtes Profil aufweisen als die weiteren Gate-Kontaktöffnungen, was wiederum zu einer kleineren Gate-Kontaktfläche und somit einem erhöhten Kontaktwiderstand führt.
  • Daher stellt die vorliegenden Offenbarung in verschiedenen Ausführungsformen einen zusätzlichen Ionenimplantationsschritt bereit, welcher an den dielektrischen Gate-Kappen vorgenommen wird. Der Ionenimplantationsschritt schafft dotierte Bereiche in den dielektrischen Gate-Kappen, welche eine andere Materialzusammensetzung und somit eine andere Ätzselektivität aufweisen als undotierte Bereich in den dielektrischen Gate-Kappen. Die dotierten Bereiche ermöglichen somit ein Verlangsamen des LRM-Ätzprozesses, sobald Gate-Kontaktöffnungen die dotierten Bereiche erreichen. Das Verlangsamen der LRM-Ätzung kann die in der größeren Öffnung gebildete tigerzahnartige Struktur verhindern, was wiederum das Risiko von Ableitströmen verringert. Ferner ermöglicht es das Verlangsamen der LRM-Ätzung, Kontaktöffnungen mit einem senkrechteren Profil zu bilden, was wiederum zu einer vergrößerten Gate-Kontaktfläche und somit einem kleineren Kontaktwiderstand führt.
  • Die 1 bis 20B stellen perspektivische Ansichten und Querschnittsansichten von Zwischenstadien der Bildung einer integrierten Schaltungsstruktur 100 im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung dar. Im Einklang mit einigen beispielhaften Ausführungsformen können die gebildeten Transistoren einen p-Transistor (wie zum Beispiel einen p-FinFET) und einen n-Transistor (wie zum Beispiel einen n-FinFET) aufweisen. In den verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden ähnliche Bezugsziffern zur Kennzeichnung ähnlicher Elemente verwendet. Es versteht sich, dass zusätzliche Vorgänge vor den, während der und nach den in den 1 - 20B gezeigten Prozesse/n bereitgestellt werden können, und dass manche der unten beschriebenen Vorgänge für zusätzliche Ausführungsformen des Verfahrens ersetzt oder eliminiert werden können. Die Reihenfolge der Vorgänge/Prozesse kann austauschbar sein.
  • 1 stellt eine perspektivische Ansicht einer anfänglichen Struktur dar. Die anfängliche Struktur weist ein Substrat 12 auf. Das Substrat 12 kann ein Halbleitersubstrat sein (welches in einigen Ausführungsformen auch als Wafer bezeichnet wird), welches ein Siliziumsubstrat, ein Silizium-Germaniumsubstrat oder ein Substrat gebildet aus anderen Halbleitermaterialien sein kann. Im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung, weist das Substrat 12 ein massives Siliziumsubstrat und eine Silizium-Germanium-Epitaxieschicht (SiGe-Epitaxieschicht) oder eine Germaniumschicht (welche kein Silizium enthält) über dem massiven Siliziumsubstrat auf. Das Substrat 12 kann mit einer p- oder einer n-Verunreinigung dotiert sein. Isolationsbereiche 14, wie zum Beispiel flache Grabenisolationsbereiche (STI-Bereiche), können derart gebildet sein, dass sie sich in das Substrat 12 hinein erstrecken. Die Abschnitte des Substrats 12 zwischen benachbarten STI-Bereichen 14 werden als Halbleiterstreifen 102 bezeichnet.
  • Die STI-Bereiche 14 können eine Oxidtrennschicht (nicht gezeigt) aufweisen. Die Oxidtrennschicht kann durch eine thermische Oxidation einer Oberflächenschicht des Substrats 12 aus einem thermischen Oxid gebildet sein. Die Oxidtrennschicht kann auch eine, zum Beispiel durch Verwendung von Atomlagenabscheidung (ALD), hochdichter chemischer Plasma-Dampfabscheidung (HDPCVD) oder chemischer Dampfabscheidung (CVD) gebildete, aufgebrachte Siliziumoxidschicht sein. Die STI-Bereiche 14 können auch ein dielektrisches Material über der Oxidtrennschicht aufweisen, wobei das dielektrische Material unter Verwendung von fließbarer chemischer Dampfabscheidung (FCVD), Rotationsbeschichtung oder dergleichen gebildet werden kann.
  • Bezugnehmend auf 2 werden die STI-Bereiche 14 derart vertieft, dass die oberen Abschnitte der Halbleiterstreifen 102 höher hervorragen als die oberen Flächen der benachbarten STI-Bereiche 14, um vorspringende Finnen 104 zu bilden. Die Ätzung kann unter Verwendung eines Trockenätzprozesses durchgeführt werden, wobei NH3 und NF3 als die Ätzgase verwendet werden. Während des Ätzprozesses kann Plasma erzeugt werden. Auch Argon kann verwendet werden. Im Einklang mit alternativen Ausführungsformen der vorliegenden Offenbarung wird das Vertiefen der STI-Bereiche 14 unter Verwendung eines Nassätzprozesses durchgeführt. Die Ätzchemikalie kann zum Beispiel verdünnte HF enthalten.
  • In den oben dargestellten Beispielausführungsformen können die Finnen durch ein beliebiges geeignetes Verfahren strukturiert werden. Zum Beispiel können die Finnen unter Verwendung eines oder mehrerer fotolithografischer Prozesse, wie zum Beispiel Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse, strukturiert werden. In der Regel kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Fotolithografie- und selbstausrichtende Prozesse, wodurch sie die Schaffung von Strukturen ermöglichen, welche zum Beispiel Abstandsmaße aufweisen, welche kleiner sind als jene, welche andernfalls unter Verwendung eines einzigen, direkten Fotolithografieprozesses erzielbar wären. In einer Ausführungsform wird zum Beispiel eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandselemente werden längsseits der strukturierten Opferschicht unter Verwendung eines selbstausrichtenden Prozesses gebildet. Anschließend wird die Opferschicht entfernt, und die verbleibenden Abstandselemente, oder Dorne, können dann dazu verwendet werden, die Finnen zu strukturieren.
  • Die Materialien der vorspringenden Finnen 104 können auch durch Materialien ersetzt werden, welche sich von jenem des Substrats 12 unterscheiden. Falls die vorspringenden Finnen 104 zum Beispiel als n-Transistoren dienen, können die vorspringenden Finnen 104 aus Si, SiP, SiC, SiPC oder einer Halbleiterverbindung der Gruppe III-V, wie zum Beispiel InP, GaAs, AlAs, InAs, InAlAs, InGaAs oder dergleichen, gebildet sein. Falls die vorspringenden Finnen 104 hingegen als p-Transistoren dienen, können die vorspringenden Finnen 104 aus Si, SiGe, SiGeB, Ge oder einer Halbleiterverbindung der Gruppe III-V, wie zum Beispiel InSb, GaSb, InGaSb oder dergleichen, gebildet sein.
  • Bezugnehmend auf die 3A und 3B sind Dummy-Gate-Strukturen 106 an den oberen Flächen und den Seitenwänden der vorspringenden Finnen 104 gebildet worden. 3B stellt eine Querschnittsansicht erlangt aus einer vertikalen Ebene, welche die Linie B - B in 3A enthält, dar. Die Bildung der Dummy-Gate-Strukturen 106 umfasst das aufeinanderfolgende Aufbringen einer dielektrischen Gate-Schicht und einer Dummy-Gate-Elektrodenschicht quer über die Finnen 104, gefolgt vom Strukturieren der dielektrischen Gate-Schicht und der Dummy-Gate-Elektrodenschicht. Als ein Ergebnis des Strukturierens weist die Dummy-Gate-Struktur 106 eine dielektrische Gate-Schicht 108 und eine Dummy-Gate-Elektrode 110 über der dielektrischen Gate-Schicht 108 auf. Die dielektrischen Gate-Schichten 108 können eine beliebige annehmbare dielektrische Schicht, wie zum Beispiel Siliziumoxid, Siliziumnitrid dergleichen oder eine Kombination davon, sein, und können unter Verwendung eines beliebigen annehmbaren Prozesses, wie zum Beispiel thermische Oxidation, ein Schleuderbeschichtungsprozess, CVD oder dergleichen, gebildet werden. Die Dummy-Gate-Elektroden 110 können eine beliebige annehmbare Elektrodenschicht sein, welche zum Beispiel Polysilizium, Metall, dergleichen oder eine Kombination davon enthält. Die Gate-Elektrodenschicht kann unter Verwendung eines beliebigen annehmbaren Abscheidungsprozesses, wie zum Beispiel CVD, plasmaverstärkte CVD (PECVD) oder dergleichen, aufgebracht werden. Jede der Dummy-Gate-Strukturen 106 ist quer über eine einzige oder eine Mehrzahl der vorspringenden Finnen 104 angeordnet. Die Dummy-Gate-Strukturen 106 können auch Längsrichtungen aufweisen, welche sich lotrecht zu den Längsrichtungen der jeweiligen vorspringenden Finnen 104 erstrecken.
  • Eine Maskenstruktur kann über der Dummy-Gate-Elektrodenschicht gebildet werden, um das Strukturieren zu unterstützen. In einigen Ausführungsformen weist eine Hartmaskenstruktur untere Masken 112 über einer Deckschicht aus Polysilizium und obere Masken 114 über den unteren Masken 112 auf. Die Hartmaskenstruktur ist aus einer oder mehreren Schichten von Si02, SiCN, SiON, Al2O3, SiN oder anderen geeigneten Materialien hergestellt. In bestimmten Ausführungsformen enthalten die unteren Masken 112 Siliziumnitrid, und die oberen Masken 114 enthalten Siliziumoxid. Durch Verwendung der Maskenstruktur als eine Ätzmaske wird die Dummy-Elektrodenschicht zu den Dummy-Gate-Elektroden 110 strukturiert, und die dielektrische Gate-Deckschicht wird zu den dielektrischen Gate-Schichten 108 strukturiert.
  • Wie in 4 dargestellt, werden als nächstes Gate-Abstandselemente 116 an Seitenwänden der Dummy-Gate-Strukturen 106 gebildet. In einigen Ausführungsformen des Schritts zur Bildung der Gate-Abstandselemente wird eine Abstandselementmaterialschicht am Substrat 12 aufgebracht. Die Abstandselementmaterialschicht kann eine konforme Schicht sein, welche anschließend rückgeätzt wird, um Gate-Seitenwandabstandselemente 116 zu bilden. In einigen Ausführungsformen weist die Abstandselementmaterialschicht mehrere Schichten, wie zum Beispiel eine erste Abstandselementschicht 118 und eine über der ersten Abstandselementschicht 118 gebildete zweite Abstandselementschicht 120 auf. Die erste und die zweite Abstandselementschicht 118 und 120 sind jeweils aus einem geeigneten Material, wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumkarbid, Siliziumoxynitrid, SiCN, Siliziumoxykarbid, SiOCN und/oder Kombinationen davon, hergestellt. Als Beispiel, jedoch nicht als Einschränkung, können die erste und die zweite Abstandselementschicht 118 und 120 gebildet werden, indem hintereinander zwei unterschiedliche dielektrische Materialien über den Dummy-Gate-Strukturen 106 aufgebracht werden, wobei Prozesse, wie zum Beispiel ein CVD-Prozess, ein subatmosphärischer CVD-Prozess (SACVC-Prozess), ein fließbarer CVD-Prozess, ein ALD-Prozess, ein PVD-Prozess und/oder ein anderer geeigneter Prozess, verwendet werden. Ein anisotroper Ätzprozess wird dann an den aufgebrachten Abstandselementschichten 118 und 120 ausgeführt, um Abschnitte der Finnen 104, welche nicht durch die Dummy-Gate-Strukturen 106 bedeckt sind (zum Beispiel in Source-/Drain-Bereichen der Finnen 104), freizulegen. Abschnitte der Abstandselementschichten 116 und 118 direkt über den Dummy-Gate-Strukturen 106 können durch diesen anisotropen Ätzprozess vollständig entfernt werden. Abschnitte der Abstandselementschichten 118 und 120 an Seitenwänden der Dummy-Gate-Strukturen 106 können zurückbleiben, wodurch sie Gate-Seitenwandabstandselemente bilden, welche der Einfachheit halber als die Gate-Abstandselemente 116 bezeichnet werden. In einigen Ausführungsformen wird die erste Abstandselementschicht 118 aus Siliziumoxid gebildet, welches eine niedrigere Dielektrizitätskonstante aufweist als Siliziumnitrid, und die zweite Abstandselementschicht 120 wird aus Siliziumnitrid gebildet, welches eine höhere Ätzresistenz gegenüber nachfolgender Ätzbearbeitung (zum Beispiel der Ätzung von Source-/Drain-Vertiefungen in der Finne 104) aufweist als Siliziumoxid. In einigen Ausführungsformen können die Gate-Seitenwandabstandselemente 116 dazu verwendet werden, nachfolgend gebildete dotierte Bereiche, wie zum Beispiel Source-/Drain-Bereiche, auszugleichen. Die Gate-Abstandselemente 116 können ferner zum Designen oder Modifizieren des Source-/Drain-Bereichsprofils verwendet werden.
  • Nachdem die Bildung der Gate-Seitenwandabstandselemente 116 abgeschlossen worden ist, sind in 5 epitaxiale Source-/Drain-Strukturen 122 an Source-/Drain-Bereichen der Finne 104, welche nicht durch die Dummy-Gate-Strukturen 106 und die Gate-Seitenwandabstandselemente 116 bedeckt sind, gebildet worden. In einigen Ausführungsformen umfasst die Bildung der epitaxialen Source-/Drain-Strukturen 122 das Vertiefen von Source-/Drain-Bereichen der Finne 104, gefolgt vom epitaxialen Aufwachsen von Halbleitermaterialien in den vertieften Source-/Drain-Bereichen der Finne 104.
  • Die Source-/Drain-Bereiche der Finne 104 können durch Verwendung geeigneter selektiver Ätzbearbeitung vertieft werden, welche die Halbleiterfinne 104 angreift, während sie die Gate-Abstandselemente 116 und die oberen Masken 114 der Dummy-Gate-Strukturen 106 kaum angreift. Zum Beispiel kann das Vertiefen der Halbleiterfinne 104 durch eine chemische Trockenätzung mit einer Plasmaquelle und einem Ätzgas erfolgen. Die Plasmaquelle kann eine induktiv gekoppelte Plasmaätzung (ICR-Ätzung), eine transformatorgekoppelte Plasmaätzung (TCP-Ätzung), Elektron-Zyklotron-Resonanzätzung (ECR-Ätzung), reaktive Ionenätzung (RIE) oder dergleichen sein, und das Ätzgas kann Fluor, Chlor, Brom, Kombinationen davon oder dergleichen sein, welches die Halbleiterfinne 104 mit einer schnelleren Ätzrate ätzt, als es die Gate-Abstandselemente 116 und die oberen Masken 114 der Dummy-Gate-Strukturen 106 ätzt. In einigen anderen Ausführungsformen kann das Vertiefen der Halbleiterfinne 104 durch eine chemische Nassätzung erfolgen, wie zum Beispiel mit Ammoniak-Peroxid-Gemisch (APM), NH4OH, Tetramethylammoniumhydroxid (TMAH), Kombinationen davon oder dergleichen, welches die Halbleiterfinne 104 mit einer schnelleren Ätzrate ätzt, als es die Gate-Abstandselemente 116 und die oberen Masken 114 der Dummy-Gate-Strukturen 106 ätzt. In einigen anderen Ausführungsformen kann das Vertiefen der Halbleiterfinne 104 durch eine Kombination aus einer chemischen Trockenätzung und einer chemischen Nassätzung erfolgen.
  • Sobald Vertiefungen in den Source-/Drain-Bereichen der Finne 104 geschaffen worden sind, werden epitaxiale Source-/Drain-Strukturen 122 in den Source-/Drain-Vertiefungen in der Finne 104 gebildet, indem ein oder mehrere Epitaxie- oder epitaxiale Prozesse (Epi-Prozesse) verwendet werden, welche ein oder mehrere epitaxiale Materialien an der Halbleiterfinne 104 bereitstellen. Während des epitaxialen Aufwachsprozesses begrenzen die Gate-Abstandselemente 116 das eine oder die mehreren epitaxialen Materialien auf die Source-/Drain-Bereiche in der Finne 104. In einigen Ausführungsformen unterscheiden sich die Gitterkonstanten der epitaxialen Strukturen 122 derart von der Gitterkonstante der Halbleiterfinne 104, dass der Kanalbereich in der Finne 104 und zwischen den epitaxialen Strukturen 122 durch die epitaxialen Strukturen 122 belastet oder gedehnt werden kann, um die Trägerbeweglichkeit der Halbleitervorrichtung zu verbessern und die Leistung der Vorrichtung zu erhöhen. Die Epitaxieprozesse umfassen CVD-Abscheidungsverfahren (zum Beispiel PECVD, Dampfphasenepitaxie (VPE) und/oder Ultrahochvakuum-CVD (UHV-CVD)), Molekularstrahlepitaxie und/oder andere geeignete Prozesse. Der Epitaxieprozess kann gasförmige und/oder flüssige Vorläufer verwenden, welche mit der Zusammensetzung der darunterliegenden Finne 104 interagieren.
  • In einigen Ausführungsformen können die epitaxialen Source-/Drain-Strukturen 122 Ge, Si, GaAs, AlGaAs, SiGe, GaAsP, SiP oder ein anderes geeignetes Material enthalten. Die epitaxialen Source-/Drain-Strukturen 122 können während des epitaxialen Prozesses in-situ dotiert werden, indem Dotierspezies eingebracht werden, wie zum Beispiel: p-Dotierstoffe, wie zum Beispiel Bor oder BF2; n-Dotierstoffe, wie zum Beispiel Phosphor oder Arsen; und/oder andere geeignete Dotierstoffe oder Kombinationen derselben. Falls die epitaxialen Source-/Drain-Strukturen 122 nicht in situ dotiert werden, wird ein Implantationsprozess (das heißt ein Übergangsimplantierungsprozess) durchgeführt, um die epitaxialen Source-/Drain-Strukturen 122 zu dotieren. In einigen Beispielausführungsformen enthalten die epitaxialen Source-/Drain-Strukturen 122 in einem n-Transistor SiP, während jene in einem p-Transistor GeSnB und/oder SiGeSnB enthalten. In Ausführungsformen mit unterschiedlichen Vorrichtungstypen, kann eine Maske, wie zum Beispiel ein Fotolack, über n-Vorrichtungsbereichen gebildet werden, während p-Vorrichtungsbereiche freigelegt sind, und p-epitaxiale Strukturen können an den freiliegenden Finnen 104 in den p-Vorrichtungsbereichen gebildet werden. Dann kann die Maske entfernt werden. In der Folge kann eine Maske, wie zum Beispiel ein Fotolack, über dem p-Vorrichtungsbereich gebildet werden, während die n-Vorrichtungsbereiche freigelegt sind, und n-epitaxiale Strukturen können an den freiliegenden Finnen 104 im n-Vorrichtungsbereich gebildet werden. Dann kann die Maske entfernt werden.
  • Sobald die epitaxialen Source-/Drain-Strukturen 122 gebildet worden sind, kann ein Temperprozess durchgeführt werden, um die p-Dotierstoffe oder die n-Dotierstoffe in den epitaxialen Source-/Drain-Strukturen 122 zu aktivieren. Der Temperprozess kann zum Beispiel ein schneller thermischer Temper-Prozess (RTA), ein Lasertemperprozess, ein thermischer Millisekundentemperprozess (MSA) oder dergleichen sein.
  • Als nächstes wird in 6 eine dielektrische Zwischenschicht (ILD-Schicht) 126 am Substrat 12 gebildet. In einigen Ausführungsformen wird vor dem Bilden der ILD-Schicht 126 optional eine Kontaktätzstoppschicht (CESL) gebildet. In einigen Beispielen enthält die CESL eine Siliziumnitridschicht, eine Siliziumoxidschicht, eine Siliziumoxynitridschicht und/oder andere geeignete Materialien, welche eine andere Ätzselektivität aufweisen als die ILD-Schicht 126. Die CESL kann durch einen plasmaverstärkten chemischen Dampfabscheidungsprozess (PECVD-Prozess) und/oder andere geeignete Abscheidungs- oder Oxidationsprozesse gebildet werden. In einigen Ausführungsformen enthält die ILD-Schicht 126 Materialien, wie zum Beispiel durch Tetraethylorthosilikat gebildetes Oxid (TEOS-Oxid), undotiertes Silikatglas oder dotiertes Siliziumoxid, wie zum Beispiel Borphosphorsilikatglas (BPSG), geschmolzenes Quarzglas (FSG), Phosphorsilikatglas (PSG), bordotiertes Siliziumglas (BSG) und/oder andere geeignete dielektrische Materialien, welche eine andere Ätzselektivität aufweisen als die CESL. Die ILD-Schicht 126 kann durch einen PECVD-Prozess oder eine andere geeignete Abscheidungstechnik aufgebracht werden. In einigen Ausführungsformen kann der Wafer nach der Bildung der ILD-Schicht 126 einem Prozess mit hohem thermischen Budget unterzogen werden, um die ILD-Schicht 126 zu tempern.
  • In einigen Beispielen kann nach dem Bilden der ILD-Schicht 126 ein Planarisierungsprozess durchgeführt werden, um überschüssige Materialien der ILD-Schicht 126 zu entfernen. Zum Beispiel umfasst ein Planarisierungsprozess einen chemischmechanischen Planarisierungsprozess (CMP-Prozess), welcher Abschnitte der ILD-Schicht 126 (und der CESL, falls vorhanden), welche über den Dummy-Gate-Strukturen 106 angeordnet sind, entfernt. In einigen Ausführungsformen entfernt der CMP-Prozess auch die Hartmaskenschichten 112, 114 (wie in 5 gezeigt) und legt die Dummy-Gate-Elektroden 110 frei.
  • Wie in 7 dargestellt, werden als nächstes die verbleibenden Dummy-Gate-Strukturen 106 entfernt, wodurch Gate-Gräben GT1 zwischen jeweiligen Gate-Seitenwandabstandselementen 116 entstehen. Die Dummy-Gate-Strukturen 106 werden unter Verwendung eines selektiven Ätzprozesses (zum Beispiel selektivem Trockenätzen, selektivem Nassätzen oder einer Kombination davon), welcher Materialien in den Dummy-Gate-Strukturen 106 mit einer schnelleren Ätzrate ätzt, als er andere Materialien (zum Beispiel Gate-Seitenwandabstandselemente 116 und/oder die ILD-Schicht 126) ätzt, entfernt.
  • Danach werden jeweils Ersatz-Gate-Strukturen 130 in den Gate-Gräben GT1 gebildet, wie in 8 dargestellt. Die Gate-Strukturen 130 können die endgültigen Gates von FinFET sein. Die endgültigen Gate-Strukturen können jeweils ein Metall-Gate-Stapel mit hohem k-Wert (HKMG-Stapel) sein, wobei jedoch auch andere Zusammensetzungen möglich sind. In einigen Ausführungsformen bildet jede der Gate-Strukturen 130 das Gate in Verbindung mit den drei Seiten des Kanalbereich bereitgestellt durch die Finne 104. Anders ausgedrückt umhüllt jede der Gate-Strukturen 130 die Finne 104 an drei Seiten. In verschiedenen Ausführungsformen weist die Metall-Gate-Struktur mit hohem k-Wert 130 eine dielektrische Gate-Schicht 132, welche den Gate-Graben GT1 auskleidet, eine Austrittsarbeitsmetallschicht 134, welche über der dielektrischen Gate-Schicht 132 gebildet ist, und ein Füllmetall 136, welches über der Austrittsarbeitsmetallschicht 134 gebildet ist und einen Rest der Gate-Gräben GT1 füllt, auf. Die dielektrische Gate-Schicht 132 weist eine Grenzflächenschicht (zum Beispiel eine Siliziumoxidschicht) und eine dielektrische Gate-Schicht mit hohem k-Wert über der Grenzflächenschicht auf. Die hierin verwendeten und beschriebenen Gate-Dielektrika mit hohem k-Wert enthalten dielektrische Materialien aufweisend eine hohe Dielektrizitätskonstante, welche zum Beispiel größer ist als jene von thermischem Siliziumoxid (~3,9). Die Austrittsarbeitsmetallschicht 134 und/oder die Füllmetallschicht 136, welche innerhalb der Metall-Gate-Strukturen mit hohem k-Wert 130 verwendet werden, können ein Metall, eine Metalllegierung oder Metallsilizid enthalten. Die Bildung der Metall-Gate-Strukturen mit hohem k-Wert 130 kann mehrere Abscheidungsprozesse, um verschiedene Gate-Materialien und eine oder mehrere Auskleidungsschichten zu bilden, sowie einen oder mehrere CMP-Prozesse, um überschüssige Gate-Materialien zu entfernen, umfassen.
  • In einigen Ausführungsformen kann die Grenzflächenschicht der dielektrischen Gate-Schicht 132 ein dielektrisches Material, wie zum Beispiel Siliziumoxid (Si02), HfSiO oder Siliziumoxynitrid (SiON), enthalten. Die Grenzflächenschicht kann durch chemische Oxidation, thermische Oxidation, Atomlagenabscheidung (ALD), chemische Dampfabscheidung (CVD) und/oder ein anderes geeignetes Verfahren gebildet werden. Die dielektrische Schicht mit hohem k-Wert der dielektrischen Gate-Schicht 132 kann Hafniumoxid (Hf02) enthalten. Alternativ dazu kann die dielektrische Gate-Schicht 132 andere Dielektrika mit hohem k-Wert, wie zum Beispiel Hafnium-Siliziumoxid (HfSiO), Hafnium-Siliziumoxynitrid (HfSiON), Hafnium-Tantaloxid (HfTaO), Hafnium-Titanoxid (HfTiO), Hafnium-Zirkoniumoxid (HfZrO), Lanthanoxid (LaO), Zirkoniumoxid (ZrO), Titanoxid (TiO), Tantaloxid (Ta2O5), Yttriumoxid (Y2O3), Strontium-Titanoxid (SrTiO3, STO), Barium-Titanoxid (BaTiO3, BTO), Barium-Zirkoniumoxid (BaZrO), Hafnium-Lanthanoxid (HfLaO), Lanthan-Siliziumoxid (LaSiO), Aluminium-Siliziumoxid (AlSiO), Aluminiumoxid (Al2O3), Siliziumnitrid (Si3N4), Oxynitride (SiON) und Kombinationen davon, enthalten.
  • Die Austrittsarbeitsmetallschicht 134 kann Austrittsarbeitsmetalle enthalten, um eine geeignete Austrittsarbeit für die Metall-Gate-Strukturen mit hohem k-Wert 130 bereitzustellen. Für einen n-FinFET kann die Austrittsarbeitsmetallschicht 134 ein oder mehrere n-Austrittsarbeitsmetalle (N-Metalle) enthalten. Die n-Austrittsarbeitsmetalle können zum Beispiel Titanaluminid (TiAl), Titanaluminiumnitrid (TiAlN), Karbonitrid-Tantal (TaCN), Hafnium (Hf), Zirkonium (Zr), Titan (Ti), Tantal (Ta), Aluminium (Al), Metallkarbide (zum Beispiel Hafniumkarbid (HfC), Zirkoniumkarbid (ZrC), Titankarbid (TiC), Aluminiumkarbid (AlC)), Aluminide und/oder andere geeignete Materialien enthalten, sind aber nicht auf diese beschränkt. Andererseits kann die Austrittsarbeitsmetallschicht 134 für einen p-FinFET ein oder mehrere p- Austrittsarbeitsmetalle (P-Metalle) enthalten. Die p-Austrittsarbeitsmetalle können zum Beispiel Titannitrid (TiN), Wolframnitrid (WN), Wolfram (W), Ruthenium (Ru), Palladium (Pd), Platin (Pt), Kobalt (Co), Nickel (Ni), leitfähige Metalloxide und/oder andere geeignete Materialien enthalten, sind aber nicht auf diese beschränkt.
  • In einigen Ausführungsformen kann das Füllmetall 136 zum Beispiel Wolfram, Aluminium, Kupfer, Nickel, Kobalt, Titan, Tantal, Titannitrid, Tantalnitrid, Nickelsilizid, Kobaltsilizid, TaC, TaSiN, TaCN, TiAl, TiAlN oder andere geeignete Materialien enthalten, ist aber nicht auf diese beschränkt.
  • In der Folge wird Bezug genommen auf 9. Es wird ein Rückätzprozess durchgeführt, um die Ersatz-Gate-Strukturen 130 und die Gate-Abstandselemente 116 rückzuätzen, wodurch Vertiefungen R1 über den rückgeätzten Gate-Strukturen 130 und den rückgeätzten Gate-Abstandselementen 116 entstehen. Da die Materialien der Ersatz-Gate-Strukturen 130 eine andere Ätzselektivität aufweisen als die Gate-Abstandselemente 116, kann in einigen Ausführungsformen zunächst ein erster selektiver Ätzprozess durchgeführt werden, um die Ersatz-Gate-Strukturen 130 rückzuätzen, wodurch die Höhe der Ersatz-Gate-Strukturen 130 derart verringert wird, dass diese tiefer angeordnet sind als die Gate-Abstandselemente 116. Dann wird ein zweiter selektiver Ätzprozess durchgeführt, um auch die Höhe der Gate-Abstandselemente 116 zu verringern. Infolgedessen können die oberen Flächen der Ersatz-Gate-Strukturen 130 auf einer tieferen Ebene angeordnet sein als die oberen Flächen der Gate-Abstandselemente 116. Wie zum Beispiel in 9 dargestellt, sind in der abgebildeten Ausführungsform die oberen Flächen der Ersatz-Gate-Strukturen 130 tiefer angeordnet als die oberen Flächen der Gate-Abstandselemente 116. In einigen anderen Ausführungsformen können die oberen Flächen der Ersatz-Gate-Strukturen 130 jedoch auf einer Ebene mit oder sogar höher angeordnet sein als die oberen Flächen der Gate-Abstandselemente 116.
  • Dann werden durch einen geeigneten Prozess, wie zum Beispiel CVD oder ALD, Gate-Metallkappen 138 optional jeweils oben auf den Ersatz-Gate-Strukturen 130 gebildet. In einigen Ausführungsformen werden die Metallkappen 138 an den Ersatz-Gate-Strukturen 130 unter Verwendung einer Herangehensweise von unten nach oben gebildet. Zum Beispiel werden die Metallkappen 138 selektiv an der Metallfläche, wie zum Beispiel der Austrittsarbeitsmetallschicht 134 und dem Füllmetall 136, aufgewachsen, wodurch die Seitenwände der Gate-Abstandselemente 116 im Wesentlichen frei vom Wachstum der Metallkappen 138 bleiben. Die Metallkappen 138 können als Beispiel, jedoch nicht als Einschränkung, im Wesentlichen fluorfreie Wolframfilme (FFW-Filme) sein, welche in einigen Ausführungsformen einen Gehalt an Fluorverunreinigungen von weniger als 5 Atomprozent und einen Gehalt von Chlorverunreinigungen von mehr als 3 Atomprozent aufweisen, wobei der FFW unter Verwendung von chlorhaltigen Vorläufern gebildet wird. Zum Beispiel können die FFW-Filme oder die FFW-enthaltenden Filme können durch ALD oder CVD unter Verwendung eines oder mehrerer nicht auf Fluor basierender Wolframvorläufer, wie zum Beispiel, aber nicht beschränkt auf, Wolframpentachlorid (WCl5) oder Wolframhexachlorid (WCl6), gebildet werden. In einigen Ausführungsformen können sich Abschnitte der Metallkappen 138 derart über die dielektrische Gate-Schicht 132 erstrecken, dass die Metallkappen 138 auch die freiliegende Fläche der dielektrischen Gate-Schichten 132 bedecken können. Da die Metallkappen 138 von unten nach oben gebildet werden, kann deren Bildung vereinfacht werden, zum Beispiel indem wiederholte Rückätzprozesse, welche dazu verwendet werden, unerwünschte metallische Werkstoffe, welche sich aus konformem Aufwachsen ergeben, zu entfernen, verringert werden.
  • In einigen Ausführungsformen, in welchen die Metallkappen 138 unter Verwendung einer Herangehensweise von unten nach oben gebildet werden, weist das Aufwachsen der Metallkappen 138 im Vergleich zu dielektrischen Flächen (das heißt, Dielektrika in Gate-Abstandselementen 116 und/oder der ILD-Schicht 126) an Metallflächen (das heißt, Metallen in den Gate-Strukturen 130) eine andere Keimbildungsverzögerung auf. Die Keimbildungsverzögerung an der Metallfläche ist kürzer als jene an der dielektrischen Fläche. Der Unterschied in der Keimbildungsverzögerung ermöglich ein selektives Aufwachsen an der Metallfläche. Die vorliegende Offenbarung in verschiedenen Ausführungsformen benützt eine derartige Selektivität, um ein Metallaufwachsen aus den Gate-Strukturen 130 zu ermöglichen, während das Metallaufwachsen aus den Abstandselementen 116 und/oder der ILD-Schicht 126 gehemmt wird. Infolgedessen ist die Abscheidungsrate der Metallkappen 138 an den Gate-Strukturen 130 schneller als jene an den Abstandselementen 116 und der ILD-Schicht 126. In einigen Ausführungsformen weisen die entstehenden Metallkappen 138 obere Flächen auf, welche tiefer angeordnet sind als obere Fläche der rückgeätzten Gate-Abstandselemente 116. In einigen anderen Ausführungsformen können die oberen Flächen der Metallkappen 138 jedoch auf einer Ebene mit oder sogar höher angeordnet sein als die oberen Flächen der rückgeätzten Gate-Strukturen 116.
  • Als nächstes wird eine dielektrische Kappenschicht 140 über dem Substrat 12 gebildet, bis die Vertiefungen R1 überfüllt sind, wie in 10 dargestellt. Die dielektrische Kappenschicht 140 enthält SiN, SiC, SiCN, SiON, SiCON, eine Kombination davon oder dergleichen, und wird durch eine geeignete Abscheidungstechnik, wie zum Beispiel CVD, plasmaverstärkte CVD (PECVD), ALD, entfernte Plasma-ALD (RPALD), plasmaverstärkte ALD (PEALD), eine Kombination davon oder dergleichen, gebildet. Danach wird ein CMP-Prozess durchgeführt, um die Kappenschicht außerhalb der Vertiefungen R1 zu entfernen, wodurch ausschließlich Abschnitte der dielektrischen Kappenschicht 140 in den Vertiefungen R1 zurückbleiben, um als dielektrische Kappen 142 zu dienen. Die entstehende Struktur ist in 11 dargestellt.
  • Bezugnehmend auf 12 werden Source-/Drain-Kontakte 144 gebildet, welche sich durch die ILD-Schicht 126 erstrecken. Die Bildung der Source-/Drain-Kontakte 144 umfasst zum Beispiel, jedoch nicht als Einschränkung, das Durchführen eines oder mehrerer Ätzprozesse zum Bilden von Kontaktöffnungen, welche sich durch die ILD-Schicht 126 (und die CESL, falls vorhanden) erstrecken, um die epitaxialen Source-/Drain-Strukturen 122 freizulegen, das Aufbringen eines oder mehrerer metallischer Werkstoffe, welche die Kontaktöffnungen überfüllen sollen, und das anschließende Durchführen eines CMP-Prozesses zum Entfernen überschüssiger metallischer Werkstoffe außerhalb der Kontaktöffnungen. In einigen Ausführungsformen umfassen der eine oder die mehreren Ätzprozesse das selektive Ätzen, welches die ILD-Schicht 126 mit einer schnelleren Ätzrate ätzt, als es die dielektrischen Gate-Kappen 142 und die Gate-Abstandselemente 116 ätzt. Infolgedessen wird das selektive Ätzen unter Verwendung der dielektrischen Kappen 142 und der Gate-Abstandselemente 116 als eine Ätzmaske durchgeführt, sodass die Kontaktöffnungen, und somit die Source-/Drain-Kontakte 144, selbstausrichtend auf die epitaxialen Source-/Drain-Strukturen 122 gebildet werden, ohne dass ein zusätzlicher Fotolithografieprozess verwendet wird. In diesem Fall können die Source-/Drain-Kontakte 144 als selbstausrichtende Kontakte (SAC) bezeichnet werden, und die dielektrischen Gate-Kappen 142, welche das Bilden der selbstausrichtenden Kontakte 144 ermöglichen, können als SAC-Kappen 142 bezeichnet werden. Infolge der selbstausrichtenden Kontaktbildung weist jede der SAC-Kappen 142 gegenüberliegende Seitenwände auf, welche jeweils mit den Source-/Drain-Kontakten 144 in Kontakt sind.
  • In Fig, 13 wird ein Ionenimplantationsprozess IMP1 durchgeführt, um die dielektrischen Gate-Kappen 142 mit einer oder mehreren Verunreinigungen (zum Beispiel Dotierstoffionen) zu dotieren. Zum Beispiel können ionisierte Dotierstoffe DP (zum Beispiel Sauerstoff, Germanium, Argon, Xenon, Bor und/oder andere geeignete Spezies, welche in der Lage sind, eine andere Ätzselektivität zu schaffen als ein Material der dielektrischen Gate-Kappen 142) in die dielektrischen Gate-Kappen 142 implantiert werden, wodurch dotierte Bereiche 1421 in den dielektrischen Gate-Kappen 142 gebildet werden. In einigen Ausführungsformen kann eine strukturierte Maske (zum Beispiel strukturierter Fotolack) gebildet werden, indem geeignete Fotolithografieprozesse dazu verwendet werden, die freiliegenden Flächen der Source-Drain-Kontakte 144 zu bedecken, bevor der Ionenimplantationsprozess IMP1 durchgeführt wird, wobei der Implantationsprozess IMP1 unter Verwendung der strukturierten Maske als eine Implantationsmaske durchgeführt wird, und dann nach Abschluss des Ionenimplantationsprozesses IMP1 die strukturierte Maske (zum Beispiel durch Veraschung) entfernt wird. In diesem Szenario sind die Source-/Drain-Kontakte 144 im Wesentlichen frei von den Dotierstoffen DP. Alternativ dazu kann der Ionenimplantationsprozess IMP1 auch bestimmte ionisierte Dotierstoffe DP in die Source-/Drain-Kontakte 144 implantieren und somit dotierte Bereiche in den Source-/Drain-Kontakten 144 bilden. In diesem Szenario können die dotierten Bereiche in den Source-/Drain-Kontakten 144 dann in einem anschließenden Ätzprozess durchstoßen werden, um Source-/Drain-Durchkontaktierungen über den Source-/Drain-Kontakten 144 zu bilden.
  • In einigen Ausführungsformen wird der Ionenimplantationsprozess IMP1 mit einer Dosis von ungefähr 1E15 Ionen/cm2 bis ungefähr 5E20 Ionen/cm2 bei einer Energie von ungefähr 1 keV bis ungefähr 180 keV und einer Temperatur von ungefähr 20 °C bis ungefähr 450 °C durchgeführt. Die Dotierstoffkonzentration und/oder die Dotierstofftiefe der entstehenden dotierten Bereiche 1421 hängen von den Prozessbedingungen des Ionenimplantationsprozesses IMP1 ab. Falls die Prozessbedingungen des Ionenimplantationsprozesses IMP1 außerhalb der oben gewählten Bereiche liegen, kann die Dotierstoffkonzentration und/oder die Dotierstofftiefe in den entstehenden dotierten Bereichen 1421 nicht in zufriedenstellender Weise zum Verlangsamen des anschließenden LRM-Ätzprozesses beitragen.
  • In einigen Ausführungsformen implantiert der Ionenimplantationsprozess IMP1 molekulare Sauerstoffionen (O2+) oder atomare Sauerstoffionen (O+) in die dielektrischen Gate-Kappen 142, wodurch sauerstoffdotierte Bereiche 1421 in den dielektrischen Gate-Kappen 142 entstehen, während tiefere Bereiche 1422 der dielektrischen Gate-Kappen 142 im Wesentlichen undotiert bleiben. Infolgedessen weisen die sauerstoffdotierten Bereiche 1421 eine höhere Sauerstoffkonzentration (oder einen höheren Sauerstoffatomprozentgehalt) auf als die undotierten Bereiche 1422. Als Beispiel, jedoch nicht als Einschränkung, weisen die sauerstoffdotierten Bereiche 1421 eine Sauerstoffkonzentration in einem Bereich von ungefähr 1E18 Atome/cm3 bis ungefähr 5E23 Atome/cm3 auf, und die undotierten Bereiche 1422 weisen eine Sauerstoffkonzentration von praktisch Null auf. Falls die sauerstoffdotierten Bereiche 1421 eine übermäßig hohe Sauerstoffkonzentration aufweisen, kann eine Ätzrate der sauerstoffdotierten Bereiche 1421 zu langsam sein, um im anschließenden LRM-Ätzprozess innerhalb einer erwarteten Zeitdauer durchstoßen zu werden. Falls die sauerstoffdotierten Bereiche 1421 eine zu niedrige Sauerstoffkonzentration aufweisen, kann eine Ätzrate der sauerstoffdotierten Bereiche 1421 zu schnell sein, um den anschließenden LRM-Ätzprozess zu verlangsamen.
  • In einigen Ausführungsformen weisen die sauerstoffdotierten Bereiche 1421 aufgrund des Ionenimplantationsprozesses IMP1 einen Sauerstoffkonzentrationsgradienten auf. Im Detail betrachtet, ändert sich die Sauerstoffkonzentration der sauerstoffdotierten Bereiche 1421 in Abhängigkeit der Tiefe innerhalb der sauerstoffdotierten Bereiche 1421. Zum Beispiel kann die Sauerstoffkonzentration mit einem zunehmenden Abstand von oberen Flächen der sauerstoffdotierten Bereiche 1421 abnehmen. In einigen Ausführungsformen, in welchen die dielektrischen Gate-Kappen 142 Siliziumnitrid sind, weist das Atomverhältnis von Sauerstoff zu Stickstoff in den sauerstoffdotierten Bereichen 1421 ebenfalls einen Gradienten (Verlauf) auf. Zum Beispiel kann das Atomverhältnis von Sauerstoff zu Stickstoff in den sauerstoffdotierten Bereichen 1421 mit zunehmendem Abstand von oberen Flächen der sauerstoffdotierten Bereiche 1421 abnehmen.
  • In einigen Ausführungsformen weisen die dotierten Bereiche 1421 eine Dotierstofftiefe D1 auf, welche sich von oberen Flächen der dielektrischen Gate-Kappen 142 in die dielektrischen Gate-Kappen 142 hinein erstreckt. In einigen Ausführungsformen liegt die Dotierstofftiefe D1 für einen 3 nm-Technologieknoten in einem Bereich von ungefähr 1 Angström bis ungefähr 50 Angström. In einigen weiteren Ausführungsformen liegt ein Verhältnis der Dotierstofftiefe D1 zu einer maximalen Dicke T1 der dielektrischen Gate-Kappen 142 in einem Bereich von ungefähr 3 % bis ungefähr 60 %. Falls die Dotierstofftiefe D1 und/oder das Verhältnis D1/T1 zu gering sind, können die dotierten Bereiche 1421 zu dünn dafür sein, den anschließenden LRM-Ätzprozess entsprechend zu verlangsamen. Falls die Dotierstofftiefe D1 und/oder das Verhältnis D1/T1 zu groß sind, können die dotierten Bereiche 1421 zu dick dafür sein, innerhalb einer erwarteten Zeitdauer durchstoßen zu werden. Für andere Technologieknoten, wie zum Beispiel 20 nm-Knoten, 16 nm-Knoten, 10 nm-Knoten, 7 nm-Knoten und/oder 5 nm-Knoten, kann die Dotierstofftiefe in einem Bereich von ungefähr 1 nm bis ungefähr 20 nm liegen.
  • Nachdem der Ionenimplantationsprozess IMP1 abgeschlossen worden ist, kann in einigen Ausführungsformen ein Temperprozess durchgeführt werden, um Schäden durch die Implantierung in den dielektrischen Gate-Kappen 142 und/oder den Source-/Drain-Kontakten 144 zu reparieren. In einigen anderen Ausführungsformen kann der Temperprozess übersprungen werden, sodass die dotierten Bereiche 1421 keinem Tempern unterzogen werden.
  • Sobald die dotierten Bereiche 1421 in den dielektrischen Gate-Kappen 142 gebildet worden sind, wird, wie in 14 gezeigt, eine Mittelkontaktätzstoppschicht (MCESL) 146 über den Source-/Drain-Kontakten 144 und den dielektrischen Gate-Kappen 142 gebildet. Die MCESL 146 kann durch einen PECVD-Prozess und/oder andere geeignete Abscheidungsprozesse gebildet werden. In einigen Ausführungsformen ist die MCESL 146 eine Siliziumnitridschicht und/oder andere geeignete Materialien aufweisend eine andere Ätzselektivität als eine anschließend gebildete ILD-Schicht (wie in 15 dargestellt). In einigen Ausführungsformen sind sowohl die undotierten Bereiche 1422 der dielektrischen Gate-Kappen 142 als auch die MCESL 146 Siliziumnitrid (SiN), und somit weisen die dotierten Bereich 1421 (zum Beispiel die sauerstoffdotierten Bereich) in den dielektrischen Gate-Kappen 142 eine andere Ätzselektivität auf als die undotierten Bereiche 1422 und die MCESL 146.
  • Bezugnehmend auf 15 wird eine weitere ILD-Schicht 148 über der MCESL 146 gebildet. In einigen Ausführungsformen enthält die ILD-Schicht 148 Materialien, wie zum Beispiel Tetraethylorthosilikatoxid (TEOS-Oxid), undotiertes Silikatglas oder dotiertes Siliziumoxid, wie zum Beispiel Borphosphorsilikatglas (BPSG), geschmolzenes Quarzglas (FSG), Phosphorsilikatglas (PSG), bordotiertes Siliziumglas (BSG) und/oder andere geeignete dielektrische Materialien, welche eine andere Ätzselektivität aufweisen als die MCESL 146 (zum Beispiel Siliziumnitrid). In bestimmten Ausführungsformen ist die ILD-Schicht 148 aus Siliziumoxid (SiOx) gebildet. Die ILD-Schicht 148 kann durch einen PECVD-Prozess oder eine andere geeignete Abscheidungstechnik aufgebracht werden.
  • Bezugnehmend auf 16 wird die ILD-Schicht 148 derart strukturiert, dass sie Gate-Kontaktöffnungen O21 und 022 bildet, welche sich durch die ILD-Schicht 148 erstrecken, indem ein erster Ätzprozess (welcher auch als Kontaktätzprozess bezeichnet wird) ET1 verwendet wird. In einigen Ausführungsformen ist der Kontaktätzprozess ET1 ein anisotroper Ätzprozess, wie zum Beispiel Plasmaätzung. Beim Beispiel einer Plasmaätzung wird das Halbleitersubstrat 12, welches die in 15 dargestellte Struktur aufweist, in ein Plasmawerkzeug geladen und für einen Zeitraum, welcher ausreicht, um durch die ILD-Schicht 148 zu ätzen und freigelegte Abschnitte der MCESL 146 an den Böden der Gate-Kontaktöffnungen O21 und O22 zu vertiefen, einer Plasmaumgebung ausgesetzt, welche durch RF- (Radiofrequenz-) oder Mikrowellenenergie in einem gasförmigen Gemisch aus einem fluorhaltigen Gas, wie zum Beispiel C4F8, C5F8, C4F6, CHF3 oder einer ähnlichen Spezies, einem Inertgas, wie zum Beispiel Argon oder Helium, einem optionalen schwachen Oxidationsmittel, wie zum Beispiel O2 oder CO oder einer ähnlichen Spezies, erzeugt wird. Ein in einem gasförmigen Gemisch, welches C4F6, CF4, CHF3, O2 und Argon enthält, erzeugtes Plasma kann dazu verwendet werden, durch die ILD-Schicht 148 zu ätzen und freigelegte Abschnitte der MCESL 146 an Böden der Gate-Kontaktöffnungen O21 und O22 zu vertiefen. Die Plasmaätzumgebung weist einen Druck von zwischen ungefähr 10 und ungefähr 100 mTorr auf, und das Plasma wird durch eine RF-Energie von zwischen ungefähr 50 und ungefähr 1000 Watt erzeugt.
  • In einigen Ausführungsformen werden die vorstehenden Ätzmittel und Ätzbedingungen des Kontaktätzprozesses ET1 derart gewählt, dass die MCESL 146 (zum Beispiel SiN) eine langsamere Ätzrate aufweist als die ILD-Schicht 148 (zum Beispiel SiOx). Auf diese Weise kann die MCESL 146 als ein erfassbarer Ätzendpunkt wirken, was wiederum ein Überätzen verhindert und somit vermeidet, dass die MCESL 146 durchstoßen oder durchbrochen wird. Anders ausgedrückt ist der Kontaktätzprozess ET1 darauf abgestimmt, Siliziumoxid mit einer schnelleren Ätzrate zu ätzen als Siliziumnitrid. Man hat beobachtet, dass sich die Ätzrate von Siliziumnitrid erhöht, wenn das Ätzplasma aus einem gasförmigen Gemisch, welches ein Wasserstoffgas (H2-Gas) enthält, erzeugt wird. Folglich wird in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung der Kontaktätzprozess ET1 unter Verwendung eines wasserstofffreien gasförmigen Gemischs durchgeführt. Anders ausgedrückt wird das Plasma im Kontaktätzprozess ET1 in einem gasförmigen Gemisch ohne Wasserstoffgas (H2-Gas) erzeugt. Auf diese Weise bleibt die Ätzrate für Siliziumnitrid im Kontaktätzprozess ET1 niedrig, was es wiederum möglich macht, Siliziumoxid (zum Beispiel das ILD-Material) mit einer schnelleren Ätzrate zu ätzen als jener, mit welcher Siliziumnitrid (zum Beispiel die MCESL und ein Material der dielektrischen Gate-Kappen) geätzt wird.
  • In einigen Ausführungsformen wird vor dem Kontaktätzprozess ET1 ein Fotolithografieprozess durchgeführt, um erwartete Strukturen in der Draufsicht der Gate-Kontaktöffnungen O21 und O22 zu definieren. Zum Beispiel kann der Fotolithografieprozess eine Rotationsbeschichtung einer Fotolackschicht über die ILD-Schicht 148 umfassen, wie in 15 dargestellt, gefolgt vom Durchführen eines Nachbelichtungsbackprozesses und dem Entwickeln der Fotolackschicht zum Bilden einer strukturierten Maske mit den Strukturen der Gate-Kontaktöffnungen O21 und O22 in der Draufsicht. In einigen Ausführungsformen kann das Strukturieren des Fotolacks zum Bilden der strukturierten Maske unter Verwendung eines Elektronenstrahl-Lithografieprozesses (E-Beam-Lithografieprozesses) oder eines Lithografieprozesses mit extremer ultravioletter Strahlung (EUV-Lithografieprozesses) erfolgen.
  • Wie in 16 dargestellt, können in einigen Ausführungsformen eine Gate-Kontaktöffnung 021 einer ersten seitlichen Abmessung (zum Beispiel mit einer ersten Maximalweite W21) und eine Gate-Kontaktöffnung O22 einer zweiten seitlichen Abmessung (zum Beispiel mit einer zweiten Maximalweite W22) gleichzeitig im Kontaktätzprozess ET1 gebildet werden. Die zweite Maximalweite W22 kann größer sein als die erste Maximalweite W21. Abhängig von Schaltungsfunktionen und/oder Gestaltungsregeln kann der Weitenunterschied zwischen den Gate-Kontaktöffnungen O21 und O22 absichtlich gebildet werden. Alternativ dazu kann sich der Weitenunterschied zwischen den Gate-Kontaktöffnungen O21 und O22 unbeabsichtigt aufgrund von Ungenauigkeiten des Kontaktätzprozesses ET1 bilden. Zum Beispiel können eine oder mehrere der Gate-Kontaktöffnungen O21 und O22 durch andere Merkmale (zum Beispiel eine über der ILD-Schicht 148 gebildete strukturierte Maske) begrenzt sein und eine vom ursprünglichen Design abweichende Größe aufweisen, wenn die gebildeten Gate-Kontaktöffnungen O21 und O22 eine Fehlausrichtung in Bezug auf die ursprünglich vorgesehene Position aufweisen. Während die Figuren in der gesamten Beschreibung zeigen, dass die integrierte Schaltungsstruktur 100 nur eine engere Gate-Kontaktöffnung 021 und eine weitere Gate-Kontaktöffnung 021 aufweisen, handelt es sich hier nur um ein Beispiel. Abhängig von verschiedenen Anwendungen kann die integrierte Schaltungsstruktur 100 eine beliebige Anzahl von Gate-Kontakten mit unterschiedlichen Größen aufweisen.
  • Man hat beobachtet, dass der Unterschied in der Weite der Gate-Kontaktöffnungen O21 und O22 das Ergebnis des Kontaktätzprozesses ET1 derart beeinflusst, dass die engere Gate-Kontaktöffnung 021 weniger tief ist als die weitere Gate-Kontaktöffnung O22. Insbesondere weist die engere Gate-Kontaktöffnung 021 nach dem Abschluss des Kontaktätzprozesses ET1 eine Tiefe D21 auf, und die weitere Gate-Kontaktöffnung O22 weist eine Tiefe D22 auf, welche größer ist als die Tiefe D21. Dieser Unterschied in der Tiefe der Gate-Kontaktöffnungen O21 und O22 wird als eine Tiefenbelastung bezeichnet, welche sich aus dem Weitenunterschied der Gate-Kontaktöffnungen ergibt.
  • 17 stellt eine Querschnittsansicht eines ursprünglichen Stadiums eines zweiten Ätzprozesses (auch als LRM-Ätzprozess bezeichnet) ET2 im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung dar, 18 stellt eine Querschnittsansicht eines darauffolgenden Stadiums des LRM-Ätzprozesses ET2 im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung dar, und 19A stellt eine Querschnittsansicht eines Endstadiums des LRM-Ätzprozesses ET2 im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung dar. Die Ätzdauer des LRM-Ätzprozesses ET2 wird derart gesteuert, dass die MCESL 146 und die dielektrischen Gate-Kappen 142 durchbrochen (oder durchstoßen) werden, wodurch die Gate-Kontaktöffnungen O21 und O22 bis hinunter zu den Gate-Metallkappen 138 über den Gate-Strukturen 130 vertieft oder verlängert werden. Der LRM-Ätzprozess ET2 hat zur Folge, dass die Gate-Metallkappen 138 an den Böden der weiter vertieften Gate-Kontaktöffnungen O21 und O22 freigelegt werden.
  • In einigen Ausführungsformen ist der LRM-Ätzprozess ET2 ein anisotroper Ätzprozess, wie zum Beispiel eine Plasmaätzung (zum Beispiel mit induktiv gekoppeltem Plasma (ICP), kapazitiv gekoppeltem Plasma (CCP) oder dergleichen), welche ein anderes Ätzmittel und/oder andere Ätzbedingungen verwendet, wie der Kontaktätzprozess ET1. Das Ätzmittel und/oder die Ätzbedingungen des LRM-Ätzprozesses ET2 werden derart gewählt, dass die dotierten Bereiche 1421 eine langsamere Ätzrate aufweisen als die MCESL 146 und die undotierten Bereiche 1422. Anders ausgedrückt weisen die dotierten Bereiche 1421 im LRM-Ätzprozess ET2 eine höhere Ätzresistenz auf als die MCESL 146 und die undotierten Bereiche 1422. Auf diese Weise können die dotierten Bereiche 1421 den LRM-Ätzprozess ET2 verlangsamen, was wiederum die vertikale Ätzrate und die Tiefenzunahme in den Gate-Kontaktöffnungen O21 und O22 verlangsamen wird, wenn die Gate-Kontaktöffnungen O21 und O22 die dotierten Bereiche 1421 erreichen. Daher kann der Tiefenunterschied zwischen den engeren Gate-Kontaktöffnungen 021 und den weiteren Gate-Kontaktöffnungen O22 durch die dotierten Bereiche 1421 verringert werden. Die verringerte Tiefenbelastung verhindert somit, dass sich die tigerzahnartige Struktur in der weiteren Gate-Kontaktöffnung O22 bildet, was wiederum das Risiko von Ableitströmen (zum Beispiel Ableitstrom von Gate-Kontakten zu Source-/Drain-Kontakten) verringert. Da ferner die dotierten Bereiche 1421 die vertikale Ätzrate, jedoch nicht die seitliche Ätzrate, in tieferen Abschnitten der Gate-Kontaktöffnungen O21 und O22 verlangsamen, wenn die Gate-Kontaktöffnungen O21 und O22 die dotierten Bereiche 1421 erreichen, kann der LRM-Ätzprozess ET2 untere Abschnitte der Gate-Kontaktöffnungen O21 und O22 während des Ätzens der ätzresistenten Schicht 145 seitlich derart erweitern, dass die Bodenweiten der Gate-Kontaktöffnungen O21 und O22 erweitert werden können, und dass die Gate-Kontaktöffnungen O21 und O22 senkrechter werden können, als bevor die dotierten Bereiche 1421 durchgestoßen worden sind, wie in den 17 - 18 dargestellt.
  • Beim Beispiel einer Plasmaätzung für den LRM-Ätzprozess ET2 wird das Halbleitersubstrat 12, welches die in 16 dargestellte Struktur aufweist, in ein Plasmawerkzeug geladen und für eine Dauer, welche ausreicht, durch die dotierten Bereiche 1421 und darunter angeordnete undotierte Bereiche 1422 der dielektrischen Gate-Kappen 142 zu ätzen, einer Plasmaumgebung ausgesetzt, welche durch RF-Energie (Radiofrequenzenergie) oder Mikrowellenenergie in einem gasförmigen Gemisch aus einem oder mehreren Gasen aus der Gruppe umfassend ein fluorhaltiges Gas (zum Beispiel CHF3, CF4, C2F2, C4F6, CxHyFz (x,y,z = 0 - 9), oder einer ähnlichen Spezies, ein wasserstoffhaltiges Gas (zum Beispiel H2), ein stickstoffhaltiges Gas (zum Beispiel N2) und ein Inertgas (zum Beispiel Argon oder Helium) erzeugt wird. Die Plasmaätzumgebung weist einen Druck von zwischen ungefähr 10 und ungefähr 100 mTorr auf, und das Plasma wird durch eine RF-Energie von zwischen ungefähr 50 und ungefähr 1000 Watt erzeugt.
  • Plasma erzeugt aus einem wasserstoffhaltigen Gasgemisch kann Siliziumnitrid mit einer schnelleren Ätzrate ätzen als dotiertes Siliziumnitrid (zum Beispiel sauerstoffdotiertes Siliziumnitrid), wodurch der LRM-Ätzprozess ET2, welcher ein wasserstoffhaltiges Gasgemisch verwendet, dotierte Bereiche 1421 mit einer langsameren Ätzrate ätzt als die MCESL 146. Auf diese Weise können die dotierten Bereiche 1421 den LRM-Ätzprozess ET2 verlangsamen. In einigen Ausführungsformen verwendet die LRM-Ätzung ET2 ein Gasgemisch aus CHF3-Gas und H2-Gas mit einem Durchflussratenverhältnis von CHF3-Gas zu H2-Gas von ungefähr 1 : 1 bis ungefähr 1 : 100. In einigen Ausführungsformen verwendet die LRM-Ätzung ET2 ein Gasgemisch aus CF4-Gas und H2-Gas mit einem Durchflussratenverhältnis von CF4-Gas zu H2-Gas von ungefähr 1 : 1 bis ungefähr 1 : 100. In einigen Ausführungsformen verwendet die LRM-Ätzung ET2 ein Gasgemisch aus CH2F2-Gas und H2-Gas mit einem Durchflussratenverhältnis von CH2F2-Gas zu H2-Gas von ungefähr 1 : 1 bis ungefähr 1 : 100. Eine übermäßig hohe H2-Gasdurchflussrate kann zu einer übermäßig schnellen Ätzrate beim Durchätzen der undotierten Bereiche 1422 der dielektrischen Gate-Kappen 142 führen, was wiederum zu einer nicht vernachlässigbaren tigerzahnartigen Vertiefung in der weiteren Gate-Kontaktöffnung O22 führen kann. Eine zu niedrige H2-Gasdurchflussrate kann zu einer ungenügenden Ätzselektivität zwischen den dotierten Bereich 1421 und der MCESL 146 führen. In einigen Ausführungsformen liegt ein Verhältnis der Ätzrate der dotierten Bereiche 1421 zur Ätzrate der MCESL 146 und/oder der undotierten Bereiche 1422 in einem Bereich von ungefähr 2 bis ungefähr 10.
  • Im ursprünglichen Stadium des LRM-Ätzprozesses ET2, wie in 17 dargestellt, ätzt das Plasmaätzmittel die MCESL 146 mit einer ersten vertikalen Ätzrate A1. Im darauffolgenden Stadium des LRM-Ätzprozesses ET2, sobald die Gate-Kontaktöffnungen O21 und O22 die MCESL 146 durchstoßen, werden die dotierten Bereiche 1421 der dielektrischen Gate-Kappen 142 freigelegt, und danach ätzt das Plasmaätzmittel die dotierten Bereiche 1421 mit einer zweiten vertikalen Ätzrate A2, welche langsamer ist als die erste vertikale Ätzrate A1, wie in 18 dargestellt. Infolgedessen kann der Tiefenunterschied zwischen der engeren Gate-Kontaktöffnung 021 und der weiteren Gate-Kontaktöffnung O22 durch die dotierten Bereiche 1421 verringert werden. Ferner kann der LRM-Ätzprozess ET2 untere Abschnitte der Gate-Kontaktöffnungen O21 und O22 während des Ätzens der dotierten Bereiche 1421 seitlich derart erweitern, dass die Gate-Kontaktöffnungen O21 und O22 größere Bodenweiten und ein senkrechteres Seitenwandprofil aufweisen, wie in 18 dargestellt. Als ein Ergebnis des LRM-Ätzprozesses ET2, wie in 19A dargestellt, können die Gate-Kontaktöffnungen O21 und O22 im Wesentlichen senkrechte Seitenwände und keine tigerzahnartige Vertiefung aufweisen.
  • In einigen Ausführungsformen erstrecken sich die Seitenwände der Gate-Kontaktöffnungen O21 und O22 linear und vertikal durch eine gesamte Dicke der ILD-Schicht 148, eine gesamte Dicke der MCESL 146 und eine gesamte Dicke der dielektrischen Kappen 142, ohne ihre Neigung zu verändern. In einigen anderen Ausführungsformen, wie in 19B dargestellt, können sich die Seitenwände unterer Abschnitte der Gate-Kontaktöffnungen O21 und O22 verjüngen, da der LRM-Ätzprozess ET2 die undotierten Bereiche 1422 der dielektrischen Gate-Kappen 142 mit einer schnelleren vertikalen Ätzrate ätzen kann als die dotierten Bereiche 1421, insbesondere wenn die dielektrischen Gate-Kappen 142 aus demselben Material hergestellt sind, wie die MCESL 146 (zum Beispiel Siliziumnitrid). In diesem Szenario können Seitenwände der Gate-Kontaktöffnungen O21 und O22 innerhalb oberer Abschnitte der Gate-Kontaktöffnungen O21 und O22 senkrechter (oder steiler) sein als innerhalb unterer Abschnitte der Gate-Kontaktöffnungen O21 und O22, und die Neigungsänderung in den Seitenwänden der Gate-Kontaktöffnungen O21 und O22 kann an Grenzflächen zwischen den dotierten Bereichen 1421 und den undotierten Bereichen 1422 angeordnet sein.
  • In einigen Ausführungsformen, wie in 19A abgebildet, kann sich die weitere Gate-Kontaktöffnung O22 in ein benachbartes Gate-Abstandselement 116 hinein erstrecken, wodurch eine eingekerbte Ecke C22 im Gate-Abstandselement 116 entsteht. Diese eingekerbte Ecke C22 kann sich unbeabsichtigt aufgrund von Ungenauigkeiten des Kontaktätzprozesses ET1 und/oder des LRM-Ätzprozesses ET2 bilden. Sogar in diesem Fall würde das Gate-Abstandselement 116 jedoch nicht unbeabsichtigt überätzt werden, um eine tigerzahnartige Vertiefung zu bilden, da die Tiefenzunahme in der weiteren Gate-Kontaktöffnung O22 während des Durchstoßens der dotierten Bereiche 1421 verlangsamt wird, wie zuvor erörtert. Da die weitere Gate-Kontaktöffnung O22 keine oder höchstens eine vernachlässigbare tigerzahnartige Vertiefung aufweist, kann das Risiko von Ableitströmen (zum Beispiel Ableitströmen zwischen dem Source-/Drain-Kontakt und dem Gate-Kontakt, welcher anschließend in der Gate-Kontaktöffnung O22 gebildet wird) verringert werden. In einigen Ausführungsformen, in welchen das Gate-Abstandselement 116 eine zweischichtige Struktur ist, weist das eingekerbte Gate-Abstandselement 116 eine gestufte obere Flächenstruktur auf, wobei eine untere Stufe der gestuften oberen Flächenstruktur eine obere Fläche der ersten Abstandselementschicht 118 ist, welche durch den LRM-Ätzprozess ET2 vertieft worden ist, und eine obere Stufe der gestuften oberen Flächenstruktur eine obere Fläche der zweiten Abstandselementschicht 120 ist, welche durch den LRM-Ätzprozess ET2 nicht vertieft worden ist.
  • In einigen Ausführungsformen werden der Kontaktätzprozess ET1 und der oben erörterte LRM-Ätzprozess ET2 in-situ (zum Beispiel unter Verwendung desselben Plasmaätzwerkzeugs ohne Vakuumstopp) durchgeführt. In einigen Ausführungsformen ist die Kombination des Kontaktätzprozesses ET1 und des LRM-Ätzprozesses ET2 eine Ätzung in-situ, welche vier Stadien umfasst: 1) Ätzung durch die ILD-Schicht 148 (zum Beispiel Siliziumoxid), 2) Ätzung durch die MCESL 146 (zum Beispiel Siliziumnitrid), 3) Ätzung durch die dotierten Bereiche 1421 (zum Beispiel sauerstoffdotierte Bereiche) der SAC-Kappen 142, und 4) Ätzung durch die undotierten Bereiche 1422 (zum Beispiel Siliziumnitrid) der SAC-Kappen 142. In einigen Ausführungsformen werden der oben erörterte Kontaktätzprozess ET1 und der oben erörterte LRM-Ätzprozess ET2 ex-situ durchgeführt. Der Kontaktätzprozess ET1 umfasst zwei Stadien: 1) Ätzung durch die ILD-Schicht 148 (zum Beispiel Siliziumoxid), und 2) Ätzung durch die MCESL 146 (zum Beispiel Siliziumnitrid). Der LRM-Ätzprozess ET2 umfasst zwei Stadien: 1) Ätzung durch die dotierten Bereiche 1421 (zum Beispiel sauerstoffdotierte Bereiche) der SAC-Kappen 142, und 2) Ätzung durch die undotierten Bereiche 1422 (zum Beispiel Siliziumnitrid) der SAC-Kappen 142. Je nach den verschiedenen Ausführungsformen der vorliegenden Offenbarung kann das Gasverhältnis und/oder die Energie dieser Stadien gleich oder unterschiedlich sein. Da die dotierten Bereiche 1421 der SAC-Kappen 142 in einigen Ausführungsformen eine Dicke von nicht mehr als ungefähr 50 Angström aufweisen, können sie ohne Bedenken hinsichtlich Ätzstopp durchstoßen werden (das heißt, ohne Bedenken, dass der Ätzprozess durch die dotierten Bereiche 1421 gestoppt werden könnte).
  • Bezugnehmend auf 20A werden dann Gate-Kontakte 151 und 152 in den Gate-Kontaktöffnungen O21 und O22 gebildet, um durch die Gate-Metallkappen 138 eine elektrische Verbindung zu den HKMG-Strukturen 130 herzustellen. Die Gate-Kontakte 151 und 152 werden zum Beispiel, jedoch nicht als Einschränkung, gebildet, indem ein oder mehrere metallische Werkstoffe aufgebracht werden, welche die Gate-Kontaktöffnungen O21 und O22 überfüllen, gefolgt von einem CMP-Prozess, um überschüssige metallische Werkstoffe außerhalb der Gate-Kontaktöffnungen O21 und O22 zu entfernen. Als ein Ergebnis des CMP-Prozesses weisen die Gate-Kontakte 151 und 152 obere Flächen auf, welche im Wesentlichen komplanar mit der ILD-Schicht 148 sind. Die Gate-Kontakte 151 und 152 können metallische Werkstoffe, wie zum Beispiel Kupfer, Aluminium, Wolfram, Kombinationen davon oder dergleichen, enthalten, und können unter Verwendung von PVD, CVD, ALD oder dergleichen gebildet werden. In einigen Ausführungsformen können die Gate-Kontakte 151 und 152 ferner eine oder mehrere Barriere-/Haftschichten (nicht gezeigt) aufweisen, um die ILD-Schicht 148, die MCESL 146 und/oder die dielektrischen Gate-Kappen 142 vor einer Metalldiffusion (zum Beispiel Kupferdiffusion) zu schützen. Die eine oder die mehreren Barriere-/Haftschichten können Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen enthalten, und können unter Verwendung von PVD, CVD, ALD oder dergleichen gebildet werden.
  • In einigen Ausführungsformen übernehmen die Gate-Kontakte 151 und 152 die Geometrie der Gate-Kontaktöffnungen O21 und O22 mit vertikalem Seitenwandprofil und ohne tigerzahnartiges Profil, wodurch auch die Gate-Kontakte 151 und 152 ein vertikales Seitenwandprofil und kein tigerzahnartiges Profil aufweisen. Genauer gesagt erstrecken sich die Seitenwände der Gate-Kontakte 151 und 152 linear und vertikal durch eine gesamte Dicke der ILD-Schicht 148, eine gesamte Dicke der MCESL 146 und eine gesamte Dicke der dotierten Bereiche 1421 der dielektrischen Kappen 142 sowie eine gesamte Dicke der undotierten Bereiche 1422 der dielektrischen Kappen 142, ohne dass sich die Neigung verändert. In einigen anderen Ausführungsformen, wie in 20B dargestellt, können sich die Seitenwände unterer Abschnitte der Gate-Kontakte 151 und 152 verjüngen, da der LRM-Ätzprozess ET2 die undotierten Bereiche 1422 der dielektrischen Gate-Kappen 142 mit einer schnelleren vertikalen Ätzrate ätzen kann als die dotierten Bereiche 1421, insbesondere wenn die dielektrischen Gate-Kappen 142 aus demselben Material hergestellt sind, wie die MCESL 146 (zum Beispiel Siliziumnitrid). In diesem Szenario können die Seitenwände der Gate-Kontakte 151 und 152 innerhalb oberer Abschnitte der Gate-Kontakte 151 und 152 senkrechter (oder steiler) sein als innerhalb unterer Abschnitte der Gate-Kontakte 151 und 152, und die Neigungsänderung der Seitenwände der Gate-Kontakte 151 und 152 kann an Grenzflächen zwischen den dotierten Bereichen 1421 und den undotierten Bereichen 1422 angeordnet sein.
  • Die 21 bis 39B stellen perspektivische Ansichten und Querschnittsansichten von Zwischenstadien der Bildung einer integrierten Schaltungsstruktur 200 im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung dar. Im Einklang mit einigen beispielhaften Ausführungsformen können die gebildeten Transistoren einen p-Transistor (wie zum Beispiel einen p-GAA-FET) und einen n-Transistor (wie zum Beispiel einen n-FAA-FET) aufweisen. In den verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden ähnliche Bezugsziffern zur Kennzeichnung ähnlicher Elemente verwendet. Es versteht sich, dass zusätzliche Vorgänge vor den, während der und nach den in den 21 - 39B gezeigten Prozesse/n bereitgestellt werden können, und dass manche der unten beschriebenen Vorgänge für zusätzliche Ausführungsformen des Verfahrens ersetzt oder eliminiert werden können. Die Reihenfolge der Vorgänge/Prozesse kann austauschbar sein.
  • Die 21, 22, 23, 24A, 25A, 26A und 27A sind perspektivische Ansichten einiger Ausführungsformen der integrierten Schaltungsstruktur 200 in Zwischenstadien während der Fertigung. Die 24B, 25B, 26B, 27B, 28 - 30, 31A und 32 - 39B sind Querschnittsansichten einiger Ausführungsformen der integrierten Schaltungsstruktur 200 in Zwischenstadien während der Fertigung entlang eines ersten Schnitts (zum Beispiel des Schnitts X - X in 24A), welcher entlang einer Längsrichtung des Kanals und lotrecht zu einer oberen Fläche des Substrats verläuft. 31B ist eine Querschnittsansicht einiger Ausführungsformen der integrierten Schaltungsstruktur 200 in Zwischenstadien während der Fertigung entlang eines zweiten Schnitts (zum Beispiel des Schnitts Y - Y in 24A), welcher im Gate-Bereich und lotrecht zur Längsrichtung des Kanals verläuft.
  • Bezugnehmend auf 21 ist ein epitaxialer Stapel 220 über dem Substrat 210 gebildet worden. In einigen Ausführungsformen kann das Substrat 210 Silizium (Si) enthalten. Alternativ dazu kann das Substrat 210 Germanium (Ge), Silizium-Germanium (SiGe), ein Material aus der Gruppe III-V (zum Beispiel GaAs, GaP, GaAsP, AlInAs, AlGaAs, GaInAs, InAs, GaInP, InP, InSb und/oder GaInAsP; oder eine Kombinationen davon) oder andere geeignete Halbleitermaterialien enthalten. In einigen Ausführungsformen kann das Substrat 210 eine Halbleiter-auf-Isolator-Struktur (SOI-Struktur), wie zum Beispiel eine vergrabene dielektrische Schicht, aufweisen. Als eine weitere Alternative kann das Substrat 210 eine vergrabene dielektrische Schicht, wie zum Beispiel eine vergrabene Oxidschicht (BOX-Schicht), wie unter anderem jene, welche durch ein Verfahren, welches als Trennung durch Implantation von Sauerstoff (SIMOX) bezeichnet wird, Wafer-Bondung, SEG oder ein anderes geeignetes Verfahren, gebildet wird, aufweisen.
  • Der epitaxiale Stapel 220 weist epitaxiale Schichten 222 einer ersten Zusammensetzung auf, zwischen welchen epitaxiale Schichten 224 einer zweiten Zusammensetzung angeordnet sind. Die erste und die zweite Zusammensetzung können sich voneinander unterscheiden. In einigen Ausführungsformen sind die epitaxialen Schichten 222 SiGe, und die epitaxialen Schichten 224 sind Silizium (Si). Es sind jedoch auch andere Ausführungsformen möglich, zum Beispiel jene, welche eine erste Zusammensetzung und eine zweite Zusammensetzung aufweisend unterschiedliche Oxidationsgeschwindigkeiten und/oder Ätzselektivität bereitstellen. In einigen Ausführungsformen enthalten die epitaxialen Schichten 222 SiGe, und in jenen Fällen, in welchen die epitaxialen Schichten 224 Si enthalten, ist die Si-Oxidationsgeschwindigkeit der epitaxialen Schichten 224 geringer als die SiGe-Oxidationsgeschwindigkeit der epitaxialen Schichten 222.
  • Die epitaxialen Schichten 224 oder Abschnitte derselben können einen oder mehrere Nanoblattkanäle des Mehrfach-Gate-Transistors bilden. Der Begriff Nanoblatt wird hierin dazu verwendet, einen beliebigen Materialabschnitt mit nanoskaligen oder sogar mikroskaligen Abmessungen zu bezeichnen, welcher unabhängig von der Querschnittsform dieses Abschnitts eine längliche Form aufweist. Somit bezeichnet dieser Begriff längserstreckte Materialabschnitte sowohl mit kreisförmigem und im Wesentlichen kreisförmigem Querschnitt als auch strahlen- oder stabförmige Materialabschnitte, welche zum Beispiel einen zylindrisch geformten oder im Wesentlichen rechteckigen Querschnitt aufweisen. Die Verwendung der epitaxialen Schichten 224 zum Definieren eines oder mehrerer Kanäle eines Bauelements wird nachfolgend näher erörtert.
  • Es ist festzuhalten, dass drei Schichten der epitaxialen Schichten 222 und drei Schichten der epitaxialen Schichten 224 abwechselnd angeordnet sind, wie in 21 dargestellt, was jedoch nur veranschaulichenden Zwecken dient und nicht als Einschränkung über die in den Ansprüchen speziell genannten Angaben hinaus dienen soll. Es versteht sich, dass eine beliebige Anzahl epitaxialer Schichten im epitaxialen Stapel 220 gebildet sein kann; wobei die Anzahl von Schichten von der erwünschten Anzahl von Kanalschichten für den Transistor abhängt. In einigen Ausführungsformen liegt eine Anzahl epitaxialer Schichten 224 zwischen 2 und 10.
  • Wie nachfolgend ausführlicher beschrieben, können die epitaxialen Schichten 224 als ein oder mehrere Kanalbereiche für eine nachfolgend gebildete Mehrfach-Gate-Vorrichtung dienen, und ihre Dicke wird basierend auf Erwägungen hinsichtlich der Vorrichtungsleistung gewählt. Die epitaxialen Schichten 222 können schlussendlich entfernt werden, und dienen dazu, einen vertikalen Abstand zwischen benachbarten Kanalbereichen für eine anschließend gebildete Mehrfach-Gate-Vorrichtung zu definieren, wobei ihre Dicke basierend auf Erwägungen hinsichtlich der Vorrichtungsleistung gewählt wird. Infolgedessen können die epitaxialen Schichten 222 auch als Opferschichten bezeichnet werden, und die epitaxialen Schichten 224 können auch als Kanalschichten bezeichnet werden.
  • Als ein Beispiel kann das epitaxiale Aufwachsen der Schichten des Stapels 220 durch einen Molekularstrahlepitaxieprozess (MBE-Prozess), einen metallorganischen chemischen Dampfabscheidungsprozess (MOCVD-Prozess) und/oder andere geeignete epitaxiale Aufwachsprozesse ausgeführt werden. In einigen Ausführungsformen enthalten die epitaxial aufgewachsenen Schichten, wie zum Beispiel die epitaxialen Schichten 224, dasselbe Material wie das Substrat 210. In einigen Ausführungsformen weisen die epitaxial aufgewachsenen Schichten 222 und 224 ein anderes Material auf als das Substrat 210. Wie oben erwähnt enthalten zumindest in einigen Beispielen die epitaxialen Schichten 222 eine epitaxial aufgewachsene Silizium-Germanium-Schicht (SiGe-Schicht), und die epitaxialen Schichten 224 enthalten eine epitaxial aufgewachsene Siliziumschicht (Si-Schicht). Alternativ dazu können die epitaxialen Schichten 222 und 224 jeweils andere Materialien enthalten, wie zum Beispiel Germanium, einen Verbundhalbleiter, wie zum Beispiel Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid, einen Legierungshalbleiter, wie zum Beispiel SiGe, GaAsP, AlInAs, AlGaAs, InGaAs, GaInP und/oder GaInAsP, oder Kombinationen davon. Wie oben erörtert können die Materialien der epitaxialen Schichten 222 und 224 basierend auf der Bereitstellung unterschiedlicher Oxidations- und/oder Ätzselektivitätseigenschaften gewählt werden. In einigen Ausführungsformen sind die epitaxialen Schichten 222 und 224 im Wesentlichen frei von Dotierstoffen (das heißt, sie weisen eine extrinsische Dotierstoffkonzentration von ungefähr 0 cm-3 bis ungefähr 1×1018 cm-3 auf), wobei zum Beispiel während des epitaxialen Aufwachsprozesses keine absichtliche Dotierung erfolgt.
  • Bezugnehmend auf 22 wird eine Mehrzahl von Halbleiterfinnen 230, welche sich vom Substrat 210 weg erstrecken, gebildet. In verschiedenen Ausführungsformen weist jede der Finnen 230 einen Substratabschnitt 212 gebildet aus dem Substrat 210 und Abschnitte jeder der epitaxialen Schichten des epitaxialen Stapels, welcher die epitaxialen Schichten 222 und 224 aufweist, auf. Die Finnen 230 können unter Verwendung geeigneter Prozesse, wie zum Beispiel Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse, gefertigt werden. In der Regel kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Fotolithografie- und selbstausrichtende Prozesse, wodurch sie die Schaffung von Strukturen ermöglichen, welche zum Beispiel Abstandsmaße aufweisen, welche kleiner sind als jene, welche andernfalls unter Verwendung eines einzigen, direkten Fotolithografieprozesses erzielbar wären. In einer Ausführungsform wird zum Beispiel eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandselemente werden längsseits der strukturierten Opferschicht unter Verwendung eines selbstausrichtenden Prozesses gebildet. Danach wird die Opferschicht entfernt, und die verbleibenden Abstandselemente, oder Dorne, können dann dazu verwendet werden, die Finnen 230 durch Ätzen des ursprünglichen epitaxialen Stapels 220 zu strukturieren. Der Ätzprozess kann Trockenätzen, Nassätzen, reaktives Ionenätzen (RIE) und/oder andere geeignete Prozesse umfassen.
  • In der dargestellten Ausführungsform gemäß den 21 und 22 wird eine Hartmaskenschicht (HM-Schicht) 910 über dem epitaxialen Stapel 220 gebildet, bevor die Finnen 230 strukturiert werden. In einigen Ausführungsformen weist die HM-Schicht eine Oxidschicht 912 (zum Beispiel eine Pad-Oxidschicht, welche Si02 enthalten kann) und eine Nitridschicht (zum Beispiel eine Pad-Nitridschicht, welche Si3N4 enthalten kann) gebildet über der Oxidschicht auf. Die Oxidschicht 912 kann als eine Haftschicht zwischen dem epitaxialen Stapel 220 und der Nitridschicht 914 dienen, und kann als eine Ätzstoppschicht zum Ätzen der Nitridschicht 914 dienen. In einigen Beispielen enthält die HM-Oxidschicht 912 thermisch aufgewachsenes Oxid, durch chemische Dampfabscheidung (CVD) aufgebrachtes Oxid und/oder durch Atomlagenabscheidung (ALD) aufgebrachtes Oxid. In einigen Ausführungsformen wird die HM-Nitridschicht 914 durch CVD und/oder andere geeignete Techniken an der HM-Oxidschicht 912 aufgebracht.
  • Die Finnen 230 können anschließend unter Verwendung geeigneter Prozesse, wie zum Beispiel Fotolithografie- und Ätzprozesse, gefertigt werden. Der Fotolithografieprozess kann das Bilden einer Fotolackschicht (nicht gezeigt) über der HM-Schicht 910, das Belichten des Fotolacks zu einer Struktur, das Ausführen von Nachbelichtungsbackprozessen und das Entwickeln des Fotolacks zum Bilden einer strukturierten Maske, welche den Fotolack aufweist, umfassen. In einigen Ausführungsformen kann das Strukturieren des Fotolacks zum Bilden des strukturierten Maskenelements unter Verwendung eines Elektronenstrahl-Lithografieprozesses (E-Beam-Lithografieprozesses) oder eines Lithografieprozesses mit extremer ultravioletter Strahlung (EUV-Lithografieprozesses) aufweisend eine Wellenlänge von zum Beispiel ungefähr 1 - 200 nm erfolgen. Die strukturierte Maske kann dann dazu verwendet werden, Bereiche des Substrats 210 und darauf gebildeter Schichten zu schützen, während ein Ätzprozess Gräben 202 in ungeschützten Bereichen durch die HM-Schicht 910, durch den epitaxialen Stapel 220 und in das Substrat 210 hinein bildet, wodurch die Mehrzahl sich erstreckender Finnen 230 zurückbleibt. Die Gräben 202 können unter Verwendung einer Trockenätzung (zum Beispiel reaktives Ionenätzen), einer Nassätzung und/oder einer Kombination davon geätzt werden. Es können auch zahlreiche andere Ausführungsformen von Verfahren zum Bilden der Finnen am Substrat verwendet werden, wie zum Beispiel das Definieren des Finnenbereichs (zum Beispiel durch Masken- oder Isolationsbereiche) und das epitaxiale Aufwachsen des epitaxialen Stapels 220 in der Form der Finnen 230.
  • Wie in 23 dargestellt, werden als nächstes STI-Bereiche 240 zwischen den Finnen 230 gebildet. Einzelheiten hinsichtlich Materialien und Prozesse in Bezug auf die STI-Bereiche 240 sind ähnlich jenen für die zuvor erörterten STI-Bereiche 14, und werden somit sie der Kürze halber hier nicht wiederholt.
  • In der Folge wird Bezug genommen auf die 24A und 24B. Dummy-Gate-Strukturen 250 werden über dem Substrat 210 gebildet und sind zumindest teilweise über den Finnen 230 angeordnet. Die Abschnitte der Finnen 230, welche unter den Dummy-Gate-Strukturen 250 angeordnet sind, können als die Kanalbereiche bezeichnet werden. Die Dummy-Gate-Strukturen 250 können auch Source-/Drain-Bereiche (S/D-Bereiche) der Finnen 230 definieren, zum Beispiel die Bereiche der Finnen 230 angrenzend an die und an gegenüberliegenden Seiten der Kanalbereiche.
  • Der Schritt der Bildung der Dummy-Gates bildet zuerst eine dielektrische Dummy-Gate-Schicht 252 über den Finnen 230. Anschließend werden eine Dummy-Gate-Elektrodenschicht 254 und eine Hartmaske, welche mehrere Schichten 256 und 258 (zum Beispiel eine Oxidschicht 256 und eine Nitridschicht 258) aufweisen kann, über der dielektrischen Dummy-Gate-Schicht 252 gebildet. Dann wird die Hartmaske strukturiert, gefolgt von der Strukturierung der Dummy-Gate-Elektrodenschicht 252 durch Verwendung der strukturierten Hartmaske als eine Ätzmaske. In einigen Ausführungsformen wird die dielektrische Dummy-Gate-Schicht 252 nach dem Strukturieren der Dummy-Gate-Elektrodenschicht 254 aus den S/D-Bereichen der Finnen 230 entfernt. Der Ätzprozess kann eine Nassätzung, eine Trockenätzung und/oder eine Kombination davon umfassen. Der Ätzprozess wird derart gewählt, dass er im Wesentlichen die dielektrische Dummy-Gate-Schicht 252 selektiv ätzt, ohne die Finnen 230, die Dummy-Gate-Elektrodenschicht 254, die Oxidmaskenschicht 256 und die Nitridmaskenschicht 258 zu ätzen. Materialien der dielektrischen Dummy-Gate-Schicht und der Dummy-Gate-Elektrodenschicht sind ähnlich jenen der zuvor erörterten dielektrischen Dummy-Gate-Schicht 108 und der Dummy-Gate-Elektrodenschicht 110, und werden somit sie der Kürze halber hier nicht wiederholt.
  • Nachdem die Bildung der Dummy-Gate-Strukturen 250 abgeschlossen ist, werden Gate-Abstandselemente 260 an Seitenwänden der Dummy-Gate-Strukturen 250 gebildet. Zum Beispiel wird eine Abstandselementmaterialschicht am Substrat 210 aufgebracht. Die Abstandselementmaterialschicht kann eine konforme Schicht sein, welche anschließend rückgeätzt wird, um Gate-Seitenwandabstandselemente zu bilden. In der dargestellten Ausführungsform ist eine Abstandselementmaterialschicht 260 konform an der Oberseite und den Seitenwänden der Dummy-Gate-Strukturen 250 angeordnet. Die Abstandselementmaterialschicht 260 kann ein dielektrisches Material, wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumkarbid, Siliziumoxynitride, SiCN-Filme, Siliziumoxykarbid, SiOCN-Filme und/oder Kombinationen davon, enthalten. In einigen Ausführungsformen weist die Abstandselementmaterialschicht 260 mehrere Schichten, wie zum Beispiel eine erste Abstandselementschicht 262 und eine über der ersten Abstandselementschicht 262 gebildete zweite Abstandselementschicht 264 (dargestellt in 24B), auf. Als ein Beispiel kann die Abstandselementmaterialschicht 260 durch Aufbringen eines dielektrischen Materials über den Gate-Strukturen 250 unter Verwendung geeigneter Abscheidungsprozesse gebildet werden. Ein anisotroper Ätzprozess wird dann an der aufgebrachten Abstandselementschicht 260 ausgeführt, um Abschnitte der Finnen 230, welche nicht durch die Dummy-Gate-Strukturen 250 bedeckt sind (zum Beispiel in Source-/Drain-Bereichen der Finnen 230), freizulegen. Abschnitte der Abstandselementschichten direkt über den Dummy-Gate-Strukturen 250 können durch diesen anisotropen Ätzprozess vollständig entfernt werden. Abschnitte der Abstandselementschichten an Seitenwänden der Dummy-Gate-Struktur 250 können zurückbleiben, wodurch sie Gate-Seitenwandabstandselemente bilden, welche der Einfachheit halber als die Gate-Abstandselemente 260 bezeichnet werden. Dabei ist festzuhalten, dass die Gate-Abstandselemente 260 in der Querschnittsansicht von 24B zwar Mehrschicht-Strukturen sind, diese der Einfachheit halber in der perspektivischen Ansicht von 24A jedoch als einschichtige Strukturen dargestellt sind.
  • Als nächstes, wie in den 25A und 25B dargestellt, werden freiliegende Abschnitte der Halbleiterfinnen 230, welche sich seitlich über die Gate-Abstandselemente 260 hinaus erstrecken (zum Beispiel in Source-/Drain-Bereichen der Finnen 230), geätzt, indem zum Beispiel ein anisotroper Ätzprozess verwendet wird, welcher die Dummy-Gate-Struktur 250 und die Gate-Abstandselemente 260 als eine Ätzmaske verwendet, wodurch Vertiefungen R6 in die Halbleiterfinnen 230 hinein und zwischen entsprechenden Dummy-Gate-Strukturen 250 entstehen. Nach dem anisotropen Ätzen sind Endflächen der Opferschichten 222 und Kanalschichten 224 aufgrund der anisotropen Ätzung auf die jeweils äußersten Seitenwände der Gate-Abstandselemente 260 ausgerichtet. In einigen Ausführungsformen kann die anisotrope Ätzung durch eine chemische Trockenätzung mit einer Plasmaquelle und einem Reaktionsgas durchgeführt werden. Die Plasmaquelle kann eine induktiv gekoppelte Plasmaquelle (ICR-Quelle), eine transformatorgekoppelte Plasmaquelle (TCP-Quelle), eine Elektronen-Zyklotron-Resonanzquelle (ECR-Quelle) oder dergleichen sein, und das Reaktionsgas kann zum Beispiel ein fluorbasiertes Gas (wie zum Beispiel SF6, CH2F2, CH3F, CHF3 oder dergleichen), ein chlorbasiertes Gas (zum Beispiel Cl2), Bromwasserstoffgas (HBr), Sauerstoffgas (02), dergleichen oder Kombinationen davon sein.
  • Als nächstes sind die Opferschichten 222 in den 26A und 26B seitlich oder horizontal vertieft worden, indem geeignete Ätztechniken verwendet wurden, wodurch jeweils vertikal zwischen entsprechenden Kanalschichten 224 seitliche Vertiefungen R7 entstanden sind. Dieser Schritt kann durch Verwenden eines selektiven Ätzprozesses durchgeführt werden. Zum Beispiel, jedoch nicht als Einschränkung, sind die Opferschichten 222 SiGe, und die Kanalschichten 224 sind Silizium, wodurch das selektive Ätzen der Opferschichten 222 ermöglicht wird. In einigen Ausführungsformen umfasst das selektive Nassätzen eine APM-Ätzung (zum Beispiel mit Ammoniumhydroxid-Wasserstoffperoxid-Gemisch), welche SiGe mit einer schnelleren Ätzrate ätzt, als sie Si ätzt. In einigen Ausführungsformen umfasst das selektive Ätzen SiGe-Oxidation gefolgt von einer SiGeOx-Entfernung. Zum Beispiel kann die Oxidation durch O3 Clean bereitgestellt werden, und dann SiGeOx durch ein Ätzmittel, wie zum Beispiel NH4OH, entfernt werden, welches SiGeOx selektiv mit einer schnelleren Ätzrate ätzt, als es Si ätzt. Darüber hinaus werden die Kanalschichten 224 durch den Prozess des seitlichen Vertiefens der Opferschichten 222 nicht wesentlich geätzt, da die Oxidationsgeschwindigkeit von Si viel geringer ist (manchmal 30-mal geringer) als die Oxidationsgeschwindigkeit von SiGe. Folglich erstrecken sich die Kanalschichten 224 seitlich über gegenüberliegende Endflächen der Opferschichten 222 hinaus.
  • In den 27A und 27B ist eine innere Abstandselementmaterialschicht 270 gebildet worden, um die Vertiefungen R7, welche durch das oben unter Bezugnahme auf die 26A und 26B erörterte seitliche Ätzen der Opferschichten zurückgeblieben sind, zu füllen. Die innere Abstandselementmaterialschicht 270 kann ein dielektrisches Material mit niedrigem k-Wert, wie zum Beispiel Si02, SiN, SiCN oder SiOCN, sein, und kann durch ein geeignetes Abscheidungsverfahren, wie zum Beispiel ALD, gebildet werden. Nach der Abscheidung der inneren Abstandselementmaterialschicht 270 kann ein anisotroper Ätzprozess durchgeführt werden, um das aufgebrachte innere Abstandselementmaterial 270 derart zu trimmen, dass nur Abschnitte des aufgebrachten inneren Abstandselementmaterials 270 zurückbleiben, welche die Vertiefungen, welche durch das seitliche Ätzen der Opferschichten 222 zurückgeblieben sind, füllen. Nach dem Trimmungsprozess werden die verbleibenden Abschnitte des aufgebrachten inneren Abstandselementmaterials der Einfachheit halber als innere Abstandselemente 270 bezeichnet. Die inneren Abstandselemente 270 dienen dazu, Metall-Gates von den bei der nachfolgenden Bearbeitung gebildeten epitaxialen Source-/Drain-Strukturen zu isolieren. Beim Beispiel der 27A und 27B sind äußerste Seitenwände der inneren Abstandselemente 270 im Wesentlichen auf Seitenwände der Kanalschichten 224 ausgerichtet.
  • In 28 sind die epitaxialen Source-/Drain-Strukturen 280 über den Source-/Drain-Bereichen S/D der Halbleiterfinnen 230 gebildet worden. Die epitaxialen Source-/Drain-Strukturen 280 können durch Durchführen eines epitaxialen Aufwachsprozesses gebildet werden, welcher ein epitaxiales Material an den Finnen 230 bereitstellt. Während des epitaxialen Aufwachsprozesses begrenzen die Gate-Seitenwandabstandselemente 260 und die inneren Abstandselemente 270 die epitaxialen Source-/Drain-Strukturen 280 auf die Source-/Drain-Bereiche S/D. Einzelheiten hinsichtlich Materialien und Prozesse in Bezug auf die epitaxialen Source-/Drain-Strukturen 280 von GAA-FET sind ähnlich jenen der zuvor erörterten epitaxialen Source-/Drain-Strukturen 122 von FinFET, und werden somit der Kürze halber hier nicht wiederholt.
  • In 29 ist eine dielektrische Zwischenschicht (ILD-Schicht) 310 am Substrat 210 gebildet worden. In einigen Ausführungsformen wird vor dem Bilden der ILD-Schicht 310 optional eine CESL gebildet. In einigen Beispielen kann nach dem Aufbringen der ILD-Schicht 310 ein Planarisierungsprozess durchgeführt werden, um überschüssige Materialien der ILD-Schicht 310 zu entfernen. Zum Beispiel umfasst ein Planarisierungsprozess einen chemischmechanischen Planarisierungsprozess (CMP-Prozess), welcher Abschnitte der ILD-Schicht 310 (und der CESL, falls vorhanden), welche über den Dummy-Gate-Strukturen 250 angeordnet sind, entfernt, und eine obere Fläche der integrierten Schaltungsstruktur 200 planarisiert. In einigen Ausführungsformen entfernt der CMP-Prozess auch die Hartmaskenschichten 256, 258 (wie in 28 gezeigt), und legt die Dummy-Gate-Elektrodenschicht 254 frei.
  • Danach werden zuerst die Dummy-Gate-Strukturen 250 und danach die Opferschichten 222 entfernt. Die entstehende Struktur ist in 30 dargestellt. In einigen Ausführungsformen werden die Dummy-Gate-Strukturen 250 unter Verwendung eines selektiven Ätzprozesses (zum Beispiel selektives Trockenätzen, selektives Nassätzen oder eine Kombination davon), welcher die Materialien in den Dummy-Gate-Strukturen 250 mit einer schnelleren Ätzrate ätzt, als er andere Materialien (zum Beispiel die Gate-Seitenwandabstandselemente 260 und/oder die ILD-Schicht 310) ätzt, entfernt, wodurch Gate-Gräben GT2 zwischen den betreffenden Gate-Seitenwandabstandselementen 260 entstehen, wobei die Opferschichten 222 in den Gate-Gräben GT2 freiliegen. Anschließend werden die Opferschichten 222 in den Gate-Gräben GT2 entfernt, indem ein weiterer selektiver Ätzprozess verwendet wird, welcher die Opferschichten 222 mit einer schnelleren Ätzrate ätzt, als er die Kanalschichten 224 ätzt, wodurch sich Öffnungen O6 zwischen benachbarten Kanalschichten 224 bilden. Auf diese Weise werden die Kanalschichten 224 zu Nanoblättern, welche frei über dem Substrat 210 und zwischen den epitaxialen Source-/Drain-Strukturen 280 angeordnet sind. Dieser Schritt wird auch als ein Kanalfreigabeprozess bezeichnet. Bei diesem Zwischenverarbeitungsvorgang können die Öffnungen O6 zwischen den Nanoblättern 224 mit Umgebungsbedingungen (zum Beispiel Luft, Stickstoff, etc.) gefüllt werden. In einigen Ausführungsformen können die Nanoblätter 224 abhängig von ihrer Geometrie stattdessen auch als Nanodrähte, Nanoscheiben oder Nanoringe bezeichnet werden. Zum Beispiel können die Kanalschichten 224 in einigen anderen Ausführungsformen derart getrimmt werden, dass sie aufgrund des selektiven Ätzprozesses zum vollständigen Entfernen der Opferschichten 222 eine im Wesentlichen abgerundete Form (das heißt eine zylindrische Form) aufweisen. In diesem Fall können die entstehenden Kanalschichten 224 als Nanodrähte bezeichnet werden.
  • In einigen Ausführungsformen werden die Opferschichten 222 unter Verwendung eines selektiven Nassätzprozesses entfernt. In einigen Ausführungsformen sind die Opferschichten 222 SiGe und die Kanalschichten 224 sind Silizium, was das selektive Entfernen der Opferschichten 222 ermöglicht. In einigen Ausführungsformen umfasst das selektive Nassätzen eine APM-Ätzung (zum Beispiel mit einem Ammoniumhydroxid-Wasserstoffperoxid-Gemisch). In einigen Ausführungsformen umfasst das selektive Entfernen eine SiGe-Oxidation gefolgt von einer SiGeOx-Entfernung. Zum Beispiel kann die Oxidation durch O3 Clean bereitgestellt werden, und dann SiGeOx durch ein Ätzmittel, wie zum Beispiel NH4OH, entfernt werden, welches SiGeOx selektiv mit einer schnelleren Ätzrate ätzt, als es Si ätzt. Darüber hinaus werden die Kanalschichten 224 durch den Kanalfreigabeprozess nicht wesentlich geätzt, da die Oxidationsgeschwindigkeit von Si viel geringer ist (manchmal 30-mal geringer) als die Oxidationsgeschwindigkeit von SiGe. Es ist anzumerken, dass sowohl der Schritt der Kanalfreigabe als auch der vorherige Schritt des seitlichen Vertiefens der Opferschichten (der in den 26A und 26B gezeigte Schritt) einen selektiven Ätzprozess verwenden, welcher SiGe mit einer schnelleren Ätzrate ätzt, als er Si ätzt, wodurch diese beiden Schritte in einigen Ausführungsformen dieselbe Ätzmittelchemie verwenden können. In diesem Fall ist die Ätzdauer des Schritts der Kanalfreigabe länger als die Ätzdauer des vorherigen Schritts des seitlichen Vertiefens der Opferschichten, um die SiGe-Opferschichten vollständig zu entfernen.
  • In den 31A und 31B sind Ersatz-Gate-Strukturen 320 jeweils in den Gate-Gräben GT2 derart gebildet worden, dass sie jedes der frei in den Gate-Gräben GT2 angeordneten Nanoblätter 224 umgeben. Die Gate-Strukturen 320 können die endgültigen Gates von GAA-FET sein. Die endgültige Gate-Struktur kann ein Metall-Gate-Stapel mit hohem k-Wert sein, wobei jedoch auch andere Zusammensetzungen möglich sind. In einigen Ausführungsformen bildet jede der Gate-Strukturen 320 das Gate in Verbindung mit den Mehrfachkanälen bereitgestellt durch die Mehrzahl von Nanoblättern 224. Zum Beispiel werden Metall-Gate-Strukturen mit hohem k-Wert 320 innerhalb der Öffnungen O6 gebildet, welche durch die Freigabe der Nanoblätter 224 bereitgestellt worden sind, gebildet (wie in 30 dargestellt). In verschiedenen Ausführungsformen weist die Metall-Gate-Struktur mit hohem k-Wert 320 eine dielektrische Gate-Schicht 322 gebildet rund um die Nanoblätter 224, eine Austrittsarbeitsmetallschicht 324 gebildet rund um die dielektrische Gate-Schicht 322 und ein Füllmetall 326, welches rund um die Austrittsarbeitsmetallschicht 324 gebildet ist und einen Rest der Gate-Gräben GT2 füllt, auf. Die dielektrische Gate-Schicht 332 weist eine Grenzflächenschicht (zum Beispiel eine Siliziumoxidschicht) und eine dielektrische Gate-Schicht mit hohem k-Wert über der Grenzflächenschicht auf. Die hierin verwendeten und beschriebenen Gate-Dielektrika mit hohem k-Wert enthalten dielektrische Materialien aufweisend eine hohe Dielektrizitätskonstante, welche zum Beispiel größer ist als jene von thermischem Siliziumoxid (~3,9). Die Austrittsarbeitsmetallschicht 324 und/oder die Füllmetallschicht 326, welche innerhalb der Metall-Gate-Strukturen mit hohem k-Wert 320 verwendet werden, können ein Metall, eine Metalllegierung oder Metallsilizid enthalten. Die Bildung der Metall-Gate-Strukturen mit hohem k-Wert 320 kann mehrere Abscheidungen umfassen, um verschiedene Gate-Materialien zu bilden, sowie einen oder mehrere CMP-Prozesse, um überschüssige Gate-Materialien zu entfernen. Wie in einer Querschnittsansicht von 31B dargestellt, welche entlang einer Längsachse einer Metall-Gate-Struktur mit hohem k-Wert 320 aufgenommen wurde, umgibt die Metall-Gate-Struktur mit hohem k-Wert 320 jedes der Nanoblätter 224, und wird daher als ein Gate eines GAA-FET bezeichnet. Einzelheiten hinsichtlich Materialien und Prozesse in Bezug auf die Gate-Strukturen 320 von GAA-FET sind ähnlich jenen der Gate-Strukturen 130 von FinFET, und werden somit der Kürze halber hier nicht wiederholt.
  • In 32 ist ein Rückätzprozess durchgeführt worden, um die Ersatz-Gate-Strukturen 320 und die Gate-Abstandselemente 260 rückzuätzen, wodurch Vertiefungen über den rückgeätzten Gate-Strukturen 320 und den rückgeätzten Gate-Abstandselementen 260 entstanden sind. Da die Materialien der Ersatz-Gate-Strukturen 320 eine andere Ätzselektivität aufweisen als die Gate-Abstandselemente 260, können in einigen Ausführungsformen die oberen Flächen der Ersatz-Gate-Strukturen 320 auf einer tieferen Ebene angeordnet sein als die oberen Flächen der Gate-Abstandselemente 260. Zum Beispiel sind in der abgebildeten Ausführungsform, welche in 32 dargestellt ist, die oberen Flächen der Ersatz-Gate-Strukturen 320 tiefer angeordnet als die oberen Flächen der Gate-Abstandselemente 260. In einigen anderen Ausführungsformen können die oberen Flächen der Ersatz-Gate-Strukturen 320 jedoch auf einer Ebene mit oder sogar höher angeordnet sein als die oberen Flächen der Gate-Abstandselemente 260.
  • Dann werden durch einen geeigneten Prozess, wie zum Beispiel CVD oder ALD, Gate-Metallkappen 330 optional jeweils oben auf den Ersatz-Gate-Strukturen 320 gebildet. Die Metallkappen 330 können zum Beispiel, jedoch nicht als Einschränkung, im Wesentlichen fluorfreie Wolframfilme (FFW-Filme) sein, welche einen Gehalt an Fluorverunreinigungen von weniger als 5 Atomprozent und einen Gehalt von Chlorverunreinigungen von mehr als 3 Atomprozent aufweisen. Einzelheiten hinsichtlich des Prozesses der FFW-Bildung wurden zuvor in Bezug auf die Gate-Metallkappen 138 erörtert, und werden somit hierin der Kürze halber nicht wiederholt.
  • In 33 sind dielektrische Gate-Kappen 340 über den Gate-Metallkappen 330 und den Gate-Abstandselementen 260 gebildet worden. Da die Gate-Metallkappen 330 obere Flächen aufweisen, welche tiefer angeordnet sind als obere Flächen der Gate-Abstandselemente 260, weist jede der dielektrischen Gate-Kappen 340 eine gestufte untere Fläche mit einer unteren Stufe, welche eine obere Fläche einer Gate-Metallkappe 330 kontaktiert, und einer oberen Stufe, welche eine obere Fläche des Gate-Abstandselements 260 kontaktiert, auf. Einzelheiten hinsichtlich Materialien und Prozesse in Bezug auf die dielektrischen Kappen sind ähnlich jenen der zuvor erörterten dielektrischen Gate-Kappen 142, und werden somit der Kürze halber hier nicht wiederholt.
  • In 34 sind Source-/Drain-Kontakte 350 gebildet worden, welche sich durch die ILD-Schicht 310 erstrecken. Die Bildung der Source-/Drain-Kontakte 350 umfasst zum Beispiel, jedoch nicht als Einschränkung, das Durchführen eines oder mehrerer Ätzprozesse zum Bilden von Kontaktöffnungen, welche sich durch die ILD-Schicht 310 erstrecken, um die epitaxialen Source-/Drain-Strukturen 280 freizulegen, das Aufbringen eines oder mehrerer metallischer Werkstoffe zum Überfüllen der Kontaktöffnungen, und das anschließende Durchführen eines CMP-Prozesses zum Entfernen überschüssiger metallischer Werkstoffe außerhalb der Kontaktöffnungen. In einigen Ausführungsformen umfassen der eine oder die mehreren Ätzprozesse ein selektives Ätzen, welches die ILD-Schicht 310 mit einer schnelleren Ätzrate ätzt, als es die dielektrischen Gate-Kappen 340 und die Gate-Abstandselemente 260 ätzt. Infolgedessen wird das selektive Ätzen unter Verwendung der dielektrischen Gate-Kappen 340 und der Gate-Abstandselemente 260 als eine Ätzmaske durchgeführt, sodass die Kontaktöffnungen, und somit die Source-/Drain-Kontakte 350, selbstausrichtend auf die epitaxialen Source-/Drain-Strukturen 280 gebildet werden, ohne dass ein zusätzlicher Fotolithografieprozess verwendet wird. In diesem Fall können die Source-/Drain-Kontakte 350 als selbstausrichtende Kontakte (SAC) bezeichnet werden, und die dielektrischen Gate-Kappen 340, welche das Bilden der selbstausrichtenden Kontakte 350 ermöglichen, können als SAC-Kappen 340 bezeichnet werden.
  • In Fig, 35 wird ein Ionenimplantationsprozess IMP2 durchgeführt, um die dielektrischen Gate-Kappen 340 mit einer oder mehreren Verunreinigungen (zum Beispiel Dotierstoffionen) zu dotieren. Zum Beispiel können ionisierte Dotierstoffe DP (zum Beispiel Sauerstoff, Germanium, Argon, Xenon, Bor und/oder andere geeignete Spezies, welche in der Lage sind, eine andere Ätzselektivität zu schaffen als ein Material der dielektrischen Gate-Kappen 340) in die dielektrischen Gate-Kappen 340 implantiert werden, wodurch in den dielektrischen Gate-Kappen 340 dotierte Bereiche 3401 gebildet werden. In einigen Ausführungsformen kann eine strukturierte Maske (zum Beispiel strukturierter Fotolack) gebildet werden, indem geeignete Fotolithografieprozesse dazu verwendet werden, die freiliegenden Flächen der Source-Drain-Kontakte 350 zu bedecken, bevor der Ionenimplantationsprozess IMP2 durchgeführt wird, wobei der Implantationsprozess IMP2 unter Verwendung der angeordneten strukturierten Maske durchgeführt wird, und dann nach Abschluss des Ionenimplantationsprozesses IMP2 die strukturierte Maske (zum Beispiel durch Veraschung) entfernt wird. In diesem Szenario sind die Source-/Drain-Kontakte 350 im Wesentlichen frei von den Dotierstoffen DP. Alternativ dazu kann der Ionenimplantationsprozess IMP2 auch bestimmte ionisierte Dotierstoffe DP in die Source-/Drain-Kontakte 350 implantieren und somit dotierte Bereiche in den Source-/Drain-Kontakten 350 bilden. In diesem Szenario können die dotierten Bereiche in den Source-/Drain-Kontakten 350 dann in einem anschließenden Ätzprozess durchstoßen werden, um Source-/Drain-Durchkontaktierungen über den Source-/Drain-Kontakten 350 zu bilden. Einzelheiten hinsichtlich der Prozesse in Bezug auf den Ionenimplantationsprozess IMP2 sind ähnlich jenen des zuvor erörterten Ionenimplantationsprozesses IMPi, und werden somit der Kürze halber hier nicht wiederholt.
  • In einigen Ausführungsformen implantiert der Ionenimplantationsprozess molekulare Sauerstoffionen (O2 +) oder atomare Sauerstoffionen (O+) in die dielektrischen Gate-Kappen 340, wodurch die sauerstoffdotierten Bereiche 3401 eine höhere Sauerstoffkonzentration aufweisen als undotierte Bereiche 3402 der dielektrischen Gate-Kappen 340. Zum Beispiel, jedoch nicht als Einschränkung, weisen die sauerstoffdotierten Bereiche 3401 eine Sauerstoffkonzentration in einem Bereich von ungefähr 1E18 Atome/cm3 bis ungefähr 5E23 Atome/cm3 auf, und die undotierten Bereiche 3402 weisen eine Sauerstoffkonzentration von praktisch Null auf. Falls die sauerstoffdotierten Bereiche 3401 eine übermäßig hohe Sauerstoffkonzentration aufweisen, kann eine Ätzrate der sauerstoffdotierten Bereiche 3401 zu langsam sein, um im anschließenden LRM-Ätzprozess innerhalb einer erwarteten Zeitdauer durchstoßen zu werden. Falls die sauerstoffdotierten Bereiche 3401 eine zu niedrige Sauerstoffkonzentration aufweisen, kann eine Ätzrate der sauerstoffdotierten Bereiche 3401 zu schnell sein, um den anschließenden LRM-Ätzprozess zu verlangsamen.
  • In einigen Ausführungsformen weisen die sauerstoffdotierten Bereiche 3401 aufgrund des Ionenimplantationsprozesses IMP2 einen Sauerstoffkonzentrationsgradienten auf. Im Detail betrachtet ändert sich die Sauerstoffkonzentration der sauerstoffdotierten Bereiche 3401 in Abhängigkeit der Tiefe innerhalb der sauerstoffdotierten Bereiche 3401. Zum Beispiel kann die Sauerstoffkonzentration mit einem zunehmenden Abstand von oberen Flächen der sauerstoffdotierten Bereiche 3401 abnehmen. In einigen Ausführungsformen, in welchen die dielektrischen Gate-Kappen 340 Siliziumnitrid sind, weist das Atomverhältnis von Sauerstoff zu Stickstoff in den sauerstoffdotierten Bereichen 3401 ebenfalls einen Verlauf auf. Zum Beispiel kann das Atomverhältnis von Sauerstoff zu Stickstoff in den sauerstoffdotierten Bereichen 3401 mit zunehmendem Abstand von oberen Flächen der sauerstoffdotierten Bereiche 3401 abnehmen.
  • In einigen Ausführungsformen weisen die dotierten Bereiche 3401 eine Dotierstofftiefe D3 auf, welche sich von oberen Flächen der dielektrischen Gate-Kappen 340 in die dielektrischen Gate-Kappen 340 hinein erstreckt. In einigen Ausführungsformen liegt die Dotierstofftiefe D3 für einen 3 nm-Technologieknoten in einem Bereich von ungefähr 1 Angström bis ungefähr 50 Angström. In einigen weiteren Ausführungsformen liegt ein Verhältnis der Dotierstofftiefe D3 zu einer maximalen Dicke T3 der dielektrischen Gate-Kappen 340 in einem Bereich von ungefähr 3 % bis ungefähr 60 %. Falls die Dotierstofftiefe D3 und/oder das Verhältnis D3/T3 zu gering sind, können die dotierten Bereiche 3401 zu dünn dafür sein, den anschließenden LRM-Ätzprozess entsprechend zu verlangsamen. Falls die Dotierstofftiefe D3 und/oder das Verhältnis D3/T3 zu groß sind, können die dotierten Bereiche 3401 zu dick dafür sein, innerhalb einer erwarteten Zeitdauer durchstoßen zu werden. Für andere Technologieknoten, wie zum Beispiel 20 nm-Knoten, 16 nm-Knoten, 10 nm-Knoten, 7 nm-Knoten und/oder 5 nm-Knoten, kann die Dotierstofftiefe D3 in einem Bereich von ungefähr 1 nm bis ungefähr 20 nm liegen.
  • Nachdem der Ionenimplantationsprozess IMP2 abgeschlossen worden ist, kann in einigen Ausführungsformen ein Temperprozess durchgeführt werden, um Schäden durch die Implantierung in den dielektrischen Gate-Kappen 340 und/oder den Source-/Drain-Kontakten 350 zu reparieren. In einigen anderen Ausführungsformen kann der Temperprozess übersprungen werden, sodass die dotierten Bereiche 3401 keinem Tempern unterzogen werden.
  • Nachdem die dotierten Bereiche 3401 in den dielektrischen Gate-Kappen 340 gebildet worden sind, wird, wie in 36 gezeigt, eine MCESL 360 über den Source-/Drain-Kontakten 350 und den dotierten Bereichen 3401 gebildet. Anschließend wird eine weitere ILD-Schicht 370 über der MCESL 360 aufgebracht. In einigen Ausführungsformen sind sowohl die undotierten Bereiche 3402 der dielektrischen Gate-Kappen 340 als auch die MCESL 360 Siliziumnitrid, und die ILD-Schicht 370 ist Siliziumoxid (SiOx), wodurch die ILD-Schicht 370 und die dotierten Bereiche 3401 (zum Beispiel die sauerstoffdotierten Bereiche) in den dielektrischen Gate-Kappen 340 eine andere Ätzselektivität aufweisen als sowohl die undotierten Bereiche und als auch die MCESL 360.
  • In 37 ist die ILD-Schicht 370 derart strukturiert worden, dass sie Gate-Kontaktöffnungen O41 und O42 bildet, welche sich durch die ILD-Schicht 370 erstrecken, indem ein erster Ätzprozess (welcher auch als Kontaktätzprozess bezeichnet wird) ET3 verwendet worden ist. In einigen Ausführungsformen ist der Kontaktätzprozess ET3 ein anisotroper Ätzprozess, wie zum Beispiel eine Plasmaätzung. Einzelheiten hinsichtlich der Prozesse in Bezug auf den Kontaktätzprozess ET3 sind ähnlich jenen des zuvor erörterten Kontaktätzprozesses ET1, und werden somit der Kürze halber hier nicht wiederholt.
  • Wie in 37 dargestellt, können in einigen Ausführungsformen eine Gate-Kontaktöffnung O41 mit einer ersten seitlichen Abmessung (zum Beispiel mit einer ersten Maximalweite W41) und eine Gate-Kontaktöffnung O42 mit einer zweiten seitlichen Abmessung (zum Beispiel mit einer zweiten Maximalweite W42) gleichzeitig im Kontaktätzprozess ET3 gebildet werden. Die zweite Maximalweite W42 kann größer sein als die erste Maximalweite W41. Abhängig von Schaltungsfunktionen und/oder Gestaltungsregeln kann der Weitenunterschied zwischen den Gate-Kontaktöffnungen O41 und O42 absichtlich gebildet werden. Alternativ dazu kann sich der Weitenunterschied zwischen den Gate-Kontaktöffnungen O41 und O42 unbeabsichtigt aufgrund von Ungenauigkeiten des Kontaktätzprozesses ET3 bilden, wie zuvor in Bezug auf die Gate-Kontaktöffnungen O21 und O22 erörtert worden ist. Der Unterschied der Weiten der Gate-Kontaktöffnungen O41 und O42 führt dazu, dass die weitere Gate-Kontaktöffnung O42 tiefer ist als die engere Gate-Kontaktöffnung O41.
  • In 38A ist ein LRM-Ätzprozesses ET4 durchgeführt worden, um die MCESL 360 und die dielektrischen Gate-Kappen 340 zu durchbrechen, wodurch die Gate-Kontaktöffnungen O41 und O42 bis hinunter zu den Gate-Metallkappen 330 über den Gate-Strukturen 320 vertieft worden sind. Der LRM-Ätzprozess ET4 hat zur Folge, dass die Gate-Metallkappen 340 an den Böden der weiter vertieften Gate-Kontaktöffnungen O41 und O42 freigelegt worden sind. Das Ätzmittel und/oder die Ätzbedingungen des LRM-Ätzprozesses ET4 werden derart gewählt, dass die dotierten Bereiche 3401 eine langsamere Ätzrate aufweisen als die MCESL 360 und die undotierten Bereiche 3402. Einzelheiten betreffend den Prozess des LRM-Ätzprozesses ET4 wurden zuvor in Bezug auf den LRM-Ätzprozess ET2 erörtert, und werden somit der Kürze halber hier nicht wiederholt.
  • Aufgrund der Ätzselektivität zwischen den dotierten Bereichen 3401 und der MCESL 360 können die dotierten Bereiche 3401 den LRM-Ätzprozess ET4 verlangsamen, wenn die MCESL 360 durchstoßen worden ist, was wiederum die vertikale Ätzrate und die Tiefenzunahme in den Gate-Kontaktöffnungen O41 und O42 verlangsamen wird, wenn die Gate-Kontaktöffnungen O41 und O42 die dotierten Bereiche 3401 erreichen. Daher kann der Tiefenunterschied zwischen der engeren Gate-Kontaktöffnung O41 und der weiteren Gate-Kontaktöffnung O42 durch die dotierten Bereiche 3401 verringert werden. Die verringerte Tiefenbelastung verhindert somit, dass sich die tigerzahnartige Struktur in der weiteren Gate-Kontaktöffnung O42 bildet, was wiederum das Risiko von Ableitströmen (zum Beispiel Ableitstrom von Gate-Kontakten zu Source-/Drain-Kontakten) verringert. Da ferner die dotierten Bereiche 3401 die vertikal Ätzrate, jedoch nicht die seitliche Ätzrate, verlangsamen, wenn die Gate-Kontaktöffnungen O41 und O42 die dotierten Bereiche 3401 erreichen, kann der LRM-Ätzprozess ET4 untere Abschnitte der Gate-Kontaktöffnungen O41 und O42 während des Ätzens der dotierten Bereiche 3401 seitlich derart erweitern, dass die Bodenweiten der Gate-Kontaktöffnungen O41 und O42 vergrößert werden können, und dass die Gate-Kontaktöffnungen O41 und O42 vertikaler werden können, als bevor die dotierten Bereiche durchgestoßen worden sind.
  • In einigen Ausführungsformen erstrecken sich die Seitenwände der Gate-Kontaktöffnungen O41 und O42 linear und vertikal durch eine gesamte Dicke der ILD-Schicht 370, eine gesamte Dicke der MCESL 360, eine gesamte Dicke der dotierten Bereiche 3401 der dielektrischen Kappen 340 sowie eine gesamte Dicke der undotierten Bereiche 3402 der dielektrischen Kappen 340, ohne dass sich die Neigung verändert. In einigen anderen Ausführungsformen, wie in 38B dargestellt, können sich die Seitenwände unterer Abschnitte der Gate-Kontaktöffnungen O41 und O42 verjüngen, da der LRM-Ätzprozess ET4 die undotierten Bereiche 3402 der dielektrischen Gate-Kappen 340 mit einer schnelleren vertikalen Ätzrate ätzen kann als die dotierten Bereiche 3401, insbesondere wenn die dielektrischen Gate-Kappen 340 aus demselben Material hergestellt sind, wie die MCESL 360 (zum Beispiel Siliziumnitrid). In diesem Szenario können Seitenwände der Gate-Kontaktöffnungen O41 und O42 innerhalb oberer Abschnitte der Gate-Kontaktöffnungen O41 und O42 senkrechter (oder steiler) sein als innerhalb unterer Abschnitt der Gate-Kontaktöffnungen O41 und O42, und die Neigungsänderung in den Seitenwänden der Gate-Kontaktöffnungen O41 und O42 kann an Grenzflächen zwischen den dotierten Bereichen 3401 und den undotierten Bereichen 3402 angeordnet sein.
  • In einigen Ausführungsformen, wie in 38A abgebildet, kann sich die weitere Gate-Kontaktöffnung O42 in ein benachbartes Gate-Abstandselement 260 hinein erstrecken, wodurch eine eingekerbte Ecke C42 im Gate-Abstandselement 260 entsteht. Diese eingekerbte Ecke C42 kann sich unbeabsichtigt aufgrund von Ungenauigkeiten des Kontaktätzprozesses ET3 und/oder des LRM-Ätzprozesses ET4 bilden. Sogar in diesem Fall würde das Gate-Abstandselement 260 jedoch nicht unbeabsichtigt überätzt werden, um eine tigerzahnartige Vertiefung zu bilden, da die Tiefenzunahme in der weiteren Gate-Kontaktöffnung O42 während des Durchstoßens der dotierten Bereiche 3401 verlangsamt wird, wie zuvor erörtert. Da die weitere Gate-Kontaktöffnung O42 keine oder höchstens eine vernachlässigbare tigerzahnartige Vertiefung aufweist, kann das Risiko von Ableitströmen (zum Beispiel Ableitstrom zwischen dem Source-/Drain-Kontakt und dem Gate-Kontakt, welcher anschließend in der Gate-Kontaktöffnung O42 gebildet wird) verringert werden. In einigen Ausführungsformen, in welchen das Gate-Abstandselement 260 eine zweischichtige Struktur ist, weist das eingekerbte Gate-Abstandselement 260 eine gestufte obere Flächenstruktur auf, wobei eine untere Stufe der gestuften oberen Flächenstruktur eine obere Fläche der ersten Abstandselementschicht 262 ist, welche durch den LRM-Ätzprozess ET4 vertieft worden ist, und eine obere Stufe der gestuften oberen Flächenstruktur eine obere Fläche der zweiten Abstandselementschicht 264 ist, welche nicht durch den LRM-Ätzprozess ET4 vertieft worden ist.
  • In 39A sind dann ein engerer Gate-Kontakt 381 und ein weiterer Gate-Kontakt 382 in der engeren Gate-Kontaktöffnung O41 beziehungsweise der weiteren Gate-Kontaktöffnung O42 gebildet worden, um durch die Gate-Metallkappen 330 eine elektrische Verbindung zu den HKMG-Strukturen 320 herzustellen. Einzelheiten hinsichtlich Materialien und Prozesse in Bezug auf die Gate-Kontakte 381 und 382 sind ähnlich jenen der zuvor erörterten Gate-Kontakte 151 und 152, und werden somit der Kürze halber hier nicht wiederholt.
  • In einigen Ausführungsformen übernehmen die Gate-Kontakte 381 und 382 die Geometrie der Gate-Kontaktöffnungen O41 und O42 mit vertikalem Seitenwandprofil und ohne tigerzahnartiges Profil, wodurch auch die Gate-Kontakte 381 und 382 ein vertikales Seitenwandprofil und kein tigerzahnartiges Profil aufweisen. Genauer gesagt erstrecken sich die Seitenwände der Gate-Kontakte 381 und 382 linear und vertikal durch eine gesamte Dicke der ILD-Schicht 370, eine gesamte Dicke der MCESL 360 und eine gesamte Dicke der dotierten Bereiche 3401 der dielektrischen Kappen 340 sowie eine gesamte Dicke der undotierten Bereiche 3402 der dielektrischen Kappen 340, ohne dass sich die Neigung verändert. In einigen anderen Ausführungsformen, wie in 39B dargestellt, können sich die Seitenwände unterer Abschnitte der Gate-Kontakte 381 und 382 verjüngen, da der LRM-Ätzprozess ET4 die undotierten Bereiche 3402 der dielektrischen Gate-Kappen 340 mit einer schnelleren vertikalen Ätzrate ätzen kann als die dotierten Bereiche 3401, insbesondere wenn die dielektrischen Gate-Kappen 340 aus demselben Material hergestellt sind, wie die MCESL 360 (zum Beispiel Siliziumnitrid). In diesem Szenario können die Seitenwände der Gate-Kontakte 381 und 382 innerhalb oberer Abschnitte der Gate-Kontakte 381 und 382 senkrechter (oder steiler) sein als innerhalb unterer Abschnitt der Gate-Kontakte 381 und 382, und die Neigungsänderung der Seitenwände der Gate-Kontakte 381 und 382 kann an Grenzflächen zwischen den dotierten Bereichen 3401 und den undotierten Bereichen 3402 angeordnet sein.
  • Basierend auf den obigen Erörterungen ist ersichtlich, dass die vorliegende Offenbarung in verschiedenen Ausführungsformen Vorteile bietet. Es versteht sich j edoch, dass andere Ausführungsformen zusätzliche Vorteile bieten können, und hierin nicht notwendigerweise sämtliche Vorteile offenbart worden sind, sowie dass kein bestimmter Vorteil für sämtliche Ausführungsformen erforderlich ist. Ein Vorteil besteht darin, dass das Tiefenbelastungsproblem der Gate-Kontaktöffnungen vermindert werden kann. Ein weiterer Vorteil besteht darin, dass die Gate-Kontaktöffnungen ein senkrechteres Seitenwandprofil aufweisen können. Ein weiterer Vorteil besteht darin, dass der Gate-Kontaktwiderstand verringert werden kann, da die Größe der Bodenfläche des Gate-Kontakts mit dem vertikalen Seitenwandprofil im Vergleich zu einem verjüngten Gate-Kontakt zunehmen kann. Ein weiterer Vorteil besteht darin, dass das Risiko von Ableitströmen (zum Beispiel Ableitstrom vom Gate-Kontakt zum Source-/Drain-Kontakt) verringert werden kann.
  • In einigen Ausführungsformen umfasst ein Verfahren das Bilden einer Gate-Struktur zwischen Gate-Abstandselementen und über einem Halbleitersubstrat; das Rückätzen der Gate-Struktur, sodass diese tiefer angeordnet ist als obere Enden der Gate-Abstandselemente; das Bilden einer dielektrischen Gate-Kappe über der rückgeätzten Gate-Struktur; das Durchführen eines Ionenimplantationsprozesses zum Bilden eines dotierten Bereichs in der dielektrischen Gate-Kappe; das Aufbringen einer Kontaktätzstoppschicht über der dielektrischen Gate-Kappe und einer ILD-Schicht über der Kontaktätzstoppschicht; das Durchführen eines ersten Ätzprozesses zum Bilden einer Gate-Kontaktöffnung, welche sich durch die ILD-Schicht erstreckt und endet, bevor sie den dotierten Bereich der dielektrischen Gate-Kappe erreicht; das Durchführen eines zweiten Ätzprozesses zum Vertiefen der Gate-Kontaktöffnung, wobei der zweite Ätzprozess den dotierten Bereich der dielektrischen Gate-Kappe mit einer langsameren Ätzrate ätzt als die Kontaktätzstoppschicht; and das Bilden eines Gate-Kontakt in der vertieften Gate-Kontaktöffnung. In einigen Ausführungsformen ätzt der zweite Ätzprozess einen undotierten Bereich der dielektrischen Gate-Kappe mit einer schnelleren Ätzrate als den dotierten Bereich der dielektrischen Gate-Kappe. In einigen Ausführungsformen ist die dielektrische Gate-Kappe aus einem selben Material gebildet wie die Kontaktätzstoppschicht. In einigen Ausführungsformen basieren die dielektrische Gate-Kappe und die Kontaktätzstoppschicht auf Nitrid. In einigen Ausführungsformen implantiert der Ionenimplantationsprozess Sauerstoff, Germanium, Argon, Xenon oder Bor in die dielektrische Gate-Kappe. In einigen Ausführungsformen weist der dotierte Bereich in der dielektrischen Gate-Kappe eine höhere Sauerstoffkonzentration auf als die Kontaktätzstoppschicht. In einigen Ausführungsformen weist der dotierte Bereich in der dielektrischen Gate-Kappe eine höhere Sauerstoffkonzentration auf als der undotierte Bereich in der dielektrischen Gate-Kappe. In einigen Ausführungsformen umfasst das Verfahren ferner einen Temperprozess an der dielektrischen Gate-Kappe nach der Durchführung des Ionenimplantationsprozesses. In einigen Ausführungsformen ist der erste Ätzprozess ein Plasmaätzprozess unter Verwendung eines aus einem wasserstofffreien gasförmigen Gemisch erzeugten Plasmas. In einigen Ausführungsformen ist der zweite Ätzprozess ein Plasmaätzprozess unter Verwendung eines aus einem wasserstoffhaltigen gasförmigen Gemisch erzeugten Plasmas. In einigen Ausführungsformen ist das wasserstoffhaltige gasförmige Gemisch ein Gemisch aus einem fluorhaltigen Gas und einem Wasserstoffgas. In einigen Ausführungsformen ist das fluorhaltige Gas ein CHF3-Gas, ein CF4-Gas oder eine Kombination davon.
  • In einigen Ausführungsformen umfasst ein Verfahren das Bilden einer ersten dielektrischen Gate-Kappe über einer ersten Gate-Struktur und einer zweiten dielektrischen Gate-Kappe über einer zweiten Gate-Struktur; das Bilden eines ersten dotierten Bereichs in der ersten dielektrischen Gate-Kappe und eines zweiten dotierten Bereichs in der zweiten dielektrischen Gate-Kappe; das Aufbringen einer Kontaktätzstoppschicht über der ersten sowie der zweiten dielektrischen Gate-Kappe, und einer dielektrischen Zwischenschicht (ILD-Schicht) über der Kontaktätzstoppschicht; das Durchführen eines ersten Ätzprozesses zum Bilden einer ersten Gate-Kontaktöffnung und einer zweiten Gate-Kontaktöffnung, welche sich derart durch die ILD-Schicht erstrecken, dass die Kontaktätzstoppschicht freigelegt wird, wobei die erste Gate-Kontaktöffnung eine geringere Weite aufweist als die zweite Gate-Kontaktöffnung; das Durchführen eines zweiten Ätzprozesses an der Kontaktätzstoppschicht, um die erste Gate-Kontaktöffnung und die zweite Gate-Kontaktöffnung zur ersten und zur zweiten Gate-Struktur hin zu erweitern, wobei, nachdem der zweite Ätzprozess durch den ersten dotierten Bereich in die erste dielektrische Gate-Kappe geätzt hat, ein Seitenwandprofil der ersten Gate-Kontaktöffnung senkrechter wird als vor dem Ätzen des ersten dotierten Bereichs; und nach dem Durchführen des zweiten Ätzprozesses das Bilden eines ersten Gate-Kontakts in der ersten Gate-Kontaktöffnung und eines zweiten Gate-Kontakts in der zweiten Gate-Kontaktöffnung. In einigen Ausführungsformen bewirkt der erste Ätzprozess , dass die erste Gate-Kontaktöffnung eine geringere Tiefe aufweist als die zweite Gate-Kontaktöffnung. Nachdem der zweite Ätzprozess durch den ersten und den zweiten dotierten Bereich geätzt hat, wird in einigen Ausführungsformen ein Tiefenunterschied zwischen der ersten und der zweiten Gate-Kontaktöffnung geringer als vor dem Ätzen des ersten und des zweiten dotierten Bereichs. In einigen Ausführungsformen verwendet der zweite Ätzprozess ein Gasgemisch mit einem Wasserstoffgas, und der erste Ätzprozess erfolgt ohne das Wasserstoffgas.
  • In einigen Ausführungsformen weist eine Vorrichtung epitaxiale Source-/Drain-Strukturen über einem Substrat, Source-/Drain-Kontakte über jeder der epitaxialen Source-/Drain-Strukturen, eine Gate-Struktur seitlich zwischen den Source-/Drain-Kontakten, eine dielektrische Gate-Kappe über der Gate-Struktur und aufweisend gegenüberliegende Seitenwände, welche jeweils die Source-/Drain-Kontakte kontaktieren, wobei die dielektrische Gate-Kappe einen dotierten Bereich aufweist, welcher sich von einer oberen Fläche der dielektrischen Gate-Kappe in die dielektrische Gate-Kappe hinein erstreckt, eine Kontaktätzstoppschicht, welche sich über die Source-/Drain-Kontakte und die dielektrische Gate-Kappe erstreckt, eine ILD-Schicht über der Kontaktätzstoppschicht, und einen Gate-Kontakt, welcher sich durch die ILD-Schicht, die Kontaktätzstoppschicht und den dotierten Bereich der dielektrischen Gate-Kappe erstreckt, um eine elektrische Verbindung zur Gate-Struktur herzustellen, auf. In einigen Ausführungsformen weist der dotierte Bereich der dielektrischen Gate-Kappe eine höheres Atomverhältnis von Sauerstoff zu Stickstoff auf als ein undotierter Bereich der dielektrischen Gate-Kappe. In einigen Ausführungsformen weist der dotierte Bereich der dielektrischen Gate-Kappe einen Sauerstoffkonzentrationsgradienten auf. In einigen Ausführungsformen ist der dotierte Bereich der dielektrischen Gate-Kappe dünner als die Kontaktätzstoppschicht.
  • Das Vorstehende legt Merkmale verschiedener Ausführungsformen dar, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten erkennen, dass sie die vorliegende Offenbarung problemlos als eine Grundlage zum Designen oder Modifizieren anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder Erlangen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden können. Fachleute sollten ferner erkennen, dass derartige äquivalente Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sie zahlreiche Änderungen, Ersetzungen und Neugestaltungen vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/084997 [0001]

Claims (20)

  1. Verfahren, umfassend: Bilden einer Gate-Struktur zwischen Gate-Abstandselementen und über einem Halbleitersubstrat; Rückätzen der Gate-Struktur, sodass sie anschließend unter oberen Enden der Gate-Abstandselemente angeordnet ist; Bilden einer dielektrischen Gate-Kappe über der rückgeätzten Gate-Struktur; Durchführen eines Ionenimplantationsprozesses zum Bilden eines dotierten Bereichs in der dielektrischen Gate-Kappe; Aufbringen einer Kontaktätzstoppschicht über der dielektrischen Gate-Kappe und einer dielektrischen Zwischenschicht (ILD-Schicht) über der Kontaktätzstoppschicht; Durchführen eines ersten Ätzprozesses zum Bilden einer Gate-Kontaktöffnung, welche sich durch die ILD-Schicht erstreckt und endet, bevor sie den dotierten Bereich der dielektrischen Gate-Kappe erreicht; Durchführen eines zweiten Ätzprozesses zum Vertiefen der Gate-Kontaktöffnung, wobei der zweite Ätzprozess den dotierten Bereich der dielektrischen Gate-Kappe mit einer langsameren Ätzrate ätzt als die Kontaktätzstoppschicht; und Bilden eines Gate-Kontakts in der vertieften Gate-Kontaktöffnung.
  2. Verfahren nach Anspruch 1, wobei der zweite Ätzprozess einen undotierten Bereich der dielektrischen Gate-Kappe mit einer schnelleren Ätzrate ätzt als den dotierten Bereich in der dielektrischen Gate-Kappe.
  3. Verfahren nach Anspruch 1 oder 2, wobei die dielektrische Gate-Kappe aus einem selben Material gebildet wird, wie die Kontaktätzstoppschicht.
  4. Verfahren nach einem der vorstehenden Ansprüche, wobei die dielektrische Gate-Kappe und die Kontaktätzstoppschicht auf Nitrid basieren.
  5. Verfahren nach einem der vorstehenden Ansprüche, wobei der Ionenimplantationsprozess Sauerstoff, Germanium, Argon, Xenon oder Bor in die dielektrische Gate-Kappe implantiert.
  6. Verfahren nach einem der vorstehenden Ansprüche, wobei der dotierte Bereich in der dielektrischen Gate-Kappe eine höhere Sauerstoffkonzentration aufweist als die Kontaktätzstoppschicht.
  7. Verfahren nach einem der vorstehenden Ansprüche, wobei der dotierte Bereich in der dielektrischen Gate-Kappe eine höhere Sauerstoffkonzentration aufweist als ein undotierter Bereich in der dielektrischen Gate-Kappe.
  8. Verfahren nach einem der vorstehenden Ansprüche, ferner umfassend: Durchführen eines Temperprozesses an der dielektrischen Gate-Kappe nach dem Durchführen des Ionenimplantationsprozesses.
  9. Verfahren nach einem der vorstehenden Ansprüche, wobei der erste Ätzprozess ein Plasmaätzprozess unter Verwendung eines aus einem wasserstofffreien gasförmigen Gemisch erzeugten Plasmas ist.
  10. Verfahren nach einem der vorstehenden Ansprüche, wobei der zweite Ätzprozess ein Plasmaätzprozess unter Verwendung eines aus einem wasserstoffhaltigen gasförmigen Gemisch erzeugten Plasmas ist.
  11. Verfahren nach Anspruch 10, wobei das wasserstoffhaltige gasförmige Gemisch ein Gemisch aus einem fluorhaltigen Gas und einem Wasserstoffgas ist.
  12. Verfahren nach Anspruch 11, wobei das fluorhaltige Gas ein CHF3-Gas, ein CF4-Gas oder eine Kombination davon ist.
  13. Verfahren, umfassend: Bilden einer ersten dielektrischen Gate-Kappe über einer ersten Gate-Struktur und einer zweiten dielektrischen Gate-Kappe über einer zweiten Gate-Struktur; Bilden eines ersten dotierten Bereichs in der ersten dielektrischen Gate-Kappe und eines zweiten dotierten Bereichs in der zweiten dielektrischen Gate-Kappe; Aufbringen einer Kontaktätzstoppschicht über der ersten und der zweiten dielektrischen Gate-Kappe, und einer dielektrischen Zwischenschicht (ILD-Schicht) über der Kontaktätzstoppschicht; Durchführen eines ersten Ätzprozesses zum Bilden einer ersten Gate-Kontaktöffnung und einer zweiten Gate-Kontaktöffnung, welche sich derart durch die ILD-Schicht erstrecken, dass die Kontaktätzstoppschicht freigelegt wird, wobei die erste Gate-Kontaktöffnung eine geringere Weite aufweist als die zweite Gate-Kontaktöffnung; Durchführen eines zweiten Ätzprozesses an der Kontaktätzstoppschicht, um die erste und die zweite Gate-Kontaktöffnung zur ersten und zur zweiten Gate-Struktur hin zu erweitern, wobei, nachdem der zweite Ätzprozess durch den ersten dotierten Bereich in der ersten dielektrischen Gate-Kappe geätzt hat, ein Seitenwandprofil der ersten Gate-Kontaktöffnung senkrechter wird als vor dem Ätzen des ersten dotierten Bereichs; und nach dem Durchführen des zweiten Ätzprozesses das Bilden eines ersten Gate-Kontakts in der ersten Gate-Kontaktöffnung und eines zweiten Gate-Kontakts in der zweiten Gate-Kontaktöffnung.
  14. Verfahren nach Anspruch 13, wobei der erste Ätzprozess bewirkt, dass die erste Gate-Kontaktöffnung eine geringere Tiefe aufweist als die zweite Gate-Kontaktöffnung.
  15. Verfahren nach Anspruch 13 oder 14, wobei, nachdem der zweite Ätzprozess durch den ersten und den zweiten dotierten Bereich geätzt hat, ein Tiefenunterschied zwischen der ersten und der zweiten Gate-Kontaktöffnung geringer geworden ist als vor dem Ätzen des ersten und des zweiten dotierten Bereichs.
  16. Verfahren nach einem der vorstehenden Ansprüche 13 bis 15, wobei der zweite Ätzprozess ein Gasgemisch mit einem Wasserstoffgas verwendet, und der erste Ätzprozess ohne das Wasserstoffgas erfolgt.
  17. Vorrichtung, aufweisend: epitaxiale Source-/Drain-Strukturen über einem Substrat; Source-/Drain-Kontakte jeweils über den epitaxialen Source-/Drain-Strukturen; eine Gate-Struktur seitlich zwischen den Source-/Drain-Kontakten; eine dielektrische Gate-Kappe über der Gate-Struktur und aufweisend gegenüberliegende Seitenwände, welche jeweils die Source-/Drain-Kontakte kontaktieren, wobei die dielektrische Gate-Kappe einen dotierten Bereich aufweist, welcher sich von einer oberen Fläche der dielektrischen Gate-Kappe in die dielektrische Gate-Kappe hinein erstreckt; eine Kontaktätzstoppschicht, welche sich über die Source-/Drain-Kontakte und die dielektrische Gate-Kappe erstreckt; eine dielektrische Zwischenschicht (ILD-Schicht) über der Kontaktätzstoppschicht; und einen Gate-Kontakt, welcher sich durch die ILD-Schicht, die Kontaktätzstoppschicht und den dotierten Bereich der dielektrischen Gate-Kappe erstreckt, um eine elektrische Verbindung zur Gate-Struktur herzustellen.
  18. Vorrichtung nach Anspruch 17, wobei der dotierte Bereich der dielektrischen Gate-Kappe ein höheres Atomverhältnis von Sauerstoff zu Stickstoff aufweist als ein undotierter Bereich der dielektrischen Gate-Kappe.
  19. Vorrichtung nach Anspruch 17 oder 18, wobei der dotierte Bereich der dielektrischen Gate-Kappe einen Sauerstoffkonzentrationsgradienten aufweist.
  20. Vorrichtung nach einem der vorstehenden Ansprüche 17 bis 19, wobei der dotierte Bereich der dielektrischen Gate-Kappe dünner ist als die Kontaktätzstoppschicht.
DE102021106831.2A 2020-09-29 2021-03-19 Ätzprofilsteuerung von gate-kontaktöffnungen Pending DE102021106831A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063084997P 2020-09-29 2020-09-29
US63/084,997 2020-09-29
US17/196,686 US11581218B2 (en) 2020-09-29 2021-03-09 Etch profile control of gate contact opening
US17/196,686 2021-03-09

Publications (1)

Publication Number Publication Date
DE102021106831A1 true DE102021106831A1 (de) 2022-03-31

Family

ID=79327273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021106831.2A Pending DE102021106831A1 (de) 2020-09-29 2021-03-19 Ätzprofilsteuerung von gate-kontaktöffnungen

Country Status (5)

Country Link
US (3) US11581218B2 (de)
KR (1) KR102527509B1 (de)
CN (1) CN113948465A (de)
DE (1) DE102021106831A1 (de)
TW (1) TWI784512B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942371B2 (en) * 2020-09-29 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of via opening
US11581218B2 (en) * 2020-09-29 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of gate contact opening
US11688772B2 (en) * 2021-05-26 2023-06-27 Nanya Technology Corporation Semiconductor device with contact having tapered profile and method for fabricating the same
US20230025645A1 (en) * 2021-07-22 2023-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Fin Field-Effect Transistor Device and Method
US20230268223A1 (en) * 2022-02-24 2023-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9391204B1 (en) 2015-03-12 2016-07-12 International Business Machines Corporation Asymmetric FET
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
KR102472133B1 (ko) * 2016-09-22 2022-11-29 삼성전자주식회사 집적회로 소자
KR20210096400A (ko) * 2020-01-28 2021-08-05 삼성전자주식회사 반도체 장치
US11581218B2 (en) * 2020-09-29 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of gate contact opening

Also Published As

Publication number Publication date
US20240332063A1 (en) 2024-10-03
KR20220043835A (ko) 2022-04-05
CN113948465A (zh) 2022-01-18
TWI784512B (zh) 2022-11-21
US20230187270A1 (en) 2023-06-15
US11581218B2 (en) 2023-02-14
TW202213532A (zh) 2022-04-01
US20220102199A1 (en) 2022-03-31
KR102527509B1 (ko) 2023-04-28
US12057345B2 (en) 2024-08-06

Similar Documents

Publication Publication Date Title
DE102021106831A1 (de) Ätzprofilsteuerung von gate-kontaktöffnungen
DE102021101178B4 (de) Integrierte-schaltkreis-struktur mit rückseitiger dielektrischer schicht mit luftspalt sowie verfahren zu deren herstellung
DE102018100114B4 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
US11664272B2 (en) Etch profile control of gate contact opening
DE102021110442A1 (de) Ätzprofilsteuerung der gatekontaktöffnung
US20240266218A1 (en) Integrated circuit structure and manufacturing method thereof
DE102021103217B4 (de) Ätzprofilsteuerung der Durchkontaktierungsöffnung und entsprechende Halbleitervorrichtung
US20230335435A1 (en) Integrated circuit structure and manufacturing method thereof
DE102021109770A1 (de) Hybrid-halbleitervorrichtung
DE102023109998A1 (de) Schwellenspannungsmodulation durch gatehöhenvariation
DE102021106311A1 (de) Integrierte schaltungsstruktur und herstellungsverfahren für diese
DE102020114867A1 (de) Halbleitervorrichtung und verfahren
DE102021109278A1 (de) Ätzprofilsteuerung einer durchkontaktierungsöffnung
DE102023100024A1 (de) Isolationsstruktur für transistoren
DE102022129057A1 (de) Gate-struktur einer halbleitervorrichtung und verfahren zum bilden derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed