DE102021103217B4 - Ätzprofilsteuerung der Durchkontaktierungsöffnung und entsprechende Halbleitervorrichtung - Google Patents

Ätzprofilsteuerung der Durchkontaktierungsöffnung und entsprechende Halbleitervorrichtung Download PDF

Info

Publication number
DE102021103217B4
DE102021103217B4 DE102021103217.2A DE102021103217A DE102021103217B4 DE 102021103217 B4 DE102021103217 B4 DE 102021103217B4 DE 102021103217 A DE102021103217 A DE 102021103217A DE 102021103217 B4 DE102021103217 B4 DE 102021103217B4
Authority
DE
Germany
Prior art keywords
source
oxidized
etch
layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021103217.2A
Other languages
English (en)
Other versions
DE102021103217A1 (de
Inventor
Te-Chih Hsiung
Yi-Chun Chang
Yi-Chen Wang
Yuan-Tien Tu
Huan-Just Lin
Jyun-De Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021103217A1 publication Critical patent/DE102021103217A1/de
Application granted granted Critical
Publication of DE102021103217B4 publication Critical patent/DE102021103217B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren, umfassend:Bilden eines Source-/Drainkontakts (144, 350) über einer Source-/Drainregion;Bilden einer Ätzstoppschicht (146, 360) über dem Source-/Drainkontakt (144, 350) und einer ILD-Schicht (148, 370) über der Ätzstoppschicht (146, 360);Ausführen eines ersten Ätzprozesses, um eine Durchkontaktierungsöffnung, die sich durch die ILD-Schicht (148, 370) erstreckt, und einen Ausschnitt in der Ätzstoppschicht (146, 360) zu bilden;Oxidieren einer Seitenwand des Ausschnitts in der Ätzstoppschicht (146, 360);Ausführen eines zweiten Ätzprozesses nach dem Oxidieren der Seitenwand des Ausschnitts in der Ätzstoppschicht (146, 360), um die Durchkontaktierungsöffnung bis hinunter zu dem Source-/Drainkontakt (144, 350) zu erweitern; undBilden einer Source-/Drain-Durchkontaktierung (150, 380) in der Durchkontaktierungsöffnung nach dem Ausführen des zweiten Ätzprozesses,wobei der zweite Ätzprozess zu einer geringeren seitlichen Ätzung an der oxidierten Seitenwand der Ätzstoppschicht (146, 360) führt als an einem nicht oxidierten Abschnitt der Ätzstoppschicht (146, 360) unterhalb der oxidierten Seitenwand der Ätzstoppschicht (146, 360).

Description

  • HINTERGRUND
  • Technische Fortschritte in IC-Materialien und Design haben Generationen von ICs hervorgebracht, bei denen jede Generation kleinere und komplexere Schaltungen aufweist als die vorherige Generation. Im Verlauf der IC-Entwicklung wurde die Funktionsdichte (d. h. die Anzahl verbundener Vorrichtungen pro Chipbereich) allgemein größer, während die Geometriegröße (d. h. die kleinste Komponente (oder Leitung), die unter Verwendung eines Herstellungsprozesses erzeugt werden kann) gesunken ist. Dieser Abskalierungsprozess bietet allgemein Vorteile durch Erhöhung der Produktionseffizienz und Verringerung der assoziierten Kosten.
  • Die Veröffentlichungsschrift US 2007 / 0 117 312 A1 offenbart ein Verfahren zum Herstellen eines Kondensators einer Halbleitervorrichtung umfassend das Ätzen einer Isolierschicht, um einen Abschnitt einer Ätzstoppschicht freizulegen, das Oxidieren eines freigelegten Abschnitts der Ätzstoppschicht und das Entfernen des oxidierten Abschnitts der Ätzstoppschicht durch einen Nassreinigungsprozess, um ein Kontaktloch zu bilden, das einen Stöpsel freilegt.
  • Die Veröffentlichungsschrift US 2013 / 0 320 544 A1 offenbart ein Verfahren zum Herstellen von Verbindungsstrukturen mit reduzierter Korrosion und dadurch gebildete Strukturen. Eine Metalloxidschicht wird selektiv zu Metall oder nicht selektiv über der Damascene-Struktur abgeschieden und dann thermisch behandelt. Die Behandlung wandelt das Metalloxid über dem ersten Dielektrikum in ein Metallsilikat um, während das Metalloxid über einer ersten Zwischenverbindung als selbstausrichtende Schutzschicht verbleibt. Wenn ein nachfolgender dielektrischer Stapel gebildet und strukturiert wird, wirkt die Schutzschicht als Ätzstopp, Oxidationsbarriere und Schutz vor Ionenbeschuss. Die Schutzschicht wird dann von der strukturierten Öffnung entfernt und eine zweite Zwischenverbindung gebildet.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte dieser Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Figuren verstehen. Es wird darauf hingewiesen, dass nach den Standardverfahren in der Industrie verschiedene Elemente nicht maßstabsgetreu gezeichnet werden. Tatsächlich können die Abmessungen der verschiedenen Elemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verringert sein.
    • 1 bis 20B illustrieren perspektivische Ansichten und Querschnittsansichten von Zwischenstufen in der Bildung einer integrierten Schaltungsstruktur nach einigen Ausführungsformen dieser Offenbarung.
    • 21 bis 26 illustrieren beispielhafte Querschnittsansichten verschiedener Stufen zur Herstellung einer integrierten Schaltungsstruktur nach einigen anderen Ausführungsformen dieser Offenbarung.
    • 27 bis 45B illustrieren perspektivische Ansichten und Querschnittsansichten von Zwischenstufen in der Bildung einer integrierten Schaltungsstruktur nach einigen Ausführungsformen dieser Offenbarung.
    • 46 bis 51 illustrieren beispielhafte Querschnittsansichten verschiedener Stufen zur Herstellung einer integrierten Schaltungsstruktur nach einigen anderen Ausführungsformen dieser Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Verbesserte Verfahren und eine korrespondierende Halbleitervorrichtung werden durch die unabhängigen Ansprüche 1, 10 und 16 bereitgestellt. Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Umsetzung verschiedener Merkmale des dargelegten Inhalts bereit. Spezifische Beispiele von Komponenten und Anordnungen sind nachfolgend beschrieben, um diese Offenbarung zu vereinfachen. Beispielsweise kann das Bilden eines ersten Elements oder eines zweiten Elements in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt gebildet sind, und es kann außerdem Ausführungsformen umfassen, in denen weitere Elemente zwischen dem ersten und dem zweiten Element gebildet sein können, sodass das erste und das zweite Element nicht in direktem Kontakt stehen müssen. Weiterhin kann diese Offenbarung Referenzziffern und/oder -buchstaben der verschiedenen Beispiele wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Ferner können räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in der Verwendung oder im Betrieb umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Bezeichnungen, die hierin verwendet werden, können ebenfalls entsprechend ausgelegt werden. Wie hierin verwendet, bedeutet „ungefähr“, „etwa“, „ungefähr“ oder „im Wesentlichen“ allgemein innerhalb von 20 Prozent oder innerhalb von 10 Prozent oder innerhalb von 5 Prozent eines bestimmten Werts oder Bereichs. Die hier genannten Zahlenwerte sind Näherungswerte, d. h. die Begriffe „ungefähr“, „etwa“, „ungefähr“ oder „im Wesentlichen“ können abgeleitet werden, wenn sie nicht ausdrücklich angegeben sind.
  • Diese Offenbarung bezieht sich allgemein auf integrierte Schaltungsstrukturen und Verfahren zu deren Bildung, insbesondere auf die Herstellung von Transistoren (z. B. Fin-Field-Effect-Transistoren (FinFETs), Gate-All-Around-Transistoren (GAA-Transistoren)) und Source-/Drain-Durchkontaktierungen über Source-/Drainkontakten der Transistoren. Es wird auch darauf hingewiesen, dass diese Offenbarung Ausführungsformen in Form von Mehrfachgatetransistoren präsentiert. Die Mehrfachgatetransistoren umfassen solche Transistoren, deren Gatestrukturen auf mindestens zwei Seiten einer Kanalregion gebildet sind. Diese Mehrfachgatevorrichtung können eine p-Metalloxidhalbleitervorrichtung oder eine n-Metalloxidhalbleitervorrichtung umfassen. Spezifische Beispiele können vorgestellt und hier als FinFETs bezeichnet werden, aufgrund ihrer finnenartigen Struktur. Ein FinFET weist eine Gatestruktur auf, die auf drei Seiten einer Kanalregion gebildet ist (z. B. um einen oberen Abschnitt einer Kanalregion in einer Halbleiterfinne herum). Außerdem werden hier Ausführungsformen eines Typs von Mehrfachgatetransistoren vorgestellt, der als GAA-Vorrichtung bezeichnet wird. Eine GAA-Vorrichtung umfasst jede Vorrichtung, bei der die Gatestruktur oder ein Abschnitt davon auf 4 Seiten einer Kanalregion gebildet ist (z. B. einen Abschnitt einer Kanalregion umgibt). Die hier vorgestellten Vorrichtungen umfassen auch Ausführungsformen, bei denen die Kanalregionen in einem oder mehreren Nanosheet-Kanälen, Nanodraht-Kanälen und/oder anderen geeigneten Kanalkonfigurationen angeordnet sind.
  • Nach einer Front-End-of-Line-Verarbeitung (FEOL-Verarbeitung) zur Herstellung von Transistoren werden Source-/Drainkontakte über den Source-/Drainregionen der Transistoren gebildet. Über den Source-/Drainkontakten werden dann Source-/Drain-Durchkontaktierungen gebildet, um die Source-/Drainkontakte mit den anschließend gebildeten Interconnect-Metallleitungen elektrisch zu verbinden. Die Bildung der Source-/Drain-Durchkontaktierungen umfasst allgemein die Abscheidung einer Zwischenschichtdielektrikumschicht (ILD-Schicht) über den Source-/Drainkontakten, die Bildung von Durchkontaktierungsöffnungen, die sich durch die ILD-Schicht erstrecken, unter Verwendung von anisotropem Ätzen und die anschließende Abscheidung einer oder mehrerer Metallschichten in den Durchkontaktierungsöffnungen, die als Source-/Drain-Durchkontaktierungen dienen. Um ein Überätzen der Source-/Drainkontakte während des anisotropen Ätzprozesses zu verhindern, wird vor der Bildung der ILD-Schicht eine zusätzliche Ätzstoppschicht (auch als mittlere Kontaktätzstoppschicht (MCESL) bezeichnet) über den Source-/Drainkontakten gebildet. Die MCESL weist eine andere Ätzselektivität auf als die ILD-Schicht. Dadurch kann die MCESL den Ätzprozess zur Bildung von Durchkontaktierungsöffnungen verlangsamen, was wiederum ein Überätzen der Source-/Drainkontakte verhindert.
  • Nachdem die Durchkontaktierungsöffnungen durch die ILD-Schicht geätzt wurden, wird ein weiterer Ätzprozess (manchmal als Auskleidungsentfernungsätzen (LRM-Ätzen) bezeichnet, da die MCESL als Auskleidung dienen kann, der die oberen Flächen der Source-/Drainkontakte auskleidet) ausgeführt, um die MCESL zu durchbrechen. Die LRM-Ätzung kann jedoch zu einer seitlichen Ätzung im MCESL führen. Das liegt daran, dass die Ätzdauer beim LRM-Ätzen so gesteuert wird, dass die Ätzmenge ausreicht, um die MCESL an jeder gewünschten Stelle des Wafers zu durchbrechen. Durch das seitliche Ätzen werden jedoch die seitlichen Abmessungen der Durchkontaktierungsöffnungen im MCESL vergrößert, was zu einem Wölbungsprofil in den Durchkontaktierungsöffnungen im MCESL führt, was wiederum ein erhöhtes Risiko für die Entstehung eines Leckstroms (z. B. Leckstrom von der Source-/Drain-Durchkontaktierung zum Gatekontakt und/oder zur Gatestruktur) zur Folge haben kann. Daher bietet diese Offenbarung in verschiedenen Ausführungsformen eine zusätzliche Plasmabehandlung für die MCESL-Seitenwandoxidation. Da durch die MCESL-Seitenwandoxidation eine oxidierte Region im MCESL entsteht, die eine andere Materialzusammensetzung und damit eine andere Ätzselektivität aufweist als die nicht oxidierte Region im MCESL, kann durch die oxidierte Region im MCESL das seitliche Ätzen beim Durchbrechen des MCESL gehemmt bzw. verlangsamt werden, was wiederum die Gefahr von Leckströmen verringert.
  • 1 bis 20B illustrieren perspektivische Ansichten und Querschnittsansichten von Zwischenstufen in der Bildung einer integrierten Schaltungsstruktur 100 nach einigen Ausführungsformen dieser Offenbarung. Die gebildeten Transistoren können nach einigen beispielhaften Ausführungsformen einen p-Transistor (wie etwa einen p-FinFET) und einen n-Transistor (wie etwa einen n-FinFET) umfassen. In den verschiedenen Ansichten und illustrativen Ausführungsformen sind gleiche Bezugszeichen verwendet, um gleiche Elemente zu bezeichnen. Es versteht sich, dass weitere Operationen vor, während und nach Prozessen bereitgestellt werden können, die in 1 bis 20B gezeigt sind, und einige der nachfolgend beschriebenen Operationen können für weitere Ausführungsformen des Verfahrens ersetzt oder eliminiert werden. Die Reihenfolge der Operationen/Prozesse kann austauschbar sein.
  • 1 illustriert eine perspektivische Ansicht einer Ausgangsstruktur. Die Ausgangsstruktur umfasst ein Substrat 12. Das Substrat 12 kann ein Halbleitersubstrat (in einigen Ausführungsformen auch als Wafer bezeichnet) sein, das ein Siliziumsubstrat, ein Siliziumgermanium-Substrat oder ein aus anderen Halbleitermaterialien gebildetes Substrat sein kann. Nach einigen Ausführungsformen dieser Offenbarung umfasst das Substrat 12 ein Bulk-Siliziumsubstrat und eine Epitaxie-Siliziumgermanium-Schicht (SiGe-Schicht) oder eine Germanium-Schicht (ohne Silizium darin) über dem Bulk-Siliziumsubstrat. Das Substrat 12 kann mit einer p- oder einer n-Verunreinigung dotiert sein. Isolierungsregionen 14, wie z. B. Shallow-Trench-Isolation-Regionen (STI-Regionen) können so gebildet sein, dass sie sich in das Substrat 12 hinein erstrecken. Die Abschnitte von Substrat 12 zwischen benachbarten STI-Regionen 14 sind als Halbleiterstreifen 102 bezeichnet.
  • Die STI-Regionen 14 können ein Auskleidungsoxid (nicht dargestellt) umfassen. Das Auskleidungsoxid kann aus einem thermischen Oxid bestehen, das durch eine thermische Oxidation einer Flächenschicht des Substrats 12 gebildet wird. Das Auskleidungsoxid kann es auch eine abgeschiedene Siliziumoxidschicht sein, die beispielsweise durch Atomlagenabscheidung (ALD), hochdichte plasmachemische Gasphasenabscheidung (HDPCVD) oder chemische Gasphasenabscheidung (CVD) gebildet ist. STI-Regionen 14 können auch ein Dielektrikum über dem Auskleidungsoxid umfassen, und das Dielektrikum kann unter Verwendung von fließfähiger chemischer Gasphasenabscheidung (FCVD), Spin-On-Beschichtung oder dergleichen gebildet werden kann.
  • Mit Verweis auf 2 sind die STI-Regionen 14 ausgeschnitten, sodass die oberen Abschnitte von Halbleiterstreifen 102 höher vorspringen als die oberen Flächen der benachbarten STI-Regionen 14, um vorspringende Finnen 104 zu bilden. Das Ätzen kann unter Verwendung eines Trockenätzprozesses ausgeführt werden, wobei NH3 und NF3 als die Ätzgase verwendet werden. Während des Ätzprozesses kann Plasma erzeugt werden. Argon kann ebenfalls umfasst sein. Nach alternativen Ausführungsformen dieser Offenbarung wird das Ausschneiden der STI-Regionen 14 mit einem Nassätzprozess ausgeführt. Die Ätzchemikalie kann beispielsweise verdünntes HF umfassen.
  • In den oben illustrierten beispielhaften Ausführungsformen können die Finnen mit jedem geeigneten Verfahren strukturiert sein. Beispielsweise können die Finnen unter Verwendung eines oder mehrerer Fotolithografieprozesse strukturiert werden, darunter Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse. Allgemein kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Fotolithografie und selbstausgerichtete Prozesse, was die Erstellung von Strukturen erlaubt, die beispielsweise Abstände aufweisen, die kleiner sind als es sonst unter Verwendung eines einzelnen direkten Fotolithografieprozesses möglich wäre. Beispielsweise wird in einer Ausführungsform eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandhalter werden entlang der strukturierten Opferschicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandhalter oder Dorne können dann verwendet werden, um die Finnen zu strukturieren.
  • Die Materialien der vorstehenden Finnen 104 können auch durch andere Materialien als die des Substrats 12 ersetzt werden. Wenn die vorstehenden Finnen 104 beispielsweise als n-Transistoren dienen, können die vorstehenden Finnen 104 aus Si, SiP, SiC, SiPC oder einem III-V-Verbindungshalbleiter wie InP, GaAs, AlAs, InAs, InAlAs, InGaAs oder dergleichen gebildet sein. Wenn die vorstehenden Finnen 104 hingegen als p-Transistoren dienen, können die vorstehenden Finnen 104 aus Si, SiGe, SiGeB, Ge oder einem III-V-Verbindungshalbleiter wie InSb, GaSb, InGaSb oder dergleichen gebildet sein.
  • Mit Verweis auf 3A und 3B sind Dummygatestrukturen 106 auf den oberen Flächen und den Seitenwänden der vorstehenden Finnen 104 gebildet. 3B illustriert eine Querschnittsansicht durch eine vertikale Ebene, die die Linie B-B in 3A umfasst. Die Bildung der Dummygatestrukturen 106 umfasst das aufeinanderfolgende Abscheiden einer Gatedielektrikumschicht und einer Dummygateelektrodenschicht über den Finnen 104, gefolgt von der Strukturierung der Gatedielektrikumschicht und der Dummygateelektrodenschicht. Als Ergebnis der Strukturierung umfasst die Dummygatestruktur 106 eine Gatedielektrikumschicht 108 und eine Dummygateelektrode 110 über der Gatedielektrikumschicht 108. Die Gatedielektrikumschichten 108 können jede akzeptable Dielektrikumschicht sein, wie z. B. Siliziumoxid, Siliziumnitrid oder dergleichen oder eine Kombination davon, und können mit jedem akzeptablen Verfahren gebildet werden, wie z. B. thermische Oxidation, ein Spin-Prozess, CVD oder dergleichen. Die Dummygateelektroden 110 können jede akzeptable Elektrodenschicht sein, wie etwa unter anderem Polysilizium, Metall oder dergleichen oder eine Kombination davon. Die Gateelektrodenschicht kann durch ein beliebiger akzeptabler Abscheidungsprozess abgeschieden werden, wie etwa CVD, plasmaunterstütztes CVD (PECVD) oder dergleichen. Jede der Dummygatestrukturen 106 kreuzt eine einzelne oder mehrere vorstehende Finnen 104. Dummygatestrukturen 106 können Längsrichtungen aufweisen, die senkrecht zu den Längsrichtungen der jeweiligen vorstehenden Finnen 104 stehen.
  • Zur Unterstützung der Strukturierung kann eine Maskenstruktur über der Dummygateelektrodenschicht gebildet sein. In einigen Ausführungsformen umfasst eine Hartmaskenstruktur untere Masken 112 über einer Deckschicht aus Polysilizium und obere Masken 114 über den unteren Masken 112. Die Hartmaskenstruktur ist aus einer oder mehreren Schichten aus SiO2, SiCN, SiON, Al2O3, SiN oder anderen geeigneten Materialien hergestellt. In bestimmten Ausführungsformen umfassen die unteren Masken 112 Siliziumnitrid und die oberen Masken 114 Siliziumoxid. Unter Verwendung der Maskenstruktur als Ätzmaske wird die Dummyelektrodenschicht in die Dummygateelektroden 110 und die flächige Gatedielektrikumschicht in die Gatedielektrikumschichten 108 strukturiert.
  • Als nächstes werden, wie in 4 illustriert, Gateabstandhalter 116 an den Seitenwänden der Dummygatestrukturen 106 gebildet. In einigen Ausführungsformen des Gateabstandhalterbildungsschritts wird eine Abstandhaltermaterialschicht auf dem Substrat 12 abgeschieden. Die Abstandhaltermaterialschicht kann eine konforme Schicht sein, die anschließend zurückgeätzt wird, um Gateseitenwandabstandhalter 116 zu bilden. In einigen Ausführungsformen umfasst die Abstandhaltermaterialschicht mehrere Schichten, wie etwa eine erste Abstandhalterschicht 118 und eine zweite Abstandhalterschicht 120, die über der ersten Abstandhalterschicht 118 gebildet ist. Die erste und die zweite Abstandhalterschicht 118 und 120 sind jeweils aus einem geeigneten Material wie Siliziumoxid, Siliziumnitrid, Siliziumkarbid, Siliziumoxynitrid, SiCN, Siliziumoxykarbid, SiOCN und/oder Kombinationen davon hergestellt. Beispielhaft und ohne Einschränkung können die erste und die zweite Abstandhalterschicht 118 und 120 gebildet sein, indem nacheinander zwei verschiedene Dielektrika über den Dummygatestrukturen 106 mit Prozessen wie einem CVD-Prozess, einem subatmosphärischen CVD-Prozess (SACVD-Prozess), einem fließfähigen CVD-Prozess, einem ALD-Prozess, einem PVD-Prozess oder einem anderen geeigneten Prozess abgeschieden werden. Dann wird ein anisotroper Ätzprozess an den abgeschiedenen Abstandhalterschichten 118 und 120 ausgeführt, um Abschnitte der Finnen 104 zu belichten, die nicht von den Dummygatestrukturen 106 bedeckt sind (z. B. in Source-/Drainregionen der Finnen 104). Abschnitte der Abstandhalterschichten 116 und 118 direkt über den Dummygatestrukturen 106 können durch diesen anisotropen Ätzprozess vollständig entfernt werden. Abschnitte der Abstandhalterschicht 118 und 120 an den Seitenwänden der Dummygatestrukturen 106 können zurückbleiben und bilden Gateseitenwandabstandhalter, die der Einfachheit halber als Gateabstandhalter 116 bezeichnet werden. In einigen Ausführungsformen wird die erste Abstandhalterschicht 118 aus Siliziumoxid gebildet, das eine niedrigere Dielektrizitätskonstante als Siliziumnitrid aufweist, und die zweite Abstandhalterschicht 120 wird aus Siliziumnitrid gebildet, das einen höheren Ätzwiderstand gegen Weiterverarbeitung durch Ätzen (z. B. Ätzen von Source-/Drainausschnitten in der Finne 104) als Siliziumoxid aufweist. In einigen Ausführungsformen können die Gateseitenwandabstandhalter 116 verwendet werden, um anschließend gebildete dotierte Regionen, wie z. B. Source-/Drainregionen, zu versetzen. Die Gateabstandhalter 116 können ferner zum Design oder zur Modifizierung des Source-/Drainregionsprofils verwendet werden.
  • Nachdem die Bildung der Gateseitenwandabstandhalter 116 abgeschlossen ist, werden Source-/Drainstrukturen 122 auf Source-/Drainregionen der Finne 104 gebildet, die nicht von den Dummygatestrukturen 106 und den Gateseitenwandabstandhaltern 116 bedeckt sind. Die entstehende Struktur ist in 5 illustriert. In einigen Ausführungsformen umfasst die Bildung der Source-/Drainstrukturen 122 das Ausschneiden von Source-/Drainregionen der Finne 104 und das anschließende epitaktische Wachstum von Halbleitermaterialien in den ausgeschnittenen Source-/Drainregionen der Finne 104.
  • Die Source-/Drainregionen der Finne 104 können mit einem geeigneten selektiven Ätzprozess ausgeschnitten werden, der die Halbleiterfinne 104 angreift, aber kaum die Gateabstandhalter 116 und die oberen Masken 114 der Dummygatestrukturen 106. Das Ausschneiden der Halbleiterfinne 104 kann beispielsweise durch ein trockenes chemisches Ätzen mit einer Plasmaquelle und einem Ätzgas ausgeführt werden. Die Plasmaquelle kann induktiv gekoppeltes Plasmaätzen (ICR-Ätzen), transformatorgekoppeltes Plasmaätzen (TCP-Ätzen), Elektronen-Zyklotron-Resonanzätzen (ECR-Ätzen), reaktives Ionenätzen (RIE) oder dergleichen sein, und das Ätzgas kann Fluor, Chlor, Brom, Kombinationen davon oder dergleichen sein, das die Halbleiterfinne 104 mit einer schnelleren Ätzrate ätzt als die Gateabstandhalter 116 und die oberen Masken 114 der Dummygatestrukturen 106. In einigen anderen Ausführungsformen kann das Ausschneiden der Halbleiterfinne 104 durch ein nasschemisches Ätzen ausgeführt werden, wie z. B. durch eine Ammoniumperoxidmischung (APM), NH4OH, Tetramethylammoniumhydroxid (TMAH), Kombinationen davon oder dergleichen, das die Halbleiterfinne 104 mit einer schnelleren Ätzrate ätzt als die Gateabstandhalter 116 und die oberen Masken 114 der Dummygatestrukturen 106. In einigen anderen Ausführungsformen kann das Ausschneiden der Halbleiterfinne 104 durch eine Kombination aus trockenem und chemischem Nassätzen ausgeführt werden.
  • Sobald Ausschnitte in den Source-/Drainregionen der Finne 104 geschaffen sind, werden in den Source-/Drainausschnitte in der Finne 104 epitaktische Source-/Drainstrukturen 122 gebildet, indem ein oder mehrere Epitaxie- oder epitaktische Prozesse (Epi-Prozesse) verwendet werden, die ein oder mehrere epitaktische Materialien auf der Halbleiterfinne 104 bereitstellen. Während des epitaktischen Wachstumsprozesses begrenzen die Gateabstandhalter 116 das eine oder die mehreren epitaktischen Materialien auf Source-/Drainregionen in der Finne 104. In einigen Ausführungsformen unterscheiden sich die Gitterkonstanten der Epitaxiestrukturen 122 von der Gitterkonstante der Halbleiterfinne 104, sodass die Kanalregion in der Finne 104 und zwischen den Epitaxiestrukturen 122 durch die Epitaxiestrukturen 122 gespannt oder belastet werden kann, um die Ladungsträgerbeweglichkeit der Halbleitervorrichtung zu verbessern und die Vorrichtungsleistung zu erhöhen. Epitaxieprozesse umfassen CVD-Abscheidungstechniken (z. B. PECVD, Dampfphasenepitaxie (VPE) oder ultrahohe Vakuum-CVD (UHV-CVD)), PECVD, Molekularstrahlepitaxie und/oder andere geeignete Prozesse. Der Epitaxieprozess kann gasförmige und/oder flüssige Vorläufer verwenden, die mit der Zusammensetzung der Halbleiterfinne 104 interagieren.
  • In einigen Ausführungsformen können die Source-/Drain-Epitaxiestrukturen 122 Ge, Si, GaAs, AlGaAs, SiGe, GaAsP, SiP oder ein anderes geeignetes Material umfassen. Die Source-/Drain-Epitaxiestrukturen 122 können während des Epitaxieprozesses in-situ dotiert werden, indem Dotierspezies eingeführt werden, unter anderem: p-Dotiermittel, wie Bor oder BF2; n-Dotiermittel, wie Phosphor oder Arsen; und/oder andere geeignete Dotiermittel sowie Kombinationen davon. Wenn die Source-/Drain-Epitaxiestrukturen 122 nicht in-situ dotiert sind, wird ein Implantationsprozess (d. h. ein Übergangs-Implantationsprozess) ausgeführt, um die Source-/Drain-Epitaxiestrukturen 122 zu dotieren. In einigen beispielhaften Ausführungsformen umfassen die Source-/Drain-Epitaxiestrukturen 122 in einem n-Transistor SiP, während diejenigen in einem p-Transistor GeSnB und/oder SiGeSnB umfassen. In Ausführungsformen mit unterschiedlichen Vorrichtungstypen kann eine Maske, wie z. B. ein Fotolack, über n-Vorrichtungsregionen gebildet werden, während p-Vorrichtungsregionen freigelegt werden, und p-Epitaxiestrukturen können auf den belichteten Finnen 104 in den p-Vorrichtungsregionen gebildet werden. Die Maske kann dann entfernt werden. Dann kann eine Maske, wie z. B. ein Fotolack, über der p-Vorrichtungsregion gebildet werden, während die n-Vorrichtungsregionen belichtet werden, und n-Epitaxiestrukturen können auf den belichteten Finnen 104 in der n-Vorrichtungsregion gebildet sein. Die Maske kann dann entfernt werden.
  • Sobald die Source-/Drain-Epitaxiestrukturen 122 gebildet sind, kann ein Temperprozess ausgeführt werden, um die p-Dotiermittel oder n-Dotiermittel in den Source-/Drain-Epitaxiestrukturen 122 zu aktivieren. Der Temperprozess kann beispielsweise ein Rapid-Thermal-Anneal-Prozess (RTA-Prozess), Laser-Temperprozess, ein Millisekunden-Thermal-Annealing-Prozess (MSA-Prozess) oder dergleichen sein.
  • Als nächstes wird in 6 eine Zwischenschichtdielektrikumschicht (ILD-Schicht) 126 auf dem Substrat 12 gebildet. In einigen Ausführungsformen wird vor der Bildung der ILD-Schicht 126 auch eine Kontaktätzstoppschicht (CESL) 124 gebildet. In einigen Beispielen umfasst die CESL 124 eine Siliziumnitridschicht, eine Siliziumoxidschicht, eine Siliziumoxynitridschicht und/oder andere geeignete Materialien mit einer anderen Ätzselektivität als die ILD-Schicht 126. Die CESL 124 kann durch einen plasmagestützten chemischen Gasphasenabscheidungsprozess (PECVD-Prozess) und/oder andere geeignete Abscheidungs- oder Oxidationsprozessen gebildet sein. In einigen Ausführungsformen umfasst die ILD-Schicht 126 Materialien wie Tetraethylorthosilikatoxid (TEOS-Oxid), undotiertes Silikatglas oder dotiertes Siliziumoxid wie Borphosphorsilikatglas (BPSG), Quarzglas (FSG), Phosphosilikatglas (PSG), bordotiertes Siliziumglas (BSG) und/oder andere geeignete Dielektrika mit einer anderen Ätzselektivität als die CESL 124. Die ILD-Schicht 126 kann durch einen PECVD-Prozess oder eine andere geeignete Abscheidungstechnik abgeschieden sein. In einigen Ausführungsformen kann der Wafer nach der Bildung der ILD-Schicht 126 einem Prozess mit hohem thermischem Budget unterzogen werden, um die ILD-Schicht 126 zu tempern.
  • In einigen Beispielen kann nach der Bildung der ILD-Schicht 126 ein Planarisierungsprozess ausgeführt werden, um überschüssige Materialien von der ILD-Schicht 126 zu entfernen. Ein Planarisierungsprozess umfasst beispielsweise einen chemischmechanischen Planarisierungsprozess (CMP-Prozess), bei dem Abschnitte der ILD-Schicht 126 (und der CESL-Schicht, falls vorhanden), die über den Dummygatestrukturen 106 liegen, entfernt werden. In einigen Ausführungsformen entfernt der CMP-Prozess auch die Hartmaskenschichten 112, 114 (wie in 5 gezeigt) und belichtet die Dummygateelektroden 110.
  • Als nächstes werden, wie in 7 illustriert, die verbleibenden Dummygatestrukturen 106 entfernt, sodass Gategräben GT1 zwischen entsprechenden Gateseitenwandabstandhaltern 116 entstehen. Die Dummygatestrukturen 106 werden mit einem selektiven Ätzprozess (z. B. selektives Trockenätzen, selektives Nassätzen oder eine Kombination davon) entfernt, der die Materialien in den Dummygatestrukturen 106 mit einer schnelleren Ätzrate ätzt als andere Materialien (z. B. die Gateseitenwandabstandhalter 116, CESL 124 und/oder die ILD-Schicht 126).
  • Danach werden jeweils Ersatzgatestrukturen 130 in den Gategräben GT1 gebildet, wie in 8 illustriert. Die Gatestrukturen 130 können die endgültigen Gates von FinFETs sein. Die endgültigen Gatestrukturen können jeweils ein Stapel mit hohem k-Wert/Metallgatestapel sein, aber auch andere Zusammensetzungen sind möglich. In einigen Ausführungsformen bildet jede der Gatestrukturen 130 das Gate, das mit den drei Seiten der von der Finne 104 bereitgestellten Kanalregion assoziiert ist. Anders ausgedrückt, umschließt jede der Gatestrukturen 130 die Finne 104 an drei Seiten. In verschiedenen Ausführungsformen umfasst die Gatestruktur mit hohem k-Wert/Metallgatestruktur 130 eine Gatedielektrikumschicht 132, die den Gategraben GT1 auskleidet, eine Austrittsarbeitsmetallschicht 134, die über der Gatedielektrikumschicht 132 gebildet ist, und ein Füllmetall 136, das über der Austrittsarbeitsmetallschicht 134 gebildet ist und einen Rest der Gategräben GT1 ausfüllt. Die Gatedielektrikumschicht 132 umfasst eine Grenzflächenschicht (z. B. eine Siliziumoxidschicht) und eine Gatedielektrikumschicht mit hohem k-Wert über der Grenzflächenschicht. Gatedielektrika mit hohem k-Wert, wie sie hier verwendet und beschrieben werden, umfassen Dielektrika mit einer hohen Dielektrizitätskonstante, beispielsweise höher als die von thermischem Siliziumoxid (~3,9). Die Austrittsarbeitsmetallschicht 134 und/oder die Füllmetallschicht 136, die innerhalb der Gatestrukturen mit hohem k-Wert/Metallgatestrukturen 130 verwendet werden, können ein Metall, eine Metalllegierung oder ein Metallsilizid umfassen. Die Bildung der Gatestrukturen mit hohem k-Wert/Metallgatestrukturen 130 kann mehrere Abscheidungsprozesse zum Bilden verschiedener Gatematerialien, eine oder mehrere Auskleidungsschichten und einen oder mehrere CMP-Prozesse zur Entfernung überschüssiger Gatematerialien umfassen.
  • In einigen Ausführungsformen kann die Grenzflächenschicht der Gatedielektrikumschicht 132 ein Dielektrikum wie Siliziumoxid (SiO2), HfSiO oder Siliziumoxynitrid (SiON) umfassen. Die Grenzflächenschicht kann durch chemische Oxidation, thermische Oxidation, Atomlagenabscheidung (ALD), chemische Gasphasenabscheidung (CVD) und/oder andere geeignete Verfahren gebildet sein. Die Dielektrikumschicht mit hohem k-Wert der Gatedielektrikumschicht 132 kann Hafniumoxid (HfO2) umfassen. Alternativ kann die Gatedielektrikumschicht 132 andere Dielektrika mit hohem k-Wert umfassen, wie Hafnium-Siliziumoxid (HfSiO), Hafnium-Siliziumoxynitrid (HfSiON), Hafnium-Tantaloxid (HfTaO), Hafnium-Titanoxid (HfTiO), Hafnium-Zirkoniumoxid (HfZrO), Lanthanoxid (LaO), Zirkoniumoxid (ZrO), Titanoxid (TiO), Tantaloxid (Ta2O5), Yttriumoxid (Y2O3), Strontiumtitanoxid (SrTiO3, STO), Bariumtitanoxid (BaTiO3, BTO), Bariumzirkoniumoxid (BaZrO), Hafniumlanthanoxid (HfLaO), Lanthansiliziumoxid (LaSiO), Aluminiumsiliziumoxid (AlSiO), Aluminiumoxid (Al2O3), Siliziumnitrid (Si3N4), Oxynitride (SiON) und Kombinationen davon.
  • Die Austrittsarbeitsmetallschicht 134 kann Austrittsarbeitsmetalle umfassen, um eine geeignete Austrittsarbeit für die Gatestrukturen mit hohem k-Wert/Metallgatestrukturen 130 bereitzustellen. Bei einem n-FinFET kann die Austrittsarbeitsmetallschicht 134 ein oder mehrere n-Austrittsarbeitsmetalle (N-Metall) umfassen. Die n-Austrittsarbeitsmetalle können beispielhaft Titanaluminid (TiAl), Titanaluminiumnitrid (TiAlN), Carbo-Nitrid-Tantal (TaCN), Hafnium (Hf), Zirkonium (Zr), Titan (Ti), Tantal (Ta), Aluminium (Al), Metallkarbide (z. B. Hafniumkarbid (HfC), Zirkoniumkarbid (ZrC), Titankarbid (TiC), Aluminiumkarbid (AlC)), Aluminide und/oder andere geeignete Materialien umfassen, sind aber nicht darauf beschränkt. Andererseits kann bei einem p-FinFET die Austrittsarbeitsmetallschicht 134 ein oder mehrere p-Austrittsarbeitsmetalle (P-Metall) umfassen. Die p-Austrittsarbeitsmetalle können beispielhaft Titannitrid (TiN), Wolframnitrid (WN), Wolfram (W), Ruthenium (Ru), Palladium (Pd), Platin (Pt), Kobalt (Co), Nickel (Ni), leitfähige Metalloxide und/oder andere geeignete Materialien umfassen, sind aber nicht beschränkt auf.
  • In einigen Ausführungsformen kann das Füllmetall 136 beispielhaft Wolfram, Aluminium, Kupfer, Nickel, Kobalt, Titan, Tantal, Titannitrid, Tantalnitrid, Nickelsilizid, Kobaltsilizid, TaC, TaSiN, TaCN, TiAl, TiAlN oder andere geeignete Materialien umfassen, ist aber nicht darauf beschränkt.
  • Dann wird auf 9 verwiesen. Ein Rückätzprozess wird ausgeführt, um die Ersatzgatestrukturen 130 und die Gateabstandhalter 116 zurück zu ätzen, was zu Ausschnitten R1 über den zurückgeätzten Gatestrukturen 130 und den zurückgeätzten Gateabstandhaltern 116 führt. In einigen Ausführungsformen kann, da die Materialien der Ersatzgatestrukturen 130 eine andere Ätzselektivität aufweisen als die Gateabstandhalter 116, zunächst ein erster selektiver Ätzprozess ausgeführt werden, um die Ersatzgatestrukturen 130 zurückzuätzen, damit die Ersatzgatestrukturen 130 unter die oberen Enden der Gateabstandhalter 116 fallen. Dann wird ein zweiter selektiver Ätzprozess ausgeführt, um die Gateabstandhalter 116 abzusenken. Daher können die oberen Flächen der Ersatzgatestrukturen 130 auf einem anderen Niveau liegen als die oberen Flächen der Gateabstandhalter 116. Bei der in 9 illustrierten Ausführungsform sind beispielsweise die oberen Flächen der Ersatzgatestrukturen 130 niedriger als die oberen Flächen der Gateabstandhalter 116. In einigen anderen Ausführungsformen können die oberen Flächen der Ersatzgatestrukturen 130 jedoch auf gleicher Höhe oder höher als die oberen Flächen der Gateabstandhalter 116 liegen. Außerdem kann in einigen Ausführungsformen die CESL 124 während des Zurückätzens der Ersatzgatestrukturen 130 und/oder der Gateabstandhalter 116 zurückgeätzt werden. In diesem Fall weist die CESL 124 ein niedrigeres oberes Ende (wie in der gestrichelten Linie DL1 dargestellt) auf als eine obere Fläche der ILD-Schicht 126.
  • Dann werden auf den Ersatzgatestrukturen 130 jeweils durch einen geeigneten Prozess, wie CVD oder ALD, Metallabdeckungen 138 gebildet. In einigen Ausführungsformen werden die Metallabdeckungen 138 auf den Ersatzgatestrukturen 130 mit einem Bottom-up-Ansatz gebildet. Beispielsweise werden die Metallabdeckungen 138 selektiv auf der Metalloberfläche, wie der Austrittsarbeitsmetallschicht 134 und dem Füllmetall 136, aufgewachsen, und somit sind die Seitenwände der Gateabstandhalter 116 und der CESL 124 im Wesentlichen frei vom Wachstum der Metallabdeckungen 138. Bei den Metallabdeckungen 138 kann es sich beispielhaft und ohne Einschränkung um im Wesentlichen fluorfreie Wolframfilme (FFW-Filme) handeln, die einen Anteil an Fluorverunreinigungen von weniger als 5 Atomprozent und einen Anteil an Chlorverunreinigungen von mehr als 3 Atomprozent aufweisen. Die FFW-Filme oder die FFW-umfassenden Filme können durch ALD oder CVD unter Verwendung eines oder mehrerer nicht-fluorbasierter Wolframvorläufer, wie z. B. Wolframpentachlorid (WCl5), Wolframhexachlorid (WCl6), aber nicht darauf beschränkt, gebildet sein. In einigen Ausführungsformen können sich Abschnitte der Metallabdeckungen 138 über die Gatedielektrikumschicht 132 erstrecken, sodass die Metallabdeckungen 138 auch die belichtete Fläche der Gatedielektrikumschichten 132 bedecken können. Da die Metallabdeckungen 138 von unten nach oben geformt werden, kann ihre Bildung vereinfacht werden, indem beispielsweise wiederholte Rückätzprozesse verringert werden, die zum Entfernen unerwünschter Metallmaterialien verwendet werden, die aus dem konformen Wachstum resultieren.
  • In einigen Ausführungsformen, in denen die Metallabdeckungen 138 mit einem Bottom-up-Ansatz gebildet werden, weist das Wachstum der Metallabdeckungen 138 auf Metallflächen (d. h. Metalle in Gatestrukturen 130) eine andere Keimbildungsverzögerung auf als auf Dielektrikumflächen (d. h. Dielektrika in Gateabstandhaltern 116 und/oder CESL 124). Die Keimbildungsverzögerung auf der Metalloberfläche ist kürzer als auf der Dielektrikumfläche. Die Differenz der Keimbildungsverzögerung ermöglicht somit ein selektives Wachstum auf der Metallfläche. Die vorliegende Offenbarung nutzt in verschiedenen Ausführungsformen eine solche Selektivität, um das Metallwachstum von den Gatestrukturen 130 zu ermöglichen, während das Metallwachstum von den Abstandhaltern 116 und/oder der CESL 124 verhindert wird. Dadurch ist die Abscheidungsrate der Metallabdeckungen 138 auf den Gatestrukturen 130 schneller als auf den Abstandhaltern 116 und dem CESL 124. In einigen Ausführungsformen haben die entstehenden Metallabdeckungen 138 obere Flächen, die niedriger sind als die oberen Flächen der zurückgeätzten Gateabstandhalter 116. In einigen anderen Ausführungsformen können die oberen Flächen der Metallabdeckungen 138 jedoch auf gleicher Höhe oder höher als die oberen Flächen der zurückgeätzten Gateabstandhalter 116 liegen.
  • Als nächstes wird eine Dielektrikumdeckschicht 140 über dem Substrat 105 abgeschieden, bis die Ausschnitte R1 überfüllt sind, wie in 10 illustriert. Die Dielektrikumdeckschicht 140 umfasst SiN, SiC, SiCN, SiON, SiCON, eine Kombination davon oder dergleichen und wird durch eine geeignete Abscheidungstechnik wie CVD, plasmaunterstütztes CVD (PECVD), ALD, Remote Plasma ALD (RPALD), plasmaunterstütztes ALD (PEALD), eine Kombination davon oder dergleichen gebildet. Dann wird ein CMP-Prozess ausgeführt, um die Deckschicht außerhalb der Ausschnitte R1 zu entfernen, wobei Abschnitte der Dielektrikumdeckschicht 140 in den Ausschnitten R1 verbleiben und als Gatedielektrikumabdeckungen 142 dienen. Die entstehende Struktur ist in 11 illustriert.
  • Mit Verweis auf 12 sind Source-/Drainkontakte 144 gebildet, die sich durch die CESL 124 und die ILD-Schicht 126 erstrecken. Die Bildung der Source-/Drainkontakte 144 umfasst, beispielhaft und nicht einschränkend, die Ausführung eines oder mehrerer Ätzprozesse zur Bildung von Kontaktöffnungen, die sich durch die ILD-Schicht 126 und die CESL 124 erstrecken, um die Source-/Drain-Epitaxiestrukturen 122 zu belichten, die Abscheidung eines oder mehrerer Metallmaterialien, die die Kontaktöffnungen überfüllen, und die anschließende Ausführung eines CMP-Prozesses zur Entfernung überschüssiger Metallmaterialien außerhalb der Kontaktöffnungen. In einigen Ausführungsformen handelt es sich bei dem einen oder den mehreren Ätzprozessen um selektives Ätzen, das die ILD-Schicht 126 und die CESL 124 mit einer schnelleren Ätzrate ätzt als das Ätzen der Dielektrikumabdeckungen 142 und der Gateabstandhalter 116. Daher wird das selektive Ätzen unter Verwendung der Dielektrikumabdeckungen 142 und der Gateabstandhalter 116 als Ätzmaske ausgeführt, sodass die Kontaktöffnungen und damit die Source-/Drainkontakte 144 selbstausgerichtet zu den Source-/Drain-Epitaxiestrukturen 122 gebildet werden, ohne dass ein zusätzlicher Fotolithografieprozess erforderlich ist. In diesem Fall können die Dielektrikumabdeckungen 142, die eine selbstausrichtende Bildung der Source/Drainkontakte 144 ermöglichen, als Self-Aligned-Contact-Abdeckungen (SAC-Abdeckungen) 142 bezeichnet werden.
  • In 13 wird nach der Bildung der selbstausgerichteten Source-/Drainkontakte 144 eine mittlere Kontaktätzstoppschicht (MCESL) 146 über den Source-/Drainkontakten 144 und den SAC-Abdeckungen 142 gebildet. Das MCESL 146 kann durch einen PECVD-Prozess und/oder andere geeignete Abscheidungsprozesse gebildet werden. In einigen Ausführungsformen ist die MCESL 146 eine Siliziumnitridschicht und/oder andere geeignete Materialien mit einer anderen Ätzselektivität als eine nachfolgend gebildete ILD-Schicht (wie in 14 illustriert).
  • Mit Verweis auf 14 wird eine weitere ILD-Schicht 148 über der MCESL 146 gebildet. In einigen Ausführungsformen umfasst die ILD-Schicht 148 Materialien wie Tetraethylorthosilikatoxid (TEOS-Oxid), undotiertes Silikatglas oder dotiertes Siliziumoxid wie Borphosphorsilikatglas (BPSG), Quarzglas (FSG), Phosphosilikatglas (PSG), bordotiertes Siliziumglas (BSG) und/oder andere geeignete Dielektrika mit einer anderen Ätzselektivität als die CESL 124. In bestimmten Ausführungsformen wird die ILD-Schicht 148 aus Siliziumoxid (SiOx) gebildet. Die ILD-Schicht 148 kann durch einen PECVD-Prozess oder eine andere geeignete Abscheidungstechnik abgeschieden sein.
  • Mit Verweis auf 15A wird die ILD-Schicht 148 strukturiert, um Durchkontaktierungsöffnungen O2 zu bilden, die sich durch die ILD-Schicht 148 erstrecken, indem ein erster Ätzprozess (auch Durchkontaktierungs-Ätzprozess genannt) ET1 verwendet wird. Die Ätzdauer des Durchkontaktierungs-Ätzprozesses ET1 wird so gesteuert, dass Abschnitte des MCESL 146 entfernt, aber das MCESL 146 nicht durchschlagen werden kann. Als Ergebnis dieses Durchkontaktierungs-Ätzprozesses ET1 bilden sich unter entsprechenden Durchkontaktierungsöffnungen O2 Ausschnitte R2, die sich im MCESL 146 erstrecken, aber nicht durch eine gesamte Dicke des MCESL 146. Die Bildung von Ausschnitte R2 erlaubt die Oxidation der Seitenwände des MCESL 146 bei der Weiterverarbeitung, was wiederum das seitliche Ätzen beim nachfolgenden LRM-Ätzen hemmt oder verlangsamt, wie im Folgenden näher beschrieben wird. In einigen Ausführungsformen liegt das Verhältnis zwischen der Tiefe D2 des Ausschnitts R2 und der Dicke T2 des MCESL 146 in einem Bereich von etwa 2:9 bis etwa 7:9, z. B. bei etwa 5:9. Wenn das Verhältnis von Ausschnitttiefe D2 zu MCESL-Dicke T2 zu klein ist, können die bei der Nachbehandlung gebildeten oxidierten Seitenwände zu klein sein, um das seitliche Ätzen im folgenden LRM-Ätzprozess zu verhindern. Wenn das Verhältnis von Ausschnitttiefe D2 zu MCESL-Dicke T2 zu groß ist, können der MCESL 146 und die darunter liegenden Source-/Drainkontakte 144 übergeätzt werden.
  • In einigen Ausführungsformen wird vor dem Durchkontaktierungs-Ätzprozess ET1 ein Fotolithografieprozess ausgeführt, um zu erwartende Strukturen in Draufsicht der Durchkontaktierungsöffnungen O2 zu definieren. Der Fotolithografieprozess kann beispielsweise die Spin-On-Beschichtung einer Fotolackschicht auf die ILD-Schicht 148, wie in 14 illustriert, das Ausführen von Nachbelichtungsbrennprozessen und das Entwickeln der Fotolackschicht zur Bildung einer strukturierten Maske mit den Strukturen der Durchkontaktierungsöffnungen O2 in der Draufsicht umfassen. In einigen Ausführungsformen kann die Strukturierung des Fotolacks zur Bildung der strukturierten Maske mit einem Elektronenstrahl-Lithografieprozess (E-Strahl-Lithografieprozess) oder einem Extrem-Ultraviolett-Lithografieprozess (EUV-Lithografieprozess) ausgeführt werden.
  • In einigen Ausführungsformen ist der Durchkontaktierungs-Ätzprozess ET1 ein anisotroper Ätzprozess, wie z. B. Plasmaätzen. Beim Plasmaätzen beispielsweise wird das Halbleitersubstrat 12 mit der in 14 illustrierten Struktur in ein Plasmagerät geladen und einer Plasmaumgebung ausgesetzt, die durch HF- oder Mikrowellenleistung in einem Gasgemisch aus einem fluorhaltigen Gas, wie etwa C4F8, C5F8, C4F6, CHF3 oder ähnlichen Spezies, einem Inertgas, wie Argon oder Helium, einem optionalen schwachen Oxidationsmittel, wie O2 oder CO oder ähnlichen Spezies, für eine Zeitdauer erzeugt wird, die ausreicht, um durch die ILD-Schicht 148 zu ätzen und belichtete Abschnitte der MCESL 146 an den Böden der Durchkontaktierungsöffnungen O2 auszuschneiden. Ein Plasma, das in einem Gasgemisch, umfassend C4F6, CF4, CHF3, O2 und Argon, erzeugt wird, kann zum Durchätzen der ILD-Schicht 148 und zum Ausschneiden belichteter Abschnitte der MCESL 146 an den Böden der Durchkontaktierungsöffnungen O2 verwendet werden. Die Plasmaätzumgebung hat einen Druck zwischen etwa 13 mbar (10 mTorr) und 130 mbar (100 mTorr) und das Plasma wird mit einer HF-Leistung zwischen etwa 50 Watt und 1000 Watt erzeugt.
  • In einigen Ausführungsformen werden die vorgenannten Ätzmittel und Ätzbedingungen des Durchkontaktierungs-Ätzprozesses ET1 so gewählt, dass die MCESL 146 (z. B. SiN) eine langsamere Ätzrate aufweist als die ILD-Schicht 148 (z. B. SiOx). So kann der MCESL 146 als erkennbarer Ätzendpunkt wirken, was wiederum ein Überätzen und damit ein Durchschlagen oder Durchbrechen des MCESL 146 verhindert. Anders ausgedrückt: Der Durchkontaktierungs-Ätzprozess ET1 ist darauf abgestimmt, Siliziumoxid mit einer schnelleren Ätzrate zu ätzen als Siliziumnitrid. Es wurde beobachtet, dass die Ätzrate von Siliziumnitrid ansteigt, wenn das Ätzplasma aus einem Gasgemisch erzeugt wird, das ein Wasserstoffgas (H2-Gas) umfasst. Dadurch wird der Durchkontaktierungs-Ätzprozess ET1 unter Verwendung einer wasserstofffreien Gasmischung zur Hemmung der Siliziumnitrid-Ätzrate nach einigen Ausführungsformen dieser Offenbarung ausgeführt. Anders ausgedrückt: Das Plasma beim Durchkontaktierungs-Ätzprozess ET1 wird in einem Gasgemisch ohne Wasserstoff (H2) erzeugt. So wird die Ätzrate von Siliziumnitrid im Durchkontaktierungs-Ätzprozess ET1 niedrig gehalten, was wiederum das Ätzen von Siliziumoxid (d. h. ILD-Material) mit einer schnelleren Ätzrate ermöglicht als das Ätzen von Siliziumnitrid (d. h. MCESL-Material).
  • In einigen Ausführungsformen, wie in 15A dargestellt, weisen die Durchkontaktierungsöffnungen O2 aufgrund der Natur des anisotropen Ätzens ein verjüngtes Seitenwandprofil auf. In einigen anderen Ausführungsformen können die Ätzbedingungen jedoch so fein abgestimmt werden, dass die Durchkontaktierungsöffnungen O2 ein vertikales Seitenwandprofil aufweisen, wie in 15B illustriert.
  • Nach Abschluss des Durchkontaktierungs-Ätzprozesses ET1 werden die belichteten Abschnitte der MCESL-Schicht 146 in einer sauerstoffhaltigen Umgebung behandelt, sodass Flächenschichten der belichteten Abschnitte der MCESL-Schicht 146 oxidiert werden, um eine oxidierte Region 1461 in der MCESL-Schicht 146 zu bilden, während eine verbleibende Region 1462 der MCESL-Schicht 146 nicht oxidiert wird. Die entstehende Struktur ist in 16A bzw. 16B illustriert. Der Behandlungsschritt kann eine O2-Plasmabehandlung umfassen, wobei das sauerstoffhaltige Gas in eine Prozesskammer geleitet wird, in der das Plasma aus dem sauerstoffhaltigen Gas erzeugt wird. Als Beispiel und ohne Einschränkung wird das Halbleitersubstrat 12 mit der in 15A oder 15B illustrierten Struktur in ein Plasmagerät geladen und mit einer Plasmaumgebung belichtet, die durch Sauerstoffgas (O2-Gas) oder ein Gasgemisch aus O2-Gas und einem oder mehreren der Gase Ar-Gas, He-Gas, Ne-Gas, Kr-Gas, N2-Gas, CO-Gas, CO2-Gas, CxHyFz (wobei x, y und z größer als null und nicht größer als neun sind), NF3-Gas, Carbonylsulfidgas (COS-Gas), SO2-Gas erzeugt wird. Die Plasmabehandlungsumgebung hat einen Druck zwischen etwa 13 mbar (10 mTorr) und 130 mbar (100 mTorr) und das Plasma wird mit einer HF-Leistung zwischen etwa 50 Watt und 1000 Watt erzeugt.
  • Als Ergebnis der O2-Plasmabehandlung findet eine Oxidation in den Bodenflächen und Seitenwänden der Ausschnitte R2 im MCESL 146 statt, was dazu führt, dass die oxidierte Region 1461 einen oxidierten Bodenabschnitt 1461b und einen oxidierten Seitenwandabschnitt 1461s aufweist, der sich von dem oxidierten Bodenabschnitt 1461b nach oben erstreckt und den oxidierten Bodenabschnitt 1461b seitlich umgibt.
  • In einigen Ausführungsformen haben der oxidierte Bodenabschnitt 1461b und der oxidierte Seitenwandabschnitt 1461s die gleiche Dicke (z. B. in einem Bereich von etwa 1 nm bis etwa 3 nm). In einigen anderen Ausführungsformen hat der oxidierte Seitenwandabschnitt 1461s eine dickere Dicke als der oxidierte Bodenabschnitt 1461b. Beispielsweise kann das Dickenverhältnis des oxidierten Seitenwandabschnitts 1461s zum oxidierten Bodenabschnitt 1461b größer als etwa 1:1, 2:1, 3:1, 4:1 oder 5:1 sein. Der dickere oxidierte Seitenwandabschnitt 1461s ermöglicht eine höhere Ätzresistenz gegenüber dem nachfolgenden LRM-Ätzen. Der dünnere oxidierte Bodenabschnitt 1461b ermöglicht eine verkürzte LRM-Ätzdauer, da der oxidierte Bodenabschnitt 1461b beim LRM-Ätzen entfernt werden soll. In einigen Ausführungsformen weist der oxidierte Seitenwandabschnitt 1461s einen Dickengradienten von unten nach oben auf. Beispielsweise kann der oxidierte Seitenwandabschnitt 1461s im oberen Bereich dicker und im unteren Bereich dünner sein. Die Dicken des oxidierten Seitenwandabschnitts 1461s und des oxidierten Bodenabschnitts 1461b können gesteuert werden, indem, beispielhaft und nicht einschränkend, die HF-Leistung und/oder die Vorbeaufschlagungsleistung der O2-Plasmabehandlung verwendet wird.
  • In einigen Ausführungsformen, bei denen die Durchkontaktierungsöffnungen O2 mit einem sich verjüngenden Seitenwandprofil gebildet sind, erstreckt sich der oxidierte Seitenwandabschnitt 1461s in einem stumpfen Winkel vom oxidierten Bodenabschnitt 1461b, wie in 16A illustriert. In einigen Ausführungsformen, bei denen die Durchkontaktierungsöffnungen O2 mit einem sich vertikalen Seitenwandprofil gebildet sind, erstreckt sich der oxidierte Seitenwandabschnitt 1461s in einem vertikalen Winkel vom oxidierten Bodenabschnitt 1461b, wie in 16B illustriert.
  • In einigen Ausführungsformen, in denen das MCESL 146 aus SiN besteht, führt die O2-Plasmabehandlung zu oxidierten Nitridregionen (Siliziumoxynitrid (SiOxNy)) 1461 im MCESL 146 und unterhalb der Durchkontaktierungsöffnungen O2 und einer nicht oxidierten Nitridregion 1462, der die Unterseiten der oxidierten Nitridregionen 1461 umschließt. Die oxidierten Nitridregionen 1461 können unterscheidbare Grenzflächen mit der nicht-oxidierten Nitridregion 1462 bilden, weil sie unterschiedliche Materialzusammensetzungen haben (z. B. oxidierte Nitridregionen 1461 mit einem höheren Sauerstoffatomprozentsatz und/oder einem höheren Sauerstoff-Stickstoff-Atomverhältnis als die nicht-oxidierte Nitridregion 1462).
  • In einigen Ausführungsformen kann die oxidierte Region 1461 aufgrund der Plasmabehandlung einen Sauerstoffkonzentrationsgradienten aufweisen. Beispielsweise kann der Sauerstoffatomprozentsatz in der oxidierten Region 1461 mit zunehmendem Abstand von der Fläche des Ausschnitts R2 abnehmen. Genauer gesagt weist der oxidierte Seitenwandabschnitt 1461s einen Sauerstoffatomprozentsatz auf, der mit zunehmendem Abstand von einer Seitenwand des Ausschnitts R2 abnimmt, und der oxidierte Bodenabschnitt 1461b hat einen Sauerstoffatomprozentsatz, der mit zunehmendem Abstand von einer Bodenfläche des Ausschnitts R2 abnimmt. In einigen Ausführungsformen, bei denen das MCESL 146 aus Siliziumnitrid besteht, kann das Sauerstoff-Stickstoff-Atomverhältnis in der oxidierten Region mit zunehmendem Abstand von der Fläche des Ausschnitts R2 abnehmen. Genauer gesagt kann der oxidierte Seitenwandabschnitt 1461s ein Sauerstoff-Stickstoff-Atomverhältnis aufweisen, das mit zunehmendem Abstand von einer Seitenwand des Ausschnitts R2 abnimmt, und der oxidierte Bodenabschnitt 1461b weist ein Sauerstoff-Stickstoff-Atomverhältnis auf, das mit zunehmendem Abstand von einer Bodenfläche des Ausschnitts R2 abnimmt.
  • 17 illustriert eine Querschnittsansicht einer Anfangsstufe eines zweiten Ätzprozesses (auch LRM-Ätzprozess genannt) ET2 nach einigen Ausführungsformen dieser Offenbarung, 18 illustriert eine Querschnittsansicht einer nachfolgenden Stufe des LRM-Ätzprozesses ET2 nach einigen Ausführungsformen dieser Offenbarung, und 19A illustriert eine Querschnittsansicht einer Endstufe des LRM-Ätzprozesses ET2 nach einigen Ausführungsformen dieser Offenbarung. Die Ätzzeitdauer des LRM-Ätzprozesses ET2 wird so gesteuert, dass die MCESL 146 durchbrochen (oder als „durchschlagen“ bezeichnet) wird, wodurch die Durchkontaktierungsöffnungen O2 bis zu den Source-/Drainkontakten 144 vertieft oder erweitert werden. Durch den LRM-Ätzprozess ET2 werden die Source-/Drainkontakte 144 an den Böden der vertieften Durchkontaktierungsöffnungen O2 belichtet.
  • In einigen Ausführungsformen ist der LRM-Ätzprozess ET2 ein anisotroper Ätzprozess, wie z. B. ein Plasmaätzen (z. B. induktiv gekoppeltes Plasma (ICP), kapazitiv gekoppeltes Plasma (CCP) oder dergleichen), bei dem ein anderes Ätzmittel und/oder andere Ätzbedingungen als beim Durchkontaktierungs-Ätzprozess ET1 verwendet werden. Das Ätzmittel und/oder die Ätzbedingungen des LRM-Ätzprozesses ET2 werden so gewählt, dass die oxidierte Region 1461 eine langsamere Ätzrate aufweist als die nicht oxidierte Region 1462. Anders ausgedrückt, die oxidierte Region 1461 weist beim LRM-Ätzprozess ET2 eine höhere Ätzresistenz als die nicht oxidierte Region 1462. So kann der MCESL 146 das seitliche Ätzen im MCESL 146 während des LRM-Ätzprozesses ET2 verhindern oder verlangsamen. Beim Plasmaätzen beispielsweise wird das Halbleitersubstrat 12 mit der in 16A illustrierten Struktur in ein Plasmawerkzeug geladen und mit einer Plasmaumgebung belichtet, die durch HF- oder Mikrowellenleistung in einem Gasgemisch aus einem fluorhaltigen Gas (z. B. CHF3, CF4, C2F2, C4F6, CxHyFz (x,y,z sind größer als Null und nicht größer als Neun) oder ähnlichen Spezies), einem wasserstoffhaltigen Gas (z. B. H2), einem Inertgas (z. B. Argon oder Helium), für eine Zeitdauer ausgesetzt, die ausreicht, um durch den oxidierten Bodenabschnitt 1461b und eine darunterliegende nicht oxidierte Region 1462 des MCESL 146 zu ätzen. Die Plasmaätzumgebung hat einen Druck zwischen etwa 13 mbar (10 mTorr) und 130 mbar (100 mTorr) und das Plasma wird mit einer HF-Leistung zwischen etwa 50 Watt und 1000 Watt erzeugt.
  • Plasma, das aus einem wasserstoffhaltigen Gasgemisch erzeugt wird, kann Siliziumnitrid mit einer schnelleren Ätzrate ätzen als das Ätzen von Siliziumoxynitrid, und daher ätzt der LRM-Ätzprozess ET2 unter Verwendung eines wasserstoffhaltigen Gasgemisches oxidierte Regionen 1461 mit einer langsameren Ätzrate als das Ätzen der nicht oxidierten Region 1462. So kann der oxidierte Seitenwandabschnitt 1461s das seitliche Ätzen während des LRM-Ätzprozesses ET2 verhindern oder verlangsamen. In einigen Ausführungsformen verwendet das LRM-Ätzen ET2 ein Gasgemisch aus CHF3-Gas und H2-Gas mit einem Durchflussverhältnis von CHF3-Gas zu H2-Gas von etwa 1:1 bis etwa 1:100. In einigen Ausführungsformen verwendet das LRM-Ätzen ET2 ein Gasgemisch aus CF4-Gas und H2-Gas mit einem Durchflussverhältnis von CF4-Gas zu H2-Gas von etwa 1:1 bis etwa 1:100. Ein zu hoher H2-Gasdurchfluss kann zu einer zu schnellen Ätzrate beim Ätzen durch die nicht oxidierte Region 1462 des MCESL 146 führen, was wiederum zu einem nicht vernachlässigbaren Wölbungsprofil in der nicht oxidierten Region 1462 führen kann. Ein zu geringer H2-Gasdurchfluss kann zu einer unzureichenden Ätzselektivität zwischen der nicht oxidierten Region 1462 und dem oxidierten Seitenwandabschnitt 1461s führen.
  • In der Anfangsstufe des LRM-Ätzprozesses ET2, wie in 17 illustriert, ätzt das Plasmaätzmittel die oxidierten Bodenabschnitte 1461b mit einer ersten vertikalen Ätzrate A1 und die oxidierten Seitenwandabschnitte 1461s mit einer seitlichen Ätzrate A2. Die seitliche Ätzrate A2 der oxidierten Seitenwandabschnitte 1461s ist aufgrund des anisotropen Ätzmechanismus langsamer als die erste vertikale Ätzrate A1 der oxidierten Bodenabschnitte 1461b. In einer folgenden Phase des LRM-Ätzprozesses ET2, wie in 18 illustriert, wird, sobald die oxidierten Bodenabschnitte 1461b durch den LRM-Ätzprozess ET2 durchgeätzt sind, die nicht oxidierte Region 1462 des MCESL 146 belichtet. Dann ätzt das Plasmaätzmittel die nicht oxidierte Region 1462 mit einer zweiten vertikalen Ätzrate A3 schneller als die erste vertikale Ätzrate A1, ätzt aber immer noch die oxidierten Seitenwandabschnitte 1461s mit der seitlichen Ätzrate A2, die viel langsamer ist als die zweite vertikale Ätzrate A3. Dadurch hemmen oder verlangsamen die oxidierten Seitenwandabschnitte 146b das seitliche Ätzen des MCESL 146 während des Durchbruchs durch die nicht oxidierte Region 1462, was zu keinem oder einem vernachlässigbaren Wölbungsprofil in den Durchkontaktierungsöffnungen O2 führt, wie in 19A illustriert.
  • In 19A erstrecken sich die Seitenwände O20 der Durchkontaktierungsöffnungen O2 linear durch eine gesamte Dicke der ILD-Schicht 148 und eine gesamte Dicke der MCESL 146, und es tritt keine oder eine vernachlässigbare Wölbung auf. Genauer gesagt hat die ILD-Schicht 148 eine lineare Seitenwand O21, die einen oberen Abschnitt einer Durchkontaktierungsöffnung O2 definiert, und die MCESL 146 hat ebenfalls eine lineare Seitenwand O22, die einen unteren Abschnitt der Durchkontaktierungsöffnung O2 definiert, und die linearen Seitenwände O21 und O22 sind aneinander ausgerichtet. In einigen Ausführungsformen hat die lineare Seitenwand O22 der MCESL 146 eine Seitenwand des oxidierten Seitenwandabschnitts 1461s, die sich von der linearen Seitenwand O21 der ILD-Schicht 148 nach unten erstreckt, und eine Seitenwand der nicht-oxidierten Region 1462, die sich von der Seitenwand des oxidierten Seitenwandabschnitts 1461s nach unten erstreckt. In einigen Ausführungsformen, wie in 19A dargestellt, ist die Seitenwand der nicht oxidierten Region 1462 an der Seitenwand des oxidierten Seitenwandabschnitts 1461s ausgerichtet. In einigen anderen Ausführungsformen kann die Seitenwand der nicht oxidierten Region 1462 jedoch leicht seitlich von der Seitenwand des oxidierten Seitenwandabschnitts 1461s zurückgesetzt sein (wie in der gestrichelten Linie DL2 angegeben), weil die LRM-Ätzung ET2 in der nicht oxidierten Region 1462 mehr seitliche Ätzung verursachen kann als im oxidierten Seitenwandabschnitt 1461s. Selbst in diesem Szenario haben die Durchkontaktierungsöffnungen O2 immer noch einen verringerten Wölbungsdefekt im Vergleich zu dem Fall, in dem kein oxidierter Seitenwandabschnitt 1461s gebildet wird, da das Wölbungsprofil auf die nicht oxidierte Region 1462 lokalisiert ist.
  • In einigen Ausführungsformen, wie in 19A dargestellt, weisen die Durchkontaktierungsöffnungen O2 aufgrund der Art des anisotropen Ätzens des LRM-Ätzprozesses ET2 ein verjüngtes Seitenwandprofil auf. In einigen anderen Ausführungsformen können jedoch die Ätzbedingungen des LRM-Ätzprozesses ET2 und/oder des vorhergehenden Durchkontaktierungs-Ätzprozesses ET1 fein abgestimmt werden, um die Durchkontaktierungsöffnungen O2 mit vertikalem Seitenwandprofil zu ermöglichen, wie in 19B illustriert.
  • Mit Verweis auf 20A werden dann Source-/Drain-Durchkontaktierungen 150 in den Durchkontaktierungsöffnungen O2 gebildet, um eine physische und elektrische Anschlüsse zu den Source-/Drainkontakten 144 herzustellen. Die Source-/Drain-Durchkontaktierungen 150 werden beispielhaft und ohne Einschränkung durch Abscheiden eines oder mehrerer Metallmaterialien gebildet, die die Durchkontaktierungsöffnungen O2 überfüllen, gefolgt von einem CMP-Prozess, um überschüssiges Metallmaterial/überschüssige Metallmaterialien außerhalb der Durchkontaktierungsöffnungen O2 zu entfernen. Als Ergebnis des CMP-Prozesses weisen die Source-/Drain-Durchkontaktierungen 150 obere Flächen auf, die im Wesentlichen komplanar mit der ILD-Schicht 148 sind. Die Source-/Drain-Durchkontaktierungen 150 können Metallmaterialien wie Kupfer, Aluminium, Wolfram, Kombinationen davon oder dergleichen umfassen und können mittels PVD, CVD, ALD oder dergleichen gebildet sein. In einigen Ausführungsformen können die Source-/Drain-Durchkontaktierungen 150 ferner eine oder mehrere Barriere-/Adhäsionsschichten (nicht dargestellt) umfassen, um die ILD-Schicht 148 und/oder die MCESL 146 vor Metalldiffusion (z. B. Kupferdiffusion) zu schützen. Die eine oder mehrere Barriere-/Adhäsionsschichten können Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen umfassen und können mittels PVD, CVD, ALD oder dergleichen gebildet sein.
  • Die Source-/Drain-Durchkontaktierungen 150 übernehmen die Geometrie der im Wesentlichen wölbungsfreien Durchkontaktierungsöffnungen O2, und somit sind auch die Source-/Drain-Durchkontaktierungen 150 im Wesentlichen wölbungsfrei. Anders ausgedrückt: Die Seitenwände der Source-/Drain-Durchkontaktierungen 150 erstrecken sich linear durch die gesamte Dicke der ILD-Schicht 148 und die gesamte Dicke der MCESL 146, und es gibt keine oder nur eine vernachlässigbare Wölbung. Genauer gesagt, bildet eine Source-/Drain-Durchkontaktierung 150 eine erste lineare Grenzfläche 1501 mit der ILD-Schicht 148 und eine zweite lineare Grenzfläche 1502 mit der MCESL 146. Die zweite lineare Grenzfläche 1502 erstreckt sich von der ersten linearen Grenzfläche 1501 nach unten, und die linearen Grenzflächen 1501 und 1502 sind in einigen Ausführungsformen, wie in 20A dargestellt, aneinander ausgerichtet. In einigen Ausführungsformen umfasst die zweite Grenzfläche 1502 eine obere Grenzfläche 1503, die zwischen der Source-/Drain-Durchkontaktierung 150 und dem oxidierten Seitenwandabschnitt 1461s gebildet wird, und eine untere Grenzfläche 1504, die zwischen der Source-/Drain-Durchkontaktierung 150 und der nicht oxidierten Region 1462 gebildet wird. Die untere Grenzfläche 1504 erstreckt sich von der oberen Grenzfläche 1503 nach unten. In einigen Ausführungsformen, wie in 20A dargestellt, ist die untere Grenzfläche 1504 auf die obere Grenzfläche 1503 ausgerichtet. In einigen anderen Ausführungsformen kann die untere Grenzfläche 1504 jedoch leicht seitlich von der oberen Grenzfläche 1503 zurückgesetzt sein (wie in der gestrichelten Linie DL3 angegeben), da bei der vorherigen Verarbeitung die LRM-Ätzung ET2 in der nicht oxidierten Region 1462 mehr seitliche Ätzung verursachen kann als im oxidierten Seitenwandabschnitt 1461s. Selbst in diesem Szenario weisen die Source-/Drain-Durchkontaktierungen 150 im Vergleich zu dem Fall, in dem kein oxidierter Seitenwandabschnitt 1461s gebildet ist, immer noch einen abgeschwächten Wölbungsdefekt auf, da das Wölbungsprofil an der unteren Grenzfläche 1504 zwischen der Source-/Drain-Durchkontaktierung 150 und der nicht oxidierten Region 1462 lokalisiert ist.
  • In einigen Ausführungsformen, wie in 20A dargestellt, weisen die Source-/Drain-Durchkontaktierungen 150 aufgrund der Art des anisotropen Ätzens des LRM-Ätzprozesses ET2 ein verjüngtes Seitenwandprofil auf. In einigen anderen Ausführungsformen können die Ätzbedingungen des LRM-Ätzprozesses ET2 jedoch fein abgestimmt werden, um die Durchkontaktierungsöffnungen O2 und damit die Source-/Drain-Durchkontaktierungen 150 mit vertikalem Seitenwandprofil zu ermöglichen, wie in 20B illustriert.
  • 21 bis 26 illustrieren beispielhafte Querschnittsansichten verschiedener Stufen zur Herstellung einer integrierten Schaltungsstruktur 100a nach einigen anderen Ausführungsformen dieser Offenbarung. Es versteht sich, dass weitere Operationen vor, während und nach Prozessen bereitgestellt werden können, die in 21 bis 26 gezeigt sind, und einige der nachfolgend beschriebenen Operationen können für weitere Ausführungsformen des Verfahrens ersetzt oder eliminiert werden. Die Reihenfolge der Operationen/Prozesse kann austauschbar sein. Die gleichen oder ähnliche Konfigurationen, Materialien, Prozesse und/oder ein Betrieb wie in 1 bis 20B beschrieben können in den folgenden Ausführungsformen verwendet werden, und die detaillierte Erklärung kann weggelassen werden.
  • Nachdem die in 14 gezeigte Struktur gebildet ist, wird die ILD-Schicht 148 strukturiert, um eine Gatekontaktöffnung O3 zu bilden, die sich nach unten durch die ILD-Schicht 148, die MCESL 146 und die Dielektrikumsabdeckung 142 zur Metallabdeckung 138 erstreckt. Die entstehende Struktur ist in 21 illustriert. Die ILD-Schicht 148 kann mit Hilfe geeigneter Fotolithografie- und Ätztechniken strukturiert werden.
  • Als nächstes wird, wie in 22 illustriert, eine strukturierte Maskenschicht M4 über dem Substrat 12 gebildet, um die Gatekontaktöffnung O3 zu füllen. Die strukturierte Maskenschicht M4 weist eine Öffnung O4 direkt über einem Source-/Drainkontakt 144 auf. In einigen Ausführungsformen kann die strukturierte Maskenschicht M4 eine Fotolackmaske sein, die durch einen geeigneten Fotolithografieprozess gebildet ist. Der Fotolithografieprozess kann z. B. das Spin-On-Beschichtung einer Fotolackschicht auf der Struktur, wie in 21 illustriert, die Ausführung von Nachbelichtungs-Brennprozessen und das Entwickeln der Fotolackschicht zur Bildung der strukturierten Maskenschicht M4 umfassen. In einigen Ausführungsformen kann die Strukturierung des Lacks zur Bildung des strukturierten Maskenelements mit einem Elektronenstrahl-Lithografieprozess (E-Strahl-Lithografieprozess) oder einem Extrem-Ultraviolett-Lithografieprozess (EUV-Lithografieprozess) ausgeführt werden.
  • Mit Verweis auf 23 wird nach dem Anbringen der strukturierten Maskenschicht M4 ein Durchkontaktierungs-Ätzprozess ET3 ausgeführt, um eine Durchkontaktierungsöffnung O5 zu bilden, die sich durch die ILD-Schicht 148 erstreckt. Die Ätzdauer des Durchkontaktierungs-Ätzprozesses ET3 wird so gesteuert, dass ein Abschnitt des MCESL 146 entfernt, aber nicht durch das MCESL 146 durchgeschlagen wird. Als Ergebnis dieses Durchkontaktierungs-Ätzprozesses ET3 bildet sich unterhalb der Durchkontaktierungsöffnung O5 ein Ausschnitt R5, der sich im MCESL 146 erstreckt, aber nicht durch eine gesamte Dicke des MCESL 146. Die Bildung des Ausschnitts R5 ermöglicht die Oxidation einer Seitenwand des MCESL 146 bei der Weiterverarbeitung, was wiederum das seitliche Ätzen beim nachfolgenden LRM-Ätzen verhindert oder verlangsamt. Prozessdetails über den Durchkontaktierungs-Ätzprozess ET3 wurden bereits mit Verweis auf den Durchkontaktierungs-Ätzprozess ET1 besprochen und werden daher der Kürze halber hier nicht wiederholt.
  • In einigen Ausführungsformen liegt das Verhältnis zwischen der Tiefe D5 des Ausschnitts R5 und der Dicke T2 des MCESL 146 in einem Bereich von etwa 2:9 bis etwa 7:9, z. B. bei etwa 5:9. Wenn das Verhältnis von Ausschnitttiefe D5 zu MCESL-Dicke T2 zu klein ist, kann die oxidierte Seitenwand, die sich bei der nachfolgenden Behandlung bildet, zu klein sein, um das seitliche Ätzen im folgenden LRM-Ätzprozess zu verhindern. Wenn das Verhältnis von Ausschnitttiefe D5 zu MCESL-Dicke T2 zu groß ist, können der MCESL 146 und die darunter liegenden Source-/Drainkontakte 144 übergeätzt werden.
  • Nach Abschluss des Durchkontaktierungs-Ätzprozesses ET3 werden die belichteten Abschnitte der MCESL-Schicht 146 in einer sauerstoffhaltigen Umgebung behandelt, sodass Flächenschichten der belichteten Abschnitte der MCESL-Schicht 146 oxidiert werden, um eine oxidierte Region 1463 in der MCESL-Schicht 146 zu bilden, während eine verbleibende Region 1462 der MCESL-Schicht 146 nicht oxidiert wird. Die entstehende Struktur ist in 24 illustriert. Der Behandlungsschritt kann eine O2-Plasmabehandlung umfassen, wobei das sauerstoffhaltige Gas in eine Prozesskammer geleitet wird, in der das Plasma aus dem sauerstoffhaltigen Gas erzeugt wird. Prozessdetails über die O2-Plasmabehandlung wurden bereits mit Verweis auf 16A besprochen und werden daher der Kürze halber hier nicht wiederholt.
  • Als Ergebnis der O2-Plasmabehandlung kommt es zu einer Oxidation in einer Bodenfläche und einer Seitenwand von Ausschnitten R5 in der MCESL 146, was dazu führt, dass die oxidierte Region 1463 einen oxidierten Bodenabschnitt 1463b und einen oxidierten Seitenwandabschnitt 1463s aufweist, der sich von dem oxidierten Bodenabschnitt 1463b nach oben erstreckt. Wie in der Querschnittsansicht in 24 illustriert, befindet sich der oxidierte Seitenwandabschnitt 1463s auf einer ersten Seite (z. B. auf der linken Seite in der Zeichnung) des unteren oxidierten Abschnitts 1463b, aber nicht auf einer zweiten Seite (z. B. auf der rechten Seite in der Zeichnung) des unteren oxidierten Abschnitts 1463b, weil die zweite Seite des unteren oxidierten Abschnitts 1463b an die mit Strukturen versehene Maskenschicht M4 anstößt.
  • In einigen Ausführungsformen haben der oxidierte Bodenabschnitt 1463b und der oxidierte Seitenwandabschnitt 1463s die gleiche Dicke. In einigen anderen Ausführungsformen hat der oxidierte Seitenwandabschnitt 1463s eine dickere Dicke als der oxidierte Bodenabschnitt 1463b. Der dickere oxidierte Seitenwandabschnitt 1463s ermöglicht eine höhere Ätzresistenz gegenüber dem nachfolgenden LRM-Ätzen. Der dünnere oxidierte Bodenabschnitt 1463b ermöglicht eine verkürzte LRM-Ätzdauer. In einigen Ausführungsformen weist der oxidierte Seitenwandabschnitt 1463s einen Dickengradienten von unten nach oben auf. Beispielsweise kann der oxidierte Seitenwandabschnitt 1463s im oberen Bereich dicker und im unteren Bereich dünner sein.
  • In einigen Ausführungsformen kann die oxidierte Region 1463 aufgrund der Plasmabehandlung einen Sauerstoffkonzentrationsgradienten aufweisen. Beispielsweise kann der Sauerstoffatomprozentsatz in der oxidierten Region 1463 mit zunehmendem Abstand von der Fläche des Ausschnitts R5 abnehmen. Genauer gesagt weist der oxidierte Seitenwandabschnitt 1463s einen Sauerstoffatomprozentsatz auf, der mit zunehmendem Abstand von einer Seitenwand des Ausschnitts R5 abnimmt, und der oxidierte Bodenabschnitt 1463b hat einen Sauerstoffatomprozentsatz, der mit zunehmendem Abstand von einer Bodenfläche des Ausschnitts R5 abnimmt. In einigen Ausführungsformen, bei denen das MCESL 146 aus Siliziumnitrid besteht, kann das Sauerstoff-Stickstoff-Atomverhältnis in der oxidierten Region mit zunehmendem Abstand von der Fläche des Ausschnitts R5 abnehmen. Genauer gesagt kann der oxidierte Seitenwandabschnitt 1463s ein Sauerstoff-Stickstoff-Atomverhältnis aufweisen, das mit zunehmendem Abstand von einer Seitenwand des Ausschnitts R5 abnimmt, und der oxidierte Bodenabschnitt 1463b weist ein Sauerstoff-Stickstoff-Atomverhältnis auf, das mit zunehmendem Abstand von einer Bodenfläche des Ausschnitts R5 abnimmt.
  • In einigen Ausführungsformen kann die O2-Plasmabehandlung Plasmaasche auf der strukturierten Maskenschicht M4 verursachen, die wiederum die strukturierte Maskenschicht M4 zuschneiden kann. Daher werden die O2-Plasmabehandlung (z. B. Behandlungsdauer, HF-Leistung, Druck usw.) so gesteuert, dass die Bildung der oxidierten Region 1463 in der MCESL 146 sowie ein vernachlässigbarer Verlust in der strukturierten Maskenschicht M4 möglich ist. Der vernachlässigbare Verlust bedeutet, dass eine Größenabweichung der Öffnung O4 in der strukturierten Maskenschicht M4 weniger als etwa 10 % beträgt.
  • Mit Verweis auf 25 wird ein LRM-Ätzprozess ET4 ausgeführt, um die MCESL 146 zu durchbrechen und so die Durchkontaktierungsöffnung O5 bis zum Source-/Drainkontakt 144 und einem Abschnitt der Dielektrikumsabdeckung 142 zwischen Source-/Drainkontakt 144 und der strukturierten Maskenschicht M4 zu vertiefen. Durch den LRM-Ätzprozess ET4 werden der Source-/Drainkontakt 144 und die Dielektrikumsabdeckung 142 an den Böden der vertieften Durchkontaktierungsöffnungen O5 belichtet. Prozessdetails LRM-Ätzprozess ET4 wurden bereits mit Verweis auf den LRM-Ätzprozess ET2 besprochen und werden daher der Kürze halber hier nicht wiederholt.
  • Da der oxidierte Seitenwandabschnitt 1463s das seitliche Ätzen während des LRM-Ätzprozesses ET4 hemmt oder verlangsamt, erstreckt sich die Seitenwand O50 der Durchkontaktierungsöffnung O5 linear durch eine gesamte Dicke der ILD-Schicht 148 und eine gesamte Dicke der MCESL 146, und es tritt keine oder eine vernachlässigbare Wölbung auf. Genauer gesagt hat die ILD-Schicht 148 eine lineare Seitenwand O51, die einen oberen Abschnitt einer Durchkontaktierungsöffnung O5 definiert, und die MCESL 146 hat ebenfalls eine lineare Seitenwand O52, die einen unteren Abschnitt der Durchkontaktierungsöffnung O5 definiert, und die linearen Seitenwände O51 und O52 sind aneinander ausgerichtet. In einigen Ausführungsformen hat die lineare Seitenwand O52 der MCESL 146 eine Seitenwand des oxidierten Seitenwandabschnitts 1463s, die sich von der linearen Seitenwand O51 der ILD-Schicht 148 nach unten erstreckt, und eine Seitenwand der nicht-oxidierten Region 1462, die sich von der Seitenwand des oxidierten Seitenwandabschnitts 1463s nach unten erstreckt. In einigen Ausführungsformen, wie in 25 dargestellt, ist die Seitenwand der nicht oxidierten Region 1462 an der Seitenwand des oxidierten Seitenwandabschnitts 1463s ausgerichtet. In einigen anderen Ausführungsformen kann die Seitenwand der nicht oxidierten Region 1462 jedoch leicht seitlich von der Seitenwand des oxidierten Seitenwandabschnitts 1463s zurückgesetzt sein (wie in der gestrichelten Linie DL4 angegeben), weil die LRM-Ätzung ET4 in der nicht oxidierten Region 1462 mehr seitliche Ätzung verursachen kann als im oxidierten Seitenwandabschnitt 1463s. Selbst in diesem Szenario weist die Durchkontaktierungsöffnung O5 im Vergleich zu dem Fall, in dem kein oxidierter Seitenwandabschnitt 1463s gebildet wird, immer noch einen gemilderten Wölbungsdefekt auf, da das Wölbungsprofil unterhalb des oxidierten Seitenwandabschnitts 1463s lokalisiert ist.
  • Nach Abschluss des LRM-Ätzprozesses ET4 wird die strukturierte Maskenschicht M4 durch Veraschen und/oder Nassabziehen von der Gatekontaktöffnung O3 entfernt, und dann wird ein Anstoßkontakt 152 gebildet, um sowohl die Durchkontaktierungsöffnung O5 als auch die Gatekontaktöffnung O3 zu füllen. Die entstehende Struktur ist in 26 illustriert. Die Gatestruktur 130 ist über den Source-/Drainkontakt 144, den Anstoßkontakt 152 und die Metallabdeckung 138 elektrisch mit der Source-/Drain-Epitaxiestruktur 122 gekoppelt. Details zu den Materialien und zum Herstellungsprozess des Anstoßkontakts 152 sind ähnlich wie bei den Source-/Drain-Durchkontaktierungen 150 und werden daher der Kürze halber hier nicht wiederholt.
  • 27 bis 45B illustrieren perspektivische Ansichten und Querschnittsansichten von Zwischenstufen in der Bildung einer integrierten Schaltungsstruktur 200 nach einigen Ausführungsformen dieser Offenbarung. Die gebildeten Transistoren können nach einigen beispielhaften Ausführungsformen einen p-Transistor (wie etwa einen p-GAA-FinFET) und einen n-Transistor (wie etwa einen n-FAA-FinFET) umfassen. In den verschiedenen Ansichten und illustrativen Ausführungsformen sind gleiche Bezugszeichen verwendet, um gleiche Elemente zu bezeichnen. Es versteht sich, dass weitere Operationen vor, während und nach Prozessen bereitgestellt werden können, die in 27 bis 45B gezeigt sind, und einige der nachfolgend beschriebenen Operationen können für weitere Ausführungsformen des Verfahrens ersetzt oder eliminiert werden. Die Reihenfolge der Operationen/Prozesse kann austauschbar sein.
  • 27, 28, 29, 30A, 31A, 32A und 33A sind perspektivische Ansichten einiger Ausführungsformen der integrierten Schaltungsstruktur 200 in Zwischenstufen während der Herstellung. 30B, 31B, 32B, 33B, 34-36, 37A, 38-45B sind Querschnittsansichten einiger Ausführungsformen der integrierten Schaltungsstruktur 200 in Zwischenstadien während der Herstellung entlang eines ersten Schnitts (z. B. Schnitt X-X in 30A), der entlang einer Längsrichtung des Kanals und senkrecht zu einer oberen Fläche des Substrats verläuft. 37B ist eine Querschnittsansicht einiger Ausführungsformen der integrierten Schaltungsstruktur 200 in Zwischenstadien während der Herstellung entlang eines zweiten Schnitts (z. B. Schnitt Y-Y in 30A), der in der Gateregion und senkrecht zur Längsrichtung des Kanals liegt.
  • Mit Verweis auf 27 wird ein Epitaxiestapel 220 über dem Substrat 210 gebildet. In einigen Ausführungsformen kann das Substrat 210 Silizium (Si) umfassen. Alternativ kann das Substrat 210 Germanium (Ge), Siliziumgermanium (SiGe), ein III-V-Material (z. B. GaAs, GaP, GaAsP, AlInAs, AlGaAs, GaInAs, InAs, GaInP, InP, InSb und/oder GaInAsP; oder eine Kombination davon) oder andere geeignete Halbleitermaterialien umfassen. In einigen Ausführungsformen kann das Substrat 210 eine Halbleiter-auf-Isolator-Struktur (SOI-Struktur) wie eine vergrabene Dielektrikumschicht umfassen. Alternativ kann das Substrat 210 auch eine vergrabene Dielektrikumschicht umfassen, wie z. B. eine vergrabene Oxidschicht (BOX-Schicht), die z. B. durch ein Verfahren gebildet wird, das als SIMOX-Technologie (Separation by Implantation of Oxygen), Wafer-Bonding, SEG oder ein anderes geeignetes Verfahren bezeichnet wird.
  • Der Epitaxiestapel 220 umfasst Epitaxieschichten 222 einer ersten Zusammensetzung, die zwischen Epitaxieschichten 224 einer zweiten Zusammensetzung eingesetzt sind. Die erste und die zweite Zusammensetzung können unterschiedlich sein. In einigen Ausführungsformen bestehen die Epitaxieschichten 222 aus SiGe und die Epitaxieschichten 224 aus Silizium (Si). Es sind jedoch auch andere Ausführungsformen möglich, einschließlich solcher, die eine erste Zusammensetzung und eine zweite Zusammensetzung mit unterschiedlichen Oxidationsraten und/oder Ätzselektivität vorsehen. In einigen Ausführungsformen umfassen die Epitaxieschichten 222 SiGe und wenn die Epitaxieschichten 224 Si umfassen, ist die Si-Oxidationsrate der Epitaxieschichten 224 geringer als die SiGe-Oxidationsrate der Epitaxieschichten 222.
  • Die Epitaxieschichten 224 oder Abschnitte davon können Nanosheet-Kanal(e) des Mehrfachgatetransistors bilden. Der Begriff Nanosheet wird hier verwendet, um unabhängig von der Querschnittsform dieses Abschnitts jeden Materialabschnitt mit nanoskalierten oder sogar mikroskalierten Abmessungen zu bezeichnen, der eine längliche Form hat. So bezeichnet dieser Begriff sowohl kreisförmige und im Querschnitt im Wesentlichen kreisförmige längliche Materialabschnitte als auch balken- oder stabförmige Materialabschnitte, die z. B. eine zylindrische Form oder einen im Wesentlichen rechteckigen Querschnitt aufweisen. Die Verwendung der Epitaxieschichten 224 zur Definition eines Kanals oder von Kanälen einer Vorrichtung wird weiter unten besprochen.
  • Es wird darauf hingewiesen, dass drei Schichten der Epitaxieschichten 222 und drei Schichten der Epitaxieschichten 224 abwechselnd angeordnet sind, wie in 27 illustriert, was nur illustrativen Zwecken dient und nicht als Einschränkung über das hinaus gedacht ist, was in den Ansprüchen speziell genannt ist. Es ist zu erkennen, dass eine beliebige Anzahl von Epitaxieschichten in dem Epitaxiestapel 220 gebildet werden kann; die Anzahl der Schichten hängt von der gewünschten Anzahl von Kanalregionen für den Transistor ab. In einigen Ausführungsformen liegt die Anzahl der Epitaxieschichten 224 zwischen 2 und 10.
  • Wie weiter unten genauer beschrieben, können die Epitaxieschichten 224 als Kanalregion(en) für eine nachfolgend gebildete Mehrfachgatevorrichtung dienen, und die Dicke wird auf Grundlage von Überlegungen zur Vorrichtungsleistung gewählt. Die Epitaxieschichten 222 in den Kanalregionen können eventuell entfernt werden und dienen dazu, einen vertikalen Abstand zwischen benachbarten Kanalregionen für ein später gebildetes Mehrfachgatevorrichtung zu definieren, und die Dicke wird auf der Grundlage von Überlegungen zur Vorrichtungsleistung gewählt. Entsprechend können die Epitaxieschichten 222 auch als Opferschichten und die Epitaxieschichten 224 auch als Kanalschichten bezeichnet werden.
  • Das epitaktische Wachstum der Schichten des Stapels 220 kann beispielsweise durch einen Molekularstrahlepitaxieprozess (MBE-Prozess), einen metallorganischen chemischen Gasphasenabscheidungsprozess (MOCVD-Prozess) und/oder andere geeignete Epitaxiewachstumsprozesse ausgeführt werden. In einigen Ausführungsformen umfassen die epitaktisch gewachsenen Schichten, wie z. B. die Epitaxieschichten 224, das gleiche Material wie das Substrat 210. In einigen Ausführungsformen umfassen die epitaktisch gewachsenen Schichten 222 und 224 ein anderes Material als das Substrat 210. Wie oben erwähnt, umfassen die Epitaxieschichten 222 in mindestens einigen Beispielen eine epitaktisch gewachsene Siliziumgermanium-Schicht (SiGe) und die Epitaxieschichten 224 eine epitaktisch gewachsene Silizium-Schicht (Si). Alternativ kann in einigen Ausführungsformen jede der Epitaxieschichten 222 und 224 andere Materialien wie Germanium, einen Verbindungshalbleiter wie Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid, einen Legierungshalbleiter wie SiGe, GaAsP, AlInAs, AlGaAs, InGaAs, GaInP und/oder GaInAsP oder Kombinationen davon umfassen. Wie besprochen, können die Materialien der Epitaxieschichten 222 und 224 so gewählt werden, dass sie unterschiedliche Oxidations- und/oder Ätzselektivitätseigenschaften aufweisen. In einigen Ausführungsformen sind die Epitaxieschichten 222 und 224 im Wesentlichen dotierungsmittelfrei (d. h. mit einer extrinsischen Dotiermittelkonzentration von etwa 0 cm-3 bis etwa 1 × 1018 cm-3), wobei beispielsweise während des Epitaxiewachstumsprozesses keine absichtliche Dotierung ausgeführt wird.
  • Mit Verweis auf 28 werden mehrere Halbleiterfinnen 230 gebildet, die sich vom Substrat 210 aus erstrecken. In verschiedenen Ausführungsformen umfasst jede der Finnen 230 einen Substratabschnitt 212, der aus dem Substrat 210 und Abschnitten jeder der Epitaxieschichten des Epitaxiestapels einschließlich der Epitaxieschichten 222 und 224 gebildet wird. Die Finnen 230 können mit geeigneten Prozessen hergestellt werden, z. B. mit Doppelstrukturierungs- oder Mehrfachstrukturierungsprozessen. Allgemein kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Fotolithografie und selbstausgerichtete Prozesse, was die Erstellung von Strukturen erlaubt, die beispielsweise Abstände aufweisen, die kleiner sind als es sonst unter Verwendung eines einzelnen direkten Fotolithografieprozesses möglich wäre. Beispielsweise wird in einer Ausführungsform eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandhalter werden entlang der strukturierten Opferschicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferschicht wird dann entfernt, und die verbleibenden Abstandhalter oder Dorne können dann verwendet werden, um die Finnen 230 durch Ätzen des anfänglichen Epitaxiestapels 220 zu strukturieren. Der Ätzprozess kann Trockenätzen, Nassätzen, reaktives Ionenätzen (RIE) und/oder andere geeignete Prozesse umfassen.
  • In der illustrierten Ausführungsform, die in 27 und 28 illustriert ist, wird vor dem Strukturieren der Finnen 230 eine Hartmaskenschicht (HM-Schicht) 910 über dem Epitaxiestapel 220 gebildet. In einigen Ausführungsformen umfasst die HM-Schicht eine Oxidschicht 912 (z. B. eine Padoxidschicht, die SiO2 umfassen kann) und eine Nitridschicht 914 (z. B. eine Pad-Nitridschicht, die Si3N4 umfassen kann), die über der Oxidschicht gebildet ist. Die Oxidschicht 912 kann als Adhäsionsschicht zwischen dem Epitaxiestapel 220 und der Nitridschicht 914 wirken und als Ätzstoppschicht für das Ätzen der Nitridschicht 914 wirken. In einigen Beispielen umfasst die HM-Oxidschicht 912 thermisch gewachsenes Oxid, durch chemische Gasphasenabscheidung (CVD) abgeschiedenes Oxid und/oder durch Atomlagenabscheidung (ALD) abgeschiedenes Oxid. In einigen Ausführungsformen wird die HM-Nitridschicht 914 auf der HM-Oxidschicht 912 durch CVD und/oder andere geeignete Verfahren abgeschieden.
  • Die Finnen 230 können nachfolgend mit geeigneten Prozessen, darunter Fotolithografie und Ätzprozesse, hergestellt werden. Der Fotolithografieprozess kann die Bildung einer Fotolackschicht (nicht gezeigt) über der HM-Schicht 910, die Belichtung des Fotolacks mit einer Struktur, die Ausführung von Nachbelichtungsbrennprozessen und die Entwicklung des Fotolacks zur Bildung einer strukturierten Maske mit dem Fotolack umfassen. In einigen Ausführungsformen kann die Strukturierung des Lacks zur Bildung des strukturierten Maskenelements unter Verwendung eines Elektronenstrahl-Lithografieprozesses (E-Strahl-Lithografieprozess) oder eines Extrem-Ultraviolett-Lithografieprozesses (EUV-Lithografieprozess) unter Verwendung von Licht in der EUV-Region mit einer Wellenlänge von beispielsweise etwa 1-200 nm ausgeführt werden. Die strukturierte Maske kann dann verwendet werden, um Regionen des Substrats 210 und darauf gebildete Schichten zu schützen, während ein Ätzprozess Gräben 202 in ungeschützten Regionen durch die HM-Schicht 910, durch den Epitaxiestapel 220 und in das Substrat 210 hinein bildet, wodurch die mehreren sich erstreckenden Finnen 230 entstehen. Die Gräben 202 können mit einem Trockenätzverfahren (z. B. reaktives Ionenätzen), einem Nassätzverfahren und/oder einer Kombination davon geätzt werden. Zahlreiche andere Ausführungsformen von Verfahren zur Bildung der Finnen auf dem Substrat können ebenfalls verwendet werden, beispielsweise unter anderem die Definition der Finnenregion (z. B. durch Masken- oder Isolierungsregionen) und das epitaktische Wachstum des Epitaxiestapels 220 in Form der Finnen 230.
  • Als nächstes werden, wie in 29 illustriert, STI-Regionen 240 gebildet, zwischen denen die Finnen 230 eingesetzt sind. Material- und Prozessdetails für die STI-Regionen 240 sind ähnlich wie bei den zuvor besprochenen STI-Regionen 14 und werden daher der Kürze halber nicht wiederholt.
  • Verwiesen wird nun auf 30A und 30B. Dummygatestrukturen 250 werden über dem Substrat 210 gebildet und sind zumindest teilweise über den Finnen 230 angeordnet. Die Abschnitte der Finnen 230, die unter den Dummygatestrukturen 250 liegen, können als die Kanalregion bezeichnet werden. Die Dummygatestrukturen 250 können auch Source-/Drainregionen (S/D-Regionen) der Finnen 230 definieren, beispielsweise die Regionen der Finnen 230, die zu den Kanalregionen benachbart sind und auf gegenüberliegenden Seiten liegen.
  • Der Dummygatebildungsschritt bildet zunächst eine Dummygatedielektrikumschicht 252 über den Finnen 230. Nachfolgend werden eine Dummygateelektrodenschicht 254 und eine Hartmaske, die mehrere Schichten 256 und 258 (z. B. eine Oxidschicht 256 und eine Nitridschicht 258) umfassen kann, über der Dummygatedielektrikumschicht 252 gebildet. Die Hartmaske wird dann strukturiert, gefolgt von der Strukturierung der Dummygateelektrodenschicht 252 unter Verwendung der strukturierten Hartmaske als Ätzmaske. In einigen Ausführungsformen wird nach dem Strukturieren der Dummygateelektrodenschicht 254 die Dummygatedielektrikumschicht 252 von den S/D-Regionen der Finnen 230 entfernt. Der Ätzprozess kann eine Nassätzung, eine Trockenätzung und/oder eine Kombination davon umfassen. Der Ätzprozess ist so gewählt, dass die Dummygatedielektrikumschicht 252 selektiv geätzt wird, ohne die Finnen 230, die Dummygateelektrodenschicht 254, die Oxidmaskenschicht 256 und die Nitridmaskenschicht 258 wesentlich zu ätzen. Die Materialien der Dummygatedielektrikumschicht und der Dummygateelektrodenschicht sind ähnlich wie die der zuvor besprochenen Dummygatedielektrikumschicht 108 und der Dummygateelektrodenschicht 110 und werden daher der Kürze halber nicht wiederholt.
  • Nachdem das Bilden der Dummygatestrukturen 250 abgeschlossen ist, werden Gateabstandhalter 260 an den Seitenwänden der Dummygatestrukturen 250 gebildet. Beispielsweise wird eine Abstandhaltermaterialschicht auf dem Substrat 210 abgeschieden. Die Abstandhaltermaterialschicht kann eine konforme Schicht sein, die anschließend zurückgeätzt wird, um Gateseitenwandabstandhalter zu bilden. In der illustrierten Ausführungsform ist eine Abstandhaltermaterialschicht 260 konform an der Oberseite und den Seitenwänden der Dummygatestrukturen 250 angeordnet. Die Abstandhaltermaterialschicht 260 kann ein Dielektrikum wie Siliziumoxid, Siliziumnitrid, Siliziumkarbid, Siliziumoxynitrid, SiCN-Filme, Siliziumoxykarbid, SiOCN-Filme und/oder Kombinationen davon umfassen. In einigen Ausführungsformen umfasst die Abstandhaltermaterialschicht 260 mehrere Schichten, wie etwa eine erste Abstandhalterschicht 262 und eine zweite Abstandhalterschicht 264 (in 30B illustriert), die über der ersten Abstandhalterschicht 262 gebildet ist. Die Abstandhaltermaterialschicht 260 kann z. B. durch Abscheiden eines Dielektrikums über den Gatestrukturen 250 mit einem geeigneten Abscheidungsprozess gebildet sein. Dann wird ein anisotroper Ätzprozess an der abgeschiedenen Abstandhaltermaterialschicht 260 ausgeführt, um Abschnitte der Finnen 230 zu belichten, die nicht von der Dummygatestruktur 250 bedeckt sind (z. B. in Source-/Drainregionen der Finnen 230). Abschnitte der Abstandhaltermaterialschicht direkt über der Dummygatestruktur 250 können durch diesen anisotropen Ätzprozess vollständig entfernt werden. Abschnitte der Abstandhaltermaterialschicht an Seitenwänden der Dummygatestruktur 250 können verbleiben und Gateseitenwandabstandhalter bilden, die der Einfachheit halber als Gateabstandhalter 260 bezeichnet werden. Es wird angemerkt, dass die Gateabstandhalter 260 in der Querschnittsansicht von 30B zwar Mehrschichtenstrukturen sind, aber der Einfachheit halber in der perspektivischen Ansicht von 30A als einschichtige Strukturen illustriert sind.
  • Als nächstes werden, wie in 31A und 31B illustriert, belichtete Abschnitte der Halbleiterfinnen 230, die sich seitlich über die Gateabstandhalter 260 hinaus erstrecken (z. B. in Source-/Drainregionen der Finnen 230), geätzt, indem beispielsweise ein anisotroper Ätzprozess verwendet wird, der die Dummygatestruktur 250 und die Gateabstandhalter 260 als Ätzmaske verwendet, was zu Ausschnitten R6 in den Halbleiterfinnen 230 und zwischen entsprechenden Dummygatestrukturen 250 führt. Nach dem anisotropen Ätzen sind die Endflächen der Opferschichten 222 und der Kanalschichten 224 aufgrund des anisotropen Ätzens an den jeweiligen äußersten Seitenwänden der Gateabstandhalter 260 ausgerichtet. In einigen Ausführungsformen kann das anisotrope Ätzen durch ein trockenchemisches Ätzen mit einer Plasmaquelle und einem Reaktionsgas ausgeführt werden. Die Plasmaquelle kann eine induktiv gekoppelte Plasmaquelle (ICR), eine transformatorgekoppelte Plasmaquelle (TCP), eine Elektronenzyklotronresonanzquelle (ECR) oder dergleichen sein, und das Reaktionsgas kann beispielsweise ein Gas auf Fluorbasis (wie SF6, CH2F2, CH3F, CHF3 oder dergleichen), ein Gas auf Chloridbasis (z. B. Cl2), Bromwasserstoffgas (HBr), Sauerstoffgas (O2) oder dergleichen oder Kombinationen davon sein.
  • Als nächstes werden in 32A und 32B die Opferschichten 222 durch Anwendung geeigneter Ätztechniken seitlich oder horizontal ausgeschnitten, wodurch sich seitliche Ausschnitte R7 jeweils vertikal zwischen entsprechenden Kanalschichten 224 ergeben. Dieser Schritt kann mit Hilfe eines selektiven Ätzprozesses ausgeführt werden. Beispielhaft und ohne Einschränkung sind die Opferschichten 222 aus SiGe und die Kanalschichten 224 aus Silizium, was das selektive Ätzen der Opferschichten 222 ermöglicht. In einigen Ausführungsformen umfasst das selektive Nassätzen ein APM-Ätzen (z. B. Ammoniakhydroxid-Wasserstoffperoxid-Gemisch), das SiGe mit einer schnelleren Ätzrate ätzt als es Si ätzt. In einigen Ausführungsformen umfasst das selektive Ätzen eine SiGe-Oxidation gefolgt von einer SiGeOx-Entfernung. Beispielsweise kann die Oxidation durch reines O3 erfolgen und dann SiGeOx durch ein Ätzmittel wie NH4OH entfernt werden, das selektiv SiGeOx mit einer schnelleren Ätzrate ätzt als es Si ätzt. Da außerdem die Oxidationsrate von Si viel geringer ist (manchmal 30-mal geringer) als die von SiGe, werden die Kanalschichten 224 durch den Prozess des seitlichen Ausschneidens der Opferschichten 222 nicht wesentlich geätzt. Dadurch erstrecken sich die Kanalschichten 224 seitlich über gegenüberliegende Endflächen der Opferschichten 222.
  • In 33A und 33B wird eine innere Abstandhaltermaterialschicht 270 gebildet, um die Ausschnitten R7 zu füllen, die durch das seitliche Ätzen der Opferschichten 222, die oben mit Verweis auf 32A und 32B besprochen sind. Die innere Abstandhaltermaterialschicht 270 kann ein Dielektrikum mit niedrigem k-Wert sein, wie z. B. Si02, SiN, SiCN oder SiOCN, und kann durch ein geeignetes Abscheideverfahren gebildet werden, wie z. B. ALD. Nach der Abscheidung der inneren Abstandhaltermaterialschicht 270 kann ein anisotroper Ätzprozess ausgeführt werden, um das abgeschiedene innere Abstandsmaterial 270 zuzuschneiden, sodass nur Abschnitte des abgeschiedenen inneren Abstandsmaterials 270 übrig bleiben, die die durch das seitliche Ätzen der Opferschichten 222 hinterlassenen Ausschnitte R7 füllen. Nach dem Zuschnittprozess werden die verbleibenden Abschnitte des abgeschiedenen inneren Abstandsmaterials der Einfachheit halber als innere Abstandhalter 270 bezeichnet. Die inneren Abstandhalter 270 dienen zur Isolierung der Metallgates von den Source-/Drainregionen, die bei der Weiterverarbeitung gebildet werden. Im Beispiel aus 33A und 33B sind die Seitenwände der inneren Abstandhalter 270 auf die Seitenwände der Kanalschichten 224 ausgerichtet.
  • In 34 werden Source-/Drain-Epitaxiestrukturen 280 über den Source-/Drainregionen S/D der Halbleiterfinnen 230 gebildet. Die Source-/Drain-Epitaxiestrukturen 280 können durch Ausführung eines Epitaxiewachstumsprozesses gebildet sein, der ein epitaktisches Material auf den Finnen 230 bereitstellt. Während des Epitaxiewachstumsprozesses begrenzen die Dummygatestrukturen 250, die Gateseitenwandabstandhalter 260 und die inneren Abstandhalter 270 die Source-/Drain-Epitaxiestrukturen 280 auf die Source-/Drainregionen S/D. Material- und Prozessdetails zu den Source-/Drain-Epitaxiestrukturen 280 von GAA-FETs sind ähnlich wie bei den zuvor besprochenen Source-/Drain-Epitaxiestrukturen 122 von FinFETs und werden daher der Kürze halber nicht wiederholt.
  • In 35 wird eine Zwischenschichtdielektrikumschicht (ILD-Schicht) 310 auf dem Substrat 210 gebildet. In einigen Ausführungsformen wird vor der Bildung der ILD-Schicht 310 auch eine Kontaktätzstoppschicht (CESL) 300 gebildet. Material- und Prozessdetails über die CESL 300 und die ILD-Schicht 310 sind ähnlich wie bei der CESL 124 und der ILD-Schicht 126 und werden daher der Kürze halber nicht wiederholt. In einigen Beispielen kann nach dem Abscheiden der ILD-Schicht 310 ein Planarisierungsprozess ausgeführt werden, um überschüssige Materialien von der ILD-Schicht 310 zu entfernen. Ein Planarisierungsprozess umfasst beispielsweise einen chemisch-mechanischen Planarisierungsprozess (CMP-Prozess), bei dem Abschnitte der ILD-Schicht 310 (und der CESL-Schicht, falls vorhanden), die über den Dummygatestrukturen 250 liegen, entfernt werden und eine obere Fläche der integrierten Schaltungsstruktur 200 planarisiert wird. In einigen Ausführungsformen entfernt der CMP-Prozess auch die Hartmaskenschichten 256, 258 (wie in 34 gezeigt) und belichtet die Dummygateelektrodenschicht 254.
  • Danach werden zuerst die Dummygatestrukturen 250 (wie in 35 gezeigt) und dann die Opferschichten 222 entfernt. Die entstehende Struktur ist in 36 illustriert. In einigen Ausführungsformen werden die Dummygatestrukturen 250 durch einen selektiven Ätzprozess (z. B. selektives Trockenätzen, selektives Nassätzen oder eine Kombination davon) entfernt, der die Materialien in den Dummygatestrukturen 250 mit einer schnelleren Ätzrate ätzt als andere Materialien (z. B. Gateseitenwandabstandhalter 260, CESL 300 und/oder ILD-Schicht 310), was zu Gategräben GT2 zwischen entsprechenden Gateseitenwandabstandhaltern 260 führt, wobei die Opferschichten 222 in den Gategräben GT2 belichtet sind. Nachfolgend werden die Opferschichten 222 in den Gategräben GT2 durch einen weiteren selektiven Ätzprozess entfernt, der die Opferschichten 222 mit einer schnelleren Ätzrate ätzt als die Kanalschichten 224, wodurch Öffnungen 06 zwischen benachbarten Kanalschichten 224 gebildet werden. So werden die Kanalschichten 224 zu Nanosheets, die über dem Substrat 210 und zwischen den Source-/Drain-Epitaxiestrukturen 290S/290D schweben. Dieser Schritt wird auch als Kanalfreigabeprozess bezeichnet. Bei diesem Zwischenverarbeitungsschritt können die Öffnungen 06 zwischen den Nanosheets 224 mit Umgebungsbedingungen (z. B. Luft, Stickstoff usw.) gefüllt werden. In einigen Ausführungsformen können die Nanosheets 224 je nach Geometrie austauschbar als Nanodrähte, Nanoslabs und Nanoringe bezeichnet werden. In einigen anderen Ausführungsformen können die Kanalschichten 224 beispielsweise so zugeschnitten sein, dass sie eine im Wesentlichen abgerundete Form (d. h. zylindrisch) aufweisen, was auf den selektiven Ätzprozess zur vollständigen Entfernung der Opferschichten 222 zurückzuführen ist. In diesem Fall können die entstehenden Kanalschichten 224 als Nanodrähte bezeichnet werden.
  • In einigen Ausführungsformen werden die Opferschichten 222 durch einen selektiven Nassätzprozess entfernt. In einigen Ausführungsformen bestehen die Opferschichten 222 aus SiGe und die Kanalschichten 224 aus Silizium, was die selektive Entfernung der Opferschichten 222 ermöglicht. In einigen Ausführungsformen umfasst das selektive Nassätzen ein APM-Ätzen (z. B. Ammoniakhydroxid-Wasserstoffperoxid-Wasser-Gemisch). In einigen Ausführungsformen umfasst die selektive Entfernung eine SiGe-Oxidation gefolgt von einer SiGeOx-Entfernung. Beispielsweise kann die Oxidation durch reines 03 erfolgen und dann SiGeOx durch ein Ätzmittel wie NH4OH entfernt werden, das selektiv SiGeOx mit einer schnelleren Ätzrate ätzt als es Si ätzt. Da die Oxidationsrate von Si viel niedriger ist (manchmal 30-mal niedriger) als die von SiGe, werden die Kanalschichten 224 durch den Kanalfreigabeprozess möglicherweise nicht wesentlich geätzt. Es ist anzumerken, dass sowohl der Kanalfreigabeschritt als auch der vorherige Schritt des seitlichen Ausschneidens von Opferschichten (der Schritt wie in 32A und 32B gezeigt) einen selektiven Ätzprozess verwenden, der SiGe mit einer schnelleren Ätzrate ätzt als das Ätzen von Si, und daher können diese beiden Schritte in einigen Ausführungsformen die gleiche Ätzchemie verwenden. In diesem Fall ist die Ätzzeit/-dauer des Kanalfreigabeschritts länger als die Ätzzeit/-dauer des vorherigen Schritts des seitlichen Ausschneidens der Opferschichten, um die SiGe-Opferschichten vollständig zu entfernen.
  • In 37A und 37B sind jeweils Ersatzgatestrukturen 320 in den Gategräben GT2 gebildet, um jedes der in den Gategräben GT2 aufgehängten Nanosheets 224 zu umgeben. Die Gatestruktur 320 kann das endgültige Gate eines GAA-FETs sein. Die endgültige Gatestruktur können jeweils ein Stapel mit hohem k-Wert/Metallgatestapel sein, aber auch andere Zusammensetzungen sind möglich. In einigen Ausführungsformen bildet jede der Gatestrukturen 320 das Gate, das mit den Mehrfachkanälen assoziiert ist, die von den mehreren Nanosheets 224 bereitgestellt werden. Beispielsweise werden Gatestrukturen mit hohem k-Wert/Metallgatestrukturen 320 innerhalb der Öffnungen 06 (wie in 36 illustriert) gebildet, die durch die Freisetzung von Nanosheets 224 entstehen. In verschiedenen Ausführungsformen umfasst die Gatestruktur mit hohem k-Wert/Metallgatestruktur 320 eine Gatedielektrikumschicht 322, die um die Nanosheets 224 herum gebildet ist, eine Austrittsarbeitsmetallschicht 324, die um die Gatedielektrikumschicht 322 herum gebildet ist, und ein Füllmetall 326, das um die Austrittsarbeitsmetallschicht 324 herum gebildet ist und einen Rest der Gategräben GT2 ausfüllt. Die Gatedielektrikumschicht 322 umfasst eine Grenzflächenschicht (z. B. eine Siliziumoxidschicht) und eine Gatedielektrikumschicht mit hohem k-Wert über der Grenzflächenschicht. Gatedielektrika mit hohem k-Wert, wie sie hier verwendet und beschrieben werden, umfassen Dielektrika mit einer hohen Dielektrizitätskonstante, beispielsweise höher als die von thermischem Siliziumoxid (~3,9). Die Austrittsarbeitsmetallschicht 324 und/oder die Füllmetallschicht 326, die innerhalb der Gatestrukturen mit hohem k-Wert/Metallgatestrukturen 320 verwendet werden, können ein Metall, eine Metalllegierung oder ein Metallsilizid umfassen. Die Bildung der Gatestrukturen mit hohem k-Wert/Metallgatestrukturen 320 kann Abscheidungen zum Bilden verschiedener Gatematerialien, eine oder mehrere Auskleidungsschichten und einen oder mehrere CMP-Prozesse zur Entfernung überschüssiger Gatematerialien umfassen. Wie in einer Querschnittsansicht von 37B illustriert ist, die entlang einer Längsachse einer Gatestruktur mit hohem k-Wert/Metallgatestruktur 320 aufgenommen ist, umgibt die Gatestruktur mit hohem k-Wert/Metallgatestruktur 320 jedes der Nanosheets 224 und wird daher als Gate eines GAA-FET bezeichnet. Material- und Prozessdetails zu den Gatestrukturen 320 von GAA-FETs sind ähnlich wie die Gatestrukturen 130 von FinFETs und werden daher der Kürze halber nicht wiederholt.
  • In 38 wird ein Rückätzprozess ausgeführt, um die Ersatzgatestrukturen 320 und die Gateabstandhalter 260 zurück zu ätzen, was zu Ausschnitten über den zurückgeätzten Gatestrukturen 320 und den zurückgeätzten Gateabstandhaltern 260 führt. Da die Materialien der Ersatzgatestrukturen 320 eine andere Ätzselektivität aufweisen als die Gateabstandhalter 260, können in einigen Ausführungsformen die oberen Flächen der Ersatzgatestrukturen 320 auf einem anderen Niveau liegen als die oberen Flächen der Gateabstandhalter 260. Bei der in 38 illustrierten Ausführungsform sind beispielsweise die oberen Flächen der Ersatzgatestrukturen 320 niedriger als die oberen Flächen der Gateabstandhalter 260. In einigen anderen Ausführungsformen können die oberen Flächen der Ersatzgatestrukturen 320 jedoch auf gleicher Höhe oder höher als die oberen Flächen der Gateabstandhalter 260 liegen. Außerdem kann in einigen Ausführungsformen die CESL 300 während des Zurückätzens der Ersatzgatestrukturen 320 und/oder der Gateabstandhalter 260 zurückgeätzt werden. In diesem Fall weist die CESL 300 ein niedrigeres oberes Ende auf als eine obere Fläche der ILD-Schicht 310.
  • Dann werden auf den Ersatzgatestrukturen 320 jeweils durch einen geeigneten Prozess, wie CVD oder ALD, Metallabdeckungen 330 gebildet. Bei den Metallabdeckungen 330 kann es sich beispielhaft und ohne Einschränkung um im Wesentlichen fluorfreie Wolframfilme (FFW-Filme) handeln, die einen Anteil an Fluorverunreinigungen von weniger als 5 Atomprozent und einen Anteil an Chlorverunreinigungen von mehr als 3 Atomprozent aufweisen. Prozessdetails zur FFW-Bildung wurden bereits mit Verweis auf die Metallabdeckungen 138 besprochen und werden daher der Kürze halber nicht wiederholt.
  • In 39 sind die Gatedielektrikumabdeckungen 340 über den Metallabdeckungen 330 und den Gateabstandhaltern 260 gebildet. Da die oberen Flächen der Metallabdeckungen 330 tiefer liegen als die oberen Flächen der Gateabstandhalter 260, hat jede der Dielektrikumabdeckungen 340 eine gestufte Unterseite mit einer unteren Stufe, die eine obere Fläche einer Metallabdeckung 330 berührt, und einer oberen Stufe, die eine obere Fläche des Gateabstandhalters 260 berührt. Material- und Prozessdetails zu den Dielektrikumabdeckungen sind ähnlich wie bei den zuvor besprochenen Dielektrikumabdeckungen 142 und werden daher der Kürze halber nicht wiederholt.
  • In 40 sind Source-/Drainkontakte 350 gebildet, die sich durch die CESL 300 und die ILD-Schicht 310 erstrecken. Die Bildung der Source-/Drainkontakte 350 umfasst, beispielhaft und nicht einschränkend, die Ausführung eines oder mehrerer Ätzprozesse zur Bildung von Kontaktöffnungen, die sich durch die ILD-Schicht 310 und die CESL 300 erstrecken, um die Source-/Drain-Epitaxiestrukturen 280 zu belichten, die Abscheidung eines oder mehrerer Metallmaterialien, die die Kontaktöffnungen überfüllen, und die anschließende Ausführung eines CMP-Prozesses zur Entfernung überschüssiger Metallmaterialien außerhalb der Kontaktöffnungen. In einigen Ausführungsformen handelt es sich bei dem einen oder den mehreren Ätzprozessen um selektives Ätzen, das die ILD-Schicht 310 und die CESL 300 mit einer schnelleren Ätzrate ätzt als das Ätzen der Dielektrikumabdeckungen 340 und der Gateabstandhalter 260. Daher wird das selektive Ätzen unter Verwendung der Dielektrikumabdeckungen 340 und der Gateabstandhalter 260 als Ätzmaske ausgeführt, sodass die Kontaktöffnungen und damit die Source-/Drainkontakte 350 selbstausgerichtet zu den Source-/Drain-Epitaxiestrukturen 280 gebildet werden, ohne dass ein zusätzlicher Fotolithografieprozess erforderlich ist. In diesem Fall können die Dielektrikumabdeckungen 340, die die Bildung der selbstausrichtenden Kontakte 350 ermöglichen, als SAC-Abdeckungen 340 bezeichnet werden.
  • In 41 wird dann, nachdem die selbstausgerichteten Source-/Drainkontakte 350 gebildet wurden, eine mittlere Kontaktätzstoppschicht (MCESL) 360 über den Source-/Drainkontakten 350 und den SAC-Abdeckungen 340 abgeschieden. Dann wird eine weitere ILD-Schicht 370 über der MCESL 146 abgeschieden. In einigen Ausführungsformen besteht die MCESL 360 aus Siliziumnitrid und die ILD-Schicht 370 aus Siliziumoxid (SiOx).
  • Mit Verweis auf 42 wird die ILD-Schicht 370 strukturiert, um Durchkontaktierungsöffnungen O8 zu bilden, die sich durch die ILD-Schicht 370 erstrecken, indem ein erster Ätzprozess (auch Durchkontaktierungs-Ätzprozess genannt) ET5 verwendet wird. Die Ätzdauer des Durchkontaktierungs-Ätzprozesses ET5 wird so gesteuert, dass Abschnitte des MCESL 360 entfernt, aber nicht durch das MCESL 360 durchgeschlagen werden. Als Ergebnis dieses Durchkontaktierungs-Ätzprozesses ET5 bilden sich unter entsprechenden Durchkontaktierungsöffnungen O8 Ausschnitte R8, die sich im MCESL 360 erstrecken, aber nicht durch eine gesamte Dicke des MCESL 360. Die Bildung von Ausschnitten R8 erlaubt die Oxidation von Seitenwänden des MCESL 360 bei der Weiterverarbeitung. In einigen Ausführungsformen liegt das Verhältnis zwischen der Tiefe D8 des Ausschnitts R8 und der Dicke T8 des MCESL 360 in einem Bereich von etwa 2:9 bis etwa 7:9, z. B. bei etwa 5:9. Wenn das Verhältnis von Ausschnitttiefe D8 zu MCESL-Dicke T8 zu klein ist, können die bei der Nachbehandlung gebildeten oxidierten Seitenwände zu klein sein, um das seitliche Ätzen im folgenden LRM-Ätzprozess zu verhindern. Wenn das Verhältnis von Ausschnitttiefe D8 zu MCESL-Dicke T8 zu groß ist, können der MCESL 360 und die darunter liegenden Source-/Drainkontakte 350 übergeätzt werden. Prozessdetails über den Durchkontaktierungs-Ätzprozess ET5 sind ähnlich wie die des zuvor besprochenen Durchkontaktierungs-Ätzprozesses ET1 und werden daher der Kürze halber nicht wiederholt.
  • In 43 werden nach Abschluss des Durchkontaktierungs-Ätzprozesses ET5 die freiliegenden Abschnitte der MCESL-Schicht 360 in einer sauerstoffhaltigen Umgebung behandelt, sodass Flächenschichten der belichteten Abschnitte der MCESL-Schicht 360 oxidiert werden, um eine oxidierte Region 3601 in der MCESL-Schicht 360 zu bilden, während eine verbleibende Region 3602 der MCESL-Schicht 360 nicht oxidiert wird. Der Behandlungsschritt kann eine O2-Plasmabehandlung umfassen, wobei das sauerstoffhaltige Gas in eine Prozesskammer geleitet wird, in der das Plasma aus dem sauerstoffhaltigen Gas erzeugt wird. Prozessdetails über die O2-Plasmabehandlung wurden bereits mit Verweis auf 16A besprochen und werden daher der Kürze halber nicht wiederholt.
  • Als Ergebnis der O2-Plasmabehandlung findet eine Oxidation in den Bodenflächen und Seitenwänden der Ausschnitte R8 im MCESL 360 statt, was dazu führt, dass die oxidierte Region 3601 einen oxidierten Bodenabschnitt 3601b und einen oxidierten Seitenwandabschnitt 3601s aufweist, der sich von dem oxidierten Bodenabschnitt 3601b nach oben erstreckt und den oxidierten Bodenabschnitt 3601b seitlich umgibt.
  • In einigen Ausführungsformen haben der oxidierte Bodenabschnitt 3601b und der oxidierte Seitenwandabschnitt 3601s die gleiche Dicke (z. B. in einem Bereich von etwa 1 nm bis etwa 3 nm). In einigen anderen Ausführungsformen hat der oxidierte Seitenwandabschnitt 3601s eine dickere Dicke als der oxidierte Bodenabschnitt 3601b. Beispielsweise kann das Dickenverhältnis des oxidierten Seitenwandabschnitts 3601s zum oxidierten Bodenabschnitt 3601b größer als etwa 1:1, 2:1,3:1,4:1 oder 5:1 sein. Der dickere oxidierte Seitenwandabschnitt 3601s ermöglicht eine höhere Ätzresistenz gegenüber dem nachfolgenden LRM-Ätzen. Der dünnere oxidierte Bodenabschnitt 3601b ermöglicht eine verkürzte LRM-Ätzdauer, da der oxidierte Bodenabschnitt 3601b beim LRM-Ätzen entfernt werden soll. In einigen Ausführungsformen weist der oxidierte Seitenwandabschnitt 3601s einen Dickengradienten von unten nach oben auf. Beispielsweise kann der oxidierte Seitenwandabschnitt 3601s im oberen Bereich dicker und im unteren Bereich dünner sein.
  • In einigen Ausführungsformen, in denen das MCESL 360 aus SiN besteht, führt die O2-Plasmabehandlung zu oxidierten Nitridregionen (Siliziumoxynitrid (SiOxNy)) 3601 im MCESL 360 und unterhalb der Durchkontaktierungsöffnungen O8 und einer nicht oxidierten Nitridregion 3602, der die Unterseiten der oxidierten Nitridregionen 3601 umschließt. In einigen Ausführungsformen kann die oxidierte Region 3601 aufgrund der Plasmabehandlung einen Sauerstoffkonzentrationsgradienten aufweisen. Beispielsweise kann der Sauerstoffatomprozentsatz in der oxidierten Region 3601 mit zunehmendem Abstand von der Fläche des Ausschnitts R8 abnehmen. Genauer gesagt weist der oxidierte Seitenwandabschnitt 3601s einen Sauerstoffatomprozentsatz auf, der mit zunehmendem Abstand von einer Seitenwand des Ausschnitts R8 abnimmt, und der oxidierte Bodenabschnitt 3601b hat einen Sauerstoffatomprozentsatz, der mit zunehmendem Abstand von einer Bodenfläche des Ausschnitts R8 abnimmt. In einigen Ausführungsformen, bei denen das MCESL 360 aus Siliziumnitrid besteht, kann das Sauerstoff-Stickstoff-Atomverhältnis in der oxidierten Region mit zunehmendem Abstand von der Fläche des Ausschnitts R8 abnehmen. Genauer gesagt kann der oxidierte Seitenwandabschnitt 3601s ein Sauerstoff-Stickstoff-Atomverhältnis aufweisen, das mit zunehmendem Abstand von einer Seitenwand des Ausschnitts R8 abnimmt, und der oxidierte Bodenabschnitt 3601b weist ein Sauerstoff-Stickstoff-Atomverhältnis auf, das mit zunehmendem Abstand von einer Bodenfläche des Ausschnitts R8 abnimmt.
  • Mit Verweis auf 44A wird ein LRM-Ätzprozess ET6 ausgeführt, um die MCESL 360 zu durchbrechen und so die Durchkontaktierungsöffnung O8 bis zum Source-/Drainkontakt 350 zu vertiefen. Durch den LRM-Ätzprozess ET6 wird der Source-/Drainkontakt 350 an den Böden der vertieften Durchkontaktierungsöffnungen O8 belichtet. Prozessdetails LRM-Ätzprozess ET6 wurden bereits mit Verweis auf den LRM-Ätzprozess ET2 besprochen und werden daher der Kürze halber hier nicht wiederholt.
  • Da der oxidierte Seitenwandabschnitt 3601s das seitliche Ätzen während des LRM-Ätzprozesses ET6 hemmt oder verlangsamt, erstreckt sich die Seitenwand O8o der Durchkontaktierungsöffnung O8 linear durch eine gesamte Dicke der ILD-Schicht 370 und eine gesamte Dicke der MCESL 360, und es tritt keine oder eine vernachlässigbare Wölbung auf. Genauer gesagt hat die ILD-Schicht 370 eine lineare Seitenwand O81, die einen oberen Abschnitt einer Durchkontaktierungsöffnung O8 definiert, und die MCESL 360 weist eine lineare Seitenwand O82 auf, die einen unteren Abschnitt der Durchkontaktierungsöffnung O8 definiert, und die linearen Seitenwände O81 und O82 sind aneinander ausgerichtet. In einigen Ausführungsformen hat die lineare Seitenwand O82 der MCESL 360 eine Seitenwand des oxidierten Seitenwandabschnitts 3601s, die sich von der linearen Seitenwand O81 der ILD-Schicht 370 nach unten erstreckt, und eine Seitenwand der nicht-oxidierten Region 3602, die sich von der Seitenwand des oxidierten Seitenwandabschnitts 3601s nach unten erstreckt. In einigen Ausführungsformen, wie in 44A dargestellt, ist die Seitenwand der nicht oxidierten Region 3602 an der Seitenwand des oxidierten Seitenwandabschnitts 3601s ausgerichtet. In einigen anderen Ausführungsformen kann die Seitenwand der nicht oxidierten Region 3602 jedoch leicht seitlich von der Seitenwand des oxidierten Seitenwandabschnitts 3601s zurückgesetzt sein (wie in der gestrichelten Linie DL5 angegeben), weil die LRM-Ätzung ET6 in der nicht oxidierten Region 3602 mehr seitliche Ätzung verursachen kann als im oxidierten Seitenwandabschnitt 3601s. Selbst in diesem Szenario haben die Durchkontaktierungsöffnungen O8 immer noch einen verringerten Wölbungsdefekt im Vergleich zu dem Fall, in dem kein oxidierter Seitenwandabschnitt 3601s gebildet wird, da das Wölbungsprofil auf die nicht oxidierte Region 3602 unterhalb des oxidierten Seitenwandabschnitts 3601s lokalisiert ist.
  • In einigen Ausführungsformen, wie in 44A dargestellt, weisen die Durchkontaktierungsöffnungen O8 aufgrund der Art des anisotropen Ätzens des LRM-Ätzprozesses ET6 ein verjüngtes Seitenwandprofil auf. In einigen anderen Ausführungsformen können jedoch die Ätzbedingungen des LRM-Ätzprozesses ET6 und/oder des vorhergehenden Durchkontaktierungs-Ätzprozesses ET5 fein abgestimmt werden, um die Durchkontaktierungsöffnungen O8 mit vertikalem Seitenwandprofil zu ermöglichen, wie in 44B illustriert.
  • Als nächstes werden in 45A dann Source-/Drain-Durchkontaktierungen 380 in den Durchkontaktierungsöffnungen O8 gebildet, um eine physische und elektrische Anschlüsse zu den Source-/Drainkontakten 350 herzustellen. Details zu den Materialien und dem Prozess der Source-/Drain-Durchkontaktierungen 380 sind ähnlich wie bei den zuvor besprochenen Source-/Drain-Durchkontaktierungen 150 und werden daher der Kürze halber nicht wiederholt.
  • Die Source-/Drain-Durchkontaktierungen 380 übernehmen die Geometrie der im Wesentlichen wölbungsfreien Durchkontaktierungsöffnungen O8, und somit sind auch die Source-/Drain-Durchkontaktierungen 380 im Wesentlichen wölbungsfrei. Anders ausgedrückt: Die Seitenwände der Source-/Drain-Durchkontaktierungen 380 erstrecken sich linear durch die gesamte Dicke der ILD-Schicht 370 und die gesamte Dicke der MCESL 360, und es gibt keine oder nur eine vernachlässigbare Wölbung. Genauer gesagt, bildet eine Source-/Drain-Durchkontaktierung 380 eine erste lineare Grenzfläche 3801 mit der ILD-Schicht 370 und eine zweite Auskleidungs-Grenzfläche 3802 mit der MCESL 360. Die zweite lineare Grenzfläche 3802 erstreckt sich von der ersten linearen Grenzfläche 3801 nach unten, und die linearen Grenzflächen 3801 und 3802 sind in einigen Ausführungsformen aneinander ausgerichtet. In einigen Ausführungsformen umfasst die zweite Grenzfläche 3802 eine obere Grenzfläche 3803, die zwischen der Source-/Drain-Durchkontaktierung 380 und dem oxidierten Seitenwandabschnitt 3601s gebildet wird, und eine untere Grenzfläche 3804, die zwischen der Source-/Drain-Durchkontaktierung 380 und der nicht oxidierten Region 3602 gebildet wird. Die untere Grenzfläche 3804 erstreckt sich von der oberen Grenzfläche 3803 nach unten. In einigen Ausführungsformen, wie in 45A dargestellt, ist die untere Grenzfläche 3804 auf die obere Grenzfläche 3803 ausgerichtet. In einigen anderen Ausführungsformen kann die untere Grenzfläche 3804 jedoch leicht seitlich von der oberen Grenzfläche 3803 zurückgesetzt sein (wie in der gestrichelten Linie DL6 angegeben), da bei der vorherigen Verarbeitung die LRM-Ätzung ET6 in der nicht oxidierten Region 3602 mehr seitliche Ätzung verursachen kann als im oxidierten Seitenwandabschnitt 3601s. Selbst in diesem Szenario weisen die Source-/Drain-Durchkontaktierungen 380 im Vergleich zu dem Fall, in dem kein oxidierter Seitenwandabschnitt 3601s gebildet ist, immer noch einen abgeschwächten Wölbungsdefekt auf, da das Wölbungsprofil an der unteren Grenzfläche 3804 zwischen der Source-/Drain-Durchkontaktierung 380 und der nicht oxidierten Region 3602 lokalisiert ist.
  • In einigen Ausführungsformen, wie in 45A dargestellt, weisen die Source-/Drain-Durchkontaktierungen 380 aufgrund der Art des anisotropen Ätzens des LRM-Ätzprozesses ET6 ein verjüngtes Seitenwandprofil auf. In einigen anderen Ausführungsformen können die Ätzbedingungen des LRM-Ätzprozesses ET6 jedoch fein abgestimmt werden, um die Durchkontaktierungsöffnungen O8 und damit die Source-/Drain-Durchkontaktierungen 380 mit vertikalem Seitenwandprofil zu ermöglichen, wie in 45B illustriert.
  • 46 bis 51 illustrieren beispielhafte Querschnittsansichten verschiedener Stufen zur Herstellung einer integrierten Schaltungsstruktur 200a nach einigen anderen Ausführungsformen dieser Offenbarung. Es versteht sich, dass weitere Operationen vor, während und nach Prozessen bereitgestellt werden können, die in 46 bis 51 gezeigt sind, und einige der nachfolgend beschriebenen Operationen können für weitere Ausführungsformen des Verfahrens ersetzt oder eliminiert werden. Die Reihenfolge der Operationen/Prozesse kann austauschbar sein. Die gleichen oder ähnliche Konfigurationen, Materialien, Prozesse und/oder ein Betrieb wie in 27 bis 45B beschrieben können in den folgenden Ausführungsformen verwendet werden, und die detaillierte Erklärung kann weggelassen werden.
  • Nachdem die in 41 gezeigte Struktur gebildet ist, wird die ILD-Schicht 370 strukturiert, um eine Gatekontaktöffnung O9 zu bilden, die sich nach unten durch die ILD-Schicht 370, die MCESL 360 und die Dielektrikumsabdeckung 340 zur Metallabdeckung 330 erstreckt. Die entstehende Struktur ist in 46 illustriert. Die ILD-Schicht 370 kann mit Hilfe geeigneter Fotolithografie- und Ätztechniken strukturiert werden.
  • Als nächstes wird, wie in 47 illustriert, eine strukturierte Maskenschicht M10 über dem Substrat 12 gebildet, um die Gatekontaktöffnung O9 zu füllen. Die strukturierte Maskenschicht M10 weist eine Öffnung 010 direkt über einem Source-/Drainkontakt 350 auf. In einigen Ausführungsformen kann die strukturierte Maskenschicht M10 eine Fotolackmaske sein, die durch einen geeigneten Fotolithografieprozess gebildet ist. Der Fotolithografieprozess kann z. B. das Spin-On-Beschichtung einer Fotolackschicht auf der Struktur, wie in 46 illustriert, die Ausführung von Nachbelichtungs-Brennprozessen und das Entwickeln der Fotolackschicht zur Bildung der strukturierten Maskenschicht M10 umfassen.
  • In 48 wird ein Durchkontaktierungs-Ätzprozess ET7 ausgeführt, um eine Durchkontaktierungsöffnung O11 zu bilden, die sich durch die ILD-Schicht 370 erstreckt. Die Ätzdauer des Durchkontaktierungs-Ätzprozesses ET7 wird so gesteuert, dass ein Abschnitt des MCESL 360 entfernt, aber nicht durch das MCESL 360 durchgeschlagen wird. Als Ergebnis dieses Durchkontaktierungs-Ätzprozesses ET7 bildet sich unterhalb der Durchkontaktierungsöffnung O11 ein Ausschnitt R11, der sich im MCESL 360 erstreckt, aber nicht durch eine gesamte Dicke des MCESL 360. Die Bildung des Ausschnitts R11 ermöglicht die Oxidation einer Seitenwand des MCESL 360 in der Weiterverarbeitung. Prozessdetails über den Durchkontaktierungs-Ätzprozess ET7 wurden bereits mit Verweis auf den Durchkontaktierungs-Ätzprozess ET1 besprochen und werden daher der Kürze halber hier nicht wiederholt. Das Verhältnis der Ausschnitttiefe zur MCESL-Dicke ist ähnlich wie mit Verweis auf 23 besprochen und wird daher der Kürze halber nicht wiederholt.
  • In 49 werden nach Abschluss des Durchkontaktierungs-Ätzprozesses ET7 die freiliegenden Abschnitte der MCESL-Schicht 360 in einer sauerstoffhaltigen Umgebung behandelt, sodass Flächenschichten der belichteten Abschnitte der MCESL-Schicht 360 oxidiert werden, um eine oxidierte Region 3603 in der MCESL-Schicht 360 zu bilden, während eine verbleibende Region 3602 der MCESL-Schicht 360 nicht oxidiert wird. Der Behandlungsschritt kann eine O2-Plasmabehandlung umfassen, wobei das sauerstoffhaltige Gas in eine Prozesskammer geleitet wird, in der das Plasma aus dem sauerstoffhaltigen Gas erzeugt wird. Prozessdetails über die O2-Plasmabehandlung wurden bereits mit Verweis auf 16A besprochen und werden daher der Kürze halber hier nicht wiederholt.
  • Als Ergebnis der O2-Plasmabehandlung kommt es zu einer Oxidation in Bodenflächen und Seitenwänden von Ausschnitten R11 in der MCESL 360, was dazu führt, dass die oxidierte Region 3603 einen oxidierten Bodenabschnitt 3603b und einen oxidierten Seitenwandabschnitt 3603s aufweist, der sich von dem oxidierten Bodenabschnitt 3603b nach oben erstreckt. Wie in der Querschnittsansicht von 49 illustriert, befindet sich der oxidierte Seitenwandabschnitt 3603s auf einer ersten Seite (z. B. auf der linken Seite in der Zeichnung) des unteren oxidierten Abschnitts 3603b, aber nicht auf einer zweiten Seite (z. B. auf der rechten Seite in der Zeichnung) des unteren oxidierten Abschnitts 3603b.
  • In einigen Ausführungsformen haben der oxidierte Bodenabschnitt 3603b und der oxidierte Seitenwandabschnitt 3603s die gleiche Dicke (z. B. in einem Bereich von etwa 1 nm bis etwa 3 nm). In einigen anderen Ausführungsformen hat der oxidierte Seitenwandabschnitt 3603s eine dickere Dicke als der oxidierte Bodenabschnitt 3603b. Der dickere oxidierte Seitenwandabschnitt 3603s ermöglicht eine höhere Ätzresistenz gegenüber dem nachfolgenden LRM-Ätzen. Der dünnere oxidierte Bodenabschnitt 3603b ermöglicht eine verkürzte LRM-Ätzdauer. In einigen Ausführungsformen weist der oxidierte Seitenwandabschnitt 3603s einen Dickengradienten von unten nach oben auf. Beispielsweise kann der oxidierte Seitenwandabschnitt 3603s im oberen Bereich dicker und im unteren Bereich dünner sein.
  • In einigen Ausführungsformen kann die oxidierte Region 3603 aufgrund der Plasmabehandlung einen Sauerstoffkonzentrationsgradienten aufweisen. Beispielsweise kann der Sauerstoffatomprozentsatz in der oxidierten Region 3603 mit zunehmendem Abstand von der Fläche des Ausschnitts R11 abnehmen. Genauer gesagt weist der oxidierte Seitenwandabschnitt 3603s einen Sauerstoffatomprozentsatz auf, der mit zunehmendem Abstand von einer Seitenwand des Ausschnitts R11 abnimmt, und der oxidierte Bodenabschnitt 3603b hat einen Sauerstoffatomprozentsatz, der mit zunehmendem Abstand von einer Bodenfläche des Ausschnitts R11 abnimmt. In einigen Ausführungsformen, bei denen das MCESL 360 aus Siliziumnitrid besteht, kann das Sauerstoff-Stickstoff-Atomverhältnis in der oxidierten Region mit zunehmendem Abstand von der Fläche des Ausschnitts R11 abnehmen. Genauer gesagt kann der oxidierte Seitenwandabschnitt 3603s ein Sauerstoff-Stickstoff-Atomverhältnis aufweisen, das mit zunehmendem Abstand von einer Seitenwand des Ausschnitts R11 abnimmt, und der oxidierte Bodenabschnitt 3603b weist ein Sauerstoff-Stickstoff-Atomverhältnis auf, das mit zunehmendem Abstand von einer Bodenfläche des Ausschnitts R11 abnimmt.
  • In einigen Ausführungsformen kann die O2-Plasmabehandlung Plasmaasche auf der strukturierten Maskenschicht M10 verursachen, die wiederum die strukturierte Maskenschicht M10 zuschneiden kann. Daher werden die O2-Plasmabehandlung (z. B. Behandlungsdauer, HF-Leistung, Druck usw.) so gesteuert, dass die Bildung der oxidierten Region 3603 in der MCESL 360 sowie ein vernachlässigbarer Verlust in der strukturierten Maskenschicht M10 erfolgt. Der vernachlässigbare Verlust bedeutet, dass eine Größenabweichung der Öffnung O10 in der strukturierten Maskenschicht M10 weniger als etwa 10 % beträgt.
  • In 50 wird ein LRM-Ätzprozess ET8 ausgeführt, um die MCESL 360 zu durchbrechen und so die Durchkontaktierungsöffnung O11 bis zum Source-/Drainkontakt 350 und einem Abschnitt der Dielektrikumsabdeckung 340 zwischen Source-/Drainkontakt 350 und der strukturierten Maskenschicht M10 zu vertiefen. Durch den LRM-Ätzprozess ET8 werden der Source-/Drainkontakt 350 und die Dielektrikumsabdeckung 340 an den Böden der vertieften Durchkontaktierungsöffnungen O11 belichtet. Prozessdetails LRM-Ätzprozess ET8 wurden bereits mit Verweis auf den LRM-Ätzprozess ET2 besprochen und werden daher der Kürze halber hier nicht wiederholt.
  • Da der oxidierte Seitenwandabschnitt 3603s das seitliche Ätzen während des LRM-Ätzprozesses ET8 hemmt oder verlangsamt, erstreckt sich die Seitenwand der Durchkontaktierungsöffnung O11 linear durch eine gesamte Dicke der ILD-Schicht 370 und eine gesamte Dicke der MCESL 360, und es tritt keine oder eine vernachlässigbare Wölbung auf. Genauer gesagt hat die ILD-Schicht 370 eine lineare Seitenwand O111, die einen oberen Abschnitt einer Durchkontaktierungsöffnung O11 definiert, und die MCESL 360 hat ebenfalls eine lineare Seitenwand O112, die einen unteren Abschnitt der Durchkontaktierungsöffnung O11 definiert, und die linearen Seitenwände O111 und 0112 sind aneinander ausgerichtet. In einigen Ausführungsformen hat die lineare Seitenwand O112 der MCESL 360 eine Seitenwand des oxidierten Seitenwandabschnitts 3603s, die sich von der linearen Seitenwand O111 der ILD-Schicht 370 nach unten erstreckt, und eine Seitenwand der nicht-oxidierten Region 3602, die sich von der Seitenwand des oxidierten Seitenwandabschnitts 3603s nach unten erstreckt. In einigen Ausführungsformen, wie in 50 dargestellt, ist die Seitenwand der nicht oxidierten Region 3602 an der Seitenwand des oxidierten Seitenwandabschnitts 3603s ausgerichtet. In einigen anderen Ausführungsformen kann die Seitenwand der nicht oxidierten Region 3602 jedoch leicht seitlich von der Seitenwand des oxidierten Seitenwandabschnitts 3603s zurückgesetzt sein, weil die LRM-Ätzung ET8 in der nicht oxidierten Region 3602 mehr seitliche Ätzung verursachen kann als im oxidierten Seitenwandabschnitt 3603s. Selbst in diesem Szenario weist die Durchkontaktierungsöffnung O11 immer noch einen verringerten Wölbungsdefekt im Vergleich zu dem Fall auf, in dem kein oxidierter Seitenwandabschnitt 3603s gebildet wird, da das Wölbungsprofil auf die nicht oxidierte Region 3602 lokalisiert ist.
  • Nach Abschluss des LRM-Ätzprozesses ET8 wird die strukturierte Maskenschicht M10 durch Veraschen und/oder Nassabziehen von der Gatekontaktöffnung O9 entfernt, und dann wird ein Anstoßkontakt 390 gebildet, um sowohl die Durchkontaktierungsöffnung O11 als auch die Gatekontaktöffnung O9 zu füllen. Die entstehende Struktur ist in 51 illustriert. Die Gatestruktur 320 ist über den Source-/Drainkontakt 350, den Anstoßkontakt 390 und die Metallabdeckung 330 elektrisch mit der Source-/Drain-Epitaxiestruktur 280 gekoppelt. Details zu den Materialien und zum Herstellungsprozess des Anstoßkontakts 390 sind ähnlich wie bei den Source-/Drain-Durchkontaktierungen 150 und werden daher der Kürze halber hier nicht wiederholt.
  • Auf Grundlage der obigen Beschreibung ist zu sehen, dass diese Offenbarung Vorteile bereitstellt. Es versteht sich jedoch, dass andere Ausführungsformen weitere Vorteile bieten können, und dass nicht alle Vorteile notwendigerweise hierin offenbart sind, und dass kein bestimmter Vorteil für alle Ausführungsformen verlangt wird. Ein Vorteil ist, dass das Wölbungsprofil der Durchkontaktierungsöffnung im MCESL durch die zusätzliche Sauerstoffplasmabehandlung verringert werden kann. Ein weiterer Vorteil ist, dass das Risiko von Leckströmen (z. B. Leckstrom von der Source-/Drain-Durchkontaktierung zum Gatekontakt und/oder zur Gatestruktur) verringert werden kann. Ein weiterer Vorteil ist, dass die Widerstands-Kapazitäts-Verzögerung (RC-Verzögerung) verbessert werden kann, da der Abstand von einer wölbungsfreien Source-/Drain-Durchkontaktierung zu einem Gatekontakt größer ist als von einem gewölbten Source-/Drain-Durchkontaktierung zu einem Gatekontakt.
  • In einigen Ausführungsformen umfasst ein Verfahren das Bilden eines Source-/Drainkontakts über einer Source-/Drainregion; das Bilden einer Ätzstoppschicht über dem Source-/Drainkontakt und einer Zwischenschichtdielektrikumschicht (ILD-Schicht) über der Ätzstoppschicht; das Ausführen eines ersten Ätzprozesses, um eine Durchkontaktierungsöffnung zu bilden, die sich durch die ILD-Schicht und einen Ausschnitt in der Ätzstoppschicht erstreckt; Oxidieren einer Seitenwand des Ausschnitts in der Ätzstoppschicht; nach dem Oxidieren der Seitenwand des Ausschnitts in der Ätzstoppschicht, Ausführen eines zweiten Ätzprozesses, um die Durchkontaktierungsöffnung bis zum Source-/Drainkontakt zu erweitern; und nach dem Ausführen des zweiten Ätzprozesses, Bilden einer Source-/Drain-Durchkontaktierung in der Durchkontaktierungsöffnung. In einigen Ausführungsformen wird die Seitenwand des Ausschnitts in der Ätzstoppschicht mit einem Sauerstoffplasma oxidiert. In einigen Ausführungsformen wird das Sauerstoffplasma aus einem O2-Gas erzeugt. In einigen Ausführungsformen wird das Sauerstoffplasma aus einem Gasgemisch aus einem O2-Gas und einem oder mehreren aus einem Ar-Gas, einem He-Gas, einem Ne-Gas, einem Kr-Gas, einem N2-Gas, einem CO-Gas, einem CO2-Gas, einem CxHyFz-Gas, einem NF3-Gas, einem Carbonylsulfidgas (COS-Gas) und einem SO2-Gas erzeugt, wobei x, y und z größer als Null sind. In einigen Ausführungsformen wird für den zweiten Ätzprozess ein anderes Ätzmittel verwendet als für den ersten Ätzprozess. In einigen Ausführungsformen ist der erste Ätzprozess ein Plasmaätzprozess unter Verwendung eines Plasmas, das aus einem wasserstofffreien Gasgemisch erzeugt wird. In einigen Ausführungsformen ist der zweite Ätzprozess ein Plasmaätzprozess unter Verwendung eines Plasmas, das aus einem wasserstoffhaltigen Gasgemisch erzeugt wird. In einigen Ausführungsformen ist das wasserstoffhaltige Gasgemisch ein Gemisch aus einem fluorhaltigen Gas und einem Wasserstoffgas. In einigen Ausführungsformen ist das fluorhaltige Gas ein CHF3-Gas, ein CF4-Gas oder eine Kombination davon. Der zweite Ätzprozess führt zu einer geringeren seitlichen Ätzung an der oxidierten Seitenwand der Ätzstoppschicht als an einem nicht oxidierten Abschnitt der Ätzstoppschicht unterhalb der oxidierten Seitenwand der Ätzstoppschicht.
  • In einigen Ausführungsformen umfasst ein Verfahren das Bilden eines Source-/Drainkontakts über einer Epitaxiestruktur; das aufeinanderfolgende Abscheiden einer Ätzstoppschicht und einer Zwischenschichtdielektrikumschicht (ILD-Schicht) über dem Source-/Drainkontakt; das Ausführen eines ersten Ätzprozesses an der ILD-Schicht, bis die Ätzstoppschicht einen Ausschnitt aufweist; nach dem Ausführen des ersten Ätzprozesses das Behandeln der Ätzstoppschicht, sodass die Ätzstoppschicht eine behandelte Region, die eine Unterseite des Ausschnitts umschließt, und eine unbehandelte Region unterhalb der behandelten Region aufweist; nach dem Behandeln der Ätzstoppschicht, Ausführen eines zweiten Ätzprozesses, um die Ätzstoppschicht zu durchbrechen, wobei der zweite Ätzprozess die behandelte Region der Ätzstoppschicht mit einer langsameren Ätzrate ätzt als das Ätzen der unbehandelten Region; und nach dem Ausführen des zweiten Ätzprozesses, Bilden einer Source-/Drain-Durchkontaktierung, die sich durch die Ätzstoppschicht erstreckt. In einigen Ausführungsformen wird die Ätzstoppschicht mit einem Sauerstoffplasma behandelt. In einigen Ausführungsformen weist die behandelte Region einen höheren Sauerstoffatomprozentsatz als die unbehandelte Region. In einigen Ausführungsformen weist die behandelte Region einen Sauerstoffkonzentrationsgradienten auf. In einigen Ausführungsformen weist die behandelte Region einen Sauerstoffatomprozentsatz auf, der mit zunehmendem Abstand von einer Fläche des Ausschnitts abnimmt. In einigen Ausführungsformen verwendet der zweite Ätzprozess ein Gasgemisch mit einem Wasserstoffgas, und der erste Ätzprozess ist frei von dem Wasserstoffgas.
  • In einigen Ausführungsformen umfasst eine Vorrichtung einen Source-/Drainkontakt über einer Source-/Drainregion eines Transistors; eine Ätzstoppschicht über dem Source-/Drainkontakt; eine Zwischenschichtdielektrikumschicht (ILD-Schicht) über der Ätzstoppschicht; und eine Source-/Drain-Durchkontaktierung, der sich durch die ILD-Schicht und die Ätzstoppschicht zu dem Source-/Drainkontakt erstreckt, wobei die Ätzstoppschicht eine oxidierte Region aufweist, die in Kontakt mit dem Source-/Drain-Durchkontaktierung steht und von dem Source-/Drainkontakt getrennt ist. In einigen Ausführungsformen ist die nicht oxidierte Region der Ätzstoppschicht in Kontakt mit dem Source-/Drainkontakt. In einigen Ausführungsformen bildet die Source-/Drain-Durchkontaktierung eine erste Grenzfläche mit der oxidierten Region und eine zweite Grenzfläche mit der nicht oxidierten Region, und die zweite Grenzfläche ist an der ersten Grenzfläche ausgerichtet. Die Source-/Drain-Durchkontaktierung bildet eine erste Grenzfläche mit der oxidierten Region und eine zweite Grenzfläche mit der nicht oxidierten Region, und die zweite Grenzfläche ist seitlich gegen die erste Grenzfläche zurückgesetzt.

Claims (18)

  1. Verfahren, umfassend: Bilden eines Source-/Drainkontakts (144, 350) über einer Source-/Drainregion; Bilden einer Ätzstoppschicht (146, 360) über dem Source-/Drainkontakt (144, 350) und einer ILD-Schicht (148, 370) über der Ätzstoppschicht (146, 360); Ausführen eines ersten Ätzprozesses, um eine Durchkontaktierungsöffnung, die sich durch die ILD-Schicht (148, 370) erstreckt, und einen Ausschnitt in der Ätzstoppschicht (146, 360) zu bilden; Oxidieren einer Seitenwand des Ausschnitts in der Ätzstoppschicht (146, 360); Ausführen eines zweiten Ätzprozesses nach dem Oxidieren der Seitenwand des Ausschnitts in der Ätzstoppschicht (146, 360), um die Durchkontaktierungsöffnung bis hinunter zu dem Source-/Drainkontakt (144, 350) zu erweitern; und Bilden einer Source-/Drain-Durchkontaktierung (150, 380) in der Durchkontaktierungsöffnung nach dem Ausführen des zweiten Ätzprozesses, wobei der zweite Ätzprozess zu einer geringeren seitlichen Ätzung an der oxidierten Seitenwand der Ätzstoppschicht (146, 360) führt als an einem nicht oxidierten Abschnitt der Ätzstoppschicht (146, 360) unterhalb der oxidierten Seitenwand der Ätzstoppschicht (146, 360).
  2. Verfahren nach Anspruch 1, wobei die Seitenwand des Ausschnitts in der Ätzstoppschicht (146, 360) unter Verwendung eines Sauerstoffplasmas oxidiert wird.
  3. Verfahren nach Anspruch 2, wobei das Sauerstoffplasma aus einem O2-Gas erzeugt wird.
  4. Verfahren nach Anspruch 2 oder 3, wobei das Sauerstoffplasma aus einem Gasgemisch aus einem O2-Gas und einem oder mehreren aus einem Ar-Gas, einem He-Gas, einem Ne-Gas, einem Kr-Gas, einem N2-Gas, einem CO-Gas, einem CO2-Gas, einem CxHyFz-Gas, einem NF3-Gas, einem Carbonylsulfidgas und einem SO2-Gas erzeugt wird, wobei x, y und z größer als Null sind.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der zweite Ätzprozess ein anderes Ätzmittel verwendet als der erste Ätzprozess.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Ätzprozess ein Plasmaätzprozess unter Verwendung eines Plasmas ist, das aus einem wasserstofffreien Gasgemisch erzeugt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der zweite Ätzprozess ein Plasmaätzprozess unter Verwendung eines Plasmas ist, das aus einem wasserstoffhaltigen Gasgemisch erzeugt wird.
  8. Verfahren nach Anspruch 7, wobei das wasserstoffhaltige Gasgemisch ein Gemisch aus einem fluorhaltigen Gas und einem Wasserstoffgas ist.
  9. Verfahren nach Anspruch 8, wobei das fluorhaltige Gas ein CHF3-Gas, ein CF4-Gas oder eine Kombination davon ist.
  10. Verfahren, umfassend: Bilden eines Source-/Drainkontakts (144, 350) über einer Epitaxiestruktur (122, 280); Abscheiden einer Ätzstoppschicht (146, 360) und einer ILD-Schicht (148, 370) über dem Source-/Drainkontakt (144, 350); Ausführen eines ersten Ätzprozesses an der ILD-Schicht (148, 370), bis die Ätzstoppschicht (146, 360) einen Ausschnitt aufweist; Behandeln der Ätzstoppschicht (146, 360) nach dem Ausführen des ersten Ätzprozesses, sodass die Ätzstoppschicht (146, 360) eine behandelte Region, die eine Unterseite des Ausschnitts umschließt, und eine unbehandelte Region unterhalb der behandelten Region aufweist; Ausführen eines zweiten Ätzprozesses nach dem Behandeln der Ätzstoppschicht (146, 360), um die Ätzstoppschicht (146, 360) zu durchbrechen, wobei der zweite Ätzprozess die behandelte Region der Ätzstoppschicht (146, 360) mit einer langsameren Ätzrate ätzt als das Ätzen der unbehandelten Region; und nach dem Ausführen des zweiten Ätzprozesses, Bilden einer Source-/Drain-Durchkontaktierung (150, 380), die sich durch die Ätzstoppschicht (146, 360) erstreckt.
  11. Verfahren nach Anspruch 10, wobei die Ätzstoppschicht (146, 360) mit einem Sauerstoffplasma behandelt wird.
  12. Verfahren nach Anspruch 10 oder 11, wobei die behandelte Region einen höheren Sauerstoffatomprozentsatz aufweist als die unbehandelte Region.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei die behandelte Region einen Sauerstoffkonzentrationsgradienten aufweist.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei die behandelte Region einen Sauerstoffatomprozentsatz aufweist, der mit zunehmendem Abstand von einer Fläche des Ausschnitts abnimmt.
  15. Verfahren nach einem der Ansprüche 10 bis 14, wobei der zweite Ätzprozess ein Gasgemisch mit einem Wasserstoffgas verwendet und der erste Ätzprozess frei von dem Wasserstoffgas ist.
  16. Vorrichtung, aufweisend: einen Source-/Drainkontakt (144, 350) über einer Source-/Drainregion eines Transistors; eine Ätzstoppschicht (146, 360) über dem Source-/Drainkontakt (144, 350); eine ILD-Schicht (148, 370) über der Ätzstoppschicht (146, 360); und eine Source-/Drain-Durchkontaktierung (150, 380), die sich durch die ILD-Schicht (148, 370) und die Ätzstoppschicht (146, 360) zu dem Source-/Drainkontakt (144, 350) erstreckt, wobei die Ätzstoppschicht (146, 360) eine oxidierte Region (1461, 1463, 3601, 3603) in Kontakt mit der Source-/Drain-Durchkontaktierung (150, 380) und eine nicht oxidierte Region (1462, 3602) aufweist, die die oxidierte Region (1461, 1463, 3601, 3603) von dem Source-/Drainkontakt (144, 350) trennt, wobei die Source-/Drain-Durchkontaktierung (150, 380) eine erste Grenzfläche mit der oxidierten Region (1461, 1463, 3601, 3603) und eine zweite Grenzfläche (1502, 3802) mit der nicht oxidierten Region (1462, 3602) bildet und die zweite Grenzfläche (1502, 3802) seitlich gegen die erste Grenzfläche zurückgesetzt ist.
  17. Vorrichtung nach Anspruch 16, wobei die nicht oxidierte Region (1462, 3602) der Ätzstoppschicht (146, 360) in Kontakt mit dem Source-/Drainkontakt (144, 350) steht.
  18. Vorrichtung nach Anspruch 16 oder 17, wobei die Source-/Drain-Durchkontaktierung (150, 380) eine erste Grenzfläche mit der oxidierten Region (1461, 1463, 3601, 3603) und eine zweite Grenzfläche (1502, 3802) mit der nicht oxidierten Region (1462, 3602) bildet und die zweite Grenzfläche (1502, 3802) an der ersten Grenzfläche ausgerichtet ist.
DE102021103217.2A 2020-09-29 2021-02-11 Ätzprofilsteuerung der Durchkontaktierungsöffnung und entsprechende Halbleitervorrichtung Active DE102021103217B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063084968P 2020-09-29 2020-09-29
US63/084,968 2020-09-29
US17/169,458 US11749732B2 (en) 2020-09-29 2021-02-06 Etch profile control of via opening
US17/169,458 2021-02-06

Publications (2)

Publication Number Publication Date
DE102021103217A1 DE102021103217A1 (de) 2022-03-31
DE102021103217B4 true DE102021103217B4 (de) 2024-06-13

Family

ID=79327316

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021103217.2A Active DE102021103217B4 (de) 2020-09-29 2021-02-11 Ätzprofilsteuerung der Durchkontaktierungsöffnung und entsprechende Halbleitervorrichtung

Country Status (5)

Country Link
US (2) US11749732B2 (de)
KR (1) KR102638127B1 (de)
CN (1) CN113948468A (de)
DE (1) DE102021103217B4 (de)
TW (1) TWI762265B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664272B2 (en) 2020-09-29 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of gate contact opening
US11942371B2 (en) * 2020-09-29 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of via opening

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070117312A1 (en) 2005-11-23 2007-05-24 Hynix Semiconductor Inc. Method for fabricating capacitor of semiconductor device
US20130320544A1 (en) 2012-05-29 2013-12-05 International Business Machines Corporation Corrosion/etching protection in integration circuit fabrications

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090075480A1 (en) * 2007-09-18 2009-03-19 Texas Instruments Incorporated Silicon Carbide Doped Oxide Hardmask For Single and Dual Damascene Integration
JP5405012B2 (ja) * 2007-11-19 2014-02-05 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
JP5167052B2 (ja) * 2008-09-30 2013-03-21 パナソニック株式会社 ドライエッチング方法
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
KR102150254B1 (ko) * 2014-09-15 2020-09-02 삼성전자주식회사 반도체 소자의 제조 방법
US9437484B2 (en) 2014-10-17 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US10153198B2 (en) 2017-04-07 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Low-resistance contact plugs and method forming same
US11664272B2 (en) 2020-09-29 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of gate contact opening

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070117312A1 (en) 2005-11-23 2007-05-24 Hynix Semiconductor Inc. Method for fabricating capacitor of semiconductor device
US20130320544A1 (en) 2012-05-29 2013-12-05 International Business Machines Corporation Corrosion/etching protection in integration circuit fabrications

Also Published As

Publication number Publication date
DE102021103217A1 (de) 2022-03-31
US20230361185A1 (en) 2023-11-09
TW202213527A (zh) 2022-04-01
US20220102511A1 (en) 2022-03-31
TWI762265B (zh) 2022-04-21
KR20220043829A (ko) 2022-04-05
US11749732B2 (en) 2023-09-05
CN113948468A (zh) 2022-01-18
KR102638127B1 (ko) 2024-02-16

Similar Documents

Publication Publication Date Title
DE102019123629B4 (de) Gate-all-around-feldeffekttransistorvorrichtung und herstellungsverfahren
DE102019117191A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102018111381A1 (de) Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen
DE102017127554B3 (de) Halbleiterfabrikationsverfahren mit Vermeidung von Gatehöhenverlust in Planarisierungsprozessen
DE102016114705A1 (de) Ätzstoppschicht für Halbleiter-Bauelemente
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102018100300A1 (de) Bilden eines leitfähigen merkmals und einer struktur
DE102020115430A1 (de) P-metall-gate-first-gate-ersetzungsprozess für mehrfachgate-vorrichtungen
DE102017128577A1 (de) Ätzprofilsteuerung von polysiliziumstrukturen von halbleitervorrichtungen
DE102021100877B4 (de) Mittellinien-Verbindungsstruktur mit Luftspalt und Verfahren zu deren Herstellung
DE102020104621A1 (de) Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren
DE102021103217B4 (de) Ätzprofilsteuerung der Durchkontaktierungsöffnung und entsprechende Halbleitervorrichtung
DE102020110754A1 (de) Halbleitervorrichtung und verfahren
DE102021101178A1 (de) Integrierte-schaltkreis-struktur mit rückseitiger dielektrischer schicht mit luftspalt
DE102020131140A1 (de) Gateisolierungsstruktur
DE102021110442A1 (de) Ätzprofilsteuerung der gatekontaktöffnung
DE102021106831A1 (de) Ätzprofilsteuerung von gate-kontaktöffnungen
DE102021104811A1 (de) Ätzprofilsteuerung für eine gate-kontaktöffnung
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102021109770A1 (de) Hybrid-halbleitervorrichtung
DE102021100510A1 (de) Leerraumbeseitigung bei der spaltfüllung in gräben mit hohem aspektverhältnis
DE102017128047A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE102017127658B4 (de) Halbleitervorrichtung und verfahren
DE102022132143A1 (de) Verfahren zum herstellen von halbleitervorrichtungen und halbleitervorrichtungen
DE102019101165A1 (de) Gate-abstandshalterstruktur und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division