JP5405012B2 - プラズマエッチング方法及び記憶媒体 - Google Patents

プラズマエッチング方法及び記憶媒体 Download PDF

Info

Publication number
JP5405012B2
JP5405012B2 JP2007299572A JP2007299572A JP5405012B2 JP 5405012 B2 JP5405012 B2 JP 5405012B2 JP 2007299572 A JP2007299572 A JP 2007299572A JP 2007299572 A JP2007299572 A JP 2007299572A JP 5405012 B2 JP5405012 B2 JP 5405012B2
Authority
JP
Japan
Prior art keywords
gas
insulating film
plasma
stop layer
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007299572A
Other languages
English (en)
Other versions
JP2009129918A (ja
Inventor
直嗣 星
典之 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007299572A priority Critical patent/JP5405012B2/ja
Priority to US12/273,209 priority patent/US8252694B2/en
Publication of JP2009129918A publication Critical patent/JP2009129918A/ja
Priority to US13/584,327 priority patent/US9130018B2/en
Application granted granted Critical
Publication of JP5405012B2 publication Critical patent/JP5405012B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32926—Software, data control or modelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、プラズマエッチング方法及び記憶媒体に関し、特に、ＣｗＦｘ（ｘ、ｗは所定の自然数）系の低誘電率層間絶縁膜とエッチングをストップさせるストップ層とが同時にプラズマに晒されるプラズマエッチング方法に関する。
近年、半導体ウエハからＣＶＤ処理やプラズマエッチングを通じて製造される半導体デバイスでは、配線間の絶縁膜による寄生容量を低減させるために低誘電率層間絶縁膜が用いられ、また、配線抵抗を低減させるために銅配線が用いられている。特に、低誘電率層間絶縁膜としては、例えば、多孔性ＳｉＯ２膜、ＳｉＯＣ膜又はＳＯＧ（Spin on Glass）膜（例えば、水素シルセスキオキサン（ＨＳＱ）又はメチルシルセスキオキサン（ＭＳＱ）からなる膜）が用いられる。
また、銅配線の上には該銅配線の不用意なエッチングを防止するためにストップ層としてＳｉＣ層やＳｉＣＮ層が形成されているが、銅配線まで到達するビアホールを形成する際、これらのストップ層はエッチングで除去される。ここで、ストップ層のエッチングでは、従来からフッ素化合物ガス（例えば、ＣＦ４ガス）を含む混合ガスから生じたプラズマを用いている（例えば、特許文献１及び２参照。）。
ところで、ＳＯＧ膜は液体材料の塗布によって形成される膜であり、気孔率を高めて低誘電率を確保するため、機械的強度が低いという問題がある。そこで、最近、高い機械的強度を有する低誘電率層間絶縁膜としてＣｗＦｘ系の有機膜を用いることが検討されている。
特開２００２−１１０６４４号公報 特開２００５−３０３１９１号公報
しかしながら、低誘電率層間絶縁膜としてＣｗＦｘ系の有機膜を用いた場合、ＣＦ４ガスから生じたプラズマを用いてＳｉＣ層等のストップ層をエッチングすると、低誘電率層間絶縁膜はストップ層とほぼ同じエッチレートでエッチングされる。そのため、低誘電率層間絶縁膜に対するストップ層の選択比を大きくすることができず、低誘電率層間絶縁膜に形成されるトレンチの形状（特に、深さ）を適切に調整することができないという問題がある。
本発明の目的は、層間絶縁膜に対するストップ層の選択比を大きくすることができるプラズマエッチング方法及び記憶媒体を提供することにある。
上記目的を達成するために、請求項１記載のプラズマエッチング方法は、ＣｗＦｘ（ｘ、ｗは所定の自然数）からなる層間絶縁膜とエッチングをストップさせるストップ層とを備え、該ストップ層は前記層間絶縁膜に形成された穴又は溝の底部において露出する基板に施すプラズマエッチング方法であって、前記層間絶縁膜を、Ｏ ２ ガスのみから生じたプラズマ、又はＮ ２ ガスのみから生じたプラズマ、又はＯ ２ ガスとＮ ２ ガスのみから生じたプラズマを用いて選択的にエッチングする絶縁膜エッチングステップと、前記絶縁膜エッチングステップの後に実行される、前記層間絶縁膜及び前記ストップ層がＣｙＦｚ（ｙ、ｚは所定の自然数）ガス及び水素含有ガスから生じたプラズマへ同時に晒されるストップ層エッチングステップとを有することを特徴とする。
請求項２記載のプラズマエッチング方法は、請求項１記載のプラズマエッチング方法において、前記ストップ層はＳｉＣ又はＳｉＣＮからなることを特徴とする。
請求項３記載のプラズマエッチング方法は、請求項１又は２記載のプラズマエッチング方法において、前記水素含有ガスは、ＣＨ３Ｆガス，ＣＨ２Ｆ２ガス及びＣＨＦ３ガスからなる群から選択された少なくとも１つであることを特徴とする。
請求項４記載のプラズマエッチング方法は、請求項１又は２記載のプラズマエッチング方法において、前記水素含有ガスはＣＨ２Ｆ２ガスであり且つ前記ＣｙＦｚガスはＣＦ４ガスであり、前記ＣＦ４ガスに対する前記ＣＨ２Ｆ２ガスの流量比は３／７以上であることを特徴とする。
請求項５記載のプラズマエッチング方法は、請求項４記載のプラズマエッチング方法において、前記ＣＦ４ガスに対する前記ＣＨ２Ｆ２ガスの流量比は１／１以上であることを特徴とする。
請求項６記載のプラズマエッチング方法は、請求項５記載のプラズマエッチング方法において、前記ＣＦ４ガスに対する前記ＣＨ２Ｆ２ガスの流量比は７／３以上であることを特徴とする。
請求項７記載のプラズマエッチング方法は、請求項１又は２記載のプラズマエッチング方法において、前記水素含有ガスはＣＨＦ３ガスであり且つ前記ＣｙＦｚガスはＣＦ４ガスであり、前記ＣＦ４ガスに対する前記ＣＨＦ３ガスの流量比は１／１以上であることを特徴とする。
請求項８記載のプラズマエッチング方法は、請求項７記載のプラズマエッチング方法において、前記ＣＦ４ガスに対する前記ＣＨＦ３ガスの流量比は７／３以上であることを特徴とする。
上記目的を達成するために、請求項９記載の記憶媒体は、ＣｗＦｘ（ｘ、ｗは所定の自然数）からなる層間絶縁膜とエッチングをストップさせるストップ層とを備え、該ストップ層は前記層間絶縁膜に形成された穴又は溝の底部において露出する基板に施すプラズマエッチング方法をコンピュータに実行させるプログラムを格納するコンピュータで読み取り可能な記憶媒体であって、前記プラズマエッチング方法は、前記層間絶縁膜を、Ｏ２ガスのみから生じたプラズマ、又はＮ２ガスのみから生じたプラズマ、又はＯ２ガスとＮ２ガスのみから生じたプラズマを用いて選択的にエッチングする絶縁膜エッチングステップと、前記絶縁膜エッチングステップの後に実行される、前記層間絶縁膜及び前記ストップ層がＣｙＦｚ（ｙ、ｚは所定の自然数）ガス及び水素含有ガスから生じたプラズマへ同時に晒されるストップ層エッチングステップとを有することを特徴とする。
請求項１記載のプラズマエッチング方法及び請求項９記載の記憶媒体によれば、ＣｗＦｘ（ｘ、ｗは所定の自然数）からなる層間絶縁膜及び該層間絶縁膜に形成された穴又は溝の底部において露出するストップ層がＣｙＦｚ（ｙ、ｚは所定の自然数）ガス及び水素含有ガスから生じたプラズマへ同時に晒される。水素含有ガスから生じたプラズマ（水素のプラズマ）がＣｗＦｘからなる層間絶縁膜をエッチングすると生成物が発生し、該生成物が層間絶縁膜上にデポとして堆積するので、堆積したデポによって当該層間絶縁膜のエッチングが抑制される。一方、生成物は層間絶縁膜に形成された穴又は溝へ進入しにくく、該穴又は溝の底部にデポが堆積することがない。その結果、穴又は溝の底部に露出するストップ層のエッチングは抑制されることがない。したがって、層間絶縁膜に対するストップ層の選択比を大きくすることができる。
また、請求項１記載のプラズマエッチング方法及び請求項９記載の記憶媒体によれば、ストップ層エッチングステップに先立ち、Ｏ２ガスのみから生じたプラズマ、又はＮ２ガスのみから生じたプラズマ、又はＯ２ガスとＮ２ガスのみから生じたプラズマを用いて層間絶縁膜をエッチングする。これらのプラズマはいずれもＣｗＦｘからなる層間絶縁膜を選択的にエッチングするので、層間絶縁膜のトレンチの形成とストップ層のエッチングとを別工程に分けることができ、もって、形成されるトレンチの形状を適切に調整することができる。
請求項２記載のプラズマエッチング方法によれば、ストップ層はＳｉＣ又はＳｉＣＮからなるため、ＣｙＦｚガスから生じたプラズマによって好適にエッチングすることができ、層間絶縁膜に対するストップ層の選択比を確実に大きくすることができる。
請求項３記載のプラズマエッチング方法によれば、水素含有ガスは、ＣＨ３Ｆガス，ＣＨ２Ｆ２ガス及びＣＨＦ３ガスからなる群から選択された少なくとも１つであるので、水素のプラズマを確実に生成することができ、もって、層間絶縁膜上にデポとして堆積する生成物を確実に発生させることができる。
請求項４記載のプラズマエッチング方法によれば、ＣＦ４ガスに対するＣＨ２Ｆ２ガスの流量比は３／７以上であるので、層間絶縁膜に対するストップ層の選択比を確実に大きくすることができる。
請求項５記載のプラズマエッチング方法によれば、ＣＦ４ガスに対するＣＨ２Ｆ２ガスの流量比は１／１以上であるので、層間絶縁膜に対するストップ層の選択比をより大きくすることができる。
請求項６記載のプラズマエッチング方法によれば、ＣＦ４ガスに対するＣＨ２Ｆ２ガスの流量比は７／３以上であるので、層間絶縁膜に対するストップ層の選択比をさらに大きくすることができる。
請求項７記載のプラズマエッチング方法によれば、ＣＦ４ガスに対するＣＨＦ３ガスの流量比は１／１以上であるので、層間絶縁膜に対するストップ層の選択比を確実に大きくすることができる。
請求項８記載のプラズマエッチング方法によれば、ＣＦ４ガスに対するＣＨＦ３ガスの流量比は７／３以上であるので、層間絶縁膜に対するストップ層の選択比をより大きくすることができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
まず、本発明の実施の形態に係るプラズマエッチング方法について説明する。
図１は、本実施の形態に係るプラズマエッチング方法を実行する基板処理装置の構成を概略的に示す断面図である。この基板処理装置は基板としての半導体ウエハにプラズマエッチングを施すように構成されている。
図１において、基板処理装置１０は、例えば、直径が３００ｍｍの半導体ウエハ（以下、単に「ウエハ」という。）Ｗを収容するチャンバ１１を有し、該チャンバ１１内にはウエハＷを載置する円柱状のサセプタ１２が配置されている。また、基板処理装置１０では、チャンバ１１の内側壁とサセプタ１２の側面とによって、サセプタ１２上方のガスをチャンバ１１の外へ排出する流路として機能する側方排気路１３が形成される。この側方排気路１３の途中には排気プレート１４が配置される。
排気プレート１４は多数の孔を有する板状部材であり、チャンバ１１を上部と下部に仕切る仕切り板として機能する。排気プレート１４によって仕切られたチャンバ１１の上部（以下、「反応室」という。）１７にはプラズマが発生する。また、チャンバ１１の下部（以下、「排気室（マニホールド）」という。）１８にはチャンバ１１内のガスを排出する排気管１６が接続される。排気プレート１４は反応室１７に発生するプラズマを捕捉又は反射してマニホールド１８への漏洩を防止する。
排気管１６にはＴＭＰ（Turbo Molecular Pump）及びＤＰ（Dry Pump）（ともに図示しない）が接続され、これらのポンプはチャンバ１１内を真空引きして減圧する。具体的には、ＤＰはチャンバ１１内を大気圧から中真空状態（例えば、１．３×１０Ｐａ（０．１Ｔｏｒｒ）以下）まで減圧し、ＴＭＰはＤＰと協働してチャンバ１１内を中真空状態より低い圧力である高真空状態（例えば、１．３×１０−３Ｐａ（１．０×１０−５Ｔｏｒｒ）以下）まで減圧する。なお、チャンバ１１内の圧力はＡＰＣバルブ（図示しない）によって制御される。
チャンバ１１内のサセプタ１２には下部高周波電源１９が下部整合器２０を介して接続されており、該下部高周波電源１９は所定の高周波電力をサセプタ１２に供給する。これにより、サセプタ１２は下部電極として機能する。また、下部整合器２０は、サセプタ１２からの高周波電力の反射を低減して高周波電力のサセプタ１２への供給効率を最大にする。
サセプタ１２の上部には、静電電極板２１を内部に有する静電チャック２２が配置されている。静電チャック２２は或る直径を有する下部円板状部材の上に、該下部円板状部材より直径の小さい上部円板状部材を重ねた形状を呈する。なお、静電チャック２２はセラミックで構成されている。サセプタ１２にウエハＷを載置するとき、該ウエハＷは静電チャック２２における上部円板状部材の上に配される。
また、静電チャック２２では、静電電極板２１に直流電源２３が電気的に接続されている。静電電極板２１に正の直流高電圧が印加されると、ウエハＷにおける静電チャック２２側の面（以下、「裏面」という。）には負電位が発生して静電電極板２１及びウエハＷの裏面の間に電位差が生じ、該電位差に起因するクーロン力又はジョンソン・ラーベック力により、ウエハＷは静電チャック２２における上部円板状部材の上において吸着保持される。
また、静電チャック２２には、吸着保持されたウエハＷを囲うように、円環状のフォーカスリング２４が載置される。フォーカスリング２４は、導電性部材、例えば、シリコンからなり、反応室１７においてプラズマをウエハＷの表面に向けて収束し、プラズマエッチングの効率を向上させる。
また、サセプタ１２の内部には、例えば、円周方向に延在する環状の冷媒室２５が設けられる。この冷媒室２５には、チラーユニット（図示しない）から冷媒用配管２６を介して低温の冷媒、例えば、冷却水やガルデン（登録商標）が循環供給される。該低温の冷媒によって冷却されたサセプタ１２は静電チャック２２を介してウエハＷ及びフォーカスリング２４を冷却する。
静電チャック２２における上部円板状部材上面のウエハＷが吸着保持される部分（以下、「吸着面」という。）には、複数の伝熱ガス供給孔２７が開口している。これら複数の伝熱ガス供給孔２７は、伝熱ガス供給ライン２８を介して伝熱ガス供給部（図示しない）に接続され、該伝熱ガス供給部は伝熱ガスとしてのヘリウム（Ｈｅ）ガスを、伝熱ガス供給孔２７を介して吸着面及びウエハＷの裏面の間隙に供給する。吸着面及びウエハＷの裏面の間隙に供給されたヘリウムガスはウエハＷの熱を静電チャック２２に効果的に伝達する。
チャンバ１１の天井部には、サセプタ１２と対向するようにシャワーヘッド２９が配置されている。シャワーヘッド２９には上部整合器３０を介して上部高周波電源３１が接続されており、上部高周波電源３１は所定の高周波電力をシャワーヘッド２９に供給するので、シャワーヘッド２９は上部電極として機能する。なお、上部整合器３０の機能は上述した下部整合器２０の機能と同じである。
シャワーヘッド２９は、多数のガス穴３２を有する天井電極板３３と、該天井電極板３３を着脱可能に釣支するクーリングプレート３４と、該クーリングプレート３４を覆う蓋体３５とを有する。また、該クーリングプレート３４の内部にはバッファ室３６が設けられ、このバッファ室３６には処理ガス導入管３７が接続されている。シャワーヘッド２９は、処理ガス導入管３７からバッファ室３６へ供給された処理ガスを、ガス穴３２を介して反応室１７内へ供給する。本実施の形態では、処理ガスとして、例えば、ＣＦ４ガス（ＣｙＦｚガス）、Ｎ２ガス及びＣＨ２Ｆ２ガス（水素含有ガス）を含む混合ガスを反応室１７内へ供給する。
また、基板処理装置１０は、チャンバ１１内において、チャンバ１１の壁面等を加熱する加熱機構（図示しない）を有する。
この基板処理装置１０では、サセプタ１２及びシャワーヘッド２９に高周波電力を供給して、反応室１７内に高周波電力を印加することにより、該反応室１７内においてシャワーヘッド２９から供給された処理ガスを高密度のプラズマにしてウエハＷにプラズマエッチングを施す。
上述した基板処理装置１０の各構成部品の動作は、基板処理装置１０が備える制御部（図示しない）のＣＰＵがプラズマエッチングに対応するプログラムに応じて制御する。
図２は、本実施の形態に係るプラズマエッチング方法が適用される、ウエハ上に形成された半導体デバイスの構成を概略的に示す図であり、図２（Ａ）は同半導体デバイスの平面図であり、図２（Ｂ）は図２（Ａ）における線II−IIに沿う断面図である。
図２（Ａ）及び２（Ｂ）において、半導体デバイス４０は、ウエハＷ上に形成されたＣｗＦｘ（ｘ、ｗは所定の自然数）からなる低誘電率層間絶縁膜４１と、該低誘電率層間絶縁膜４１の下に形成されるＳｉＣからなるストップ層４２と、該ストップ層４２に覆われる銅配線４３と、低誘電率層間絶縁膜４１上に所定のパターンで形成される、Ｔｉを含有するメタルハードマスク４４とを有する。
半導体デバイス４０では、本実施の形態に係るプラズマエッチング方法に先立つエッチング等により、低誘電率層間絶縁膜４１に比較的浅いトレンチ４５及び該トレンチ４５の底部に形成されて該低誘電率層間絶縁膜４１を貫通するビアホール４６が形成されている。該ビアホール４６の底部にはストップ層４２が露出しており、該ストップ層４２の下には銅配線４３が存在している。
ところで、本実施の形態では、半導体デバイス４０において銅配線４３上のストップ層４２を除去してビアホール４６の底部に銅配線４３を露出させる際、ＣＦ４ガス、Ｎ２ガス及びＣＨ２Ｆ２ガスを含む混合ガスから生じたプラズマを用いてストップ層４２をエッチングするが、同時に低誘電率層間絶縁膜４１も上記プラズマに晒される。
ここで、ＣＨ２Ｆ２ガスのような水素含有ガスから生じた水素のプラズマは低誘電率層間絶縁膜４１を構成するＣｗＦｘと接触するが、このとき、水素のプラズマとＣｗＦｘとが反応して生成物が発生する。該発生した生成物は低誘電率層間絶縁膜４１上、具体的にはトレンチ４５の底部にデポ４７として堆積する一方、上記生成物はビアホール４６内に進入しにくいため、ビアホール４６の底部に生成物がデポとして堆積することがない（図３参照）。その結果、ビアホール４６の底部（ストップ層４２）はＣＦ４ガスから生じたプラズマによってエッチングされる一方、トレンチ４５の底部はデポ４７によって覆われるため、ＣＦ４ガスから生じたプラズマによるエッチングが抑制される。すなわち、低誘電率層間絶縁膜４１のエッチングが抑制される。これにより、本実施の形態では、低誘電率層間絶縁膜４１に対するストップ層４２の選択比を確保する。
また、ＣＨ２Ｆ２ガスから生じたプラズマはＳｉＣを効率良くエッチングすることが知られているため、上記混合ガスを用いることによって銅配線４３まで到達するビアホール４６の形成を素早く行うことができる。
次に、本実施の形態に係るプラズマエッチング方法について説明する。
図４は、本実施の形態に係るプラズマエッチング方法としての半導体デバイス製造処理を示す工程図である。
まず、半導体デバイス４０が形成されたウエハＷを準備して基板処理装置１０のチャンバ１１内に搬入し、該ウエハＷをサセプタ１２に載置する（図４（Ａ））。
次いで、反応室１７にＯ２ガス、ＣＯガス及びＮ２ガスを含む混合ガスを供給して該混合ガスからプラズマを生じさせる。このとき、Ｏ２ガスやＮ２ガスから生じたプラズマは有機系の膜、すなわち低誘電率層間絶縁膜４１を選択的にエッチングする（絶縁膜エッチングステップ）（図４（Ｂ））。したがって、トレンチ４５の深さのみを適切に調整することができる。また、このとき、Ｏ２ガスやＮ２ガスから生じたプラズマが低誘電率層間絶縁膜４１のＣｗＦｘと接触しても反応生成物は余り生じず、また、例え、反応生成物が生じたとしても当該プラズマによってスパッタ等されて除去される。したがって、Ｏ２ガスやＮ２ガスから生じたプラズマを用いることによって低誘電率層間絶縁膜４１を選択的にエッチングしてトレンチ４５を素早く形成することができる。
次いで、反応室１７にＣＦ４ガス、Ｎ２ガス及びＣＨ２Ｆ２ガスを含む混合ガスを供給して該混合ガスからプラズマを生じさせ、該プラズマによってビアホール４６の底部のストップ層４２をエッチングする（ストップ層エッチングステップ）（図４（Ｃ））。このとき、上述したように、生成物がトレンチ４５の底部にデポ４７として堆積する一方、ビアホール４６の底部に生成物がデポとして堆積することがない。したがって、ＣＦ４ガス、Ｎ２ガス及びＣＨ２Ｆ２ガスを含む混合ガスから生じたプラズマによるエッチングを継続しても、低誘電率層間絶縁膜４１のエッチングが抑制されてトレンチ４５が必要以上に深くなるのを防止できるとともに、ストップ層４２のエッチングは抑制されないので、ビアホール４６の深さのみを適切に調整することができ、もって、ストップ層４２を貫通するビアホール４６を確実に形成することができる（図４（Ｄ））。
その後、ウエハＷをチャンバ１１から搬出して洗浄装置（図示しない）に搬入し、該洗浄装置によってトレンチ４５の底部に堆積したデポ４７を除去し（図４（Ｅ））、本処理を終了する。
図４の半導体デバイス製造処理によれば、ＣｗＦｘからなる低誘電率層間絶縁膜４１及び該低誘電率層間絶縁膜４１に形成されたビアホール４６の底部において露出するストップ層４２がＣＦ４ガス、Ｎ２ガス及びＣＨ２Ｆ２ガスを含む混合ガスから生じたプラズマへ同時に晒される。水素含有ガスから生じた水素のプラズマがＣｗＦｘと接触すると生成物が発生し、該生成物がトレンチ４５の底部にデポ４７として堆積するので、堆積したデポ４７によって低誘電率層間絶縁膜４１のエッチングが抑制される。一方、生成物は低誘電率層間絶縁膜４１に形成されたビアホール４６へ進入しにくく、該ビアホール４６の底部にデポ４７が堆積することがない。その結果、ビアホール４６の底部に露出するストップ層４２のエッチングは抑制されることがない。したがって、低誘電率層間絶縁膜４１に対するストップ層４２のエッチング選択比を大きくすることができる。
上述した図４の半導体デバイス製造処理では、ストップ層４２のエッチングに先立ち、Ｏ２ガス及びＮ２ガスから生じたプラズマを用いて低誘電率層間絶縁膜４１をエッチングする。Ｏ２ガス及びＮ２ガスから生じたプラズマはＣｗＦｘからなる低誘電率層間絶縁膜４１を選択的にエッチングするので、低誘電率層間絶縁膜４１におけるトレンチ４５の形成とストップ層４２のエッチングとを別工程に分けることができ、もって、形成されるトレンチ４５の形状を適切に調整することができる。
また、上述した半導体デバイス４０では、ストップ層４２はＳｉＣであるため、ＣＦ４ガスから生じたプラズマによって好適にエッチングすることができ、低誘電率層間絶縁膜４１に対するストップ層４２の選択比を確実に大きくすることができる。
さらに、上述した図４の半導体デバイス製造処理では、ストップ層４２のエッチングに用いられる混合ガスがＣＨ２Ｆ２ガスを含むので、水素のプラズマを確実に生成することができ、もって、トレンチ４５上にデポ４７として堆積する生成物を確実に発生させることができる。
また、上述した図４の半導体デバイス製造処理では、ストップ層４２のエッチングに用いられる混合ガスが水素含有ガスとしてＣＨ２Ｆ２ガスを含んだが、該混合ガスは水素含有ガスとしてＣＨ３ＦガスやＣＨＦ３ガスを含んでもよく、この場合も水素のプラズマを確実に生成することができる。
さらに、上述した図４の半導体デバイス製造処理では、低誘電率層間絶縁膜４１の選択的なエッチングに用いられる混合ガスがＯ２ガス及びＮ２ガスの両方を含んだが、該混合ガスはＯ２ガス又はＮ２ガスのいずれかのみを含んでもよく、Ｏ２ガス又はＮ２ガスのみから生じたプラズマも低誘電率層間絶縁膜４１を選択的にエッチングする。
また、上述した半導体デバイス４０では、ストップ層４２がＳｉＣによって形成されたが、該ストップ層４２がＳｉＣＮによって形成されてもよく、ＣＦ４ガスから生じたプラズマはＳｉＣＮもエッチングする。
本実施の形態では、ストップ層４２をＣＦ４ガスから生じたプラズマによってエッチングする際、低誘電率層間絶縁膜４１に形成されたトレンチ４５の底部はデポ４７で覆われているが、トレンチ４５の側面はデポ４７で覆われていないため、低誘電率層間絶縁膜４１がＣＦ４ガスから生じたプラズマに晒されることがある。このとき、ストップ層４２が除去されて銅配線４３が露出してＣＦ４ガスから生じたプラズマに晒されると、該プラズマによってＣｗＦｘが分解されてＣが大量に飛散する一方、ビアホール４６の底部に露出した銅配線４３がスパッタされてＣｕが飛散し、大量に飛散したＣ及びＣｕが結合して反応生成物が大量に生成され、ビアホール４６やトレンチ４５の底部や側面に残渣として付着することがある。
この場合、ストップ層４２のエッチングに用いる混合ガスにＮ２ガスやＯ２ガスを加えるのが好ましい、具体的には、該混合ガスにおけるＮ２ガス又はＯ２ガスの流量がＣＦ４ガスの流量より大きいのが好ましく、より具体的には、上記混合ガスにおけるＣＦ４ガス及びＮ２ガス（又はＯ２ガス）の流量比が、ＣＦ４ガス：Ｎ２ガス（又はＯ２ガス）＝１：Ｘ（但し、Ｘ≧７）で示されるのが好ましい。大量に供給されたＮ２ガスやＯ２ガスから生じたプラズマは反応生成物の分解及びスパッタを促進して、ビアホール４６やトレンチ４５の底部や側面に残渣が付着するのを防止する。
また、本実施の形態では、処理ガスが含むフロロカーボン系ガス（ＣｙＦｚ（ｙ、ｚは所定の自然数）ガス）としてＣＦ４を用いる場合について説明したが、処理ガスが含むフロロカーボン系ガスはこれに限られず、例えば、Ｃ４Ｆ８、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ６、Ｃ５Ｆ８であってもよい。また、水素含有ガスであるＣＨＦ３や、炭素非含有ガスであるＮＦ３やＳＦ６を用いても同様の効果があると予想される。
また、上述した実施の形態では、図４の半導体デバイス製造処理が実行される際、雰囲気温度が低い方が好ましい。雰囲気温度が低いとＣＦ４ガスから生じたプラズマによるＳｉＣ及びＳｉＣＮのエッチングが促進される。その結果、低誘電率層間絶縁膜４１に対するストップ層４２の選択比を確実に大きくすることができる。
また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、コンピュータに供給し、コンピュータのＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
次に本発明の実施例について説明する。
実施例１〜３
まず、本発明者は、各実施例において半導体デバイス４０が形成されたウエハＷを準備し、基板処理装置１０によって半導体デバイス４０に図４の半導体デバイス製造処理を施し、ストップ層４２のエッチングにおける低誘電率層間絶縁膜４１に対するストップ層４２の選択比をウエハＷ上の複数箇所において測定し、該測定された選択比の平均値（以下、「平均選択比」という。）を下記表１に示した。このとき、ストップ層４２のエッチングに用いられたＣＨ２Ｆ２ガス／ＣＦ４ガスの流量は、実施例１で１５／３５ｓｃｃｍ（ＣＦ４ガスに対するＣＨ２Ｆ２ガスの流量比が３／７）であり、実施例２で２５／２５ｓｃｃｍ（ＣＦ４ガスに対するＣＨ２Ｆ２ガスの流量比が１／１）であり、実施例３で３５／１５ｓｃｃｍ（ＣＦ４ガスに対するＣＨ２Ｆ２ガスの流量比が７／３）であった。
比較例１
次に、本発明者は、実施例１〜３と同様に、半導体デバイス４０に図４の半導体デバイス製造処理を施し、ストップ層４２のエッチングにおける低誘電率層間絶縁膜４１に対するストップ層４２の平均選択比を測定して下記表１に示した。このとき、ストップ層４２のエッチングに用いられたＣＨ２Ｆ２ガス／ＣＦ４ガスの流量は０／５０ｓｃｃｍ（ＣＦ４ガスに対するＣＨ２Ｆ２ガスの流量比が０）であった。
Figure 0005405012
実施例４，５
まず、本発明者は、各実施例において、処理ガスとしてＣＦ４ガス、Ｎ２ガス及びＣＨＦ３ガスを含む混合ガスを用いた以外は、実施例１〜３と同じ条件で半導体デバイス４０に半導体デバイス製造処理を施し、ストップ層４２のエッチングにおける低誘電率層間絶縁膜４１に対するストップ層４２の平均選択比を測定して下記表２に示した。このとき、ストップ層４２のエッチングに用いられたＣＨＦ３ガス／ＣＦ４ガスの流量は、実施例４で２５／２５ｓｃｃｍ（ＣＦ４ガスに対するＣＨＦ３ガスの流量比が１／１）であり、実施例５で３５／１５ｓｃｃｍ（ＣＦ４ガスに対するＣＨＦ３ガスの流量比が７／３）であった。
比較例２
次に、本発明者は、実施例４，５と同様に、半導体デバイス４０に半導体デバイス製造処理を施し、ストップ層４２のエッチングにおける低誘電率層間絶縁膜４１に対するストップ層４２の平均選択比を測定して下記表２に示した。このとき、ストップ層４２のエッチングに用いられたＣＨＦ３ガス／ＣＦ４ガスの流量は０／５０ｓｃｃｍ（ＣＦ４ガスに対するＣＨＦ３ガスの流量比が０）であった。
Figure 0005405012
表１及び表２より、まず、混合ガスにＣＨ２Ｆ２ガスやＣＨＦ３ガスを含めると低誘電率層間絶縁膜４１のエッチングが抑制されて低誘電率層間絶縁膜４１に対するストップ層４２の選択比を確保できることが分かった。また、混合ガスにおいてＣＨ２Ｆ２ガスやＣＨＦ３ガスの流量を大きくするほど低誘電率層間絶縁膜４１に対するストップ層４２の選択比を大きくすることができるのが分かった。
さらに、水素含有ガスとしてＣＨ２Ｆ２ガスを用いた場合（実施例１〜３）と、ＣＨＦ３ガスを用いた場合（実施例４，５）とを比較すると、同じ流量においてＣＨ２Ｆ２ガスを用いた場合の方が上記選択比が大きいことから、水素原子を多く含む水素含有ガスを用いれば、水素のプラズマがより多く発生して低誘電率層間絶縁膜４１のエッチングをより抑制していることが推察された。
実施例６
また、本発明者は、半導体デバイス４０が形成された別のウエハＷを準備し、基板処理装置１０によって半導体デバイス４０に図４の半導体デバイス製造処理を施した後、低誘電率層間絶縁膜４１の成分、具体的には、低誘電率層間絶縁膜４１を構成する各種分子の量を昇温脱離ガス分析法（Thremal Desorption Spectroscopy）によって分析した。
比較例３
次に、本発明者は、実施例６と同様に、半導体デバイス４０が形成された別のウエハＷを準備し、基板処理装置１０によって半導体デバイス４０に半導体デバイス製造処理を施した。ここでの半導体デバイス製造処理の条件は、ストップ層４２のエッチングにおいてＣＦ４ガス及びＮ２ガスのみを含み、ＣＨ２Ｆ２ガスを含まない混合ガスを用いたこと以外、図４の半導体デバイス製造処理の条件と同じであった。その後、低誘電率層間絶縁膜４１の成分を昇温脱離ガス分析法によって分析した。
実施例６の分析結果と比較例３の分析結果を比較したところ、実施例６における低誘電率層間絶縁膜４１の成分は、比較例３における低誘電率層間絶縁膜４１の成分とほぼ同じであることが分かった。また、通常、ＣＦ４ガス及びＮ２ガスのみを含む混合ガスを用いてストップ層４２をエッチングしても、低誘電率層間絶縁膜４１の成分は変化しないことも知られている。これにより、ＣＨ２Ｆ２ガス等の水素含有ガスを用い、低誘電率層間絶縁膜４１を貫通するビアホール４６を介してストップ層４２をエッチングしても、低誘電率層間絶縁膜４１の成分が変化しないことが分かった。
本発明の実施の形態に係るプラズマエッチング方法を実行する基板処理装置の構成を概略的に示す断面図である。 本実施の形態に係るプラズマエッチング方法が適用される、ウエハ上に形成された半導体デバイスの構成を概略的に示す図であり、図２（Ａ）は同半導体デバイスの平面図であり、図２（Ｂ）は図２（Ａ）における線II−IIに沿う断面図である。 図２の半導体デバイスにおけるストップ層の除去処理を示す断面図である。 本実施の形態に係るプラズマエッチング方法としての半導体デバイス製造処理を示す工程図である。
符号の説明
Ｗ ウエハ
４０ 半導体デバイス
４１ 低誘電率層間絶縁膜
４２ ストップ層
４３ 銅配線
４４ メタルハードマスク
４５ トレンチ
４６ ビアホール
４７ デポ

Claims (9)

  1. ＣｗＦｘ（ｘ、ｗは所定の自然数）からなる層間絶縁膜とエッチングをストップさせるストップ層とを備え、該ストップ層は前記層間絶縁膜に形成された穴又は溝の底部において露出する基板に施すプラズマエッチング方法であって、
    前記層間絶縁膜を、Ｏ２ガスのみから生じたプラズマ、又はＮ２ガスのみから生じたプラズマ、又はＯ２ガスとＮ２ガスのみから生じたプラズマを用いて選択的にエッチングする絶縁膜エッチングステップと、
    前記絶縁膜エッチングステップの後に実行される、前記層間絶縁膜及び前記ストップ層がＣｙＦｚ（ｙ、ｚは所定の自然数）ガス及び水素含有ガスから生じたプラズマへ同時に晒されるストップ層エッチングステップとを有することを特徴とするプラズマエッチング方法。
  2. 前記ストップ層はＳｉＣ又はＳｉＣＮからなることを特徴とする請求項１記載のプラズマエッチング方法。
  3. 前記水素含有ガスは、ＣＨ３Ｆガス，ＣＨ２Ｆ２ガス及びＣＨＦ３ガスからなる群から選択された少なくとも１つであることを特徴とする請求項１又は２記載のプラズマエッチング方法。
  4. 前記水素含有ガスはＣＨ２Ｆ２ガスであり且つ前記ＣｙＦｚガスはＣＦ４ガスであり、前記ＣＦ４ガスに対する前記ＣＨ２Ｆ２ガスの流量比は３／７以上であることを特徴とする請求項１又は２記載のプラズマエッチング方法。
  5. 前記ＣＦ４ガスに対する前記ＣＨ２Ｆ２ガスの流量比は１／１以上であることを特徴とする請求項４記載のプラズマエッチング方法。
  6. 前記ＣＦ４ガスに対する前記ＣＨ２Ｆ２ガスの流量比は７／３以上であることを特徴とする請求項５記載のプラズマエッチング方法。
  7. 前記水素含有ガスはＣＨＦ３ガスであり且つ前記ＣｙＦｚガスはＣＦ４ガスであり、前記ＣＦ４ガスに対する前記ＣＨＦ３ガスの流量比は１／１以上であることを特徴とする請求項１又は２記載のプラズマエッチング方法。
  8. 前記ＣＦ４ガスに対する前記ＣＨＦ３ガスの流量比は７／３以上であることを特徴とする請求項７記載のプラズマエッチング方法。
  9. ＣｗＦｘ（ｘ、ｗは所定の自然数）からなる層間絶縁膜とエッチングをストップさせるストップ層とを備え、該ストップ層は前記層間絶縁膜に形成された穴又は溝の底部において露出する基板に施すプラズマエッチング方法をコンピュータに実行させるプログラムを格納するコンピュータで読み取り可能な記憶媒体であって、
    前記プラズマエッチング方法は、
    前記層間絶縁膜を、Ｏ ２ ガスのみから生じたプラズマ、又はＮ ２ ガスのみから生じたプラズマ、又はＯ ２ ガスとＮ ２ ガスのみから生じたプラズマを用いて選択的にエッチングする絶縁膜エッチングステップと、
    前記絶縁膜エッチングステップの後に実行される、前記層間絶縁膜及び前記ストップ層がＣｙＦｚ（ｙ、ｚは所定の自然数）ガス及び水素含有ガスから生じたプラズマへ同時に晒されるストップ層エッチングステップとを有することを特徴とする記憶媒体。
JP2007299572A 2007-11-19 2007-11-19 プラズマエッチング方法及び記憶媒体 Expired - Fee Related JP5405012B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007299572A JP5405012B2 (ja) 2007-11-19 2007-11-19 プラズマエッチング方法及び記憶媒体
US12/273,209 US8252694B2 (en) 2007-11-19 2008-11-18 Plasma etching method and storage medium
US13/584,327 US9130018B2 (en) 2007-11-19 2012-08-13 Plasma etching method and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007299572A JP5405012B2 (ja) 2007-11-19 2007-11-19 プラズマエッチング方法及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2009129918A JP2009129918A (ja) 2009-06-11
JP5405012B2 true JP5405012B2 (ja) 2014-02-05

Family

ID=40670115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007299572A Expired - Fee Related JP5405012B2 (ja) 2007-11-19 2007-11-19 プラズマエッチング方法及び記憶媒体

Country Status (2)

Country Link
US (2) US8252694B2 (ja)
JP (1) JP5405012B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5405012B2 (ja) 2007-11-19 2014-02-05 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
JP6308727B2 (ja) * 2013-06-13 2018-04-11 キヤノン株式会社 電子デバイスの製造方法
US9646854B2 (en) * 2014-03-28 2017-05-09 Intel Corporation Embedded circuit patterning feature selective electroless copper plating
US11749732B2 (en) * 2020-09-29 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Etch profile control of via opening
US11942371B2 (en) * 2020-09-29 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of via opening
US11664272B2 (en) * 2020-09-29 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of gate contact opening

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180518B1 (en) * 1999-10-29 2001-01-30 Lucent Technologies Inc. Method for forming vias in a low dielectric constant material
JP2002110644A (ja) 2000-09-28 2002-04-12 Nec Corp エッチング方法
US7015135B2 (en) * 2002-12-10 2006-03-21 Advanced Micro Devices, Inc. Method and system for reducing contact defects using non conventional contact formation method for semiconductor cells
US7256134B2 (en) * 2003-08-01 2007-08-14 Applied Materials, Inc. Selective etching of carbon-doped low-k dielectrics
JP2005303191A (ja) 2004-04-15 2005-10-27 Renesas Technology Corp 半導体装置の製造方法
JP4800077B2 (ja) * 2006-03-17 2011-10-26 東京エレクトロン株式会社 プラズマエッチング方法
JP5405012B2 (ja) 2007-11-19 2014-02-05 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体

Also Published As

Publication number Publication date
JP2009129918A (ja) 2009-06-11
US20090137127A1 (en) 2009-05-28
US8252694B2 (en) 2012-08-28
US20120309203A1 (en) 2012-12-06
US9130018B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
EP2469582B1 (en) Substrate processing method
KR101385346B1 (ko) 인-시추 기판 프로세싱을 위한 방법 및 장치
JP5238556B2 (ja) 基板処理方法
JP5405012B2 (ja) プラズマエッチング方法及び記憶媒体
JP5701654B2 (ja) 基板処理方法
KR102114922B1 (ko) 플라즈마 처리 방법
JP5171683B2 (ja) プラズマ処理方法
JP2012119699A (ja) プラズマ処理方法、記憶媒体及びプラズマ処理装置
US20070128849A1 (en) Waferless automatic cleaning after barrier removal
JP2008198659A (ja) プラズマエッチング方法
JP5461759B2 (ja) プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP5072531B2 (ja) プラズマエッチング方法及び記憶媒体
JP2019160816A (ja) プラズマ処理方法及びプラズマ処理装置
TWI576907B (zh) Substrate handling method
US20110177695A1 (en) Substrate processing method and storage medium
JP4849875B2 (ja) プラズマエッチング方法
JP2010003807A (ja) 半導体装置の製造方法
US9640388B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
US7902073B2 (en) Glue layer for hydrofluorocarbon etch
JP2003224185A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131030

R150 Certificate of patent or registration of utility model

Ref document number: 5405012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees