JP5072531B2 - プラズマエッチング方法及び記憶媒体 - Google Patents

プラズマエッチング方法及び記憶媒体 Download PDF

Info

Publication number
JP5072531B2
JP5072531B2 JP2007276500A JP2007276500A JP5072531B2 JP 5072531 B2 JP5072531 B2 JP 5072531B2 JP 2007276500 A JP2007276500 A JP 2007276500A JP 2007276500 A JP2007276500 A JP 2007276500A JP 5072531 B2 JP5072531 B2 JP 5072531B2
Authority
JP
Japan
Prior art keywords
gas
plasma
insulating film
interlayer insulating
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007276500A
Other languages
English (en)
Other versions
JP2009105272A (ja
Inventor
直嗣 星
典之 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007276500A priority Critical patent/JP5072531B2/ja
Priority to US12/254,943 priority patent/US9384999B2/en
Publication of JP2009105272A publication Critical patent/JP2009105272A/ja
Application granted granted Critical
Publication of JP5072531B2 publication Critical patent/JP5072531B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、プラズマエッチング方法及び記憶媒体に関し、特に、ＣｗＦｘ（ｘ、ｗは所定の自然数）系の低誘電率層間絶縁膜と金属層又は金属含有層とが同時にプラズマに晒されるプラズマエッチング方法に関する。
近年、半導体ウエハからＣＶＤ処理やプラズマエッチングを通じて製造される半導体デバイスでは、配線間の絶縁膜による寄生容量を低減させるために低誘電率層間絶縁膜が用いられ、また、配線抵抗を低減させるために銅配線が用いられている。特に、低誘電率層間絶縁膜としては、例えば、多孔性ＳｉＯ２膜、ＳｉＯＣ膜又はＳＯＧ（Spin on Glass）膜（例えば、水素シルセスキオキサン（ＨＳＱ）又はメチルシルセスキオキサン（ＭＳＱ）からなる膜）が用いられる。
また、銅配線の上には該銅配線の不用意なエッチングを防止するためにエッチングストッパ層としてＳｉＣ層やＳｉＣＮ層が形成されているが、銅配線まで到達するビアホールを形成する際、これらのＳｉＣ層等はエッチングで除去される。ＳｉＣ層等のエッチングでは、従来からフッ素化合物ガスの単ガス、又はフッ素化合物ガス（例えば、ＣＦ４ガスやＣＨ２Ｆ２ガス）とＮ２ガスとの混合ガスから生じたプラズマを用いている。ここで、混合ガスを用いる場合、通常、Ｎ２ガスの流量はフッ素化合物ガスの流量よりも小さく設定されている（例えば、特許文献１参照。）。
ところで、ＳＯＧ膜は液体材料の塗布によって形成される膜であり、気孔率を高めて低誘電率を確保するため、機械的強度が低いという問題がある。そこで、最近、高い機械的強度を有する低誘電率層間絶縁膜としてＣｗＦｘ系の有機膜を用いることが検討されている。
特開２００２−１１０６４４号公報
しかしながら、本発明者等がＣｗＦｘ系の有機膜の実用化に先立ち、ＣｗＦｘ系の層間絶縁膜、ＳｉＣＮ層及び銅配線を有する半導体ウエハにおいてＣＦ４ガスとＮ２ガスとの混合ガスから生じたプラズマを用いてＳｉＣＮ層をエッチングしたところ、ＳｉＣＮ層がエッチングによって除去されて銅配線が露出された後、銅配線まで到達するビアホールや層間絶縁膜中に形成されたトレンチの底部や側面に残渣（Residue）が付着するのが確認された。これらの残渣は半導体デバイスにおいて短絡や容量変化の要因となるため、その発生を防止する必要がある。
本発明の目的は、ビアホールやトレンチの底部や側面に残渣が付着するのを防止することができるプラズマエッチング方法及び記憶媒体を提供することにある。
上記目的を達成するために、請求項１記載のプラズマエッチング方法は、溝が形成され、ＣｗＦｘ（ｘ、ｗは所定の自然数）からなる層間絶縁膜と、金属層又は金属含有層とが形成された基板に対して、処理ガスから生じたプラズマを晒すプラズマエッチング方法であって、前記処理ガスはＣｙＦｚ（ｙ、ｚは所定の自然数）ガス及びＮ２ガスを含む混合ガスであり、前記処理ガスから生じたプラズマにより前記溝に沿って前記層間絶縁膜をエッチングするエッチング工程と、前記エッチング工程において前記金属層又は前記金属含有層が前記プラズマに晒されることにより前記溝の底部又は側面に生成した反応生成物を、前記処理ガスから生じたプラズマにより除去する除去工程と、を有し、前記処理ガスにおける前記Ｎ２ガスの流量は前記ＣｙＦｚガスの流量よりも大きいことを特徴とする。
請求項２記載のプラズマエッチング方法は、請求項１記載のプラズマエッチング方法において、前記処理ガスにおける前記ＣｙＦｚガス及び前記Ｎ２ガスの流量比はＣｙＦｚガス：Ｎ２ガス＝１：Ｘ（但し、Ｘ≧７）で示されることを特徴とする。
請求項３記載のプラズマエッチング方法は、請求項１又は２記載のプラズマエッチング方法において、前記金属層は銅からなり、該金属層は前記層間絶縁膜の下に形成されたエッチングストップ層によって覆われることを特徴とする。
請求項４記載のプラズマエッチング方法は、請求項３記載のプラズマエッチング方法において、前記エッチングストップ層はＳｉＣ層又はＳｉＣＮ層であることを特徴とする。
請求項５記載のプラズマエッチング方法は、請求項１又は２記載のプラズマエッチング方法において、前記金属含有層は前記層間絶縁膜の上に所定のパターンで形成されるハードマスクであることを特徴とする。
また、請求項５記載のプラズマエッチング方法は、請求項１又は２記載のプラズマエッチング方法において、前記エッチング工程において、前記溝が、前記金属含有膜と前記層間絶縁膜とを貫通するまでエッチングされることにより、ビアホール又はトレンチが形成されることを特徴とする。
上記目的を達成するために、請求項７記載の記憶媒体は、溝が形成され、ＣｗＦｘ（ｘ、ｗは所定の自然数）からなる層間絶縁膜と、金属層又は金属含有層とが形成された基板に対して、処理ガスから生じたプラズマを晒すプラズマエッチング方法を基板処理装置に実行させるために、前記基板処理装置を制御するコンピュータで実行されるプログラム、を格納するコンピュータで読み取り可能な記憶媒体であって、前記プラズマエッチング方法は、前記処理ガスとして、ＣｙＦｚ（ｙ、ｚは所定の自然数）ガス及びＮ２ガスを含む混合ガスを用い、前記処理ガスから生じたプラズマにより前記溝に沿って前記層間絶縁膜をエッチングするエッチング工程と、前記エッチング工程において前記金属層又は前記金属含有層が前記プラズマに晒されることにより前記溝の底部又は側面に生成した反応生成物を、前記処理ガスから生じたプラズマにより除去する除去工程と、を有し、前記処理ガスにおける前記Ｎ２ガスの流量は前記ＣｙＦｚガスの流量よりも大きいことを特徴とする。
請求項１記載のプラズマエッチング方法及び請求項７記載の記憶媒体によれば、ＣｙＦｚガス及びＮ２ガスを含む処理ガスにおけるＮ２ガスの流量は、ＣｙＦｚガスの流量よりも大きい。残渣は金属層又は金属含有層から飛散した金属及び層間絶縁膜から飛散したＣの反応生成物からなり、Ｎ２ガスから生成されたプラズマは反応生成物をスパッタし、反応生成物を分解するが、Ｎ２ガスの流量はＣｙＦｚガスの流量よりも大きいので、Ｎ２ガスから生成されたプラズマが増加し、反応生成物を要因とする残渣のスパッタ及び分解が促進される。したがって、ビアホールやトレンチの底部や側面に残渣が付着するのを防止することができる。
請求項２記載のプラズマエッチング方法によれば、処理ガスにおけるＣｙＦｚガス及びＮ２ガスの流量比はＣｙＦｚガス：Ｎ２ガス＝１：Ｘ（但し、Ｘ≧７）で示されるので、Ｎ２ガスの流量が大きくなり、残渣のスパッタ及び分解をより促進することができ、もって、ビアホールやトレンチの底部や側面に残渣が付着するのを確実に防止することができる。
請求項３記載のプラズマエッチング方法によれば、銅からなる金属層は層間絶縁膜の下に形成されたエッチングストップ層によって覆われるので、層間絶縁膜のエッチングにおいて不用意に金属層がエッチングされるのを防止することができる。また、エッチングストップ層が除去されて金属層から銅が飛散したとしても、本発明を適用することによってビアホールやトレンチの底部や側面に残渣が付着するのを確実に防止することができる。
請求項４記載のプラズマエッチング方法によれば、エッチングストップ層はＳｉＣ層又はＳｉＣＮ層であるため、処理ガス中のＣｙＦｚガスから生じたプラズマによってエッチングすることができ、エッチングストップ層を貫通するビアホールを確実に形成することができる。
請求項５記載のプラズマエッチング方法によれば、金属含有層は層間絶縁膜の上に所定のパターンで形成されるハードマスクであるが、ハードマスクを介した層間絶縁膜のエッチングにおいてハードマスクから金属が飛散したとしても、本発明を適用することによってビアホールやトレンチの底部や側面に残渣が付着するのを確実に防止することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
まず、本発明の第１の実施の形態に係るプラズマエッチング方法について説明する。
図１は、本実施の形態に係るプラズマエッチング方法を実行する基板処理装置の構成を概略的に示す断面図である。この基板処理装置は基板としての半導体ウエハにプラズマエッチングを施すように構成されている。
図１において、基板処理装置１０は、例えば、直径が３００ｍｍの半導体ウエハ（以下、単に「ウエハ」という。）Ｗを収容するチャンバ１１を有し、該チャンバ１１内にはウエハＷを載置する円柱状のサセプタ１２が配置されている。また、基板処理装置１０では、チャンバ１１の内側壁とサセプタ１２の側面とによって、サセプタ１２上方のガスをチャンバ１１の外へ排出する流路として機能する側方排気路１３が形成される。この側方排気路１３の途中には排気プレート１４が配置される。
排気プレート１４は多数の孔を有する板状部材であり、チャンバ１１を上部と下部に仕切る仕切り板として機能する。排気プレート１４によって仕切られたチャンバ１１の上部（以下、「反応室」という。）１７にはプラズマが発生する。また、チャンバ１１の下部（以下、「排気室（マニホールド）」という。）１８にはチャンバ１１内のガスを排出する排気管１６が接続される。排気プレート１４は反応室１７に発生するプラズマを捕捉又は反射してマニホールド１８への漏洩を防止する。
排気管１６にはＴＭＰ（Turbo Molecular Pump）及びＤＰ（Dry Pump）（ともに図示しない）が接続され、これらのポンプはチャンバ１１内を真空引きして減圧する。具体的には、ＤＰはチャンバ１１内を大気圧から中真空状態（例えば、１．３×１０Ｐａ（０．１Ｔｏｒｒ）以下）まで減圧し、ＴＭＰはＤＰと協働してチャンバ１１内を中真空状態より低い圧力である高真空状態（例えば、１．３×１０−３Ｐａ（１．０×１０−５Ｔｏｒｒ）以下）まで減圧する。なお、チャンバ１１内の圧力はＡＰＣバルブ（図示しない）によって制御される。
チャンバ１１内のサセプタ１２には下部高周波電源１９が下部整合器２０を介して接続されており、該下部高周波電源１９は所定の高周波電力をサセプタ１２に供給する。これにより、サセプタ１２は下部電極として機能する。また、下部整合器２０は、サセプタ１２からの高周波電力の反射を低減して高周波電力のサセプタ１２への供給効率を最大にする。
サセプタ１２の上部には、静電電極板２１を内部に有する静電チャック２２が配置されている。静電チャック２２は或る直径を有する下部円板状部材の上に、該下部円板状部材より直径の小さい上部円板状部材を重ねた形状を呈する。なお、静電チャック２２はセラミックで構成されている。サセプタ１２にウエハＷを載置するとき、該ウエハＷは静電チャック２２における上部円板状部材の上に配される。
また、静電チャック２２では、静電電極板２１に直流電源２３が電気的に接続されている。静電電極板２１に正の直流高電圧が印加されると、ウエハＷにおける静電チャック２２側の面（以下、「裏面」という。）には負電位が発生して静電電極板２１及びウエハＷの裏面の間に電位差が生じ、該電位差に起因するクーロン力又はジョンソン・ラーベック力により、ウエハＷは静電チャック２２における上部円板状部材の上において吸着保持される。
また、静電チャック２２には、吸着保持されたウエハＷを囲うように、円環状のフォーカスリング２４が載置される。フォーカスリング２４は、導電性部材、例えば、シリコンからなり、反応室１７においてプラズマをウエハＷの表面に向けて収束し、プラズマエッチングの効率を向上させる。
また、サセプタ１２の内部には、例えば、円周方向に延在する環状の冷媒室２５が設けられる。この冷媒室２５には、チラーユニット（図示しない）から冷媒用配管２６を介して低温の冷媒、例えば、冷却水やガルデン（登録商標）が循環供給される。該低温の冷媒によって冷却されたサセプタ１２は静電チャック２２を介してウエハＷ及びフォーカスリング２４を冷却する。
静電チャック２２における上部円板状部材上面のウエハＷが吸着保持される部分（以下、「吸着面」という。）には、複数の伝熱ガス供給孔２７が開口している。これら複数の伝熱ガス供給孔２７は、伝熱ガス供給ライン２８を介して伝熱ガス供給部（図示しない）に接続され、該伝熱ガス供給部は伝熱ガスとしてのヘリウム（Ｈｅ）ガスを、伝熱ガス供給孔２７を介して吸着面及びウエハＷの裏面の間隙に供給する。吸着面及びウエハＷの裏面の間隙に供給されたヘリウムガスはウエハＷの熱を静電チャック２２に効果的に伝達する。
チャンバ１１の天井部には、サセプタ１２と対向するようにシャワーヘッド２９が配置されている。シャワーヘッド２９には上部整合器３０を介して上部高周波電源３１が接続されており、上部高周波電源３１は所定の高周波電力をシャワーヘッド２９に供給するので、シャワーヘッド２９は上部電極として機能する。なお、上部整合器３０の機能は上述した下部整合器２０の機能と同じである。
シャワーヘッド２９は、多数のガス穴３２を有する天井電極板３３と、該天井電極板３３を着脱可能に釣支するクーリングプレート３４と、該クーリングプレート３４を覆う蓋体３５とを有する。また、該クーリングプレート３４の内部にはバッファ室３６が設けられ、このバッファ室３６には処理ガス導入管３７が接続されている。シャワーヘッド２９は、処理ガス導入管３７からバッファ室３６へ供給された処理ガスを、ガス穴３２を介して反応室１７内へ供給する。本実施の形態では、処理ガスとして、例えば、ＣＦ４ガス（ＣｙＦｚガス）及びＮ２ガスを含む混合ガスを反応室１７内へ供給する。
また、基板処理装置１０は、チャンバ１１内において、チャンバ１１の壁面等を加熱する加熱機構（図示しない）を有する。該加熱機構はチャンバ１１の壁面等を加熱する。
この基板処理装置１０では、サセプタ１２及びシャワーヘッド２９に高周波電力を供給して、反応室１７内に高周波電力を印加することにより、該反応室１７内においてシャワーヘッド２９から供給された処理ガスを高密度のプラズマにしてウエハＷにプラズマエッチングを施す。
上述した基板処理装置１０の各構成部品の動作は、基板処理装置１０が備える制御部（図示しない）のＣＰＵがプラズマエッチングに対応するプログラムに応じて制御する。
図２は、本実施の形態に係るプラズマエッチング方法が適用される、ウエハ上に形成された半導体デバイスの構成を概略的に示す図であり、図２（Ａ）は同半導体デバイスの平面図であり、図２（Ｂ）は図２（Ａ）における線II−IIに沿う断面図である。
図２（Ａ）及び２（Ｂ）において、半導体デバイス４０は、ウエハＷ上に形成されたＣｗＦｘ（ｘ、ｗは所定の自然数）からなる低誘電率層間絶縁膜４１と、該低誘電率層間絶縁膜４１の下に形成されるＳｉＣからなるエッチングストップ層４２と、該エッチングストップ層４２に覆われる銅配線４３（金属層）と、低誘電率層間絶縁膜４１上に形成されるＳｉＣＮからなる密着層４４と、該密着層４４上に所定のパターンで形成される、Ｔｉを含有するメタルハードマスク４５（金属含有層）とを有する。
半導体デバイス４０では、本実施の形態に係るプラズマエッチング方法に先立つエッチング等により、低誘電率層間絶縁膜４１に比較的浅いトレンチ４６及び該低誘電率層間絶縁膜４１を貫通するビアホール４７が形成されている。該ビアホール４７の底部にはエッチングストップ層４２が露出しており、該エッチングストップ層４２の下には銅配線４３が存在している。
ところで、本発明者等は、半導体デバイス４０においてビアホール４７の底部のエッチングストップ層４２を除去すべく、基板処理装置１０を用いてエッチングストップ層４２をエッチングした。
具体的には、まず、半導体デバイス４０が形成されたウエハＷを準備して基板処理装置１０のチャンバ１１内に搬入し、該ウエハＷをサセプタ１２に載置し（図３（Ａ））、反応室１７に処理ガスを供給して該処理ガスからプラズマを生じさせた。このとき、生じたプラズマはビアホール４７の底部のエッチングストップ層４２をエッチングするとともに、トレンチ４６の底部に露出する低誘電率層間絶縁膜４１をエッチングした。これにより、トレンチ４６及びビアホール４７はより深くなった（図３（Ｂ））。
次いで、エッチングストップ層４２及び低誘電率層間絶縁膜４１のエッチングを継続して銅配線４３を露出させ（図３（Ｃ））、さらに、エッチングを継続したところ、ビアホール４７やトレンチ４６の底部や側面に残渣（Residue）４８が付着した（図３（Ｄ））。
これらの残渣４８は、処理ガスとして、ＣＦ４ガスの単ガスを用いた場合、及びＣＦ４ガス及びＮ２ガスの流量が等しい混合ガスを用いた場合のいずれの場合にも付着した。
一方、従来の低誘電率層間絶縁膜である多孔性ＳｉＯ２膜等をＣＦ４ガスから生じたプラズマを用いてエッチングしてもトレンチやビアホールには残渣が殆ど発生しなかった。
以上の結果から、本発明者等は、残渣発生メカニズムについて、明瞭に説明するのが困難であるが、従来の低誘電率層間絶縁膜では多量に存在していないＣが低誘電率層間絶縁膜４１に多量に存在していることに注目し、以下に説明する仮説を類推するに至った。
（１）トレンチ４６の底部における低誘電率層間絶縁膜４１のエッチングにおいて、ＣｗＦｘが分解されてＣが大量に飛散する。一方、ビアホール４７の底部に露出した銅配線４３がスパッタされてＣｕが飛散し、さらに、メタルハードマスク４５がスパッタされてＴｉも飛散する。
（２）大量に飛散したＣと、Ｃｕ又はＴｉとが結合して反応生成物が大量に生成され、ビアホール４７やトレンチ４６の底部や側面に残渣４８として付着する。
（３）一方、多孔性ＳｉＯ２膜等では、低誘電率層間絶縁膜がエッチングされてもＣが大量に飛散することがなく、せいぜいＳｉに起因する反応生成物が発生するのみである。また、Ｓｉに起因する反応生成物はＦのプラズマによってＳｉＯ２膜とほぼ同じエッチレート（ＳｉＯ２膜に対するＳｉに起因する反応生成物の選択比はほぼ１である）でエッチングされるが、ＣＦ４ガスからは大量にＦのプラズマが発生するので、Ｓｉに起因する反応生成物は殆ど除去され、その結果、ビアホールやトレンチの底部や側面に残渣が付着しない。
すなわち、残渣４８の付着は大量に飛散したＣに起因する反応生成物の大量発生に要因があると類推した。そこで、本実施の形態では、反応生成物を分解する特性を有し、スパッタ力も強いＮ２ガスを大量に供給することにより、反応生成物の分解及びスパッタを促進して、ビアホール４７やトレンチ４６の底部や側面に残渣４８が付着するのを防止する。
次に、本実施の形態に係るプラズマエッチング方法について説明する。
図４は、本実施の形態に係るプラズマエッチング方法としてのエッチングストップ層除去処理を示す工程図である。
まず、半導体デバイス４０が形成されたウエハＷを準備して基板処理装置１０のチャンバ１１内に搬入し、該ウエハＷをサセプタ１２に載置する（図４（Ａ））。
次いで、反応室１７に処理ガスを供給して該処理ガスからプラズマを生じさせ、該プラズマによってビアホール４７の底部のエッチングストップ層４２をエッチングするとともに、トレンチ４６の底部に露出する低誘電率層間絶縁膜４１をエッチングする。供給される処理ガスはＮ２ガスの流量がＣＦ４ガスの流量より大きい混合ガスであり、より具体的には、処理ガスにおけるＣＦ４ガス及びＮ２ガスの流量比は、ＣＦ４ガス：Ｎ２ガス ＝ １：Ｘ（但し、Ｘ≧７）で示される（図４（Ｂ））。このとき、ＣＦ４ガスから生成されたプラズマ及びＮ２ガスから生成されたプラズマの両方が存在し、特にＮ２ガスから生成されたプラズマは大量に存在するが、エッチングストップ層４２や低誘電率層間絶縁膜４１をエッチングするのは主としてＣＦ４ガスから生成されたプラズマである。
次いで、エッチングストップ層４２及び低誘電率層間絶縁膜４１のエッチングを継続して銅配線４３を露出させ（図４（Ｃ））、さらに、エッチングを所定の時間だけ継続する。このとき、低誘電率層間絶縁膜４１からＣｗＦｘが分解されてＣが大量に飛散するとともに、銅配線４３やメタルハードマスク４５がスパッタされてＣｕやＴｉが飛散する。大量に飛散したＣと、Ｃｕ又はＴｉとが結合して反応生成物が生じるが、大量に存在するＮ２ガスから生成されたプラズマが反応生成物の分解を促進し、また、ビアホール４７やトレンチ４６の底部や側面に付着した反応生成物である残渣４８をスパッタする（図４（Ｄ））。
次いで、所定の時間が経過した後、本処理を終了する。
図４のエッチングストップ層除去処理によれば、処理ガスにおけるＮ２ガスの流量はＣＦ４ガスの流量よりも大きく、より具体的には、処理ガスにおけるＣＦ４ガス及びＮ２ガスの流量比は、ＣＦ４ガス：Ｎ２ガス ＝ １：Ｘ（但し、Ｘ≧７）で示される。残渣４８は銅配線４３やメタルハードマスク４５から飛散したＣｕ又はＴｉ及び低誘電率層間絶縁膜４１から飛散したＣの反応生成物からなり、Ｎ２ガスから生成されたプラズマは反応生成物をスパッタし、反応生成物を分解するが、Ｎ２ガスの流量はＣＦ４ガスの流量よりも大きいので、Ｎ２ガスから生成されたプラズマは大量に存在し、これにより、反応生成物を要因とする残渣４８のスパッタ及び分解が促進される。したがって、ビアホール４７やトレンチ４６の底部や側面に残渣４８が付着するのを防止することができる。
上述した半導体デバイス４０では、銅配線４３は低誘電率層間絶縁膜４１の下に形成されたエッチングストップ層４２によって覆われるので、ビアホール４７を形成するための低誘電率層間絶縁膜４１のエッチングにおいて不用意に銅配線４３がエッチングされるのを防止することができる。また、エッチングストップ層４２が除去されて銅配線４３が露出してＣｕが飛散したとしても、図４のエッチングストップ層除去処理を適用することによってビアホール４７やトレンチ４６の底部や側面に残渣４８が付着するのを確実に防止することができる。
また、上述した半導体デバイス４０では、エッチングストップ層４２はＳｉＣ層であるため、処理ガス中のＣＦ４ガスから生じたプラズマによってエッチングすることができ、エッチングストップ層４２を貫通するビアホール４７を確実に形成することができる。
さらに、上述した半導体デバイス４０では、メタルハードマスク４５は低誘電率層間絶縁膜４１の上に所定のパターンで形成される、Ｔｉを含有するハードマスクであるが、メタルハードマスク４５を介した低誘電率層間絶縁膜４１のエッチングにおいてメタルハードマスク４５からＴｉが飛散したとしても、図４のエッチングストップ層除去処理を適用することによってビアホール４７やトレンチ４６の底部や側面に残渣４８が付着するのを確実に防止することができる。
上述した半導体デバイス４０では、エッチングストップ層４２がＳｉＣによって形成されていたが、該エッチングストップ層４２はＳｉＣＮによって形成されてもよい。この場合、Ｎ２ガスから生成されたプラズマはＳｉＣＮからのＣの分離を促進するので、エッチングストップ層４２の除去が促進される。
本実施の形態では、エッチングストップ層４２をエッチングするとともに、低誘電率層間絶縁膜４１をエッチングしたが、半導体デバイスの構造によっては、エッチングストップ層４２をエッチングする一方、低誘電率層間絶縁膜４１のエッチングを抑制することが求められる場合、例えば、ビアホール４７にエッチングストップ層４２を貫通させたい一方、トレンチ４６が深くなるのを防止したい場合がある。この場合には、処理ガスに水素を含有するガス（例えば、ＣＨ３Ｆガス、ＣＨ２Ｆ２ガス又はＣＨＦ３ガス）を混合するのが好ましい。水素を含有するガスから発生したプラズマはデポを発生させる。一般にデポはアスペクト比（深さ−幅の比）の小さいトレンチでは底部を含む全面に堆積するのに対して、アスペクト比の大きいビアホールでは開口部近傍のみに堆積して底部には堆積しない。したがって、トレンチでは底部のデポがスパッタを抑制し、トレンチのエッチレートを低下させる一方、ビアホールでは底部のスパッタがデポによって抑制されることがない。その結果、ビアホール４７にエッチングストップ層４２を貫通させることができる一方、トレンチ４６が深くなるのを防止することができる。
次に、本発明の第２の実施の形態に係るプラズマエッチング方法について説明する。
本実施の形態は、その構成、作用が上述した第１の実施の形態と基本的に同じであるので、重複した構成、作用については説明を省略し、以下に異なる構成、作用についての説明を行う。
本実施の形態に係るプラズマエッチング方法が適用される、半導体デバイス５０は、ウエハＷ上に形成されたＣｗＦｘ（ｘ、ｗは所定の自然数）からなる低誘電率層間絶縁膜５１と、該低誘電率層間絶縁膜５１上に所定のパターンで形成される、Ｔｉを含有するメタルハードマスク５２（金属含有層）とを有する。
半導体デバイス５０では、本実施の形態に係るプラズマエッチング方法に先立つエッチング等により、低誘電率層間絶縁膜５１に比較的浅いトレンチ５３が形成されている（図５（Ａ）参照）。
図５は、本実施の形態に係るプラズマエッチング方法としての層間絶縁膜除去処理を示す工程図である。
まず、半導体デバイス５０が形成されたウエハＷを準備して基板処理装置１０のチャンバ１１内に搬入し、該ウエハＷをサセプタ１２に載置する（図５（Ａ））。
次いで、反応室１７に処理ガスを供給して該処理ガスからプラズマを生じさせ、該プラズマによってトレンチ５３の底部に露出する低誘電率層間絶縁膜５１をエッチングする。供給される処理ガスは第１の実施の形態における処理ガスと同じである（図５（Ｂ））。このときも、第１の実施の形態と同様に、ＣＦ４ガスから生成されたプラズマ及びＮ２ガスから生成されたプラズマの両方が存在し、特にＮ２ガスから生成されたプラズマは大量に存在する。
次いで、低誘電率層間絶縁膜５１のエッチングを所定の時間だけ継続する（図５（Ｃ））。このとき、低誘電率層間絶縁膜５１からＣｗＦｘが分解されてＣが飛散するとともに、メタルハードマスク５２がスパッタされてＴｉが飛散する。飛散したＣとＴｉとが結合して反応生成物が生じるが、大量に存在するＮ２ガスから生成されたプラズマが反応生成物の分解を促進し、また、トレンチ５３の底部や側面に付着した反応生成物である残渣４８をスパッタする（図５（Ｄ））。
次いで、所定の時間が経過した後、本処理を終了する。
図５の層間絶縁膜除去処理によれば、処理ガスにおけるＮ２ガスの流量はＣＦ４ガスの流量よりも大きいので、Ｎ２ガスから生成されたプラズマは大量に存在し、これにより、反応生成物を要因とする残渣４８のスパッタ及び分解が促進される。したがって、トレンチ５３の底部や側面に残渣４８が付着するのを防止することができる。
図５のエッチングストップ層除去処理では、残渣のスパッタ及び分解を促進するためにＮ２ガスを供給したが、半導体デバイス５０は酸化によって所定の特性が低下する金属配線を有さないので、Ｎ２ガスの代わりにＯ２ガスを供給してもよい。Ｏ２ガスから生成されたプラズマも反応生成物を要因とする残渣４８のスパッタ及び分解を促進する。
本発明が適用されるプラズマエッチング方法として第１及び第２の実施の形態について説明したが、本発明が適用されるプラズマエッチング方法はこれらに限られず、ＣｗＦｘからなる低誘電率層間絶縁膜と金属層又は金属含有層とがプラズマへ同時に晒されるプラズマエッチング方法であれば、本発明を適用することができる。
上述した各実施の形態では、処理ガスが含むフロロカーボン系ガス（ＣｙＦｚ（ｙ、ｚは所定の自然数）ガス）としてＣＦ４を用いる場合について説明したが、処理ガスが含むフロロカーボン系ガスはこれに限られず、例えば、Ｃ４Ｆ８、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ６、Ｃ５Ｆ８であってもよい。また、水素含有ガスであるＣＨＦ３や、炭素非含有ガスであるＮＦ３やＳＦ６を用いても同様の効果があると予想される。
また、上述した各実施の形態では、プラズマエッチング方法が実行される際、雰囲気温度が高い方が好ましい。雰囲気温度が高いと、銅配線４３やメタルハードマスク４５（５２）からのＣｕやＴｉの飛散が促進されて再付着が防止されるとともに、Ｃのビアホール４７の側面等への付着も防止され、その結果、ビアホール４７やトレンチ４６の底部や側面に残渣４８が付着するのを確実に防止することができる。
また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、コンピュータに供給し、コンピュータのＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上記各実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
次に本発明の実施例について説明する。
実施例
まず、本発明者は、半導体デバイス４０が形成されたウエハＷを準備し、基板処理装置１０によって半導体デバイス４０に図４のエッチングストップ層除去処理を施した。その後、トレンチ４６やビアホール４７の底部及び側面を観察したところ、残渣４８が付着していないことを確認した。
比較例
次に、本発明者は、実施例と同様に、半導体デバイス４０が形成されたウエハＷを準備し、基板処理装置１０によって半導体デバイス４０にエッチングストップ層除去処理を施した。このときに施されたエッチングストップ層除去処理の条件は、処理ガスとしてＣＦ４ガス及びＮ２ガスの流量が等しい混合ガスを用いた以外、図４の処理の条件と同じであった。その後、トレンチ４６やビアホール４７の底部及び側面を観察したところ、残渣４８が付着していることを確認した。
以上より、ＣｗＦｘからなる低誘電率層間絶縁膜４１と、金属層（銅配線４３）又は金属含有層（メタルハードマスク４５）とを処理ガスから生じたプラズマに同時に晒す際、処理ガスにおけるＮ２ガスの流量を少なくともＣＦ４ガスの流量よりも大きくすれば、トレンチ４６やビアホール４７の底部及び側面に残渣４８が付着するのを防止することができる可能性があり、処理ガスにおけるＣＦ４ガス及びＮ２ガスの流量比を、ＣＦ４ガス：Ｎ２ガス ＝ １：Ｘ（但し、Ｘ≧７）とすれば、トレンチ４６やビアホール４７の底部及び側面に残渣４８が付着するのを確実に防止することができることが分かった。
本発明の第１の実施の形態に係るプラズマエッチング方法を実行する基板処理装置の構成を概略的に示す断面図である。 本実施の形態に係るプラズマエッチング方法が適用される、ウエハ上に形成された半導体デバイスの構成を概略的に示す図であり、図２（Ａ）は同半導体デバイスの平面図であり、図２（Ｂ）は図２（Ａ）における線II−IIに沿う断面図である。 図２の半導体デバイスにおけるエッチングストップ層の除去処理を示す工程図である。 本実施の形態に係るプラズマエッチング方法としてのエッチングストップ層除去処理を示す工程図である。 本発明の第２の実施の形態に係るプラズマエッチング方法としての層間絶縁膜除去処理を示す工程図である。
符号の説明
Ｗ ウエハ
４０，５０ 半導体デバイス
４１，５１ 低誘電率層間絶縁膜
４２ エッチングストップ層
４３ 銅配線
４５，５２ メタルハードマスク
４６，５３ トレンチ
４７ ビアホール
４８ 残渣

Claims (7)

  1. 溝が形成され、ＣｗＦｘ（ｘ、ｗは所定の自然数）からなる層間絶縁膜と、金属層又は金属含有層とが形成された基板に対して、処理ガスから生じたプラズマを晒すプラズマエッチング方法であって、
    前記処理ガスはＣｙＦｚ（ｙ、ｚは所定の自然数）ガス及びＮ２ガスを含む混合ガスであり、
    前記処理ガスから生じたプラズマにより前記溝に沿って前記層間絶縁膜をエッチングするエッチング工程と、
    前記エッチング工程において前記金属層又は前記金属含有層が前記プラズマに晒されることにより前記溝の底部又は側面に生成した反応生成物を、前記処理ガスから生じたプラズマにより除去する除去工程と、を有し、
    前記処理ガスにおける前記Ｎ２ガスの流量は前記ＣｙＦｚガスの流量よりも大きいことを特徴とするプラズマエッチング方法。
  2. 前記処理ガスにおける前記ＣｙＦｚガス及び前記Ｎ２ガスの流量比は下記式（１）
    ＣｙＦｚガス：Ｎ２ガス ＝ １：Ｘ、但し、Ｘ≧７ … （１）
    で示されることを特徴とする請求項１記載のプラズマエッチング方法。
  3. 前記金属層は銅からなり、該金属層は前記層間絶縁膜の下に形成されたエッチングストップ層によって覆われることを特徴とする請求項１又は２記載のプラズマエッチング方法。
  4. 前記エッチングストップ層はＳｉＣ層又はＳｉＣＮ層であることを特徴とする請求項３記載のプラズマエッチング方法。
  5. 前記金属含有層は前記層間絶縁膜の上に所定のパターンで形成されるハードマスクであることを特徴とする請求項１又は２記載のプラズマエッチング方法。
  6. 前記エッチング工程において、前記溝が、前記金属含有膜と前記層間絶縁膜とを貫通するまでエッチングされることにより、ビアホール又はトレンチが形成されることを特徴とする請求項１又は２に記載のプラズマエッチング方法。
  7. 溝が形成され、ＣｗＦｘ（ｘ、ｗは所定の自然数）からなる層間絶縁膜と、金属層又は金属含有層とが形成された基板に対して、処理ガスから生じたプラズマを晒すプラズマエッチング方法を基板処理装置に実行させるために、前記基板処理装置を制御するコンピュータで実行されるプログラム、を格納するコンピュータで読み取り可能な記憶媒体であって、
    前記プラズマエッチング方法は、
    前記処理ガスとして、ＣｙＦｚ（ｙ、ｚは所定の自然数）ガス及びＮ２ガスを含む混合ガスを用い、前記処理ガスから生じたプラズマにより前記溝に沿って前記層間絶縁膜をエッチングするエッチング工程と、
    前記エッチング工程において前記金属層又は前記金属含有層が前記プラズマに晒されることにより前記溝の底部又は側面に生成した反応生成物を、前記処理ガスから生じたプラズマにより除去する除去工程と、を有し、
    前記処理ガスにおける前記Ｎ２ガスの流量は前記ＣｙＦｚガスの流量よりも大きいことを特徴とする記憶媒体。
JP2007276500A 2007-10-24 2007-10-24 プラズマエッチング方法及び記憶媒体 Expired - Fee Related JP5072531B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007276500A JP5072531B2 (ja) 2007-10-24 2007-10-24 プラズマエッチング方法及び記憶媒体
US12/254,943 US9384999B2 (en) 2007-10-24 2008-10-21 Plasma etching method and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007276500A JP5072531B2 (ja) 2007-10-24 2007-10-24 プラズマエッチング方法及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2009105272A JP2009105272A (ja) 2009-05-14
JP5072531B2 true JP5072531B2 (ja) 2012-11-14

Family

ID=40583388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007276500A Expired - Fee Related JP5072531B2 (ja) 2007-10-24 2007-10-24 プラズマエッチング方法及び記憶媒体

Country Status (2)

Country Link
US (1) US9384999B2 (ja)
JP (1) JP5072531B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671253B2 (ja) * 2010-05-07 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9478428B2 (en) 2010-10-05 2016-10-25 Skyworks Solutions, Inc. Apparatus and methods for shielding a plasma etcher electrode
US20120083129A1 (en) * 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
GB201217712D0 (en) * 2012-10-03 2012-11-14 Spts Technologies Ltd methods of plasma etching
US20230395385A1 (en) * 2022-06-06 2023-12-07 Tokyo Electron Limited Plasma etching tools and systems

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849639A (en) * 1997-11-26 1998-12-15 Lucent Technologies Inc. Method for removing etching residues and contaminants
JP2000183040A (ja) * 1998-12-15 2000-06-30 Canon Inc 有機層間絶縁膜エッチング後のレジストアッシング方法
JP3330554B2 (ja) * 1999-01-27 2002-09-30 松下電器産業株式会社 エッチング方法
JP2002110644A (ja) 2000-09-28 2002-04-12 Nec Corp エッチング方法
KR100532446B1 (ko) * 2003-07-10 2005-11-30 삼성전자주식회사 반도체 소자의 금속배선층 형성방법
US20040209468A1 (en) * 2003-04-17 2004-10-21 Applied Materials Inc. Method for fabricating a gate structure of a field effect transistor
JP2004363558A (ja) * 2003-05-13 2004-12-24 Toshiba Corp 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
JP2005005697A (ja) * 2003-05-21 2005-01-06 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US7125792B2 (en) * 2003-10-14 2006-10-24 Infineon Technologies Ag Dual damascene structure and method
JP4672456B2 (ja) * 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマ処理装置
JP4492947B2 (ja) * 2004-07-23 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4965830B2 (ja) * 2005-08-12 2012-07-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2009047588A1 (en) * 2007-10-09 2009-04-16 Freescale Semiconductor, Inc. Method for manufacturing a semiconductor device and semiconductor device obtainable with such a method

Also Published As

Publication number Publication date
JP2009105272A (ja) 2009-05-14
US20090111275A1 (en) 2009-04-30
US9384999B2 (en) 2016-07-05

Similar Documents

Publication Publication Date Title
EP2469582B1 (en) Substrate processing method
US7662723B2 (en) Methods and apparatus for in-situ substrate processing
JP4963842B2 (ja) 基板処理室の洗浄方法、記憶媒体及び基板処理装置
JP5701654B2 (ja) 基板処理方法
JP5238556B2 (ja) 基板処理方法
JP5171683B2 (ja) プラズマ処理方法
US9130018B2 (en) Plasma etching method and storage medium
JP2008198659A (ja) プラズマエッチング方法
WO2014034396A1 (ja) プラズマ処理方法、及びプラズマ処理装置
JP5072531B2 (ja) プラズマエッチング方法及び記憶媒体
JP2007242870A (ja) 基板処理装置、基板吸着方法及び記憶媒体
JP5563860B2 (ja) 基板処理方法
JP5698558B2 (ja) 基板処理方法及び記憶媒体
US8870164B2 (en) Substrate processing method and storage medium
TW201727695A (zh) 處理被處理體之方法
JP2010003807A (ja) 半導体装置の製造方法
JP5011782B2 (ja) 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
KR101828082B1 (ko) 표면 평탄화 방법
US7608544B2 (en) Etching method and storage medium
JP4928832B2 (ja) エッチング方法及びコンピュータ読み取り可能な記録媒体
JP2006196663A (ja) エッチング方法，プログラム，コンピュータ読み取り可能な記録媒体及びプラズマ処理装置
US9640388B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
JP2007059666A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
KR20190015132A (ko) 피처리체를 처리하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees