TW201727695A - 處理被處理體之方法 - Google Patents

處理被處理體之方法 Download PDF

Info

Publication number
TW201727695A
TW201727695A TW105135471A TW105135471A TW201727695A TW 201727695 A TW201727695 A TW 201727695A TW 105135471 A TW105135471 A TW 105135471A TW 105135471 A TW105135471 A TW 105135471A TW 201727695 A TW201727695 A TW 201727695A
Authority
TW
Taiwan
Prior art keywords
gas
porous film
processing
plasma
gef
Prior art date
Application number
TW105135471A
Other languages
English (en)
Other versions
TWI694481B (zh
Inventor
田原慈
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201727695A publication Critical patent/TW201727695A/zh
Application granted granted Critical
Publication of TWI694481B publication Critical patent/TWI694481B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明係提供一種於電漿處理裝置之處理容器內進行之處理晶圓之方法。該方法係對於SiOCH之多孔質膜電漿蝕刻之方法，且係能夠抑制多孔質膜之介電常數之上升等各種劣化之方法。晶圓具備多孔質膜及設置於多孔質膜上之遮罩，方法具備於處理容器內產生第1氣體之電漿及第2氣體之電漿，且使用遮罩對多孔質膜進行蝕刻之步驟。多孔質膜包含SiOCH，第1氣體包含氟碳系氣體。第2氣體包含GeF4氣體。

Description

處理被處理體之方法
本發明之實施形態係關於一種藉由電漿蝕刻而處理被處理體之方法。
自先前以來，進行了使用多孔質膜之各種Si系元件之研究。於此種多孔質膜之內部形成有複數個孔，且該多孔質膜可藉由該等複數個孔而作為低介電常數膜(有時稱為low-k膜等)發揮功能。於藉由蝕刻而對此種多孔質膜進行加工之情形時，通常使用氟碳系氣體，但亦正在研究使用SiF4 氣體之技術(非專利文獻1、2)。於使用SiF4 氣體之蝕刻之情形時，Si(矽)系膜係作為保護膜形成於多孔質膜之表面。再者，作為保護膜，除如上述之Si系之膜以外，關於含有Ge(鍺)之膜之技術亦正在開發(專利文獻1、2)。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開平08-203847號公報 [專利文獻2]日本專利特開2013-225604號公報 [非專利文獻] [非專利文獻1]“New fluorocarbon free chemistry proposed as solution to limit porous SiOCH film modification during etching”、N.Posseme, et al.、IITC2013、LET/AMAT [非專利文獻2]“Plasma Etch Challenges at 14nm and Beyond Technology Nodes in the BEOL”、Ph.Brun, et al.、IITC2015 3-1 ST Micro/Leti
存在如上述之多孔質膜包含SiOCH之材料之情形。於此種多孔質膜中，於藉由氟碳系氣體之乾式蝕刻實施各向異性加工時，氟之活性物種、氧之活性物種等各種活性物種自多孔質膜之表面直至複數個孔之內面為止，碳成分因該等各種活性物種而自該表面及該內面脫離，於該表面及該內面形成SiO2 成分之變質層。因此，於多孔質膜中，存在產生與介電常數、絕緣耐壓、及膜之可靠性等相關之各種劣化之情形。 於使用上述SiF4 氣體之蝕刻之情形時，Si系之膜係對於多孔質膜之表面作為保護膜而形成，因此，可期待於多孔質膜上某種程度地緩和上述各種劣化。然而，如上所述之SiOCH之多孔質膜之表面含有Si，又，藉由SiF4 氣體而於該表面上作為保護膜設置之膜亦成為與該表面同樣地含有Si之Si系之膜，因此，將SiF4 氣體用於蝕刻之情形時對於該表面之保護效果並不充分。又，亦考慮將含有Ge之膜用於保護膜之情形，但於此情形時，保護膜之形成之態樣與蝕刻之態樣之各者之詳情及關聯並不清晰明確。於如以上般對於SiOCH之多孔質膜之電漿蝕刻之方法中，必須提供一種能夠抑制多孔質膜之介電常數上升等各種劣化之方法。 [解決問題之技術手段] 於一態樣中，提供一種於電漿處理裝置之處理容器內進行之處理被處理體之方法。被處理體具備多孔質膜及設置於多孔質膜上之遮罩。該方法包括使用第1氣體及第2氣體於處理容器內產生電漿，且使用遮罩對多孔質膜進行蝕刻之步驟(稱為「步驟a」)。多孔質膜係包含SiOCH。第1氣體係包含氟碳系氣體。第2氣體係包含GeF4 氣體。於藉由含有F(氟)之氟碳系氣體之電漿對SiOCH之多孔質膜進行蝕刻之情形時，C(碳)因利用電漿所生成之F(氟)等之活性物種而自多孔質膜之側面(藉由蝕刻而形成之面)、及位於該側面側之多孔質膜之複數個孔之內面脫離，藉此，多孔質膜呈現親水性，由此，存在介電常數、絕緣耐壓及可靠性等中產生劣化之情形，但，於在步驟a中藉由電漿而蝕刻多孔質膜之情形時，藉由利用電漿所生成之Ge(鍺)之活性物種，而對於多孔質膜之側面(藉由蝕刻而形成之面)、及位於該側面側之多孔質膜之複數個孔之內面形成對於F(氟)等之活性物種所導致之腐蝕之耐受性相對較高之Ge(鍺)膜，因此，F(氟)等之活性物種導致之C(碳)自該等側面及內面之脫離被抑制，由此，於多孔質膜中介電常數、絕緣耐壓及可靠性等之劣化得以抑制。 於一實施形態之步驟a中，可將第1氣體與第2氣體之混合氣體供給至處理容器內，於處理容器內產生混合氣體之電漿。如此一來，若使用包含氟碳系氣體及GeF4 氣體之混合氣體之電漿，則可藉由使用該混合氣體之一次之蝕刻處理，而獲得利用F(氟)等之活性物種之蝕刻，並且亦獲得利用Ge(鍺)膜之保護效果，因此，可充分地抑制藉由C(碳)因F(氟)等之活性物種導致之脫離等而使多孔質膜之特性劣化之類的事態，並且可良好且容易地進行多孔質膜之蝕刻。 一實施形態之步驟a可包括如下步驟：第1步驟，其使第1氣體之電漿產生；第2步驟，其於第1步驟之執行後，對處理容器內之空間進行沖洗；第3步驟，其於第2步驟之執行後產生第2氣體之電漿；及第4步驟，其於第3步驟之執行後對處理容器內之空間進行沖洗。如此一來，可藉由分別進行使用氟碳系氣體之電漿進行蝕刻之第1步驟、及使用GeF4 氣體之電漿形成Ge(鍺)之保護膜之第3步驟，而以可抑制C(碳)之脫離等維持多孔質膜之特性之方式精細且靈活地進行對多孔質膜之蝕刻處理。再者，亦可省略第2步驟及第4步驟之沖洗步驟而使電漿連續地放電。 於一實施形態之步驟a中，可執行一次或複數次第1步驟及第2步驟，且可執行一次或複數次第3步驟及第4步驟。如此一來，可藉由較佳地調整使用氟碳系氣體之電漿進行蝕刻之第1步驟之執行次數、及使用GeF4 氣體之電漿形成Ge(鍺)保護膜之第3步驟之執行次數，而充分良好地獲得利用F(氟)等之活性物種之蝕刻與利用Ge(鍺)膜之保護效果之平衡，由此，可一邊維持多孔質膜之特性一邊更精細且靈活地進行多孔質膜之蝕刻。 於一實施形態中，上述混合氣體之第1氣體之氟碳系氣體可包含CF4 氣體，且該混合氣體之第2氣體中所含之GeF4 氣體之流量可為該第1氣體所含之CF4 氣體之流量之百分之十以上。如此一來，可知於混合氣體中包含CF4 氣體及GeF4 氣體之情形時，可藉由將GeF4 氣體之流量設為CF4 氣體之流量之百分之十以上，而一邊維持多孔質膜之特性一邊良好地進行多孔質膜之蝕刻。 於一實施形態中，上述混合氣體之第1氣體之氟碳系氣體可包含C4 F8 氣體，且該混合氣體之第2氣體所含之GeF4 氣體之流量可為該第1氣體所含之C4 F8 氣體之流量之二分之一以上，又，於一實施形態中，上述混合氣體之第1氣體之氟碳系氣體可包含C4 F8 氣體，且該混合氣體之第2氣體所含之GeF4 氣體之流量可為該第1氣體所含之C4 F8 氣體之流量以上。如此一來，可知於混合氣體中包含C4 F8 氣體及GeF4 氣體之情形時，可藉由將GeF4 氣體之流量設為C4 F8 氣體之流量之二分之一以上、或C4 F8 氣體之流量以上，而一邊維持多孔質膜之特性一邊良好地進行多孔質膜之蝕刻。 [發明之效果] 如以上所說明，於對SiOCH之多孔質膜之電漿蝕刻之方法中，可抑制多孔質膜之介電常數上升等各種劣化。
以下，參照圖式，對各種實施形態詳細地進行說明。再者，於各圖式中，對於相同或等同之部分附註相同之符號。 圖1係表示一實施形態之方法之流程圖。圖1所示之一實施形態之方法MT係處理被處理體(以下有時稱為「晶圓」)之方法。又，於一實施形態之方法MT中，可使用單一之電漿處理裝置執行一系列之步驟。 圖2係表示電漿處理裝置之一例之圖。於圖2中，概略地表示處理被處理體之方法之各種實施形態中可利用之電漿處理裝置10之剖面結構。如圖2所示，電漿處理裝置10係電容耦合型電漿蝕刻裝置。 電漿處理裝置10具備處理容器12、排氣口12e、搬入搬出口12g、支持部14、載置台PD、直流電源22、開關23、冷媒流路24、配管26a、配管26b、上部電極30、絕緣性屏蔽構件32、電極板34、氣體噴出孔34a、電極支持體36、氣體擴散室36a、氣體通流孔36b、氣體導入口36c、氣體供給管38、氣體源群40、閥群42、流量控制器群44、沈積物防護罩46、排氣板48、排氣裝置50、排氣管52、閘閥54、第1高頻電源62、第2高頻電源64、整合器66、整合器68、電源70、控制部Cnt、聚焦環FR、加熱器電源HP、及加熱器HT。載置台PD具備靜電吸盤ESC、及下部電極LE。下部電極LE具備第1平板18a、及第2平板18b。處理容器12係劃分形成處理空間Sp。 處理容器12具有大致圓筒形狀。處理容器12例如包含鋁。處理容器12之內壁面被實施陽極氧化處理。處理容器12被保護接地。 支持部14係於處理容器12之內側設置於處理容器12之底部上。支持部14具備大致圓筒狀之形狀。支持部14例如包含絕緣材料。構成支持部14之絕緣材料可如石英般包含氧。支持部14係於處理容器12內自處理容器12之底部沿鉛垂方向延伸。 載置台PD係設置於處理容器12內。載置台PD由支持部14支持。載置台PD係於載置台PD之上表面保持晶圓W。晶圓W為被處理體。載置台PD具有下部電極LE及靜電吸盤ESC。 下部電極LE包含第1平板18a及第2平板18b。第1平板18a及第2平板18b例如包含鋁之類的金屬。第1平板18a及第2平板18b具有大致圓盤狀之形狀。第2平板18b係設置於第1平板18a上。第2平板18b係電性連接於第1平板18a。 靜電吸盤ESC係設置於第2平板18b上。靜電吸盤ESC具有於一對絕緣層之間或一對絕緣片之間配置有導電膜之電極之結構。 直流電源22係經由開關23電性連接於靜電吸盤ESC之電極。靜電吸盤ESC藉由因來自直流電源22之直流電壓而產生之庫倫力等靜電力而吸附晶圓W。藉此，靜電吸盤ESC可保持晶圓W。 聚焦環FR以包圍晶圓W之邊緣及靜電吸盤ESC之方式配置於第2平板18b之周緣部上。聚焦環FR係為了提昇蝕刻之均勻性而設置。聚焦環FR包含根據蝕刻對象之膜之材料而適當選擇之材料，且例如可包含石英。 冷媒流路24係設置於第2平板18b之內部。冷媒流路24構成溫度調節機構。自設置於處理容器12之外部之冰水主機經由配管26a對冷媒流路24供給冷媒。供給至冷媒流路24之冷媒經由配管26b返回冰水主機。如此一來，將冷媒以循環之方式供給至冷媒流路24。藉由控制該冷媒之溫度而控制由靜電吸盤ESC支持之晶圓W之溫度。氣體供給管線28將來自傳熱氣體供給機構之傳熱氣體、例如氦氣供給至靜電吸盤ESC之上表面與晶圓W之背面之間。 加熱器HT為加熱元件。加熱器HT係例如嵌入至第2平板18b內。加熱器電源HP係連接於加熱器HT。藉由自加熱器電源HP對加熱器HT供給電力，而調整載置台PD之溫度，繼而，調整載置於載置台PD上之晶圓W之溫度。再者，加熱器HT可內置於靜電吸盤ESC。 上部電極30係於載置台PD之上方，與載置台PD對向配置。下部電極LE與上部電極30係相互大致平行地設置。於上部電極30與下部電極LE之間提供有處理空間Sp。處理空間Sp係用以對晶圓W進行電漿處理之空間區域。 上部電極30係介隔絕緣性屏蔽構件32支持於處理容器12之上部。絕緣性屏蔽構件32包含絕緣材料，例如，可如石英般包含氧。上部電極30可包含電極板34及電極支持體36。電極板34係面向處理空間Sp。電極板34具備複數個氣體噴出孔34a。電極板34於一實施形態中可包含矽。於另一實施形態中，電極板34可包含氧化矽。 電極支持體36係將電極板34裝卸自由地支持者，且例如可包含鋁之類的導電性材料。電極支持體36可具有水冷結構。氣體擴散室36a係設置於電極支持體36之內部。複數個氣體通流孔36b之各者連通於氣體噴出孔34a。複數個氣體通流孔36b之各者自氣體擴散室36a延伸至下方(朝向載置台PD之側)。 氣體導入口36c係對氣體擴散室36a導入處理氣體。氣體導入口36c係設置於電極支持體36。氣體供給管38係連接於氣體導入口36c。 氣體源群40係經由閥群42及流量控制器群44連接於氣體供給管38。氣體源群40具有複數個氣體源。複數個氣體源可包含氧氣源、氮氣源、氟碳系氣體源、GeF4 氣體源、及稀有氣體源。又，複數個氣體源亦可包含SiF4 氣體源。作為氟碳系氣體例如可使用C4 F8 氣體及CF4 氣體等。作為稀有氣體，例如可使用氬氣、氦氣等。 閥群42包含複數個閥。流量控制器群44包含質流控制器之類的複數個流量控制器。氣體源群40之複數個氣體源之各者係經由閥群42之對應之閥、及流量控制器群44之對應之流量控制器連接於氣體供給管38。因此，電漿處理裝置10能夠將來自選自氣體源群40之複數個氣體源之一個以上之氣體源之氣體以個別地調整所得之流量供給至處理容器12內。 又，於電漿處理裝置10中，沿著處理容器12之內壁設置沈積物防護罩46且使之裝卸自由。沈積物防護罩46亦設置於支持部14之外周。沈積物防護罩46係防止蝕刻副產物(沈積物)附著於處理容器12者，且可藉由於鋁材上被覆Y2 O3 等陶瓷而構成。沈積物防護罩46不僅可包含Y2 O3 ，而且例如亦可包含如石英般含有氧之材料。 排氣板48係設置於處理容器12之底部側且支持部14與處理容器12之側壁之間。排氣板48例如可藉由於鋁材上被覆Y2 O3 等陶瓷而構成。排氣口12e係於排氣板48之下方設置於處理容器12。排氣裝置50係經由排氣管52連接於排氣口12e。排氣裝置50具有渦輪分子泵等真空泵，且可將處理容器12內之空間減壓至所需之真空度。搬入搬出口12g係晶圓W之搬入搬出口。搬入搬出口12g係設置於處理容器12之側壁。搬入搬出口12g能夠藉由閘閥54而開閉。 第1高頻電源62係產生電漿生成用之第1高頻電力之電源，產生27～100［MHz］之頻率，於一例中產生40［MHz］之高頻電力。第1高頻電源62係經由整合器66連接於上部電極30。整合器66係用以使第1高頻電源62之輸出阻抗與負載側(下部電極LE側)之輸入阻抗整合之電路。再者，第1高頻電源62亦可經由整合器66連接於下部電極LE。 又，電漿處理裝置10更具備電源70。電源70係連接於上部電極30。電源70係將用以將存在於處理空間Sp內之正離子引入電極板34之電壓施加至上部電極30。於一例中，電源70係產生負直流電壓之直流電源。若將此種電壓自電源70施加至上部電極30，則存在於處理空間Sp之正離子與電極板34碰撞。藉此，自電極板34釋出二次電子及/或矽。 第2高頻電源64係產生用以將離子引入至晶圓W之第2高頻電力、即高頻偏壓電力之電源，且產生400～13.56［MHz］之範圍內之頻率，於一例中產生12.88［MHz］之高頻偏壓電力。第2高頻電源64係經由整合器68連接於下部電極LE。整合器68係用以使第2高頻電源64之輸出阻抗與負載側(下部電極LE側)之輸入阻抗整合之電路。 控制部Cnt係具備處理器、記憶部、輸入裝置、及顯示裝置等之電腦，且控制電漿處理裝置10之各部。具體而言，控制部Cnt係連接於閥群42、流量控制器群44、排氣裝置50、第1高頻電源62、整合器66、第2高頻電源64、整合器68、電源70、加熱器電源HP、及冰水主機。 控制部Cnt係依照基於輸入之製程配方之程式進行動作，發送控制信號。藉由來自控制部Cnt之控制信號，能夠控制自氣體源群供給之氣體之選擇及流量、排氣裝置50之排氣、來自第1高頻電源62及第2高頻電源64之電力供給、來自電源70之電壓施加、加熱器電源HP之電力供給、及來自冰水主機之冷媒流量及冷媒溫度。再者，本說明書中揭示之處理被處理體之方法之各步驟可藉由利用控制部Cnt所進行之控制使電漿處理裝置10之各部動作而執行。 再次參照圖1，對方法MT詳細地進行說明。以下，對方法MT之實施中使用電漿處理裝置10之例進行說明。又，於以下之說明中，參照圖3A及圖3B。圖3A及圖3B係表示圖1所示之方法之各步驟之執行前及執行後之被處理體之狀態之剖視圖。 於圖1所示之方法MT中，首先，於步驟ST1中準備晶圓W。步驟ST1中準備之晶圓W係如圖3A所示具備基板SB、基底層FL、多孔質膜PM1、及遮罩MK1。基底層FL係設置於基板SB上。基底層FL包含於多孔質膜PM1之蝕刻時不易被蝕刻之材料。基底層FL之材料例如為SiCN等。多孔質膜PM1係設置於基底層FL上。於多孔質膜PM1之內部形成較多之孔。多孔質膜PM1藉由該等較多之孔而發揮低介電常數膜之功能。多孔質膜PM1之材料例如為SiOCH等。遮罩MK1係設置於多孔質膜PM1上。遮罩MK1係將多孔質膜PM1局部地覆蓋。遮罩MK1係用於對多孔質膜PM1之蝕刻之遮罩。遮罩MK1之材料例如為TiN等。遮罩MK1之圖案例如為線與間隙圖案。再者，遮罩MK1亦可具有於俯視下提供圓形之開口之圖案。或者，遮罩MK1亦可具有於俯視下提供橢圓形狀之開口之圖案。 於步驟ST1中，準備圖3A所示之晶圓W，且將該晶圓W收容於電漿處理裝置10之處理容器12內，且載置於載置台PD上。 於一實施形態之方法MT中，繼而，執行步驟ST2。於步驟ST2中，對多孔質膜PM1進行蝕刻。於步驟ST2中，執行圖4所示之步驟、及圖5所示之步驟之任一步驟。步驟ST2中被蝕刻之多孔質膜PM1係如圖3B所示地成為多孔質膜PM2。多孔質膜PM2具有變質區域AT。於多孔質膜PM2之側面SF，藉由步驟ST2中進行之蝕刻而形成變質區域AT。變質區域AT係藉由C(碳)因步驟ST2中生成之電漿中之活性物種而自SiOCH之多孔質膜PM1之表面、及多孔質膜PM1之複數個孔之內面脫離而形成，且具有SiO2 之組成。變質區域AT可藉由稀氫氟酸而容易地去除。又，藉由步驟ST2中之蝕刻，遮罩MK1成為遮罩MK2。再者，於下文中，尤其對步驟ST2之內容之詳情詳細地進行敍述。 其次，參照圖4及圖5，對圖1所示之步驟ST2(蝕刻多孔質膜PM1之步驟)之實施形態詳細地進行說明。首先，參照圖4，對一實施形態之步驟ST2進行說明。圖4所示之步驟ST2包含步驟ST21a及步驟ST21b。 於步驟ST21a中，將第1氣體與第2氣體之混合氣體供給至處理容器12內。第1氣體係含有氟碳系氣體之處理氣體，第2氣體係含有GeF4 氣體之處理氣體。繼而，於處理容器12內產生供給至處理容器12內之混合氣體之電漿。具體而言，自選自氣體源群40之複數個氣體源中之氣體源將包含第1氣體與第2氣體之混合氣體之處理氣體供給至處理容器12內。又，自第1高頻電源62供給高頻電力。又，自第2高頻電源64供給高頻偏壓電力。進而，藉由使排氣裝置50動作，而將處理容器12內之空間之壓力設定為特定之壓力。藉此，生成第1氣體與第2氣體之混合氣體之電漿。步驟ST21a中生成之電漿中之F(氟)等之活性物種將多孔質膜PM1之整個區域中之自遮罩MK1露出之區域蝕刻至到達基底層FL為止。步驟ST21a中生成之電漿中之Ge(鍺)之活性物種將含有Ge之保護膜形成於多孔質膜之側面(藉由蝕刻而形成之多孔質膜PM1及多孔質膜PM2之面，且沿著與基底層FL與多孔質膜PM1及多孔質膜PM2之界面垂直之方向延伸之面)。 步驟ST21a中使用之混合氣體為例如包含GeF4 氣體與CF4 氣體者、及包含GeF4 氣體、C4 F8 氣體、氮氣、氧氣、及氬氣者之任一者。 對於步驟ST21a中使用之混合氣體之流量進行說明。於混合氣體所含之第1氣體之氟碳系氣體含有CF4 氣體，且該混合氣體所含之第2氣體含有GeF4 氣體之情形時，第2氣體所含之GeF4 氣體之流量可為第1氣體所含之CF4 氣體之流量之百分之十以上。又，於混合氣體所含之第1氣體之氟碳系氣體含有C4 F8 氣體，且該混合氣體所含之第2氣體含有GeF4 氣體之情形時，第2氣體所含之GeF4 氣體之流量可為第1氣體所含之C4 F8 氣體之流量之二分之一以上，或者，可為第1氣體所含之C4 F8 氣體之流量以上。 於接下來之步驟ST21b中，將處理容器12內之空間進行沖洗。具體而言，將步驟ST21a中供給之處理氣體自處理容器12內排出。於步驟ST21b中，作為沖洗氣體亦可將氮氣之類的惰性氣體供給至處理容器12。即，步驟ST21b之沖洗可為使惰性氣體流入至處理容器12內之氣體沖洗、或抽真空所進行之沖洗之任一者。 繼之，參照圖5，對另一實施形態之步驟ST2進行說明。圖5所示之步驟ST2包含步驟ST22a(第1步驟)、步驟ST22b(第2步驟)、步驟ST22c(第3步驟)及步驟ST22d(第4步驟)。 於步驟ST22a中，將第1氣體供給至處理容器12內。第1氣體係含有氟碳系氣體之處理氣體。步驟ST22a中使用之第1氣體例如為含有C4 F8 氣體、氮氣、氧氣及氬氣者、及含有CF4 氣體及氬氣者之任一者。而且，於處理容器12內產生供給至處理容器12內之第1氣體之電漿。具體而言，自選自氣體源群40之複數個氣體源中之氣體源將含有第1氣體之處理氣體供給至處理容器12內。又，自第1高頻電源62供給高頻電力。又，自第2高頻電源64供給高頻偏壓電力。進而，藉由使排氣裝置50動作而將處理容器12內之空間之壓力設定為特定之壓力。藉此，生成第1氣體之電漿。步驟ST22a中生成之電漿中之F(氟)等之活性物種對多孔質膜PM1之整個區域中之自遮罩MK1露出之區域進行蝕刻。 於接下來之步驟ST22b中，將處理容器12內之空間進行沖洗。具體而言，將步驟ST22a中供給之處理氣體自處理容器12內排出。於步驟ST22b中，作為沖洗氣體亦可將氮氣之類的惰性氣體供給至處理容器12。即，步驟ST22b之沖洗可為使惰性氣體流入處理容器12內之氣體沖洗或抽真空所進行之沖洗之任一者。再者，亦可省略步驟ST22b。 於接下來之步驟ST22c中，將第2氣體供給至處理容器12內。第2氣體為含有GeF4 氣體之處理氣體。步驟ST22c中使用之第2氣體係例如含有GeF4 及氬氣者。繼而，於處理容器12內產生供給至處理容器12內之第1氣體之電漿。具體而言，自選自氣體源群40之複數個氣體源中之氣體源將含有第2氣體之處理氣體供給至處理容器12內。又，自第1高頻電源62供給高頻電力。又，自第2高頻電源64供給高頻偏壓電力。進而，藉由使排氣裝置50動作而將處理容器12內之空間之壓力設定為特定之壓力。藉此，生成第2氣體之電漿。步驟ST22c中生成之電漿中之Ge(鍺)之活性物種將含有Ge之保護膜形成於多孔質膜之側面(藉由蝕刻而形成之多孔質膜PM1及多孔質膜PM2之面，且沿著與基底層FL與多孔質膜PM1及多孔質膜PM2之界面垂直之方向延伸之面)。步驟ST22c中生成之電漿中之F(氟)等之活性物種將多孔質膜PM1之整個區域中之自遮罩MK1露出之區域進行蝕刻。再者，對於圖5所示之步驟ST2，亦可不執行步驟ST22a而藉由僅執行步驟ST22c進行蝕刻，但用以全部兼顧Ge(鍺)對側壁之保護、Carbon(碳)對遮罩之保護、因側壁中因沈積物之增加而產生之錐形(Taper)形狀化之防止之調整係相較如圖5所示之步驟ST2般將步驟分開之情形(即，執行步驟ST22a且執行步驟ST22c之情形)變得困難。 於接下來之步驟ST22d中，將處理容器12內之空間進行沖洗。具體而言，將步驟ST22c中供給之處理氣體自處理容器12內排出。於步驟ST22d中，作為沖洗氣體亦可將氮氣之類的惰性氣體供給至處理容器12。即，步驟ST22d之沖洗可為使惰性氣體流入處理容器12內之氣體沖洗或抽真空所進行之沖洗之任一者。再者，亦可省略步驟ST22d。 於圖5所示之步驟ST2中，將步驟ST22a及步驟ST22b執行一次或複數次，且將步驟ST22c及步驟ST22d執行一次或複數次。具體而言，於進行步驟ST22a及步驟ST22b之後，進行步驟ST22c及步驟ST22d，但可於將多孔質膜PM1蝕刻至到達基底層FL之前，將步驟ST22a～步驟ST22d重複進行N次(N為自然數)，藉此，將多孔質膜PM1蝕刻至到達基底層FL，或可於將步驟ST22a～步驟ST22d重複進行N次之後，進而將步驟ST22a及步驟ST22b追加進行一次，藉此，將多孔質膜PM1蝕刻至到達基底層FL。 對於步驟ST2中將含有Ge之保護膜形成於多孔質膜之側面(圖案之側面)之情況，基於以下所示之實驗進行說明。首先，將矽基板晶圓配置於電漿處理裝置之處理容器內之載置台PD。於該矽基板之表面已形成有線圖案。對該晶圓之表面照射GeF4 及Ar之電漿。於該電漿生成中，藉由自基板側以200［W］供給40［MHz］之高頻電力，而生成電漿，同時藉由高頻電力之自偏壓電壓而以與Ge(鍺)之沈積同時地產生之方式進行離子朝向晶圓之吸引。於矽圖案之表面中之圖案之開口較大之區域或圖案之上部，Ge(鍺)之沈積相對較少，蝕刻具有優勢，但於縱橫比相對較高之圖案內部，於圖案之槽之底部觀察到Ge之沈積。一般而言，於活性物種朝向圖案之槽之底部之輸送中，活性物種與自該底部延伸之側面碰撞時附著於該側面且滯留於該位置之概率(附著係數)越低，則活性物種越能夠到達該底部，其結果，可對於圖案共形地形成Ge(鍺)之沈積(例如，參照J.G.Shaw and C.C.Tsai：Journal of Applied Physics, 64, 699 (1988)、及A.Yuuki, Y.Matui and K.Tachibana：Japanese Journal of Applied Physics, 28, 212 (1989)等)。於矽膜之表面中之開放之區域幾乎未觀察到之Ge(鍺)之沈積於縱橫比相對較高之圖案之槽之底部被觀測到之事實表示電漿中游離之Ge(鍺)之活性物種較F(氟)之活性物種更多地到達該底部，即Ge(鍺)之活性物種之附著係數小於F(氟)之活性物種之附著係數。如此一來，Ge(鍺)朝向多孔質膜之側面(圖案之側面)之沈積成為共形者。如以上所說明，於步驟ST2中，含有Ge(鍺)之保護膜係共形地形成於多孔質膜PM1之側面。 以下，參照圖3A、圖3B、圖4及圖6，對於為評價方法MT而進行之各種實驗例1～9進行說明。實驗例1～9係圖4所示之實施形態之實驗例。 首先，對實驗例1～3進行說明。實驗例1～3中之步驟ST21a之共通條件係如下所示。 ・處理容器12內之壓力：20［mTorr］ ・第1高頻電源62之高頻電力：40［MHz］、300［W］ ・第2高頻電源64之高頻偏壓電力：12.88［MHz］、125［W］ ・處理容器12上部之溫度：150［℃］ ・處理容器12之側壁之溫度：150［℃］ ・處理容器12之下部之溫度：20［℃］ ・He之壓力：15［Torr］ ・多孔質膜PM1：利用CVD(chemical vapor deposition，化學氣相沈積)法沈積所得之SiOCH組成之多孔質低介電常數膜(該膜之相對介電常數為2.55) 實驗例1之情形之步驟ST21a之處理時間及處理氣體與效果係如下所示。再者，以下所示之WD1係圖3A所示之遮罩MK1之寬度之平均值，WD2係自多孔質膜PM2之寬度減去形成於多孔質膜PM2之兩側面之變質區域AT之寬度所得之值之平均，ΔWD12為WD1－WD2之值。又，WD2之值係藉由將利用步驟ST2形成有多孔質膜PM2之晶圓W浸入至稀氫氟酸而形成於多孔質膜PM2之側面之SiO2 之變質區域AT去除之後殘留之多孔質膜PM2之寬度(對於上述WD1、WD2、ΔWD12之說明於以下同樣)。 ・處理時間：20［s］(s為秒，以下同樣) ・處理氣體：CF4 氣體 ・CF4 氣體之流量：300［sccm］ ・WD1：47.6［nm］ ・WD2：37.0［nm］ ・ΔWD12：10.6［nm］ 實驗例2之情形時之步驟ST21a之處理時間及處理氣體與效果係如下所示。 ・處理時間：30［s］ ・處理氣體：CF4 氣體及SiF4 氣體 ・CF4 氣體之流量：100［sccm］ ・SiF4 氣體之流量：200［sccm］ ・WD1：48.9［nm］ ・WD2：43.7［nm］ ・ΔWD12：5.2［nm］ 實驗例3之情形時之步驟ST21a之處理時間及處理氣體與效果係如下所示。 ・處理時間：30［s］ ・處理氣體：CF4 氣體及GeF4 氣體 ・CF4 氣體之流量：175［sccm］ ・GeF4 氣體之流量：25［sccm］ ・WD1：44.9［nm］ ・WD2：41.4［nm］ ・ΔWD12：3.5［nm］ 實驗例1係於處理氣體中僅使用CF4 氣體，實驗例2係於處理氣體中一同地使用CF4 氣體及SiF4 氣體。可知實驗例2相較實驗例1，變質區域AT之形成更加被抑制。此情況係起因於對於F(氟)之活性物種具有保護效果之SiF4 之Si(矽)之保護膜形成於多孔質膜之側面(藉由蝕刻而形成之面)。進而，實驗例3係於處理氣體中一同地使用CF4 氣體及GeF4 氣體，而未使用SiF4 氣體。可知實驗例3相較實驗例2，變質區域AT之形成進一步被抑制。此情況係起因於GeF4 之Ge(鍺)之保護膜相較SiF4 之Si(矽)之保護膜，對於F(氟)之活性物種之保護效果更大。此情況亦進而起因於因F-Si之鍵結能(576［kJ/mol］)大於F-Ge之鍵結能(523［kJ/mol］)，故GeF4 相較SiF4 可更容易於電漿中分離，由此，GeF4 相較SiF4 沈積之效率更高。而且，於實驗例3之情形時，GeF4 氣體之流量(＝25［sccm］)為CF4 氣體之流量(175［sccm］)之大致百分之十四(即，百分之十以上)。 其次，對實驗例4～9進行說明。實驗例4～9中之步驟ST21a之共通條件係如下所示。 ・處理容器12內之壓力：70［mTorr］ ・第1高頻電源62之高頻電力：40［MHz］、250［W］ ・第2高頻電源64之高頻偏壓電力：12.88［MHz］、100［W］ ・處理容器12上部之溫度：150［℃］ ・處理容器12之側壁之溫度：150［℃］ ・處理容器12之下部之溫度：60［℃］ ・電源70之施加電壓：600［V］ ・He之壓力：30［Torr］ ・C4 F8 氣體之流量：40［sccm］ ・氮氣之流量：50［sccm］ ・氧氣之流量：15［sccm］ ・氬氣之流量：1000［sccm］ ・多孔質膜PM1：利用CVD法沈積所得之SiOCH組成之多孔質低介電常數膜(該膜之相對介電常數為2.55) 實驗例4之情形時之步驟ST21a之處理時間及其他處理氣體與效果係如下所示。 ・處理時間：114［s］ ・其他處理氣體：無 ・WD1：50.2［nm］ ・WD2：46.2［nm］ ・ΔWD12：4.0［nm］ 實驗例5之情形時之步驟ST21a之處理時間及其他處理氣體與效果係如下所示。 ・處理時間：114［s］ ・其他處理氣體：CF4 氣體 ・CF4 氣體之流量：50［sccm］ ・WD1：34.4［nm］ ・WD2：31.8［nm］ ・ΔWD12：2.6［nm］ 實驗例6之情形時之步驟ST21a之處理時間及其他處理氣體與效果係如下所示。 ・處理時間：142［s］ ・其他處理氣體：GeF4 氣體 ・GeF4 氣體之流量：50［sccm］ ・WD1：43.6［nm］ ・WD2：41.0［nm］ ・ΔWD12：2.6［nm］ 實驗例7之情形時之步驟ST21a之處理時間及其他處理氣體與效果係如下所示。 ・處理時間：142［s］ ・其他處理氣體：GeF4 氣體 ・GeF4 氣體之流量：50［sccm］ ・WD1：48.9［nm］ ・WD2：46.2［nm］ ・ΔWD12：2.7［nm］ 實驗例8之情形時之步驟ST21a之處理時間及其他處理氣體與效果係如下所示。 ・處理時間：160［s］ ・其他處理氣體：GeF4 氣體 ・GeF4 氣體之流量：75［sccm］ ・WD1：51.5［nm］ ・WD2：48.9［nm］ ・ΔWD12：2.6［nm］ 實驗例9之情形時之步驟ST21a之處理時間及其他處理氣體與效果係如下所示。 ・處理時間：180［s］ ・其他處理氣體：GeF4 氣體 ・GeF4 氣體之流量：100［sccm］ ・WD1：47.6［nm］ ・WD2：45.0［nm］ ・ΔWD12：2.6［nm］ 可知，處理氣體中含有C4 F8 氣體、氮氣、氧氣及氬氣且含有CF4 氣體及GeF4 氣體之任一者之實驗例5～實驗例9之情形，係相較處理氣體中含有C4 F8 氣體、氮氣、氧氣及氬氣且不含有CF4 氣體及GeF4 氣體之任一者之實驗例4之情形，變質區域AT之形成更加被抑制。又，雖未包含於上述效果之數值中，但實驗例5～實驗例9中之處理氣體中包含CF4 氣體之實驗例5之情形相較不包含CF4 而含有GeF4 之實驗例6～實驗例9，對於遮罩MK1及基底層FL之蝕刻所致之腐蝕更為顯著。又，於實驗例6～實驗例9之情形時，GeF4 氣體之流量(＝50, 75, 100［sccm］)為C4 F8 氣體之流量(＝40［sccm］)之二分之一以上，且為C4 F8 氣體之流量(＝40［sccm］)以上。 又，雖未包含於上述效果之數值中，但於實驗例6～實驗例9中，GeF4 氣體之流量越多，則多孔質膜PM1對於遮罩MK1之選擇比越提昇，遮罩MK2之形狀(尤其遮罩MK2之上表面之邊緣部之形狀)越接近遮罩MK1之該形狀。認為此情況係因Ge之活性物種之附著係數相對較小，而共形地形成Ge(鍺)之保護膜，並且取決於Ge(鍺)之保護膜對於F(氟)之活性物種之蝕刻之保護效果與F(氟)之活性物種之蝕刻之效果之平衡。 GeF4 氣體之流量之增加與選擇比之提昇之上述關聯性亦表示於圖6所示之實驗結果。圖6係表示實驗結果之圖表。對圖6之實驗結果之實驗內容進行說明。首先，準備於基板之表面上設置有TiN膜之第1毯覆式晶圓、及於基板之表面上設置有多孔質膜(該膜為利用CVD法沈積所得之SiOCH組成之多孔質低介電常數膜，且該膜之相對介電常數為2.55)之第2毯覆式晶圓。第1毯覆式晶圓之TiN膜為圖3A所示之晶圓W之遮罩MK1之材料之一例，且第2毯覆式晶圓之該多孔質膜為圖3A所示之多孔質膜PM1之材料之一例。首先，將第1毯覆式晶圓收納於電漿處理裝置10之處理容器12內，且載置於載置台PD上，以如下之條件進行對TiN膜之蝕刻。 ・處理容器12內之壓力：70［mTorr］ ・第1高頻電源62之高頻電力：40［MHz］、250［W］ ・第2高頻電源64之高頻偏壓電力：12.88［MHz］、100［W］ ・處理容器12上部之溫度：150［℃］ ・處理容器12之側壁之溫度：150［℃］ ・處理容器12之下部之溫度：60［℃］ ・電源70之施加電壓：600［V］ ・He之壓力：30［Torr］ ・C4 F8 氣體之流量：40［sccm］ ・氮氣之流量：50［sccm］ ・氧氣之流量：15［sccm］ ・氬氣之流量：1000［sccm］ ・處理時間：60［s］ ・GeF4 氣體之流量(3種)：25, 50, 100［sccm］ 圖6之橫軸表示上述GeF4 氣體之流量［sccm］。再者，於該實驗中，每次改變GeF4 氣體之流量時，及每次更換晶圓時，將處理容器12內進行沖洗。 上述條件下所進行之蝕刻之前後之第1毯覆式晶圓之TiN膜之厚度之變化量(為蝕刻前之厚度減去蝕刻後之厚度所得之值，稱為LD1)係如下所示。 ・GeF4 氣體之流量為25［sccm］之情形時之LD1：16.01［nm］ ・GeF4 氣體之流量為50［sccm］之情形時之LD1：14.91［nm］ ・GeF4 氣體之流量為100［sccm］之情形時之LD1：9.52［nm］ 亦對於第2毯覆式晶圓，以與對上述第1毯覆式晶圓之蝕刻同樣之條件進行蝕刻。蝕刻之前後之第2毯覆式晶圓之多孔質膜之厚度之變化量(為蝕刻前之厚度減去蝕刻後之厚度所得之值，稱為LD2)係如下所示。 ・GeF4 氣體之流量為25［sccm］之情形時之LD2：71.47［nm］ ・GeF4 氣體之流量為50［sccm］之情形時之LD2：67.55［nm］ ・GeF4 氣體之流量為100［sccm］之情形時之LD2：56.09［nm］ 圖6之縱軸為GeF4 氣體之每一流量之LD2/LD1之值。 於LD1、LD2各者中，值越小，則蝕刻之前後之變化量越少。因此，可知於圖3A所示之晶圓W中，LD2/LD1之值越大，則多孔質膜PM1對於TiN之遮罩MK1之選擇比越提昇。而且，圖6表示GeF4 氣體之流量為25［sccm］之情形時之LD2/LD1之值(實驗結果RS1)為4.46，GeF4 氣體之流量為50［sccm］之情形時之LD2/LD1之值(實驗結果RS2)為4.53，GeF4 氣體之流量為100［sccm］之情形時之LD2/LD1之值(實驗結果RS3)為5.89。若參照實驗結果RS1～RS3，則可知於圖3A所示之晶圓W中，GeF4 之流量越增加，則多孔質膜PM1對於TiN之遮罩MK1之選擇比越提昇。 根據以上說明之實施形態，於藉由含有F(氟)之氟碳系氣體之電漿對SiOCH之多孔質膜PM1進行蝕刻之情形時，C(碳)因藉由電漿生成之F(氟)等之活性物種而自多孔質膜之側面(藉由蝕刻而形成之多孔質膜PM1及多孔質膜PM2之面，且沿著與基底層FL和多孔質膜PM1及多孔質膜PM2之界面垂直之方向延伸之面)、及位於該側面側之多孔質膜PM1之複數個孔之內面脫離，藉此，多孔質膜PM1呈現親水性，由此，存在介電常數、絕緣耐壓及可靠性等產生劣化之情形，但於步驟ST2中藉由電漿而對多孔質膜PM1進行蝕刻之情形時，藉由利用電漿生成之Ge(鍺)之活性物種，而對於多孔質膜之側面(藉由蝕刻而形成之多孔質膜PM1及多孔質膜PM2之面，且沿著與基底層FL和多孔質膜PM1及多孔質膜PM2之界面垂直之方向延伸之面)、及位於該側面側之多孔質膜PM1之複數個孔之內面，形成對於F(氟)等之活性物種所產生之腐蝕之耐受性相對較高之Ge(鍺)之膜，因此，F(氟)等之活性物種導致之C(碳)自該等側面及內面之脫離得以抑制，由此，於多孔質膜PM1中介電常數、絕緣耐壓及可靠性等之劣化得以抑制。 又，於步驟ST2之步驟ST21a中，可將第1氣體與第2氣體之混合氣體供給至處理容器12內，於處理容器12內產生混合氣體之電漿。如此一來，若使用包含氟碳系氣體與GeF4 氣體之混合氣體之電漿，則可藉由使用該混合氣體之一次之蝕刻處理，而亦獲得F(氟)等之活性物種之蝕刻且Ge(鍺)之膜之保護效果，因此，可一邊充分地抑制藉由C(碳)因F(氟)等之活性物種而脫離等導致多孔質膜PM1之特性劣化之類的事態，一邊良好且容易地進行多孔質膜PM1之蝕刻。 又，步驟ST2可包含如下步驟：步驟ST22a，其係使第1氣體之電漿產生；步驟ST22b，其係於步驟ST22a之執行後，將處理容器12內之處理空間Sp進行沖洗；步驟ST22c，其係於步驟ST22b之執行後使第2氣體之電漿產生；及步驟ST22d，其係於步驟ST22c之執行後，將處理容器12內之空間進行沖洗。如此一來，可藉由分別進行使用氟碳系氣體之電漿進行蝕刻之步驟ST22a、及使用GeF4 氣體之電漿形成Ge(鍺)之保護膜之步驟ST22c，而以可抑制C(碳)之脫離等，維持多孔質膜PM1之特性之方式，精細且靈活地進行對多孔質膜PM1之蝕刻處理。 又，於步驟ST2中，可將步驟ST22a及步驟ST22b執行一次或複數次，且可將步驟ST22c及步驟ST22d執行一次或複數次。如此一來，可藉由較佳地調整使用氟碳系氣體之電漿進行蝕刻之步驟ST22a之執行次數、及使用GeF4 氣體之電漿形成Ge(鍺)之保護膜之步驟ST22c之執行次數，而充分良好地獲取F(氟)等之活性物種所進行之蝕刻與Ge(鍺)之膜帶來之保護效果之平衡，由此，可一邊維持多孔質膜PM1之特性，一邊更精細且靈活地進行多孔質膜PM1之蝕刻。 又，步驟ST21a中使用之混合氣體之第1氣體之氟碳系氣體可含有CF4 氣體，且該混合氣體之第2氣體中所含之GeF4 氣體之流量可為該第1氣體中所含之CF4 氣體之流量之百分之十以上。如此一來，可知於混合氣體中含有CF4 氣體及GeF4 氣體之情形時，可藉由將GeF4 氣體之流量設為CF4 氣體之流量之百分之十以上，而一邊維持多孔質膜PM1之特性一邊良好地進行多孔質膜PM1之蝕刻。 又，步驟ST21a中使用之混合氣體之第1氣體之氟碳系氣體含有C4 F8 氣體，且該混合氣體之第2氣體中所含之GeF4 氣體之流量可為該第1氣體中所含之C4 F8 氣體之流量之二分之一以上，又，步驟ST21a中使用之混合氣體之第1氣體之氟碳系氣體含有C4 F8 氣體，且該混合氣體之第2氣體中所含之GeF4 氣體之流量可為該第1氣體中所含之C4 F8 氣體之流量以上。如此一來，可知於混合氣體中含有C4 F8 氣體及GeF4 氣體之情形時，可藉由將GeF4 氣體之流量設為C4 F8 氣體之流量之二分之一以上、或C4 F8 氣體之流量以上，而一邊維持多孔質膜PM1之特性一邊良好地進行多孔質膜PM1之蝕刻。 以上，於較佳之實施形態中圖示地說明了本發明之原理，但業者應認識到本發明只要不脫離如此之原理便可於配置及詳情中進行變更。本發明並不限定於本實施形態中揭示之特定之構成。因此，對申請專利範圍及來自其精神之範圍之所有修正及變更申請權利。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
12e‧‧‧排氣口
12g‧‧‧搬入搬出口
14‧‧‧支持部
18a‧‧‧第1平板
18b‧‧‧第2平板
22‧‧‧直流電源
23‧‧‧開關
24‧‧‧冷媒流路
26a‧‧‧配管
26b‧‧‧配管
28‧‧‧氣體供給管線
30‧‧‧上部電極
32‧‧‧絕緣性屏蔽構件
34‧‧‧電極板
34a‧‧‧氣體噴出孔
36‧‧‧電極支持體
36a‧‧‧氣體擴散室
36b‧‧‧氣體通流孔
36c‧‧‧氣體導入口
38‧‧‧氣體供給管
40‧‧‧氣體源群
42‧‧‧閥群
44‧‧‧流量控制器群
46‧‧‧沈積物防護罩
48‧‧‧排氣板
50‧‧‧排氣裝置
52‧‧‧排氣管
54‧‧‧閘閥
62‧‧‧第1高頻電源
64‧‧‧第2高頻電源
66‧‧‧整合器
68‧‧‧整合器
70‧‧‧電源
AT‧‧‧變質區域
Cnt‧‧‧控制部
ESC‧‧‧靜電吸盤
FL‧‧‧基底層
FR‧‧‧聚焦環
HP‧‧‧加熱器電源
HT‧‧‧加熱器
LE‧‧‧下部電極
MK1‧‧‧遮罩
MK2‧‧‧遮罩
MT‧‧‧方法
PD‧‧‧載置台
PM1‧‧‧多孔質膜
PM2‧‧‧多孔質膜
RS1‧‧‧實驗結果
RS2‧‧‧實驗結果
RS3‧‧‧實驗結果
SB‧‧‧基板
SF‧‧‧側面
Sp‧‧‧處理空間
ST1‧‧‧步驟
ST2‧‧‧步驟
ST21a‧‧‧步驟
ST21b‧‧‧步驟
ST22a‧‧‧步驟
ST22b‧‧‧步驟
ST22c‧‧‧步驟
ST22d‧‧‧步驟
W‧‧‧晶圓
WD1‧‧‧寬度
WD2‧‧‧寬度
圖1係表示一實施形態之方法之流程圖。 圖2係表示電漿處理裝置之一例之圖。 圖3A及圖3B係表示圖4或圖5所示之方法之各步驟之執行前及執行後之被處理體之狀態之剖視圖。 圖4係表示對圖1所示之多孔質膜進行蝕刻之步驟之一實施形態之流程圖。 圖5係表示對圖1所示之多孔質膜進行蝕刻之步驟之另一實施形態之流程圖。 圖6係表示實驗結果之圖表。
AT‧‧‧變質區域
FL‧‧‧基底層
MK1‧‧‧遮罩
MK2‧‧‧遮罩
PM1‧‧‧多孔質膜
PM2‧‧‧多孔質膜
SB‧‧‧基板
SF‧‧‧側面
W‧‧‧晶圓
WD1‧‧‧寬度
WD2‧‧‧寬度

Claims (7)

  1. 一種處理被處理體之方法，其係於電漿處理裝置之處理容器內進行之處理被處理體之方法，且該被處理體具備多孔質膜及設置於該多孔質膜上之遮罩，該方法具備 使用第1氣體及第2氣體於上述處理容器內產生電漿，且使用上述遮罩對上述多孔質膜進行蝕刻之步驟， 上述多孔質膜包含SiOCH， 上述第1氣體包含氟碳系氣體， 上述第2氣體包含GeF4 氣體。
  2. 如請求項1之方法，其中 於對上述多孔質膜進行蝕刻之上述步驟中，將上述第1氣體與上述第2氣體之混合氣體供給至上述處理容器內，且於該處理容器內產生該混合氣體之電漿。
  3. 如請求項1之方法，其中 對上述多孔質膜進行蝕刻之上述步驟包括： 第1步驟，其產生上述第1氣體之電漿； 第2步驟，其於上述第1步驟之執行後對上述處理容器內之空間進行沖洗； 第3步驟，其於上述第2步驟之執行後產生上述第2氣體之電漿；及 第4步驟，其於上述第3步驟之執行後對上述處理容器內之空間進行沖洗。
  4. 如請求項3之方法，其中 於對上述多孔質膜進行蝕刻之上述步驟中， 執行一次或複數次上述第1步驟及上述第2步驟，且執行一次或複數次上述第3步驟及上述第4步驟。
  5. 如請求項2之方法，其中 上述第1氣體之上述氟碳系氣體含有CF4 氣體，且 上述第2氣體所含之上述GeF4 氣體之流量為上述第1氣體所含之上述CF4 氣體之流量之百分之十以上。
  6. 如請求項2之方法，其中 上述第1氣體之上述氟碳系氣體包含C4 F8 氣體，且 上述第2氣體所含之上述GeF4 氣體之流量為上述第1氣體所含之上述C4 F8 氣體之流量之二分之一以上。
  7. 如請求項2之方法，其中 上述第1氣體之上述氟碳系氣體包含C4 F8 氣體，且 上述第2氣體所含之上述GeF4 氣體之流量為上述第1氣體所含之上述C4 F8 氣體之流量以上。
TW105135471A 2015-11-05 2016-11-02 處理被處理體之方法 TWI694481B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015217630A JP2017092142A (ja) 2015-11-05 2015-11-05 被処理体を処理する方法
JP??2015-217630 2015-11-05

Publications (2)

Publication Number Publication Date
TW201727695A true TW201727695A (zh) 2017-08-01
TWI694481B TWI694481B (zh) 2020-05-21

Family

ID=58668018

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135471A TWI694481B (zh) 2015-11-05 2016-11-02 處理被處理體之方法

Country Status (4)

Country Link
US (1) US9786473B2 (zh)
JP (1) JP2017092142A (zh)
KR (1) KR102651066B1 (zh)
TW (1) TWI694481B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6037914B2 (ja) * 2013-03-29 2016-12-07 富士フイルム株式会社 保護膜のエッチング方法およびテンプレートの製造方法
JP2017212361A (ja) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 プラズマ処理装置及びパーティクル付着抑制方法
US11002063B2 (en) * 2018-10-26 2021-05-11 Graffiti Shield, Inc. Anti-graffiti laminate with visual indicia
JP7313201B2 (ja) * 2019-06-14 2023-07-24 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855015A (en) * 1988-04-29 1989-08-08 Texas Instruments Incorporated Dry etch process for selectively etching non-homogeneous material bilayers
JP2746167B2 (ja) 1995-01-25 1998-04-28 日本電気株式会社 半導体装置の製造方法
KR100768363B1 (ko) * 1999-06-24 2007-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
JP4537818B2 (ja) * 2004-09-30 2010-09-08 株式会社日立ハイテクノロジーズ プラズマ処理方法
US20070111529A1 (en) * 2005-11-17 2007-05-17 Tokyo Electron Limited Plasma etching method
US20080067145A1 (en) * 2006-09-14 2008-03-20 United Microelectronics Corp. Method of recycling dummy wafer
JP2008124111A (ja) * 2006-11-09 2008-05-29 Nissin Electric Co Ltd プラズマｃｖｄ法によるシリコン系薄膜の形成方法
MX351888B (es) * 2008-07-30 2017-11-01 Blacklight Power Inc Star Reactor de hidrogeno-catalizador heterogeneo.
JP5819243B2 (ja) 2012-04-23 2015-11-18 株式会社日立ハイテクノロジーズ ドライエッチング方法
US9209033B2 (en) * 2013-08-21 2015-12-08 Tel Epion Inc. GCIB etching method for adjusting fin height of finFET devices
US9515166B2 (en) * 2014-04-10 2016-12-06 Applied Materials, Inc. Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications

Also Published As

Publication number Publication date
US20170133206A1 (en) 2017-05-11
KR102651066B1 (ko) 2024-03-26
KR20170053134A (ko) 2017-05-15
US9786473B2 (en) 2017-10-10
TWI694481B (zh) 2020-05-21
JP2017092142A (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
KR102512580B1 (ko) 플라즈마 에칭 방법
JP6529357B2 (ja) エッチング方法
TWI540637B (zh) Plasma etching method
JP6320248B2 (ja) プラズマエッチング方法
JP2014086500A (ja) 銅層をエッチングする方法、及びマスク
JP2008078515A (ja) プラズマ処理方法
US9437450B2 (en) Plasma etching method
KR102496968B1 (ko) 에칭 방법
JP2008028022A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
TWI743123B (zh) 電漿處理方法
TWI694481B (zh) 處理被處理體之方法
US20200111679A1 (en) Etching method
US10854430B2 (en) Plasma etching method
WO2014034396A1 (ja) プラズマ処理方法、及びプラズマ処理装置
JP2008021791A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
TW201933471A (zh) 電漿處理裝置
JP2007250873A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2016207788A (ja) 上部電極の表面処理方法、プラズマ処理装置及び上部電極
JP2009105272A (ja) プラズマエッチング方法及び記憶媒体
TW202035775A (zh) 清潔處理腔室的方法
JP6670672B2 (ja) エッチング方法
JP2006165246A (ja) プラズマエッチング方法
JP2017224797A (ja) 銅層をエッチングする方法
WO2023008025A1 (ja) エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
WO2017213193A1 (ja) 銅層をエッチングする方法