JP6320248B2 - プラズマエッチング方法 - Google Patents

プラズマエッチング方法

Info

Publication number
JP6320248B2
JP6320248B2 JP2014180073A JP2014180073A JP6320248B2 JP 6320248 B2 JP6320248 B2 JP 6320248B2 JP 2014180073 A JP2014180073 A JP 2014180073A JP 2014180073 A JP2014180073 A JP 2014180073A JP 6320248 B2 JP6320248 B2 JP 6320248B2
Authority
JP
Japan
Prior art keywords
gas
plasma
processing
frequency power
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014180073A
Other languages
English (en)
Other versions
JP2015181143A5 (ja
JP2015181143A (ja
Inventor
顕 中川
顕 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014180073A priority Critical patent/JP6320248B2/ja
Priority to KR1020150029511A priority patent/KR102358732B1/ko
Priority to EP15157548.7A priority patent/EP2916347A1/en
Priority to US14/638,393 priority patent/US9324575B2/en
Priority to CN201510097179.1A priority patent/CN104900511B/zh
Priority to TW104106767A priority patent/TWI665726B/zh
Publication of JP2015181143A publication Critical patent/JP2015181143A/ja
Publication of JP2015181143A5 publication Critical patent/JP2015181143A5/ja
Application granted granted Critical
Publication of JP6320248B2 publication Critical patent/JP6320248B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の種々の側面及び実施形態は、プラズマエッチング方法に関するものである。
従来より、半導体装置の製造工程においては、処理チャンバ内に配置した基板（例えば、半導体ウエハ）にプラズマを作用させてエッチングを行うプラズマエッチング方法が使用されている。例えば、半導体装置の製造工程において、二酸化シリコン膜にコンタクトホールを形成する場合などにおいてこのプラズマエッチング方法が使用されている。なお、近年では、コンタクトホールにおいては、ホール径が微細で、且つ深い高アスペクト比のコンタクトホール（ＨＡＲＣ（High Aspect Ratio Contact））、が要求されるようになっており、ホール内の孔が拡がるボーイングの発生を抑制し、側壁形状を垂直に維持しつつこのようなコンタクトホールを形成することが求められる。
また、特許文献１には、Ｃ４Ｆ８ガスのようなフロロカーボンガス（ＣｘＦｙ）に代表されるハロンゲン元素を含有するガス、および、更にＡｒガスやＯ２ガス等の他のガスを含むガスを用いて、プラズマエッチング装置の上部電極に直流電圧を印加して、半導体ウエハに高速電子を入射させ、ＡｒＦフォトレジストのエッチング耐性の低い有機膜を改質し、形状良く且つ高いエッチングレートで被エッチング膜をエッチングして高アスペクト比のホールを形成することが知られている。
特開２０１０−２１９４９１号公報
しかし、特許文献１は、十分な２次電子の放出が得られなく、高アスペクトの為、エッチングを継続していくと被エッチング膜のホール内にボーイングが形成されてしまう。本願は、このようなボーイングの発生を更に抑制する目的とする。
開示するプラズマエッチング方法は、実施形態の一例において、被処理体が収容され、その内部が真空排気可能な処理容器と、前記処理容器内に配置され、被処理体の載置台として機能する下部電極と、前記下部電極に対向するように前記処理容器内に配置された上部電極と、前記処理容器内に少なくともＣｘＦｙガスとＡｒガスよりも質量が軽い希ガスとを含む処理ガスを供給する処理ガス供給ユニットと、前記上部電極又は前記下部電極の少なくとも一方にプラズマ生成用の高周波電力を印加するプラズマ生成用高周波電力印加ユニットと、前記上部電極に負の直流電圧を印加する第１の直流電源とを具備するプラズマエッチング装置を用いて、エッチング対象膜にホールを形成する。また、開示のプラズマエッチング方法は、前記プラズマ生成用高周波電力印加ユニットをオンにして前記処理容器内に少なくとも前記ＣｘＦｙガスと前記Ａｒガスよりも質量が軽い希ガスとを含む処理ガスのプラズマを生成する第１条件と、前記プラズマ生成用高周波電力印加ユニットをオフにして前記処理容器内の少なくとも前記ＣｘＦｙガスと前記Ａｒガスよりも質量が軽い希ガスとを含む処理ガスのプラズマを消滅させる第２条件とを交互に繰り返し、前記第１の直流電源から、前記第１条件の期間よりも前記第２条件の期間のほうが印加電圧の絶対値が大きくなるように負の直流電圧を印加して、前記エッチング対象膜をエッチングしてホールを形成する。
本発明の種々の側面及び実施形態によれば、ボーイングの発生を更に抑制可能となるという有利な効果を奏する。
図１は、本発明の第１の実施形態に係るプラズマエッチング方法を実施することが可能なプラズマエッチング装置の一例を示す概略断面図である。 図２は、図１のプラズマエッチング装置において第１の高周波電源に接続された第１の整合器の構造を示す図である。 図３−１は、本発明の第１の実施形態に係るプラズマエッチング方法が適用される被処理体である半導体ウエハの構造例を示す断面図である。 図３−２は、本発明の第１の実施形態に係るプラズマエッチング方法が適用される被処理体である半導体ウエハの構造例を示す断面図である。 図３−３は、本発明の第１の実施形態に係るプラズマエッチング方法が適用される被処理体である半導体ウエハの構造例を示す断面図である。 図４は、プラズマシースが厚い場合における、上部電極で負の直流電圧印加により発生した２次電子の挙動を示す模式図である。 図５は、本発明の第１の実施形態に係るプラズマエッチング方法における第１の高周波電源、第２の高周波電源、及び第１の直流電源の状態を示すタイミングチャートである。 図６は、プラズマシースが存在しない場合における、上部電極で負の直流電圧印加により発生した２次電子の挙動を示す模式図である。 図７は、本発明の第１の実施形態に係るプラズマエッチング方法における高周波電力のオン・オフとウエハへの入射電子電流との関係を示すグラフである。 図８は、本発明の第１の実施形態に係るプラズマエッチング方法における第１の高周波電源、第２の高周波電源、及び第１の直流電源の状態の他の例を示すタイミングチャートである。 図９は、図１の装置の第１の直流電源の他の例を示す模式図である。 図１０−１は、希釈ガスとしてヘリウムガスを用いた場合とアルゴンを用いた場合とを比較するための図である。 図１０−２は、希釈ガスとしてヘリウムガスを用いた場合とアルゴンを用いた場合とを比較するための図である。 図１１−１は、被処理体の別の一例を示す図である。 図１１−２は、被処理体の別の一例を示す図である。 図１１−３は、被処理体の別の一例を示す図である。 図１２は、デポについて示す図である。
以下に、開示するプラズマエッチング方法の実施形態について、図面に基づいて詳細に説明する。なお、本実施形態により開示する発明が限定されるものではない。実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。以下、添付図面を参照して本発明の実施の形態について具体的に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係るプラズマエッチング方法を実施することが可能なプラズマエッチング装置の一例を示す概略断面図である。
プラズマエッチング装置は、容量結合型平行平板プラズマエッチング装置として構成されており、例えば表面が陽極酸化処理されたアルミニウムからなる略円筒状のチャンバ（処理容器）１０を有している。このチャンバ１０は保安接地されている。
チャンバ１０の底部には、セラミックス等からなる絶縁板１２を介して円柱状のサセプタ支持台１４が配置され、このサセプタ支持台１４の上に例えばアルミニウムからなるサセプタ１６が設けられている。サセプタ１６は下部電極の機能を構成し、その上に被処理基板である半導体ウエハＷが載置される。
サセプタ１６の上面には、半導体ウエハＷを静電力で吸着保持する静電チャック１８が設けられている。この静電チャック１８は、導電膜からなる電極２０を一対の絶縁層又は絶縁シートで挟んだ構造を有するものであり、電極２０には直流電源２２が電気的に接続されている。そして、直流電源２２からの直流電圧により生じたクーロン力等の静電力により半導体ウエハＷが静電チャック１８に吸着保持される。
サセプタ１６の周囲（半導体ウエハＷの周囲を囲む）には、エッチングの均一性を向上させるための、例えばシリコンからなる導電性のフォーカスリング（補正リング）２４が配置されている。サセプタ１６及びサセプタ支持台１４の側面には、例えば石英からなる円筒状の内壁部材２６が設けられている。内壁部材２６は、取り付け取り外し可能に分割していても良い。
サセプタ支持台１４の内部には、例えば円周上に冷媒室２８が設けられている。この冷媒室２８には、外部に設けられた図示しないチラーユニットより配管３０ａ，３０ｂを介して所定温度の冷媒、例えば冷却水が循環供給され、冷媒の温度によってサセプタ上の半導体ウエハＷの処理温度を制御することができる。
更に、図示しない伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスがガス供給ライン３２を介して静電チャック１８の上面と半導体ウエハＷの裏面との間に供給され、半導体ウエハＷからの熱を効率よく伝達してウエハの温度を冷却制御される。
下部電極であるサセプタ１６の上方には、サセプタ１６と対向するように平行に上部電極３４が設けられている。そして、上部及び下部電極３４，１６間の空間がプラズマ生成空間となる。上部電極３４は、下部電極であるサセプタ１６上の半導体ウエハＷと対向してプラズマ生成空間と接する面、つまり対向面を形成する。
この上部電極３４は、絶縁性遮蔽部材４２を介して、チャンバ１０の上部に支持されており、サセプタ１６との対向面を構成しかつ多数の吐出孔３７を有する電極板３６と、この電極板３６を着脱自在に支持し、導電性材料、例えばアルミニウムからなる水冷構造の電極支持体３８とによって構成されている。電極板３６は、ジュール熱の少ない低抵抗の導電体又は半導体が好ましく、また、後述するようにレジストを強化する観点からはシリコン含有物質が好ましい。このような観点から、電極板３６はシリコンやＳｉＣで構成されるのが好ましい。電極支持体３８の内部には、ガス拡散室４０が設けられ、このガス拡散室４０からはガス吐出孔３７に連通する多数のガス通流孔４１が下方に延びている。なお、ガス拡散室４０は、例えば、隔壁により、チャンバ１０の中心部に対応する中心部と、チャンバ１０の周辺部に対応する周辺部とに分かれている。
電極支持体３８にはガス拡散室４０へ処理ガスを導くガス導入口６２ａ、６２ｂが形成されており、ガス拡散室４０の中心側にガスを導入するガス導入口６２ａには、ガス供給管６４ａが接続され、ガス供給管６４ａには処理ガス供給源６６ａが接続されている。ガス供給管６４ａには、上流側から順にフロースプリッタ６８及び開閉バルブ７０が設けられている（ＭＦＣの代わりにＦＣＳでもよい）。また、ガス拡散室４０の周辺側にガスを導入するガス導入口６２ｂには、ガス供給管６４ｂが接続され、ガス供給管６４ｂには処理ガス供給源６６ａ及び付加ガス供給源６６ｂが接続されている。ガス供給管６４ｂには、上流側から順にマスフローコントローラ（ＭＦＣ）６９が設けられている。なお、ＭＦＣの代わりにＦＣＳを設けても良い。
ここで、処理ガス供給源６６ａから、エッチングのための処理ガスとして、例えばＣ４Ｆ６やＣ４Ｆ８ガスのようなフロロカーボンガス（ＣｘＦｙ）とＨｅガスとが、フロースプリッタ６８によってガス拡散室４０の中心側行きのガスと周辺側行きのガスとに分割され、ガス供給管６４ａからガス拡散室４０の中心側に至り、ガス通流孔４１及びガス吐出孔３７を介してシャワー状にプラズマ生成空間に吐出される。すなわち、上部電極３４は処理ガスを供給するためのシャワーヘッドとして機能する。また、ガス拡散室４０の周辺側については、付加ガス供給源６６ｂから供給されたガスと、処理ガス供給源６６ａから供給されたガスのうちフロースプリッタ６８によってガス拡散室４０の周辺側行きのガスに分割されたガスとが、ガス供給管６４ｂからガス拡散室４０の周辺側に至り、プラズマ生成空間に吐出される。
また、処理ガス供給源６６ａから供給される処理ガスに希釈ガスを用いる場合には、添加するヘリウムの量は、例えば、ＣｘＦｙの総流量の５０〜４００％が好ましく、より好ましくは、７０〜２００％である。また、ヘリウムの流量は、５０〜４００ｓｃｃｍが好ましく、７０〜２００ｓｃｃｍが好ましい。また、この範囲がプラズマ密度の増加に効果的である。
上部電極３４には、ローパスフィルタ（ＬＰＦ）４６ａを介して第１の直流電源５０が電気的に接続されている。第１の直流電源５０は、負極が上部電極３４側となるように接続されており、上部電極３４に負（マイナス）の電圧を印加するようになっている。ローパスフィルタ（ＬＰＦ）４６ａは後述する第１及び第２の高周波電源からの高周波をトラップするものであり、好適にはＬＲフィルタ又はＬＣフィルタで構成される。
チャンバ１０の側壁から上部電極３４の高さ位置よりも上方に延びるように円筒状の接地導体１０ａが設けられている。電磁波のシールドをしている。
下部電極であるサセプタ１６には、第１の整合器４６を介して、プラズマ生成用の第１の高周波電源４８が電気的に接続されている。第１の高周波電源４８は、２７〜１００ＭＨｚの高い周波数、例えば４０ＭＨｚの高周波電力を出力する。第１の整合器４６は、第１の高周波電源４８の内部（又は出力）インピーダンスに負荷インピーダンスを整合させるもので、チャンバ１０内にプラズマが生成されているときに第１の高周波電源４８の出力インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。第１の整合器４６は、図２に示すように、第１の高周波電源４６の給電ライン９６から分岐して設けられた第１の可変コンデンサ９７と、給電ライン９６のその分岐点の第１の高周波電源４８側に設けられた第２の可変コンデンサ９８と、分岐点の反対側に設けられたコイル９９とを有している。
下部電極であるサセプタ１６には、また、第２の整合器８８を介して第２の高周波電源９０も電気的に接続されている。この第２の高周波電源９０から下部電極であるサセプタ１６に高周波電力が供給されることにより、半導体ウエハＷにバイアスが印加され半導体ウエハＷにイオンが引き込まれる。第２の高周波電源９０は、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の低い周波数、例えば３ＭＨｚの高周波電力を出力する。第２の整合器８８は第２の高周波電源９０の内部（又は出力）インピーダンスに負荷インピーダンスを整合させるためのもので、チャンバ１０内にプラズマが生成されているときに第２の高周波電源９０の内部インピーダンスとチャンバ１０内のプラズマを含めた負荷インピーダンスが見かけ上一致するように機能する。また、第１の整合器４６と第２の整合器８８を一体構成したＤｕａｌ Ｍａｔｃｈｅｒ構成に、サセプタ支持体１４に一本の給電棒で接続するようにしても良い。これにより、インピーダンスの整合を行う機構を小型化することができる。
第１の直流電源５０、第１の高周波電源４８、第２の高周波電源９０は、パルスコントローラ９５に電気的に接続されており、これらはパルスコントローラ９５により制御されるようになっている。
具体的には、パルスコントローラ９５は、第１の高周波電源４８のオン・オフ及び出力の制御が可能となっており、第１の高周波電源４８を連続的にオンにしてプラズマを生成する状態、及び交互にオン・オフし、例えばパルス状として、プラズマが存在している状態とプラズマが消滅した状態を交互に形成する状態に制御することが可能となっている。また、バイアス用の第２の高周波電源９０のオン・オフ及び出力の制御も可能となっており、プラズマ処理中に所定の出力で連続的にバイアスを印加する状態、及び第２の高周波電源９０の出力を第１の高周波電源４８のオン・オフに同期して、例えばパルス状に出力を制御することが可能となっている。更に、パルスコントローラ９５は、第１の直流電源５０のオン・オフ制御及び電流・電圧制御を行うことが可能となっている。
例えば、第１の高周波電源４８は、高周波電力が所定周期でオン・オフされるモードの際に、パルスコントローラ９５が、第１の整合器４６における整合動作をこのオン・オフに同期させて切り替えるように制御する。
この場合に、パルスコントローラ９５は、第１の高周波電源４８をオン・オフモードで動作させているときには、可変コンデンサがオン・オフに追従できない場合には第１の整合器４６の動作を行わないように制御する。第２の整合器８８についても、基本的に第１の整合器４６と同様に構成されており、パルスコントローラ９５は、第２の高周波電源９０の出力を第１の高周波電源４８のオン・オフに同期させて出力制御する際に、可変コンデンサがオン・オフに追従できない場合には第２の整合器８８の動作を行わないように制御する。
ただし、第１の整合器４６及び第２の整合器８８の可変コンデンサの動作が十分に速い場合には、高出力の際に第１の整合器４６が第１の高周波電源４８の内部インピーダンスとチャンバ１０内のプラズマを含めた負荷インピーダンスとが一致するような動作を行うように、また、第２の整合器８８が第２の高周波電源９０の内部インピーダンスとチャンバ１０内のプラズマを含めた負荷インピーダンスとが一致するような動作を行うように制御してもよい。
チャンバ１０の底部には排気口８０が設けられ、この排気口８０に排気管８２を介して排気装置８４が接続されている。排気装置８４は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０内を所望の真空度まで減圧可能となっている。また、チャンバ１０の側壁には半導体ウエハＷの搬入出口８５が設けられており、この搬入出口８５はゲートバルブ８６により開閉可能となっている。また、チャンバ１０の内壁に沿ってチャンバ１０にエッチング副生物（デポ）が付着することを防止するためのデポシールド１１が着脱自在に設けられている。すなわち、デポシールド１１がチャンバ壁を構成している。また、デポシールド１１は、内壁部材２６の外周にも設けられている。チャンバ１０の底部のチャンバ壁側のデポシールド１１と内壁部材２６側のデポシールド１１との間には排気プレート８３が設けられている。デポシールド１１及び排気プレート８３としては、例えばアルミニウム材にＹ２Ｏ３等のセラミックスを被覆したものを好適に用いることができる。
デポシールド１１のチャンバ内壁を構成する部分のウエハＷとほぼ同じ高さの部分には、グランドにＤＣ的に接続する導電性部材（ＧＮＤブロック）９１が設けられる。この導電性部材９１が、チャンバ内壁表面に滞留した電子（電荷）を逃がすことにより、異常放電防止効果が発揮される。なお、この導電性部材９１は、プラズマ生成領域に設けられていれば、その位置は図１の位置に限られず、例えばサセプタ１６の周囲に設ける等、サセプタ１６側に設けてもよく、また上部電極３４の外側にリング状に設ける等、上部電極３４近傍に設けてもよい。プラズマに晒されない程度の位置に配置、例えばサセプタ１６の下方に配置しても良い。
プラズマ処理装置の各構成部、例えば電源系やガス供給系、駆動系、更にパルスコントローラ９５等は、マイクロプロセッサ（コンピュータ）を含む制御部（全体制御装置）１００に接続されて制御される構成となっている。また、制御部１００には、オペレータがプラズマ処理装置を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１０１が接続されている。
更に、制御部１００には、プラズマ処理装置で実行される各種処理を制御部１００の制御にて実現するための制御プログラムや、処理条件に応じてプラズマ処理装置の各構成部に処理を実行させるためのプログラムすなわち処理レシピが格納された記憶部１０２が接続されている。処理レシピは記憶部１０２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース１０１からの指示等にて任意の処理レシピを記憶部１０２から呼び出して制御部１００に実行させることで、制御部１００の制御下で、プラズマ処理装置での所望の処理が行われる。なお、本発明の実施の形態で述べるプラズマ処理装置（プラズマエッチング装置）は、この制御部１００を含むものとする。
次に、第１の実施形態に係るプラズマエッチング方法について説明する。
例えば、図３−１に示すように、Ｓｉ基板１２０上に、例えばＳｉＯ２の絶縁膜１２１が形成され、その上にエッチングマスクであるハードマスクとして、例えばポリシリコン膜１２２ａが形成され、その上に酸化膜１２２が形成され、更にその上にフォトリソグラフィによりパターン化されたフォトレジスト膜（例えばＡｒＦレジスト膜）１２３がエッチングマスクとして形成されている。
まず、図３−２に示すように、フォトレジスト膜１２３をマスクとして、酸化膜１２２をエッチングする。
次に、図３−３に示すように、酸化膜１２２をマスクとして、例えば、Ｂｒ及びＮＦ３ガス等のハロゲンガスを含むガスのプラズマにより、ポリシリコン膜１２２ａをエッチングしてハードマスクを形成する。
次に、ハードマスクが形成された半導体ウエハＷを図１のプラズマエッチング装置を用いてプラズマエッチングを施す。まず、ゲートバルブ８６を開状態とし、搬入出口８５を介して上記構成の半導体ウエハＷをチャンバ１０内に搬入し、サセプタ１６上に載置する。この状態でゲートバルブ８６を閉じ、排気装置８４によりチャンバ１０内を排気しながら、処理ガス供給源６６ａから処理ガスを所定の流量でガス拡散室４０へ供給し、ガス通流孔４１及びガス吐出孔３７を介してチャンバ１０内へ供給しつつ、その中の圧力を例えば２Ｐａ（１５ｍＴｏｒｒ）に設定し、所定の高周波電力と直流電圧を印加してウエハＷに対してプラズマエッチングを行う。このとき、半導体ウエハＷは、直流電源２２から静電チャック１８の電極２０に直流電圧を供給することにより静電チャック１８に固定されている。なお、チャンバ１０内の圧力は、例えば０．１〜１５０Ｐａ（７．５〜１１２５ｍＴｏｒｒ）の範囲内であることが好ましい。また、エッチング特性の観点では、チャンバ１０内の圧力は、例えば１〜２６．６Ｐａの範囲内であることがより好ましい。
ここで、絶縁膜をエッチングする処理ガスとしては、少なくともＣｘＦｙとＨｅガスとを含むガスを採用することができる。ＣｘＦｙとしては、Ｃ４Ｆ６、Ｃ４Ｆ８であり、Ｃ４Ｆ６またはＣ４Ｆ８をそれぞれ単ガスで用いても良く、Ｃ４Ｆ６とＣ４Ｆ８を混合するように用いても良い。また、処理ガスには、更に、Ｏ２ガス、ＮＦ３ガス等の他のガスが含まれていてもよい。
＜エッチング条件＞
ガス種 Ｃ４Ｆ６／Ｃ４Ｆ８／Ｈｅ／Ｏ２／ＮＦ３
ガス流量 ５〜７０ｓｃｃｍ／５〜７０ｓｃｃｍ／７０〜２００ｓｃｃｍ／５０〜１００ｓｃｃｍ／１〜２０ｓｃｃｍ
第１の高周波の周波数及び電力 ４０ＭＨｚ／１５００〜２５００Ｗ
第２の高周波の周波数及び電力 ３ＭＨｚ／５０００〜９０００Ｗ
高周波パルスの周波数 １〜１５０ｋＨｚ
高周波パルスのデューティー比 １０〜６０％
高周波パルスのオフ時間 ３０〜１５０μｓｅｃ
直流電圧（ＤＣ） ５００〜１０００Ｖ
下部電極であるサセプタ１６に第１の高周波電源４８から２７〜１００ＭＨｚの周波数、例えば４０ＭＨｚの比較的高い周波数のプラズマ生成用の高周波電力を印加し、かつ第２の高周波電源９０から４００ｋＨｚ〜１３．５６ＭＨｚの周波数、例えば３ＭＨｚのプラズマ生成用の高周波電力よりも低い周波数のイオン引き込み用の高周波電力を連続的に印加し、更に上部電極３４に第１の直流電源５０から所定の直流電圧を連続的に印加する。
上部電極３４の電極板３６に形成されたガス吐出孔３７から吐出された希釈ガスとしてヘリウムを含む処理ガスは、高周波電力により生じた上部電極３４と下部電極であるサセプタ１６間でプラズマ化し、このプラズマによりポリシリコン１２２ａをマスクとして絶縁膜１２１がエッチングされる。ここで、図１２のデポ３１０に示されるように、絶縁膜１２１のエッチングは、プラズマから発生するＣＦ系Ｐｏｌｙｍｅｒ及びＨｏｌｅ底から発生する反応生成物がホール内側壁にデポされつつエッチングされる。そのデポ物がホールの側壁の保護膜としてボーイングを抑制するが、例えば２０以上の高アスペクトのホールを形成する場合、従来は、保護膜がホールの上方に形成されるとともに、エッチング耐性がないので、ホール内にボーイングが形成されてエッチング形状が悪かった。本発明は、上部電極にＤＣ印加し、ＤＣ、ＲＦ共にパルスで少なくともＣｘＦｙとＨｅガスを含むガスの処理ガスのプラズマでエッチングする。これにより、デポとポリシリコンとの選択比を大きくとれるのでボーイングを抑制できる。なお、図１２は、デポについて示す図である。
このとき、下部電極にプラズマ形成用の高周波電力を印加することで、ウエハにより近いところでプラズマを生成し、基板側にプラズマを引き込むことができ、またプラズマが広い領域に拡散せず処理ガスの解離を抑えることができるので、チャンバ１０内の圧力が高くプラズマ密度が低いような条件であっても、エッチングレートを上昇させることができる。また、プラズマ形成用の高周波電力の周波数が高い場合でも、比較的大きなイオンエネルギーを確保することができるので高効率である。また、本実施形態のように下部電極にプラズマ形成用の高周波電力とイオン引き込み用の高周波電力を別々に印加することで、プラズマエッチングに必要なプラズマ形成の機能とイオン引き込みの機能とを独立に制御することが可能となる。したがって、高い微細加工性が要求されるエッチングの条件を満たすことが可能となる。更に、プラズマ生成用に２７ＭＨｚ以上の高い周波数領域の高周波電力を供給しているので、効率よくプラズマを高密度化することができ、より低圧の条件下でも高密度プラズマを生成することができる。
また、本発明では、ヘリウムガスを用いているので、第１の直流電源５０から上部電極３４に負の直流電圧を印加することにより、プラズマ中の正イオンが上部電極３４に衝突してその近傍に２次電子を相対的にＡｒより多く生成するので、その２次電子を鉛直方向下方へ加速させ、その加速された２次電子（高速電子）を被処理体である半導体ウエハＷのホール内に供給することができる。このとき、半導体ウエハＷのホール内に供給された電子は、保護膜を改質して硬化し、側壁のエッチングを抑制することができホール内のボーイングを抑制できる。例えば、図１２に示す例では、デポ３１０を改質して硬化することができ、ホール内のボーイングを抑制できる。
また、高速電子による改質効果は、半導体ウエハＷ上のプラズマシース厚に依存する。すなわち、エッチングの際には、第１の高周波電源４８からの高周波電力に加え高周波バイアス印加用の第２の高周波電源９０からの高周波電力が印加されるため、図４に示すようにプラズマシース厚Ｓが厚くなり、２次電子ｅを反発する。これが障壁となって、保護膜１２３に十分な電子を供給することができず、十分な改質効果を得ることができない。なお、図４の１２４はコンタクトホールである。
そこで、本実施形態では、更に図５に示すように、プラズマ生成用の第１の高周波電源４８を交互にオン・オフし、それに同期して第２のバイアス印加用の第２の高周波電源９０を交互にオン・オフして、図６に示すように、第１の高周波電源４８によるプラズマ（グロープラズマ）が生成した状態（プラズマオン）とプラズマが消失した状態（プラズマオフ）とを交互に繰り返し、第１の直流電源５０から上部電極３４に、プラズマのオン・オフに同期して、プラズマオンの期間よりもプラズマオフの期間のほうが印加電圧の絶対値が大きくなるように負の直流電圧を印加する。
すなわちプラズマ処理が進行すると、第１の高周波電源４８により生成されるプラズマのプラズマシースと、バイアス印加用の第２の高周波電源９０により生成されるプラズマシースとが合わさって、図４に示すように、非常に厚いプラズマシースが形成される。そのため、プラズマオンの期間では、２次電子ｅがプラズマシースＳで反射されてしまい保護膜へ供給されず改質が不十分になる。しかし、プラズマオフの期間では、第１の高周波電源４８も、第２の高周波電源９０もオフとなっているので、プラズマシースはほぼ消滅し、図６に示すように、２次電子（高速電子）ｅを保護膜に容易に到達させることができるので、保護膜の改質（硬化）を有効に処理できる。
また、第１の直流電源５０からの直流電圧をプラズマオンの期間よりもプラズマオフの期間のほうが大きくなるように印加することにより、プラズマオフの期間に多量の２次電子が保護膜へ更に多く供給されるので、より有効に保護膜を改質（硬化）することができる。
このような高周波（ＲＦ）電力のオン・オフにともなうプラズマのオン・オフと、半導体ウエハＷへの電子の入射量の指標である半導体ウエハＷへの入射電子電流（Ａ）との関係を図７に示す。この図に示すように、高周波（ＲＦ）電力をオフにしてプラズマオフとした期間は、入射電子電流が増加しており、プラズマオフの期間に多量の電子が供給されることがわかる。
プラズマオンの期間に印加する直流電圧は、形成しようとするプラズマに応じた値にすればよく、例えば０〜−２０００Ｖ程度が例示される。また、プラズマオフの期間に印加する直流電圧は、プラズマオンの期間よりも絶対値が大きければよいが、フォトレジスト膜１２３等を改質する観点からは、その絶対値が大きければ大きいほどよく、上限は存在しない。ただし、装置の耐性を考慮すると、現実的には−２０００Ｖよりも絶対値が小さいことが好ましい。具体的には、−３００〜−１５００Ｖが好ましく、より好ましくは５００〜−１０００Ｖである。
プラズマオフの期間は、３０〜１５０μｓｅｃが好ましい。３０μｓｅｃ以下だと２次電子の入射量が少なくなるので、改質の効果が不十分でボーイングを抑制出来ない。従って、プラズマオフの期間を長い方が好ましい。また、パルスの周波数は、１〜１５ｋＨｚが好ましく、５〜１５ｋＨｚより好ましい。デューティー比は、１０〜６０％が好ましい。デューティー比が６０％以上ではエッチング形状が良くないので、デューティー比は低い方が好ましい。
なお、図８に示すように、第１の直流電源５０からの直流電圧を、プラズマオンの期間にオフにし、プラズマオフの期間にオンにするようにしてもよい。
本実施形態は、高ＶppのプロセスはＶppが３０００〜４０００Ｖ程度、Ｖdcが−１５００〜−２０００Ｖ程度である。また、上部電極のＶdcをＶdc(top)とし、下部電極のＶdcをＶdc(bottom)とすると、保護膜の改質効果を得るためには、Ｖdc(top)＞Ｖdc(bottom)の条件を満たすことが好ましい。
なお、本実施形態の方法を実施する装置としては、図１の装置の代わりに、図９に示すように、第１の直流電源を、プラズマオンの期間にそれに対応した相対的に低い直流電圧を印加する低電圧印加直流電源５０ａと、プラズマオフの期間にそれに対応した相対的に高い直流電圧を印加する高電圧印加直流電源５０ｂとを設け、スイッチ５１によりこれらを交互に切り替えるようにしたものを用いることができる。これにより、より簡易に直流電圧の切り替えを実施することができる。
ここで、希釈ガスとしては、Ａｒガスよりも質量が軽い希ガス、例えばヘリウムガス、ネオンガス等を用いることができる。ここでは、希釈ガスとして他の希ガスを用いた場合と比較して説明する。希ガスから生成される高速２次電子によって、有機膜への改質効果が向上可能となる。すなわち、２次電子は、プラズマ中の正イオンが上部電極３４に衝突してその近傍に２次電子を生成される。ここで、希釈ガスとして用いられる可能性のあるガス各々について、２次電子放出係数（Secondary-Electron Emission Coefficient、SEEC）を検討すると、例えば、加速電圧１００ｅＶを用い、Ｓｉ（１００）に対してイオンを衝突させた場合、Ａｒ＋の場合には、３％程度であるのに対して、Ｎｅ＋を用いた場合には１３％となり、Ｈｅ＋を用いた場合には１７％となる。このことを踏まえ、２次電子放出係数が相対的に高いネオンまたはヘリウムガス等のようにＡｒガスよりも質量が軽い希ガスを用いることが好ましく、より好ましくはヘリウムガスを用いることが好ましい。
次に、この実施形態の方法の効果を確認した実験について説明する。ここでは、シリコン基板上にＳｉＯ２の絶縁膜１２１が３０００ｎｍの厚さで成膜され、その上にマスクとしてのポリシリコン膜１２２ａが９００ｎｍの厚さで成膜され、その上にフォトリソグラフィによりパターン化されたＡｒＦレジスト膜１２３が形成されたサンプルを準備し、これについて、第１の高周波電源４８及び第２の高周波電源９０を同期させてオン・オフし、第１の直流電源５０からの上部電極への直流電圧を−１５０Ｖとその絶対値を低いままにして連続して印加してＳｉＯ２の絶縁膜１２１をエッチングした場合と、第１の高周波電源４８及び第２の高周波電源９０をオフにしたときに、直流電圧を−１２００Ｖと絶対値を上昇させてＳｉＯ２の絶縁膜１２１をエッチングした場合に、ポリシリコン膜１２２ａの残存厚さを把握した。すなわち、有機膜であるＡｒＦレジスト膜１２３及びポリシリコン膜１２２ａの強化の度合いが高い場合には、プラズマエッチングの際のＡｒＦレジスト膜１２３の残存期間が長く、ポリシリコン膜１２２ａのエッチング耐性も高いので、ポリシリコン膜１２２ａの残存厚さが厚くなる。
この実験の結果、直流電圧を一定にし、連続的に印加してエッチングを行った場合には、ポリシリコン膜１２２ａの残存膜厚が４３０ｎｍであったのが、本実施形態に基づいてパルス状に直流電圧を印加した場合にはポリシリコン膜１２２ａの残存膜厚が４８５ｎｍとなった。これにより本実施形態によりＡｒＦレジスト膜１２３及びポリシリコン膜１２２ａの強化の度合いが高くなることが確認された。
また、希釈ガスとしてヘリウムガスを用いることで、高アスペクト比のコンタクトホールを形成する場合であっても、他の希釈ガスを用いる場合と比較してボーイングの発生を抑制可能となる。
図１０−１及び図１０−２は、上記のプロセス条件で希釈ガスとしてヘリウムガスを用いた場合とアルゴンを用いた場合とを比較したホール内のボトムＣＤとボーイング関係図である。図１０−１及び図１０−２に示すデータを取得する際の膜構成は、シリコン基板上に、所定の膜厚で第１のＳｉＮ層、第１のＳｉＯ２層、第２のＳｉＮ層、第２のＳｉＯ２層、および第３のＳｉＮ層を交互に積層して所定の積層膜を形成する。そして、第１のＳｉＯ２層上にＰｏｌｙ Ｍａｓｋ層が形成される。そして、希釈ガスとしてアルゴンを用いてエッチングをした場合と、ヘリウムを用いてエッチングをした場合とを比較した。具体的には、Ｐｏｌｙ Ｍａｓｋ層、第３のＳｉＮ層、第２のＳｉＯ２層、第２のＳｉＮ層を順にエッチングした。その後、第１のＳｉＯ２層をエッチングする際に、希釈ガスとしてヘリウムガスを含む処理ガスを用いてエッチングするか、又は、希釈ガスとしてアルゴンガスを含む処理ガスを用いてエッチングした。その後、ボーイング幅を測定した。
図１０−１及び図１０−２では、横軸は、コンタクトホールの底の幅を示し、縦軸が、コンタクトホールの幅のうち、第２のＳｉＮ層において一番大きい幅の値を示す。図１０−１及び図１０−２に示されているように、希釈ガスとしてヘリウムを用い、且つＤＣパルス＋ＲＦパルスでエッチングすることのより、希釈ガスとしてアルゴンを用いた場合と比較して、約１ｎｍもボーイング幅が改善していることがわかる。すなわち、ヘリウムを用いることで、ボーイングの発生を抑制することが出来た。
このように、上層の第２のＳｉＯ２層をエッチングする場合、希釈ガスとしてＡｒガスを含む処理ガスのプラズマで第１のプラズマエッチングを行い、次に、下層の第１のＳｉＯ２層をエッチングする場合、希釈ガスとしてＨｅガスを含む処理ガスのプラズマで第２のプラズマエッチングを行うことにより、ボーイングを抑制することが出来る。
この場合、高い周波数の高周波電力の比は、第１のプラズマエッチングと第２のプラズマエッチングとで、１：１５〜１：２．５が好ましい。また、低い周波数の高周波電力の比は、第１のプラズマエッチングと第２のプラズマエッチングとで、１：１〜１：１．５が好ましい。
また、第１のプラズマエッチングの場合、上部電極へのＤＣ印加電圧は、パルスがＯＮの時は−１００〜―４００Ｖが好ましく、ＯＦＦの時は−８００〜−１０００Ｖの範囲が好ましい。
また、第２のプラズマエッチングの場合、上部電極へのＤＣ印加電圧は、パルスがＯＮの時は−４００〜―６００Ｖが好ましく、ＯＦＦの時は−９００から−１１００Ｖの範囲が好ましい。
（その他の実施形態）
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、本発明を実施する装置は、上に例示したものに限らず、例えば高周波電源を下部電極にプラズマ生成用のものを一つ設けたものであってもよい。また、上記実施形態では、プラズマエッチングの際に第１の直流電圧を印加したが、必須ではない。更に、本発明が適用される被処理体としては、図３に示すものに限らず、任意の被処理体であってよい。例えばフォトレジストとエッチング対象膜との間に反射防止膜が介在されたものであってもよい。エッチング対象膜は典型的には酸化膜等の絶縁膜であるが、これに限るものではない。図１１−１〜図１１−３は、被処理体の別の一例を示す図である。例えば、図１１−１に示すように、Ｓｉ基板３０１上に絶縁膜３０２が形成され、その上にエッチングマスクであるハードマスクとして例えば有機膜であるアモルファスカーボン膜３０３が形成され、更にその上にフォトリソグラフィによりパターン化されたフォトレジスト膜（例えばＡｒＦレジスト膜）３０４がエッチングマスクとして形成された構造の半導体ウエハＷを被処理体としても良い。この場合、図１１−２に示すように、まず、フォトレジスト膜３０４をマスクとして、アモルファスカーボン膜３０３をエッチングする。その後、図１１−３に示すように、アモルファスカーボン膜３０３をマスクとして、ＣｘＦｙ系ガスのプラズマにより、絶縁膜３０２をエッチングすることでビア・トレンチを形成する。
１０…チャンバ（処理容器）
１６…サセプタ（下部電極）
３４…上部電極
４６…第１の整合器
４８…第１の高周波電源
５０…第１の直流電源
６６ａ…処理ガス供給源
８４…排気装置
８８…第２の整合器
９０…第２の高周波電源
９５…パルスコントローラ
１００…制御部
１０２…記憶部
Ｗ…半導体ウエハ（被処理基板）

Claims (6)

  1. 被処理体が収容され、その内部が真空排気可能な処理容器と、前記処理容器内に配置され、前記被処理体の載置台として機能する下部電極と、前記下部電極に対向するように前記処理容器内に配置された上部電極と、前記処理容器内に少なくともＣｘＦｙガスとＡｒガスよりも質量が軽い希ガスとを含む処理ガスを供給する処理ガス供給ユニットと、前記上部電極又は前記下部電極の少なくとも一方にプラズマ生成用の高周波電力を印加するプラズマ生成用高周波電力印加ユニットと、前記上部電極に負の直流電圧を印加する第１の直流電源とを具備するプラズマエッチング装置を用いて、エッチング対象膜にホールを形成するプラズマエッチング方法であって、
    前記プラズマ生成用高周波電力印加ユニットをオンにして前記処理容器内に少なくとも前記ＣｘＦｙガスと前記Ａｒガスよりも質量が軽い希ガスとを含む処理ガスのプラズマを生成する第１条件と、前記プラズマ生成用高周波電力印加ユニットをオフにして前記処理容器内の少なくとも前記ＣｘＦｙガスと前記Ａｒガスよりも質量が軽い希ガスとを含む処理ガスのプラズマを消滅させる第２条件とを交互に繰り返し、前記第１の直流電源から、前記第１条件の期間よりも前記第２条件の期間のほうが印加電圧の絶対値が大きくなるように負の直流電圧を印加して、前記エッチング対象膜をエッチングしてホールを形成し、
    前記Ａｒガスよりも質量が軽い希ガスの流量は、７０〜２００ｓｃｃｍであることを特徴とするプラズマエッチング方法。
  2. 第１の絶縁層と第２の絶縁層とが交互に積層された積層膜と第１の絶縁層上に形成されたマスク層とエッチング対象膜とを有する被処理体が収容され、その内部が真空排気可能な処理容器と、前記処理容器内に配置され、前記被処理体の載置台として機能する下部電極と、前記下部電極に対向するように前記処理容器内に配置された上部電極と、前記処理容器内に少なくともＣｘＦｙガスとＡｒガスよりも質量が軽い希ガスとを含む処理ガスを供給する処理ガス供給ユニットと、前記上部電極又は前記下部電極の少なくとも一方にプラズマ生成用の高周波電力を印加するプラズマ生成用高周波電力印加ユニットと、前記上部電極に負の直流電圧を印加する第１の直流電源とを具備するプラズマエッチング装置を用いて、前記エッチング対象膜にホールを形成するプラズマエッチング方法であって、
    前記第１の絶縁層を第１のプラズマによりエッチングする第１のプラズマエッチング工程と、
    前記第２の絶縁層を第１のプラズマによりエッチングする第２のプラズマエッチング工程と
    を有し、
    前記第２のプラズマエッチング工程では、
    前記プラズマ生成用高周波電力印加ユニットをオンにして前記処理容器内に少なくとも前記ＣｘＦｙガスと前記Ａｒガスよりも質量が軽い希ガスとを含む処理ガスのプラズマを生成する第１条件と、前記プラズマ生成用高周波電力印加ユニットをオフにして前記処理容器内の少なくとも前記ＣｘＦｙガスと前記Ａｒガスよりも質量が軽い希ガスとを含む処理ガスのプラズマを消滅させる第２条件とを交互に繰り返し、前記第１の直流電源から、前記第１条件の期間よりも前記第２条件の期間のほうが印加電圧の絶対値が大きくなるように負の直流電圧を印加して、前記エッチング対象膜をエッチングしてホールを形成し、
    前記Ａｒガスよりも質量が軽い希ガスの流量は、７０〜２００ｓｃｃｍであることを特徴とするプラズマエッチング方法。
  3. 前記ＣｘＦｙガスは、Ｃ４Ｆ６ガス又はＣ４Ｆ８ガスであり、前記処理ガスは、少なくとも前記Ｃ４Ｆ６ガス、前記Ｃ４Ｆ８ガスの１つを含むことを特徴とする請求項１又は２に記載のプラズマエッチング方法。
  4. 前記処理ガスは、Ｏ２ガスを含むことを特徴とする請求項１〜３のいずれか１項に記載のプラズマエッチング方法。
  5. 前記処理ガスは、ＮＦ３ガスを含むことを特徴とする請求項１〜４のいずれか１項に記載のプラズマエッチング方法。
  6. 前記Ａｒガスよりも質量が軽い希ガスは、Ｈｅガス、Ｎｅガスであることを特徴とする請求項１〜５のいずれか１項に記載のプラズマエッチング方法。
JP2014180073A 2014-03-04 2014-09-04 プラズマエッチング方法 Active JP6320248B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014180073A JP6320248B2 (ja) 2014-03-04 2014-09-04 プラズマエッチング方法
KR1020150029511A KR102358732B1 (ko) 2014-03-04 2015-03-03 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US14/638,393 US9324575B2 (en) 2014-03-04 2015-03-04 Plasma etching method and plasma etching apparatus
CN201510097179.1A CN104900511B (zh) 2014-03-04 2015-03-04 等离子体蚀刻方法和等离子体蚀刻装置
EP15157548.7A EP2916347A1 (en) 2014-03-04 2015-03-04 Plasma etching method and plasma etching apparatus
TW104106767A TWI665726B (zh) 2014-03-04 2015-03-04 電漿蝕刻方法及電漿蝕刻裝置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014042172 2014-03-04
JP2014042172 2014-03-04
JP2014180073A JP6320248B2 (ja) 2014-03-04 2014-09-04 プラズマエッチング方法

Publications (3)

Publication Number Publication Date
JP2015181143A JP2015181143A (ja) 2015-10-15
JP2015181143A5 JP2015181143A5 (ja) 2017-10-12
JP6320248B2 true JP6320248B2 (ja) 2018-05-09

Family

ID=52807521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014180073A Active JP6320248B2 (ja) 2014-03-04 2014-09-04 プラズマエッチング方法

Country Status (6)

Country Link
US (1) US9324575B2 (ja)
EP (1) EP2916347A1 (ja)
JP (1) JP6320248B2 (ja)
KR (1) KR102358732B1 (ja)
CN (1) CN104900511B (ja)
TW (1) TWI665726B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104798446B (zh) * 2013-03-12 2017-09-08 应用材料公司 具有方位角与径向分布控制的多区域气体注入组件
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
US10510625B2 (en) * 2015-11-17 2019-12-17 Lam Research Corporation Systems and methods for controlling plasma instability in semiconductor fabrication
JP6378234B2 (ja) * 2016-03-22 2018-08-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9773643B1 (en) * 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10847368B2 (en) * 2017-04-07 2020-11-24 Applied Materials, Inc. EUV resist patterning using pulsed plasma
KR20190014623A (ko) * 2017-08-03 2019-02-13 삼성전자주식회사 플라즈마 공정 장치 및 이를 이용한 반도체 장치 제조 방법
JP6945388B2 (ja) * 2017-08-23 2021-10-06 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
KR102477354B1 (ko) * 2018-03-29 2022-12-15 삼성전자주식회사 가스 분배 판을 갖는 플라즈마 처리 장치
JP6886940B2 (ja) * 2018-04-23 2021-06-16 東京エレクトロン株式会社 プラズマ処理方法
JP6965205B2 (ja) * 2018-04-27 2021-11-10 東京エレクトロン株式会社 エッチング装置、及びエッチング方法
JP7068140B2 (ja) * 2018-11-05 2022-05-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP7481823B2 (ja) * 2018-11-05 2024-05-13 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP7241540B2 (ja) * 2018-12-28 2023-03-17 東京エレクトロン株式会社 測定方法及び測定治具
US11257678B2 (en) * 2019-04-19 2022-02-22 Hitachi High-Tech Corporation Plasma processing method
TW202117802A (zh) * 2019-07-02 2021-05-01 美商應用材料股份有限公司 固化介電質材料的方法與設備

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110650A (ja) * 2000-10-03 2002-04-12 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
JP4749683B2 (ja) * 2004-06-08 2011-08-17 東京エレクトロン株式会社 エッチング方法
KR100844930B1 (ko) * 2005-09-28 2008-07-09 주식회사 하이닉스반도체 플라스크 모양의 리세스게이트를 갖는 반도체 소자의 제조방법
JP2008078515A (ja) * 2006-09-25 2008-04-03 Tokyo Electron Ltd プラズマ処理方法
US8383001B2 (en) * 2009-02-20 2013-02-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
JP5466480B2 (ja) * 2009-02-20 2014-04-09 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
JP5662079B2 (ja) * 2010-02-24 2015-01-28 東京エレクトロン株式会社 エッチング処理方法
US9373521B2 (en) * 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
JP5893864B2 (ja) * 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
KR102038649B1 (ko) 2012-02-20 2019-10-30 도쿄엘렉트론가부시키가이샤 전원 시스템, 플라즈마 에칭 장치 및 플라즈마 에칭 방법

Also Published As

Publication number Publication date
TWI665726B (zh) 2019-07-11
US9324575B2 (en) 2016-04-26
KR20150104043A (ko) 2015-09-14
TW201546896A (zh) 2015-12-16
KR102358732B1 (ko) 2022-02-04
EP2916347A1 (en) 2015-09-09
CN104900511A (zh) 2015-09-09
US20150255305A1 (en) 2015-09-10
JP2015181143A (ja) 2015-10-15
CN104900511B (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
JP6320248B2 (ja) プラズマエッチング方法
JP5893864B2 (ja) プラズマエッチング方法
JP4827081B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP5221403B2 (ja) プラズマエッチング方法、プラズマエッチング装置および記憶媒体
US8404595B2 (en) Plasma processing method
JP5466480B2 (ja) プラズマエッチング方法、プラズマエッチング装置および記憶媒体
KR101916459B1 (ko) 플라즈마 에칭 방법 및 기억 매체
JP5323306B2 (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
US8129282B2 (en) Plasma etching method and computer-readable storage medium
JP2008028022A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
US9418863B2 (en) Method for etching etching target layer
US10854430B2 (en) Plasma etching method
WO2014057799A1 (ja) プラズマエッチング方法
JP2017011127A (ja) エッチング方法
JP2007250874A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JPWO2013046640A1 (ja) プラズマ処理装置及びプラズマ処理方法
TWI420588B (zh) Plasma etching method
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170830

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171218

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180403

R150 Certificate of patent or registration of utility model

Ref document number: 6320248

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250