JP4827081B2 - プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 - Google Patents

プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 Download PDF

Info

Publication number
JP4827081B2
JP4827081B2 JP2005378608A JP2005378608A JP4827081B2 JP 4827081 B2 JP4827081 B2 JP 4827081B2 JP 2005378608 A JP2005378608 A JP 2005378608A JP 2005378608 A JP2005378608 A JP 2005378608A JP 4827081 B2 JP4827081 B2 JP 4827081B2
Authority
JP
Japan
Prior art keywords
plasma
electrode
upper electrode
voltage
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005378608A
Other languages
English (en)
Other versions
JP2007180358A (ja
Inventor
学 佐藤
義樹 五十嵐
泰光 昆
昌伸 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005378608A priority Critical patent/JP4827081B2/ja
Priority to TW095149252A priority patent/TWI450328B/zh
Priority to KR1020060134818A priority patent/KR100810773B1/ko
Priority to CN2006101565781A priority patent/CN1992164B/zh
Priority to US11/617,440 priority patent/US8128831B2/en
Publication of JP2007180358A publication Critical patent/JP2007180358A/ja
Application granted granted Critical
Publication of JP4827081B2 publication Critical patent/JP4827081B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Description

本発明は、半導体基板等の被処理基板にプラズマエッチング処理を施すプラズマエッチング方法、およびコンピュータ読み取り可能な記憶媒体に関する。
例えば半導体デバイスの製造プロセスにおいては、被処理基板である半導体ウエハに形成された所定の層に所定のパターンを形成するために、レジストをマスクとしてプラズマによりエッチングするプラズマエッチング処理が多用されている。
このようなプラズマエッチングを行うためのプラズマエッチング装置としては、種々のものが用いられているが、その中でも容量結合型平行平板プラズマ処理装置が主流である。
容量結合型平行平板プラズマエッチング装置は、チャンバ内に一対の平行平板電極（上部および下部電極）を配置し、処理ガスをチャンバ内に導入するとともに、電極の一方に高周波を印加して電極間に高周波電界を形成し、この高周波電界により処理ガスのプラズマを形成して半導体ウエハの所定の層に対してプラズマエッチングを施す。
具体的には、上部電極にプラズマ形成用の高周波を印加してプラズマを形成し、下部電極にイオン引き込み用の高周波を印加することにより、適切なプラズマ状態を形成するプラズマエッチング装置が知られており、これにより、高選択比で再現性の高いエッチング処理が可能である（例えば特許文献１）。
このような容量結合型平行平板プラズマエッチング装置を用いて、無機系材料膜をマスクとして有機系材料膜をエッチングする際に、高エッチングレートでかつ無機系材料膜に対して高エッチング選択比のエッチングを行うための手法として、下部電極に印加する高周波電力の周波数を５０〜１５０ＭＨｚとすることが知られている（例えば特許文献２）。
しかしながら、特許文献２に開示されている技術であっても、有機系材料膜のさらなる高エッチングレートを実現するために、下部電極に高い高周波電力を印加すると、無機系材料膜の肩落ち（ショルダーロス）が生じてしまい、高エッチング選択比を実現できない可能性がある。
特開２０００−１７３９９３号公報 特開２００３−２３４３３１号公報
本発明はかかる事情に鑑みてなされたものであって、被処理基板上の有機膜またはアモルファスカーボン膜を、シリコンを含むマスクを用いてエッチングする際に、高エッチングレートでかつ高エッチング選択比のエッチングを行うことができるプラズマエッチング方法を提供することを目的とする。
上記課題を解決するため、本発明の第１の観点では、被処理基板が収容され、真空排気可能な処理容器と、処理容器内に対向して配置される第１電極および被処理基板を支持する第２電極と、前記第２電極に相対的に周波数の高い第１の高周波電力を印加する第１の高周波電力印加ユニットと、前記第２電極に相対的に周波数の低い第２の高周波電力を印加する第２の高周波電力印加ユニットと、前記第１電極に直流電圧を印加する直流電源と、前記処理容器内に処理ガスを供給する処理ガス供給ユニットと
を具備するプラズマエッチング装置を用いた前記被処理基板のプラズマエッチング方法であって、前記被処理基板上の有機膜またはアモルファスカーボン膜を、シリコンを含むマスクを用いてエッチングする際、前記第２電極に前記第１の高周波電力および第２の高周波電力を印加して、前記処理ガス供給ユニットから吐出される、Ｏ ２ 、およびＯ ２ 、Ｎ ２ の組み合わせ、およびＯ ２ 、Ｎ ２ 、ＣＯの組み合わせ、およびＯ ２ 、ＣＯの組み合わせ、およびＯ ２ 、ＣＯ ２ の組み合わせ、およびＯ ２ 、ＣＨ ４ の組み合わせ、およびＯ ２ 、ＮＨ ３ の組み合わせのいずれかのＣＦ系ガスを含まない処理ガスをプラズマ化し、かつ前記第１電極に直流電圧を印加することで、前記被処理基板のプラズマエッチングを行うことを特徴とするプラズマエッチング方法を提供する。
この場合に、前記直流電源からの直流電圧値は、−１００Ｖ〜−１５００Ｖの範囲内とすることが好ましく、−１００Ｖ〜−１０００Ｖであることがより好ましく、−１００Ｖ〜−６００Ｖであることがより一層好ましい。また、前記第１電極は、接地電位に対して直流的にフローティング状態であることが好ましい。
本発明の第２の観点では、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に、上記第１の観点のプラズマエッチング方法が行われるように、プラズマ処理装置を制御することを特徴とするコンピュータ読み取り可能な記憶媒体を提供する。
本発明によれば、被処理基板上の有機膜またはアモルファスカーボン膜を、シリコンを含むマスクを用いてエッチングする際に、高エッチングレートでかつ高エッチング選択比のエッチングを行うことができる。
以下、添付図面を参照して本発明の実施の形態について具体的に説明する。
図１は、本発明の一実施形態に係るプラズマエッチング装置を示す概略断面図である。
すなわち、下部電極であるサセプタ１６に第１の高周波電源８８からプラズマ生成用の例えば４０ＭＨｚの高周波（ＲＦ）電力を印加するとともに、第２の高周波電源９０からイオン引き込み用の例えば２ＭＨｚの高周波（ＲＦ）電力を印加する下部ＲＦ２周波印加タイプのプラズマエッチング装置であって、図示のように上部電極３４に可変直流電源５０を接続して所定の直流（ＤＣ）電圧が印加されるプラズマエッチング装置である。 このプラズマエッチング装置について、図２を使ってさらに詳述する。
このプラズマエッチング装置は、容量結合型平行平板プラズマエッチング装置として構成されており、例えば表面が陽極酸化処理されたアルミニウムからなる略円筒状のチャンバ（処理容器）１０を有している。このチャンバ１０は保安接地されている。
チャンバ１０の底部には、セラミックス等からなる絶縁板１２を介して円柱状のサセプタ支持台１４が配置され、このサセプタ支持台１４の上に例えばアルミニウムからなるサセプタ１６が設けられている。サセプタ１６は下部電極を構成し、その上に被処理基板である半導体ウエハＷが載置される。
サセプタ１６の上面には、半導体ウエハＷを静電力で吸着保持する静電チャック１８が設けられている。この静電チャック１８は、導電膜からなる電極２０を一対の絶縁層または絶縁シートで挟んだ構造を有するものであり、電極２０には直流電源２２が電気的に接続されている。そして、直流電源２２からの直流電圧により生じたクーロン力等の静電力により半導体ウエハＷが静電チャック１８に吸着保持される。
静電チャック１８（半導体ウエハＷ）の周囲でサセプタ１６の上面には、エッチングの均一性を向上させるための、例えばシリコンからなる導電性のフォーカスリング（補正リング）２４が配置されている。サセプタ１６およびサセプタ支持台１４の側面には、例えば石英からなる円筒状の内壁部材２６が設けられている。
サセプタ支持台１４の内部には、例えば円周上に冷媒室２８が設けられている。この冷媒室には、外部に設けられた図示しないチラーユニットより配管３０ａ，３０ｂを介して所定温度の冷媒、例えば冷却水が循環供給され、冷媒の温度によってサセプタ上の半導体ウエハＷの処理温度を制御することができる。
さらに、図示しない伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスがガス供給ライン３２を介して静電チャック１８の上面と半導体ウエハＷの裏面との間に供給される。
下部電極であるサセプタ１６の上方には、サセプタ１６と対向するように平行に上部電極３４が設けられている。そして、上部および下部電極３４，１６間の空間がプラズマ生成空間となる。上部電極３４は、下部電極であるサセプタ１６上の半導体ウエハＷと対向してプラズマ生成空間と接する面、つまり対向面を形成する。
この上部電極３４は、絶縁性遮蔽部材４２を介して、チャンバ１０の上部に支持されており、サセプタ１６との対向面を構成しかつ多数の吐出孔３７を有する電極板３６と、この電極板３６を着脱自在に支持し、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなる水冷構造の電極支持体３８とによって構成されている。電極板３６は、ジュール熱の少ない低抵抗の導電体または半導体が好ましく、また、後述するようにレジストを強化する観点からはシリコン含有物質が好ましい。このような観点から、電極板３６はシリコンやＳｉＣで構成されるのが好ましい。電極支持体３８の内部には、ガス拡散室４０が設けられ、このガス拡散室４０からはガス吐出孔３７に連通する多数のガス通流孔４１が下方に延びている。
電極支持体３８にはガス拡散室４０へ処理ガスを導くガス導入口６２が形成されており、このガス導入口６２にはガス供給管６４が接続され、ガス供給管６４には処理ガス供給源６６が接続されている。ガス供給管６４には、上流側から順にマスフローコントローラ（ＭＦＣ）６８および開閉バルブ７０が設けられている。そして、処理ガス供給源６６から、エッチングのための処理ガスとして、例えばＣ４Ｆ８ガスのようなフロロカーボンガス（ＣｘＦｙ）がガス供給管６４からガス拡散室４０に至り、ガス通流孔４１およびガス吐出孔３７を介してシャワー状にプラズマ生成空間に吐出される。すなわち、上部電極３４は処理ガスを供給するためのシャワーヘッドとして機能する。
上記上部電極３４には、ローパスフィルタ（ＬＰＦ）４８を介して可変直流電源５０が電気的に接続されている。可変直流電源５０はバイポーラ電源であってもよい。この可変直流電源５０は、オン・オフスイッチ５２により給電のオン・オフが可能となっている。可変直流電源５０の極性および電流・電圧ならびにオン・オフスイッチ５２のオン・オフはコントローラ（制御装置）５１により制御されるようになっている。
ローパスフィルタ（ＬＰＦ）４８は、後述する第１および第２の高周波電源からの高周波をトラップするためのものであり、好適にはＬＲフィルタまたはＬＣフィルタで構成される。
チャンバ１０の側壁から上部電極３４の高さ位置よりも上方に延びるように円筒状の接地導体１０ａが設けられている。この円筒状接地導体１０ａは、その上部に天壁を有している。
下部電極であるサセプタ１６には、整合器８７を介して第１の高周波電源８８が電気的に接続され、また、整合器８９を介して第２の高周波電源９０が接続されている。第１の高周波電源８８は、２７ＭＨｚ以上の周波数、例えば４０ＭＨｚの高周波電力を出力する。第２の高周波電源９０は、１３．５６ＭＨｚ以下の周波数、例えば２ＭＨｚの高周波電力を出力する。
整合器８７，８９は、それぞれ第１および第２の高周波電源８８，９０の内部（または出力）インピーダンスに負荷インピーダンスを整合させるためのもので、チャンバ１０内にプラズマが生成されている時に第１および第２の高周波電源８８，９０の内部インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。
チャンバ１０の底部には排気口８０が設けられ、この排気口８０に排気管８２を介して排気装置８４が接続されている。排気装置８４は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０内を所望の真空度まで減圧可能となっている。また、チャンバ１０の側壁には半導体ウエハＷの搬入出口８５が設けられており、この搬入出口８５はゲートバルブ８６により開閉可能となっている。また、チャンバ１０の内壁に沿ってチャンバ１０にエッチング副生物（デポ）が付着することを防止するためのデポシールド１１が着脱自在に設けられている。すなわち、デポシールド１１がチャンバ壁を構成している。また、デポシールド１１は、内壁部材２６の外周にも設けられている。チャンバ１０の底部のチャンバ壁側のデポシールド１１と内壁部材２６側のデポシールド１１との間には排気プレート８３が設けられている。デポシールド１１および排気プレート８３としては、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆したものを好適に用いることができる。
デポシールド１１のチャンバ内壁を構成する部分のウエハＷとほぼ同じ高さ部分には、グランドにＤＣ的に接続された導電性部材（ＧＮＤブロック）９１が設けられており、これにより後述するような異常放電防止効果を発揮する。
プラズマエッチング装置の各構成部は、制御部（全体制御装置）９５に接続されて制御される構成となっている。また、制御部９５には、工程管理者がプラズマエッチング装置を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース９６が接続されている。
さらに、制御部９５には、プラズマエッチング装置で実行される各種処理を制御部９５の制御にて実現するための制御プログラムや、処理条件に応じてプラズマエッチング装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部９７が接続されている。レシピはハードディスクや半導体メモリーに記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で記憶部９７の所定位置にセットするようになっていてもよい。
そして、必要に応じて、ユーザーインターフェース９６からの指示等にて任意のレシピを記憶部９７から呼び出して制御部９５に実行させることで、制御部９５の制御下で、プラズマエッチング装置での所望の処理が行われる。なお、本発明の実施の形態で述べるプラズマ処理装置（プラズマエッチング装置）は、この制御部９５を含むものとする。
このように構成されるプラズマエッチング装置においてエッチング処理を行う際には、まず、ゲートバルブ８６を開状態とし、搬入出口８５を介してエッチング対象である半導体ウエハＷをチャンバ１０内に搬入し、サセプタ１６上に載置する。そして、処理ガス供給源６６からエッチングのための処理ガスを所定の流量でガス拡散室４０へ供給し、ガス通流孔４１およびガス吐出孔３７を介してチャンバ１０内へ供給しつつ、排気装置８４によりチャンバ１０内を排気し、その中の圧力を例えば０．１〜１５０Ｐａの範囲内の設定値とする。ここで、処理ガスとしては、従来用いられている種々のものを採用することができ、例えばＣ４Ｆ８ガスのようなフロロカーボンガス（ＣｘＦｙ）に代表されるハロゲン元素を含有するガスを好適に用いることができる。さらに、ＡｒガスやＯ２ガス等の他のガスが含まれていてもよい。
このようにチャンバ１０内にエッチングガスを導入した状態で、下部電極であるサセプタ１６に、第１の高周波電源８８からプラズマ生成用の高周波電力を所定のパワーで印加するとともに、第２の高周波電源９０よりイオン引き込み用の高周波電力を所定のパワーで印加する。そして、可変直流電源５０から所定の直流電圧を上部電極３４に印加する。さらに、静電チャック１８のための直流電源２２から直流電圧を静電チャック１８の電極２０に印加して、半導体ウエハＷをサセプタ１６に固定する。
上部電極３４の電極板３６に形成されたガス吐出孔３７から吐出された処理ガスは、高周波電力により生じた上部電極３４と下部電極であるサセプタ１６間のグロー放電中でプラズマ化し、このプラズマで生成されるラジカルやイオンによって半導体ウエハＷの被処理面がエッチングされる。
このプラズマエッチング装置では、下部電極であるサセプタ１６に第１の高周波電源から高い周波数領域（例えば、１０ＭＨｚ以上）の高周波電力を供給しているので、プラズマを好ましい状態で高密度化することができ、より低圧の条件下でも高密度プラズマを形成することができる。
本実施形態では、このようにしてプラズマが形成される際に、上部電極３４に可変直流電源５０から所定の極性および大きさの直流電圧が印加される。このとき、印加電極である上部電極３４の表面つまり電極板３６の表面に対する所定の（適度な）スパッタ効果が得られる程度にその表面の自己バイアス電圧Ｖｄｃが深くなるように、つまり上部電極３４表面でのＶｄｃの絶対値が大きくなるように、可変直流電源５０からの印加電圧をコントローラ５１により制御することが好ましい。第１の高周波電源８８から高周波を印加してプラズマを生成した場合に、上部電極３４にポリマーが付着することがあるが、可変直流電源５０から適切な直流電圧を印加することにより、上部電極３４に付着したポリマーをスパッタして上部電極３４の表面を清浄化することができる。それとともに、半導体ウエハＷ上に最適な量のポリマーを供給してフォトレジスト膜の表面荒れを解消することができる。また、可変直流電源５０からの電圧を調整して上部電極３４自体をスパッタして電極材料自体を半導体ウエハＷ表面に供給するようにすることにより、フォトレジスト膜表面でカーバイドを形成してフォトレジスト膜が強化され、かつスパッタされた電極材料がフロロカーボン系の処理ガス中のＦと反応して排気されることによりプラズマ中のＦ比率が減少してフォトレジスト膜がエッチングされ難くなる。電極板３６がシリコンやＳｉＣ等のシリコン含有物質の場合には、電極板３６表面でスパッタされたシリコンがポリマーと反応してフォトレジスト膜表面にＳｉＣが形成され、フォトレジスト膜が極めて強固なものとなり、しかも、ＳｉはＦと反応しやすいため、上記効果が特に大きい。したがって、電極板３６の材料としてはシリコン含有物質が好ましい。なお、この場合に、可変直流電源５０からの印加電圧を制御する代わりに、印加電流または印加電力を制御するようにしてもよい。
このように上部電極３４に直流電圧を印加して自己バイアス電圧Ｖｄｃが深くなった場合には、図３に示すように、上部電極３４側に形成されるプラズマシースの厚さが大きくなる。そして、プラズマシースが厚くなると、その分だけプラズマが縮小化される。例えば、上部電極３４に直流電圧を印加しない場合には上部電極側のＶｄｃが例えば−１００Ｖであり、図３の（ａ）に示すようにプラズマは薄いシース厚ｄ０を有する状態である。しかし、上部電極３４に−９００Ｖの直流電圧を印加すると上部電極側のＶｄｃが−９００Ｖとなり、プラズマシースの厚さは、Ｖｄｃの絶対値の３／４に比例するから、図３の（ｂ）に示すように、より厚いプラズマシースｄ１が形成され、その分プラズマが縮小化する。このように厚いプラズマシースを形成して、プラズマを適切に縮小化することにより、半導体ウエハＷ上の実効レジデンスタイムが減少し、かつプラズマがウエハＷ上に集中して拡散が抑えられ解離空間が減少する。これらにより、フロロカーボン系の処理ガスの解離が抑えられ、フォトレジスト膜がエッチングされ難くなる。したがって、可変直流電源５０からの印加電圧は、上部電極３４におけるプラズマシースの厚さが所望の縮小化されたプラズマが形成される程度に厚くなるようにコントローラ５１により制御することが好ましい。この場合にも、可変直流電源５０からの印加電圧を制御する代わりに、印加電流または印加電力を制御するようにしてもよい。
また、プラズマが形成される際には、上部電極３４近傍に電子が生成される。上部電極３４に可変直流電源５０から直流電圧を印加すると、印加した直流電圧値とプラズマ電位との電位差により、電子は処理空間の鉛直方向へ加速される。可変直流電源５０の極性、電圧値、電流値を所望のものにすることにより、電子は半導体ウエハＷに照射される。照射された電子は、マスクとしてのフォトレジスト膜の組成を改質させ、フォトレジスト膜は強化される。したがって、可変直流電源５０の印加電圧値および印加電流値により上部電極３４近傍で生成する電子の量と、このような電子のウエハＷへの加速電圧を制御することで、フォトレジスト膜に対する所定の強化を図ることができる。
特に、半導体ウエハＷ上のフォトレジスト膜がＡｒＦエキシマレーザー（波長１９３ｎｍ）用のフォトレジスト膜（以下、ＡｒＦレジスト膜と記す）である場合、ＡｒＦレジスト膜のポリマー構造は、以下の化学式（１）、（２）に示すような反応を経て、電子が照射されて化学式（３）の右辺のような構造となる。すなわち、電子が照射されると化学式（３）のｄ部に示すように、ＡｒＦレジスト膜の組成の改質が起こる（レジストの架橋反応）。このｄ部は、エッチング耐性（プラズマ耐性）を非常に強くする働きを有するので、ＡｒＦレジスト膜のエッチング耐性は飛躍的に増大する。このため、ＡｒＦレジスト膜の表面荒れを抑制することができ、ＡｒＦレジスト膜に対するエッチング対象層のエッチング選択比を高めることができる。
Figure 0004827081
したがって、可変直流電源５０からの印加電圧値・電流値は、電子の照射によってフォトレジスト膜（特にＡｒＦレジスト膜）のエッチング耐性が強くなるように、コントローラ５１により制御することが好ましい。
また、上述したように、上部電極３４に直流電圧を印加すると、プラズマが形成される際に上部電極３４近傍に生成された電子が処理空間の鉛直方向へ加速されるが、可変直流電源５０の極性、電圧値、電流値を所望のものにすることにより、電子を半導体ウエハＷのホール内に到達させることができ、シェーディング効果を抑制してボーイングのない良好な加工形状を得ることができ、加工形状の均一性を良好にすることができる。
加速電圧を制御された電子がウエハＷに入射する電子量として、直流電圧による電子電流量ＩＤＣを用いた場合に、プラズマからウエハに入射するイオン電流量Ｉｉｏｎとすると、ＩＤＣ＞（１／２）Ｉｉｏｎを満たすことが好ましい。Ｉｉｏｎ＝Ｚρｖｉｏｎｅ（ただし、Ｚ：荷数、ρ：流速密度、ｖｉｏｎ：イオン速度、ｅ：電子の電荷量１．６×１０−１９Ｃ）であり、ρは電子密度Ｎｅに比例するからＩｉｏｎはＮｅに比例する。
このように、上部電極３４に印加する直流電圧を制御して、上記上部電極３４のスパッタ機能またはプラズマの縮小化機能、さらには上記上部電極３４で生成される多量の電子の半導体ウエハＷへの供給機能が発揮されることにより、フォトレジスト膜の強化や最適ポリマーの供給、処理ガスの解離抑制等が図られ、フォトレジストの表面荒れ等を抑制することができ、フォトレジスト膜に対するエッチング対象層のエッチング選択比を高めることができる。それとともに、フォトレジストの開口部におけるＣＤの広がりを抑制することができ、より高精度のパターン形成を実現することができる。特に、これらスパッタ機能およびプラズマの縮小化機能および電子の供給機能の３つが適切に発揮されるように直流電圧を制御することにより、このような効果をより高めることができる。
なお、上記各機能のうちいずれが優勢に生じるかは処理条件等により異なり、これら機能の一つ以上が発揮され、上記効果を有効に奏するように、可変直流電源５０から印加される電圧をコントローラ５１により制御することが好ましい。
また、上部電極３４に印加する直流電圧を調整することにより、プラズマポテンシャルを制御することができる。これにより、上部電極３４やチャンバ壁を構成するデポシールド１１、内壁部材２６、絶縁性遮蔽部材４２へのエッチング副生物の付着を抑制する機能を有する。
エッチング副生物が上部電極３４やチャンバ壁を構成するデポシールド１１等に付着すると、プロセス特性の変化やパーティクルの懸念がある。特に、多層膜を連続してエッチングする場合、Ｓｉ系有機膜（ＳｉＯＣ）、ＳｉＮ膜、ＳｉＯ２膜、フォトレジストを半導体ウエハＷ上に順次積層した多層膜を連続してエッチングする場合には、各膜によってエッチング条件が異なるため、前の処理の影響が残存して次の処理に悪影響を与えるメモリー効果が生じてしまう。
このようなエッチング副生物の付着はプラズマポテンシャルと上部電極３４やチャンバ壁等との間のポテンシャル差によって影響するため、プラズマポテンシャルを制御することができれば、このようなエッチング生成物の付着を抑制することができる。
以上、可変直流電源５０から上部電極３４に印加する電圧を制御することにより、プラズマポテンシャルを低下させることができ、上部電極３４やチャンバ壁を構成するデポシールド１１、さらにはチャンバ１０内の絶縁材（部材２６，４２）へのエッチング副生物の付着を抑制することができる。プラズマポテンシャルＶｐの値としては、８０Ｖ≦Ｖｐ≦２００Ｖの範囲が好ましい。
さらに、上部電極３４に直流電圧を印加することによる他の効果として、印加した直流電圧によってプラズマが形成されることにより、プラズマ密度を高めてエッチングレートを上昇させることが挙げられる。
これは、上部電極に負の直流電圧を印加すると、電子が上部電極に入り難くなり電子の消滅が抑制されることと、イオンが上部電極に加速されて入ると電子が電極から出ることができ、その電子がプラズマ電位と印加電圧値の差で高速に加速され中性ガスを電離（プラズマ化）することで、電子密度（プラズマ密度）が増加するからである。
このことを実験結果に基づいて説明する。
図４は、下部電極であるサセプタ１６に印加する第１の高周波電力の周波数を４０ＭＨｚ、第２の高周波電力の周波数を３．２ＭＨｚとし、圧力：４ＰａとしたＨＡＲＣエッチングの条件で、上部電極に印加する負の直流電圧の絶対値を０Ｖ、３００Ｖ、６００Ｖ、９００Ｖと変化させた際における、各高周波電力の出力と電子密度分布との関係を示す図である。また、図５は、同様の周波数の２つの高周波電力を印加し、圧力を６．７ＰａのＶｉａエッチングの条件で、同様に上部電極に印加する直流電圧の絶対値を０Ｖ、３００Ｖ、６００Ｖ、９００Ｖと変化させた際における、各高周波電力の出力と電子密度分布との関係を示す図である。これらの図に示すように、印加する直流電圧の絶対値が大きくなるに従って、電子密度（プラズマ密度）が上昇しているのがわかる。図６は、上記ＨＡＲＣエッチングで、第１の高周波電力を３０００Ｗ、第２の高周波電力を４０００Ｗにした場合のウエハ径方向の電子密度分布を示す図である。この図に示すように、印加する直流電圧の絶対値が大きくなるほど電子密度が高くなることがわかる。
さらにまた、プラズマが形成された場合に、上部電極３４に可変直流電源５０から直流電圧を印加することにより、トレンチエッチング時に特に中心部のプラズマ密度を上昇させることができる。トレンチエッチング時の条件のような、チャンバ１０内の圧力が高くかつ使用するエッチングガスが負性ガスの場合には、チャンバ１０内の中心部のプラズマ密度が低くなる傾向にあるが、このように上部電極３４に直流電圧を印加して中心部のプラズマ密度を上昇させることにより、プラズマ密度が均一化するようにプラズマ密度をコントロールすることができる。
このことを実験結果によって説明する。
図２の装置において、半導体ウエハをチャンバ内に装入してサセプタ上に載置し、処理ガスとしてＣＦ４ガス、ＣＨＦ３ガス、Ａｒガス、Ｎ２ガスをチャンバ内に導入し、チャンバ内の圧力を２６．６Ｐａとし、第１の高周波電力を４０ＭＨｚで３００Ｗ、第２の高周波電力を３．２ＭＨｚで１０００Ｗとして下部電極であるサセプタに印加するというトレンチエッチングの条件で、上部電極への直流電圧を印加しない場合と−６００Ｗ印加した場合とでウエハ径方向の電子密度（プラズマ密度）分布を測定した。その結果を図７に示す。この図に示すように、直流電圧を印加しない場合には、ウエハ中心部の電子密度が他の部分よりも低いのに対し、直流電圧を印加することにより、ウエハ中心部の電子密度を上昇させて電子密度が均一化されていることが確認された。また、直流電圧を印加することにより、電子密度が全体的に上昇した。
以上のように、上部電極３４に印加する直流電圧を制御することにより、上述の上部電極３４のスパッタ機能、プラズマの縮小化機能、電子の供給機能、プラズマポテンシャル制御機能、電子密度（プラズマ密度）上昇機能、およびプラズマ密度コントロール機能の少なくとも一つを有効に発揮させることが可能である。
以上、上部電極３４に直流（ＤＣ）電圧を印加した場合の広い意味においての作用効果について説明した。
本実施形態では、上部電極に直流電圧を印加するプラズマエッチング装置として、下部電極にプラズマ形成用の第１の高周波（ＲＦ）電力およびイオン引き込み用の第２の高周波（ＲＦ）電力を印加する下部ＲＦ二周波印加型のプラズマエッチング装置を用いているが、下部ＲＦ二周波印加型のプラズマエッチング装置の他の容量結合型プラズマエッチング装置に対する優位点としては、以下に示す点を挙げることができる。
まず、本実施形態のように下部電極にプラズマ形成用の高周波電力を印加することで、ウエハにより近いところでプラズマを形成することができるので、またプラズマが広い領域に拡散せず処理ガスの解離を抑えることができるので、処理容器内の圧力が高くプラズマ密度が低いような条件であっても、ウエハに対するエッチングレートを上昇させることができる。また、プラズマ形成用の高周波電力の周波数が高い場合でも、比較的大きなイオンエネルギーを確保することができるので高効率である。これに対して、上部電極にプラズマ形成用の高周波電力を印加するタイプの装置では、上部電極近傍にプラズマが生成されるので、処理容器内の圧力が高くプラズマ密度が低いような条件では、ウエハに対するエッチングレートを上昇させることが困難である。
また、本実施形態のように下部電極にプラズマ形成用の高周波電力とイオン引き込み用の高周波電力を別々に印加することで、プラズマエッチングに必要なプラズマ形成の機能とイオン引き込みの機能とを独立に制御することが可能となる。これに対して、下部電極に一周波の高周波電力を印加するタイプの装置では、プラズマ形成の機能とイオン引き込みの機能とを独立に制御することが不可能であり、高い微細加工性が要求されるエッチングの条件を満たすのが困難である。
以上のように、ウエハに近いところでプラズマを形成することが可能でプラズマが広い領域に拡散せず、かつプラズマ形成の機能とイオン引き込みの機能とを独立に制御することが可能な、下部ＲＦ二周波印加型のプラズマエッチング装置に、上部電極へ直流電圧を印加することによって、さらに上部電極のスパッタ機能、プラズマの縮小化機能、ウエハへの電子の供給機能、プラズマポテンシャルの制御機能、プラズマ密度の上昇機能、プラズマ密度コントロール機能の少なくとも一つを併せ持つことが可能になるので、近年のエッチング微細加工に適合したより高いパフォーマンスを有するプラズマエッチング装置を提供することができる。
なお、上部電極３４への直流電圧印加は選択的であってよい。上部電極３４への直流電圧印加が必要なエッチング条件においては、可変直流電源５０および図２に示したリレースイッチ５２をオンにし、上部電極３４への直流電圧印加が特に必要のないエッチング条件においては、可変直流電源５０およびリレースイッチ５２をオフにすればよい。
また、上部電極３４へ直流電圧を印加する際、上部電極３４が接地されていると直流電圧印加の機能がなくなるので、上部電極３４はＤＣ的にフローティングである必要がある。模式図として図８に示す。図８において電気的にキャパシター５０１、５０２、５０３を形成している箇所は、実際には誘電体が入ることになり、上部電極３４は誘電体を介して処理容器１０および接地導体１０ａに対してＤＣ的なフローティングとなっている。なお、高周波電源８８、８９から下部電極１６に印加された高周波電力は、処理空間を介して上部電極３４に到達し、キャパシター５０１、５０２、５０３を介して、接地された処理容器１０および接地導体１０ａに到達する。
そして、可変直流電源５０およびリレースイッチ５２をオフにして、上部電極３４へ直流電圧を印加しない場合は、上部電極３４を接地状態またはＤＣ的にフローティング状態のいずれに可変可能としてもよい。図９の例では、上部電極３４へ直流電圧を印加しない場合は、接地導体１０ａと上部電極３４をスイッチ（可変装置）５０４により短絡させて上部電極３４を接地状態としているが、スイッチ（可変装置）５０４をオフにして上部電極３４をＤＣ的にフローティング状態としてもよい。
また、図１０のように、電気的にキャパシター５０１を形成している箇所を、電気的にキャパシタンスが可変できるように構成しても良い。これにより、上部電極のポテンシャルを可変することができる。
また、図１１に示すように、例えばプラズマ検出窓１０ａからプラズマの状態を検出する検出器５５を設け、その検出信号に基づいてコントローラ５１が可変直流電源５０を制御するようにすることにより、上述した機能を有効に発揮するような直流電圧を自動的に上部電極３４に印加することが可能である。また、シース厚を検出する検出器あるいは電子密度を検出する検出器を設け、その検出信号に基づいてコントローラ５１が可変直流電源５０を制御するようにしてもよい。
ところで、上部電極３４に直流電圧を印加すると、上部電極３４に電子がたまり、チャンバ１０の内壁との間等に異常放電が生じるおそれがある。このような異常放電を抑制するため、本実施形態ではＤＣ的に接地されたパーツであるＧＮＤブロック（導電性部材）９１をチャンバ壁側のデポシールド１１に設けている。このＧＮＤブロック９１はプラズマ面に露出しており、デポシールド１１の内部の導電部に電気的に接続されており、可変直流電源５０から上部電極３４に印加された直流電圧電流は、処理空間を経てＧＮＤブロック９１に到達し、デポシールド１１を介して接地される。ＧＮＤブロック９１は導電体であり、Ｓｉ，ＳｉＣ等のシリコン含有物質であることが望ましい。Ｃも好適に用いることができる。このＧＮＤブロック９１により、上記上部電極３４にたまる電子を逃がすことができ、異常放電を防止することができる。ＧＮＤブロック９１の突出長さは１０ｍｍ以上であることが好ましい。
また、異常放電を防止するために、上部電極３４に直流電圧を印加する場合に、適宜の手段により直流電圧に重畳して図１２に示すような極短い逆極性のパルスを周期的に与えて電子を中和する方法も有効である。
上記ＧＮＤブロック９１は、プラズマ形成領域に設けられていれば、その位置は図１の位置に限らず、例えば、図１３に示すように、サセプタ１６の周囲に設ける等、サセプタ１６側に設けてもよく、また図１４に示すように、上部電極３４の外側にリング状に設ける等、上部電極３４近傍に設けてもよい。ただし、プラズマを形成した際に、デポシールド１１等に被覆されているＹ２Ｏ３やポリマーが飛翔し、それがＧＮＤブロック９１に付着すると、ＤＣ的に接地されなくなって、異常放電防止効果を発揮し難くなるため、これらが付着し難いことが重要となる。そのためには、ＧＮＤブロック９１がＹ２Ｏ３等で被覆された部材から離れた位置であることが好ましく、隣接パーツとしてはＳｉや石英（ＳｉＯ２）等のＳｉ含有物質であることが好ましい。例えば、図１５の（ａ）に示すように、ＧＮＤブロック９１の周囲にＳｉ含有部材９３を設けることが好ましい。この場合に、Ｓｉ含有部材９３のＧＮＤブロック９１の下の部分の長さＬはＧＮＤブロック９１の突出長さＭ以上であることが好ましい。また、Ｙ２Ｏ３やポリマーの付着による機能低下を抑制するために、図１５の（ｂ）に示すように、ＧＮＤブロック９１として飛翔物が付着し難い凹所９１ａを設けることが有効である。また、ＧＮＤブロック９１の表面積を大きくして、Ｙ２Ｏ３やポリマーに覆われ難くすることも有効である。さらに、付着物を抑制するためには温度が高いことが有効であるが、上部電極３４にはプラズマ形成用の高周波電力が供給され、その近傍の温度が上昇するため、温度を上昇させて付着物を付着させない観点から上記図１４のように上部電極３４の近傍に設けることも好ましい。この場合、特に、上記図１４のように、上部電極３４の外側にリング状に設けることがより好ましい。
次に、上部電極に直流電圧を印加するプラズマエッチング装置として、下部電極にプラズマ形成用の第１の高周波（ＲＦ）電力およびイオン引き込み用の第２の高周波（ＲＦ）電力を印加する上記下部ＲＦ二周波印加型のプラズマエッチング装置を用い、ウエハＷ上の有機膜またはアモルファスカーボン膜を、シリコンを含むマスクを用いてエッチングする方法について具体的に説明する。
図１６は、本発明のプラズマエッチングが適用されるウエハＷの断面構造図である。このウエハＷは、図１６（ａ）に示すように、シリコン基板４０１、有機系材料膜としての有機膜４０２、無機系材料膜としてのシリコン酸窒化膜（ＳｉＯＮ膜）４０３、反射防止膜としてのＢＡＲＣ４０４が下からその順で積層され、さらにその上層に所定の形状にパターニングされたエッチングマスクとしてのＡｒＦレジスト膜４０５が形成されている。
なお、有機膜４０２はアモルファスカーボン膜に置き換えてもよい。また、シリコン酸窒化膜４０３に代えて、シリコンを含む膜、例えばシリコン酸化膜（ＳｉＯ２膜）やシリコン窒化膜（Ｓｉ３Ｎ４膜）のような、一般的なハードマスクとして用いられる材料であってもよい。さらに、シリコン基板４０１と有機膜４０２の間にシリコン酸化膜やシリコン窒化膜が介在されていてもよい。
このウエハＷに対し、処理ガス供給源６６からＣＦ４ガスをチャンバ１０内に供給しつつ、下部電極であるサセプタ１６に、第１の高周波電源８８からプラズマ生成用の第１の高周波電力を所定のパワーで印加するとともに、第２の高周波電源９０よりイオン引き込み用の第２の高周波電力を所定のパワーで印加し、ＢＡＲＣ４０４およびシリコン酸窒化膜４０３をエッチングする。これにより、図１６（ｂ）に示すように、ＡｒＦレジスト膜４０５に対応した凹部（溝またはホール）を形成する。
この際の典型的なエッチング条件は以下の通りである。
チャンバ内圧力＝１０Ｐａ
高周波電力（第１／第２）＝４００Ｗ／４００Ｗ
処理ガス流量 ＣＦ４＝１８０ｓｃｃｍ（ｍＬ／ｍｉｎ）
処理時間＝３０ｓｅｃ
バックプレッシャー（ヘリウムガス：センター部／エッジ部）＝２０００Ｐａ／４０００Ｐａ
上部電極３４の温度＝１２０℃
チャンバ１０側壁の温度＝１２０℃
サセプタ１６の温度＝２０℃
そして、図１６（ｂ）に示すウエハ構造に対して、処理ガス供給源６６からＣＦ系ガスを含まない処理ガス、例えばＯ２ガスをチャンバ１０内に供給しつつ、下部電極１６に第１の高周波電力と第２の高周波電力とをそれぞれ所定のパワーで印加し、かつ上部電極３４に直流電源５０からの直流電圧を印加する。この場合、上部電極３４へ印加する直流電圧値としては−１００Ｖ〜−１５００Ｖの範囲内とすることが好ましく、−１００Ｖ〜−１０００Ｖの範囲内がさらに好ましく、−１００Ｖ〜−６００Ｖの範囲内がより一層好ましい。このようにしてエッチング処理することにより、上記の凹部内の有機膜４０２がエッチングされるとともに、ＡｒＦレジスト膜４０５とＢＡＲＣ４０４も同時にエッチングされ、シリコン酸窒化膜４０３がエッチングストップ層として機能し、結果として図１６（ｃ）のようなウエハ構造となる。
有機膜またはアモルファスカーボン膜をシリコンを含むマスクを用いてエッチングする際のＦ系ガスを含まない処理ガスとしては、上記Ｏ２単ガスの他、例えば（Ｏ２、Ｎ２）または（Ｏ２、Ｎ２、ＣＯ）または（Ｏ２、ＣＯ）または（Ｏ２、ＣＯ２）または（Ｏ２、ＣＨ４）または（Ｏ２、ＮＨ３）といったＯ２ガスと他のガスとの組み合わせを挙げることができ、この場合にもＯ２ガスと同様な効果を発揮することができる。
有機膜またはアモルファスカーボン膜をシリコンを含むマスクを用いてエッチングする際の典型的な条件は以下の通りである。
チャンバ内圧力＝１Ｐａ
高周波電力（第１／第２）＝４００Ｗ／４００Ｗ
処理ガス流量 Ｏ２＝１５０ｓｃｃｍ
処理時間＝１００ｓｅｃ
バックプレッシャー（ヘリウムガス：センター部／エッジ部）＝２０００Ｐａ／４０００Ｐａ
上部電極３４の温度＝１２０℃
チャンバ１０側壁の温度＝１２０℃
サセプタ１６の温度＝２０℃
上部電極３４への直流電圧値＝−２５０Ｖ
このように、図１６（ｂ）のようなウエハ構造に対して、有機膜４０２をエッチングしつつ、シリコン酸窒化膜４０３をマスクとして用いる場合、Ｏ２ガスのようなＣＦ系ガスを含まない処理ガスをチャンバ１０内に供給して、下部電極１６に第１の高周波電力と第２の高周波電力をそれぞれ所定のパワーで印加し、かつ上部電極３４に直流電源５０からの直流電圧を印加すると、有機膜４０２のエッチングレートを上昇させることができると同時に、シリコン酸窒化膜４０３の肩落ち（ショルダーロス）を防ぐことができ、シリコン酸窒化膜４０３に対する有機膜４０２のエッチング選択比を高くすることができる。
ここで、図１６（ｂ）のようなウエハ構造に対して、上部電極３４に直流電源５０からの直流電圧を印加しない場合を考える。有機膜４０２のエッチングレートを上昇させるためには、第１の高周波電力の値を高くする必要がある。しかし、第１の高周波電力の値を高くすると、プラズマ密度が上昇するので有機膜４０２のエッチングレートを高くすることができるが、同時に下部電極１６上の自己バイアス電圧（Ｖｄｃ）も上昇してしまう。自己バイアス電圧が上昇するということは、言い換えればウエハＷとプラズマ空間との間の電位差が大きくなるということなので、プラズマ中のイオンのシリコン酸窒化膜４０３への入射エネルギーが高くなり、シリコン酸窒化膜４０３のダメージが大きくなる。すると、図１７に示すように、シリコン酸窒化膜４０３の凹部に近い部分が特に削れてしまい、シリコン酸窒化膜４０３の形状が山型となる、いわゆる肩落ち（ショルダーロス）という現象が生じてしまう。すなわち、第１の高周波電力の値を高くすると、有機膜４０２のエッチングレートは上昇するが、有機膜４０２のシリコン酸窒化膜４０３に対するエッチング選択比は低下してしまう。
これに対して、上部電極３４に直流電源５０からの直流電圧を印加した場合、段落００５２，００５３で述べた原理と同じ原理でプラズマ密度を上昇させることができるので、第１の高周波電力の値を高くせずとも、プラズマ密度を上昇させることができる。また、第１の高周波電力の値を高くしないので、自己バイアス電圧（Ｖｄｃ）が上昇してプラズマ中のイオンのシリコン酸窒化膜４０３への入射エネルギーが高くなることによるシリコン酸窒化膜４０３の肩落ちの現象を防止することができる。
次に、上述したエッチングレート上昇の効果およびエッチング選択比上昇（肩落ち防止）の効果を実験例によって示す。
図１８は、横軸にウエハ位置（ｍｍ）をとり、縦軸にエッチングレート（ｎｍ／ｍｉｎ）をとって、フォトレジスト膜をエッチングした際のエッチングレート表す図である。また、図１９は、横軸にウエハ位置（ｍｍ）をとり、縦軸にスパッタレート（ｎｍ／ｍｉｎ）をとって、シリコン酸化膜をスパッタリング（エッチング）した際のスパッタレートを表す図である。これらにおいて、（ａ）は上部電極に直流電圧を印加しない場合、（ｂ）は上部電極に−２５０Ｖの直流電圧を印加した場合を表している。なお、図１９（ｂ）におけるマイナスの値のスパッタレートとは、シリコン酸化膜がスパッタされず逆に堆積物がシリコン酸化膜上に堆積したことを表している。
図１８と図１９のエッチング条件は処理時間以外同じである。以下にこの際のエッチング条件を示す。
＜エッチング条件＞
チャンバ内圧力＝１Ｐａ
高周波電力（第１／第２）＝４００Ｗ／４００Ｗ
処理ガス流量 Ｏ２＝１５０ｓｃｃｍ（ｍＬ／ｍｉｎ）
処理時間（図１８）＝６０ｓｅｃ
処理時間（図１９）＝１２０ｓｅｃ
バックプレッシャー（ヘリウムガス：センター部／エッジ部）＝２０００Ｐａ／４０００Ｐａ
上部電極３４の温度＝１２０℃
チャンバ１０側壁の温度＝１２０℃
サセプタ１６の温度＝２０℃
図１８からわかるように、上部電極３４に直流電圧を印加することで、フォトレジスト膜のエッチングレートは上昇する。また図１９からわかるように、上部電極３４に直流電圧を印加しても、シリコン酸化膜のスパッタレートは上昇しない（スパッタされずに逆に堆積する）。
ここで、図１８と図１９のエッチング条件は処理時間以外同じであることから、図１８におけるフォトレジスト膜を上記の図１６で説明した有機膜４０２に、図１９におけるシリコン酸化膜を上記の図１６で説明したシリコン酸窒化膜４０３に置き換えて考えることができ、したがって、上記図１６に示す具体的なケースにおいて、上部電極３４に直流電圧を印加することで、有機膜４０２のエッチングレートを上昇させることができると同時に、シリコン酸窒化膜４０３に対する有機膜４０２のエッチング選択比を高くできることが実験によって実証されたことになる。
なお、上記第１の高周波電力および第２の高周波電力の採り得る周波数を例示すると、第１の高周波電力としては、１３．５６ＭＨｚ、２７ＭＨｚ、４０ＭＨｚ、６０ＭＨｚ、８０ＭＨｚ、１００ＭＨｚ、１６０ＭＨｚを挙げることができ、第２の高周波電力としては、３８０ｋＨｚ、８００ｋＨｚ、１ＭＨｚ、２ＭＨｚ、３．２ＭＨｚ、１３．５６ＭＨｚを挙げることができ、プロセスに応じて適宜の組み合わせで用いることができる。
本発明の一実施形態に係るプラズマエッチング装置を示す概略断面図。 本発明の一実施形態に係るプラズマエッチング装置を示す概略断面図。 図２のプラズマエッチング装置において、上部電極に直流電圧を印加した際のＶｄｃおよびプラズマシース厚の変化を示す図。 図２のプラズマエッチング装置において、ＨＡＲＣエッチングの条件を用い、印加する直流電圧を変化させた場合の電子密度の変化を示す図。 図２のプラズマエッチング装置において、Ｖｉａエッチングの条件を用い、印加する直流電圧を変化させた場合の電子密度の変化を示す図。 上記ＨＡＲＣエッチングで、第１の高周波電力を３０００Ｗ、第２の高周波電力を４０００Ｗにした場合のウエハ径方向の電子密度分布を示す図。 トレンチエッチングの条件を用い、直流電圧を印加した場合と印加しない場合とでウエハ径方向の電子密度分布を測定した結果を示す図。 図２のプラズマエッチング装置における、上部電極の電気的状態を表す図。 図２のプラズマエッチング装置における、上部電極の電気的状態を表す図。 図２のプラズマエッチング装置における、上部電極の電気的状態を表す図。 図２のプラズマエッチング装置において、プラズマを検出する検出器を設けた状態を示す断面図。 図１のプラズマエッチング装置において、上部電極へ直流電圧を印加する際に異常放電を抑制するための波形を示す図。 ＧＮＤブロックの他の配置例を示す概略図。 ＧＮＤブロックのさらに他の配置例を示す概略図。 ＧＮＤブロックの付着物防止例を説明するための図。 本発明のエッチング方法の工程を行っている過程のウエハの構造を示す断面構造図。 図１６（ｂ）の構造のウエハに対して、上部電極に直流電圧を印加せずにエッチングを行ったときのウエハの状態を表す断面構造図。 上部電極に直流電圧を印加しない場合と上部電極に−２５０Ｖの直流電圧を印加した場合の、フォトレジスト膜をエッチングしたときのエッチングレートを表す図。 上部電極に直流電圧を印加しない場合と上部電極に−２５０Ｖの直流電圧を印加した場合の、シリコン酸化膜をスパッタしたときのスパッタレートを表す図。
符号の説明
１０…チャンバ（処理容器）
１６…サセプタ（下部電極）
３４…上部電極
４８…ローパスフィルタ
５０…可変直流電源
５１…コントローラ
５２…オン・オフスイッチ
６６…処理ガス供給源
８４…排気装置
８８…第１の高周波電源
９０…第２の高周波電源
９１…ＧＮＤブロック
Ｗ…半導体ウエハ（被処理基板）

Claims (6)

  1. 被処理基板が収容され、真空排気可能な処理容器と、
    処理容器内に対向して配置される第１電極および被処理基板を支持する第２電極と、
    前記第２電極に相対的に周波数の高い第１の高周波電力を印加する第１の高周波電力印加ユニットと、
    前記第２電極に相対的に周波数の低い第２の高周波電力を印加する第２の高周波電力印加ユニットと、
    前記第１電極に直流電圧を印加する直流電源と、
    前記処理容器内に処理ガスを供給する処理ガス供給ユニットと
    を具備するプラズマエッチング装置を用いた前記被処理基板のプラズマエッチング方法であって、
    前記被処理基板上の有機膜またはアモルファスカーボン膜を、シリコンを含むマスクを用いてエッチングする際、前記第２電極に前記第１の高周波電力および第２の高周波電力を印加して、前記処理ガス供給ユニットから吐出される、Ｏ ２ 、およびＯ ２ 、Ｎ ２ の組み合わせ、およびＯ ２ 、Ｎ ２ 、ＣＯの組み合わせ、およびＯ ２ 、ＣＯの組み合わせ、およびＯ ２ 、ＣＯ ２ の組み合わせ、およびＯ ２ 、ＣＨ ４ の組み合わせ、およびＯ ２ 、ＮＨ ３ の組み合わせのいずれかのＣＦ系ガスを含まない処理ガスをプラズマ化し、かつ前記第１電極に直流電圧を印加することで、前記被処理基板のプラズマエッチングを行うことを特徴とするプラズマエッチング方法。
  2. 前記直流電源からの直流電圧値は、−１００Ｖ〜−１５００Ｖの範囲内であることを特徴とする請求項１に記載のプラズマエッチング方法。
  3. 前記直流電源からの直流電圧値は、−１００Ｖ〜−１０００Ｖの範囲内であることを特徴とする請求項２に記載のプラズマエッチング方法。
  4. 前記直流電源からの直流電圧値は、−１００Ｖ〜−６００Ｖの範囲内であることを特徴とする請求項３に記載のプラズマエッチング方法。
  5. 前記第１電極は、接地電位に対して直流的にフローティング状態であることを特徴とする請求項１から請求項４のいずれか１項に記載のプラズマエッチング方法。
  6. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
    前記制御プログラムは、実行時に、請求項１から請求項５のいずれか１項に記載のプラズマエッチング方法が行われるように、プラズマ処理装置を制御することを特徴とするコンピュータ読み取り可能な記憶媒体。
JP2005378608A 2005-12-28 2005-12-28 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 Active JP4827081B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005378608A JP4827081B2 (ja) 2005-12-28 2005-12-28 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
TW095149252A TWI450328B (zh) 2005-12-28 2006-12-27 Plasma etch methods and computer-readable memory media
KR1020060134818A KR100810773B1 (ko) 2005-12-28 2006-12-27 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
CN2006101565781A CN1992164B (zh) 2005-12-28 2006-12-28 等离子体蚀刻方法
US11/617,440 US8128831B2 (en) 2005-12-28 2006-12-28 Plasma etching method and computer-readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005378608A JP4827081B2 (ja) 2005-12-28 2005-12-28 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体

Publications (2)

Publication Number Publication Date
JP2007180358A JP2007180358A (ja) 2007-07-12
JP4827081B2 true JP4827081B2 (ja) 2011-11-30

Family

ID=38214319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005378608A Active JP4827081B2 (ja) 2005-12-28 2005-12-28 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体

Country Status (5)

Country Link
US (1) US8128831B2 (ja)
JP (1) JP4827081B2 (ja)
KR (1) KR100810773B1 (ja)
CN (1) CN1992164B (ja)
TW (1) TWI450328B (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7840448B2 (en) 2003-05-07 2010-11-23 Cbs Interactive Inc. System and method for automatically generating a narrative product summary
US7951262B2 (en) 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
JP5271267B2 (ja) * 2006-08-07 2013-08-21 東京エレクトロン株式会社 エッチング処理を実行する前のマスク層処理方法
CN101153396B (zh) * 2006-09-30 2010-06-09 中芯国际集成电路制造(上海)有限公司 等离子刻蚀方法
JP5047644B2 (ja) * 2007-01-31 2012-10-10 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2009032947A (ja) * 2007-07-27 2009-02-12 Hitachi High-Technologies Corp 記録媒体
JP5514413B2 (ja) 2007-08-17 2014-06-04 東京エレクトロン株式会社 プラズマエッチング方法
JP4905304B2 (ja) * 2007-09-10 2012-03-28 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP4983575B2 (ja) * 2007-11-30 2012-07-25 パナソニック株式会社 プラズマ処理装置およびプラズマ処理方法
JP2009193988A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ記憶媒体
US8133819B2 (en) * 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
JP2009239012A (ja) * 2008-03-27 2009-10-15 Tokyo Electron Ltd プラズマ処理装置及びプラズマエッチング方法
JP5213496B2 (ja) 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP5578782B2 (ja) * 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
US8263499B2 (en) 2008-03-31 2012-09-11 Tokyo Electron Limited Plasma processing method and computer readable storage medium
JP5064319B2 (ja) * 2008-07-04 2012-10-31 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP5128421B2 (ja) 2008-09-04 2013-01-23 東京エレクトロン株式会社 プラズマ処理方法およびレジストパターンの改質方法
JP5171683B2 (ja) * 2009-02-18 2013-03-27 東京エレクトロン株式会社 プラズマ処理方法
US9117769B2 (en) 2009-08-27 2015-08-25 Tokyo Electron Limited Plasma etching method
JP2011049360A (ja) * 2009-08-27 2011-03-10 Tokyo Electron Ltd プラズマエッチング方法
JP5486883B2 (ja) * 2009-09-08 2014-05-07 東京エレクトロン株式会社 被処理体の処理方法
JP5563860B2 (ja) * 2010-03-26 2014-07-30 東京エレクトロン株式会社 基板処理方法
US8846451B2 (en) * 2010-07-30 2014-09-30 Applied Materials, Inc. Methods for depositing metal in high aspect ratio features
JP5674375B2 (ja) 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP5637212B2 (ja) * 2010-08-27 2014-12-10 東京エレクトロン株式会社 基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子
CN102403219B (zh) * 2010-09-14 2015-10-07 中微半导体设备(上海)有限公司 一种铜制程等离子刻蚀方法
JP2012204644A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
KR101330516B1 (ko) * 2012-04-24 2013-11-18 주식회사 테스 비정질 탄소막의 형성방법
JP6035117B2 (ja) * 2012-11-09 2016-11-30 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6017928B2 (ja) 2012-11-09 2016-11-02 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6029522B2 (ja) * 2013-04-16 2016-11-24 東京エレクトロン株式会社 パターンを形成する方法
US8980758B1 (en) 2013-09-17 2015-03-17 Applied Materials, Inc. Methods for etching an etching stop layer utilizing a cyclical etching process
JP6423706B2 (ja) * 2014-12-16 2018-11-14 東京エレクトロン株式会社 プラズマ処理装置
JP6545053B2 (ja) * 2015-03-30 2019-07-17 東京エレクトロン株式会社 処理装置および処理方法、ならびにガスクラスター発生装置および発生方法
JP6542053B2 (ja) * 2015-07-15 2019-07-10 株式会社東芝 プラズマ電極構造、およびプラズマ誘起流発生装置
JP2017212361A (ja) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 プラズマ処理装置及びパーティクル付着抑制方法
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
JP7203531B2 (ja) * 2018-08-08 2023-01-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
JP7451540B2 (ja) 2019-01-22 2024-03-18 アプライド マテリアルズ インコーポレイテッド パルス状電圧波形を制御するためのフィードバックループ
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104898B2 (ja) * 1988-01-13 1994-12-21 忠弘 大見 減圧表面処理装置
JPH09111460A (ja) * 1995-10-11 1997-04-28 Anelva Corp チタン系導電性薄膜の作製方法
JP3319285B2 (ja) 1996-06-05 2002-08-26 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
US20020076935A1 (en) * 1997-10-22 2002-06-20 Karen Maex Anisotropic etching of organic-containing insulating layers
US6074569A (en) * 1997-12-09 2000-06-13 Hughes Electronics Corporation Stripping method for photoresist used as mask in Ch4 /H2 based reactive ion etching (RIE) of compound semiconductors
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
KR100748798B1 (ko) 1999-05-06 2007-08-13 동경 엘렉트론 주식회사 플라즈마 에칭 장치
JP4382926B2 (ja) * 1999-09-29 2009-12-16 東京エレクトロン株式会社 プラズマ処理方法
EP1134303B1 (en) * 2000-03-13 2010-06-09 Canon Kabushiki Kaisha Thin film production process
JP2001308175A (ja) * 2000-04-21 2001-11-02 Nec Corp 半導体装置及びその製造方法
US6779481B2 (en) * 2000-04-27 2004-08-24 Tokyo Electron Limited Electrical coupling between chamber parts in electronic device processing equipment
US6630407B2 (en) * 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
US6962879B2 (en) * 2001-03-30 2005-11-08 Lam Research Corporation Method of plasma etching silicon nitride
US6770166B1 (en) * 2001-06-29 2004-08-03 Lam Research Corp. Apparatus and method for radio frequency de-coupling and bias voltage control in a plasma reactor
JP2003234331A (ja) * 2001-12-05 2003-08-22 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
US6828241B2 (en) 2002-01-07 2004-12-07 Applied Materials, Inc. Efficient cleaning by secondary in-situ activation of etch precursor from remote plasma source
US6744212B2 (en) * 2002-02-14 2004-06-01 Lam Research Corporation Plasma processing apparatus and method for confining an RF plasma under very high gas flow and RF power density conditions
CN100440449C (zh) * 2002-06-27 2008-12-03 东京毅力科创株式会社 等离子体处理方法
JP4775834B2 (ja) * 2002-08-05 2011-09-21 東京エレクトロン株式会社 エッチング方法
TW200423195A (en) 2002-11-28 2004-11-01 Tokyo Electron Ltd Internal member of a plasma processing vessel
CN100418187C (zh) * 2003-02-07 2008-09-10 东京毅力科创株式会社 等离子体处理装置、环形部件和等离子体处理方法
US7951262B2 (en) 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7988816B2 (en) 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US20060037704A1 (en) * 2004-07-30 2006-02-23 Tokyo Electron Limited Plasma Processing apparatus and method
US7993489B2 (en) * 2005-03-31 2011-08-09 Tokyo Electron Limited Capacitive coupling plasma processing apparatus and method for using the same
JP4515950B2 (ja) * 2005-03-31 2010-08-04 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法およびコンピュータ記憶媒体
US8129282B2 (en) * 2006-07-19 2012-03-06 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP2009239012A (ja) * 2008-03-27 2009-10-15 Tokyo Electron Ltd プラズマ処理装置及びプラズマエッチング方法
JP5213496B2 (ja) * 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
US8263499B2 (en) * 2008-03-31 2012-09-11 Tokyo Electron Limited Plasma processing method and computer readable storage medium
JP5128421B2 (ja) * 2008-09-04 2013-01-23 東京エレクトロン株式会社 プラズマ処理方法およびレジストパターンの改質方法
JP5221403B2 (ja) * 2009-01-26 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
US8383001B2 (en) * 2009-02-20 2013-02-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
JP2010205967A (ja) * 2009-03-04 2010-09-16 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体

Also Published As

Publication number Publication date
CN1992164A (zh) 2007-07-04
TW200739719A (en) 2007-10-16
US20070165355A1 (en) 2007-07-19
TWI450328B (zh) 2014-08-21
US8128831B2 (en) 2012-03-06
JP2007180358A (ja) 2007-07-12
KR20070070098A (ko) 2007-07-03
CN1992164B (zh) 2012-02-08
KR100810773B1 (ko) 2008-03-06

Similar Documents

Publication Publication Date Title
JP4827081B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR101895437B1 (ko) 플라즈마 에칭 방법
JP5491359B2 (ja) プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
US10529539B2 (en) Plasma processing apparatus and method
JP5036143B2 (ja) プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP4672455B2 (ja) プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
JP6320248B2 (ja) プラズマエッチング方法
US8404595B2 (en) Plasma processing method
US9852922B2 (en) Plasma processing method
US8129282B2 (en) Plasma etching method and computer-readable storage medium
WO2014057799A1 (ja) プラズマエッチング方法
US10854430B2 (en) Plasma etching method
US11328934B2 (en) Etching method and substrate processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110907

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4827081

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250