JP5637212B2 - 基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子 - Google Patents

基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子 Download PDF

Info

Publication number
JP5637212B2
JP5637212B2 JP2012530600A JP2012530600A JP5637212B2 JP 5637212 B2 JP5637212 B2 JP 5637212B2 JP 2012530600 A JP2012530600 A JP 2012530600A JP 2012530600 A JP2012530600 A JP 2012530600A JP 5637212 B2 JP5637212 B2 JP 5637212B2
Authority
JP
Japan
Prior art keywords
layer
etching
fluorocarbon
silicon
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012530600A
Other languages
English (en)
Other versions
JPWO2012026286A1 (ja
Inventor
松岡　孝明
孝明 松岡
野沢　俊久
俊久 野沢
敏泰 堀
敏泰 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012530600A priority Critical patent/JP5637212B2/ja
Publication of JPWO2012026286A1 publication Critical patent/JPWO2012026286A1/ja
Application granted granted Critical
Publication of JP5637212B2 publication Critical patent/JP5637212B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0046—Photosensitive materials with perfluoro compounds, e.g. for dry lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0752—Silicon-containing compounds in non photosensitive layers or as additives, e.g. for dry lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Description

この発明は、エッチング方法、基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子に関するものであり、特に、プラズマ処理を用いるエッチング方法、基板処理方法、パターン形成方法、半導体素子の製造方法、およびプラズマ処理を用いて形成される半導体素子に関するものである。
ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）やＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等の半導体素子は、被処理基板となる半導体基板（ウェハ）に対して、エッチングやＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング等の処理を施して製造される。エッチングやＣＶＤ、スパッタリング等の処理については、そのエネルギー供給源としてプラズマを用いた処理方法、すなわち、プラズマエッチングやプラズマＣＶＤ、プラズマスパッタリング等がある。
ここで、エッチングに際して、反射防止膜を形成してエッチングを行うエッチング方法に関する技術が、特開２００９−１８８４０３号公報（特許文献１）に開示されている。特許文献１によると、ＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）を減少させながらシリコン含有反射防止コーティング（ＡＲＣ（Ａｎｔｉ Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔ））層内の特徴部位をエッチングする方法が開示されている。
特開２００９−１８８４０３号公報
シリコン基板等の被処理基板に対して、４５ｎｍ以下の微細なエッチングをするにあたり、ハードマスク層、有機膜層（光学的分散層）、反射防止膜層（ＡＲＣ層）の３層を形成してエッチングを行う場合がある。このような構成によれば、フォトレジストを露光する際に必要となる反射防止性能を確保することができるので、エッチングにおけるＬＷＲ（Ｌｉｎｅ Ｗｉｄｔｈ Ｒｏｕｇｈｎｅｓｓ）等の改善を図ることができる。
しかし、エッチング工程において、このような３層構造のマスクを形成することは、製造工程の増加や再現性の低下等に繋がることとなる。すなわち、製造コストダウンや処理の信頼性の向上の観点からすると、上記したエッチング工程時における３層の形成は、必ずしも好ましくない。
この発明の目的は、処理の信頼性を向上することができると共に、安価に行うことができるエッチング方法を提供することである。
この発明の他の目的は、処理の信頼性を向上することができると共に、安価に行うことができる基板処理方法を提供することである。
この発明のさらに他の目的は、処理の信頼性を向上することができると共に、安価に行うことができるパターン形成方法を提供することである。
この発明のさらに他の目的は、処理の信頼性を向上することができると共に、安価に製造することができる半導体素子の製造方法を提供することである。
この発明のさらに他の目的は、信頼性が高く、安価に製造される半導体素子を提供することである。
この発明の他の局面においては、基板処理方法は、被処理基板の処理を行う基板処理方法であって、被処理基板上に、ハードマスク層を形成するハードマスク層形成工程と、ハードマスク層形成工程の後に、形成したハードマスク層の上に、所定の形状にパターニングされたフロロカーボン層（ＣＦｘ：ｘは任意の数）を形成するフロロカーボン層形成工程と、フロロカーボン層形成工程の後に、形成されたフロロカーボン層およびフロロカーボン層の間に露出するハードマスク層を覆うように、シリコンを含有する膜を形成するシリコン含有膜形成工程と、シリコン含有膜形成工程の後に、フロロカーボン層の側壁側に位置するシリコン含有膜を残し、フロロカーボン層の上側およびハードマスク層の上側に位置するシリコン含有膜を除去するようにエッチングを行うシリコン含有膜エッチング工程（エッチバック工程）と、シリコン含有膜エッチング工程の後に、側壁間に位置するフロロカーボン層を除去するようにエッチングを行うフロロカーボン層エッチング工程と、フロロカーボン層エッチング工程の後に、残ったシリコン含有膜をマスクとしてハードマスク層のエッチングを行うハードマスク層エッチング工程と、ハードマスク層エッチング工程の後に、残ったハードマスク層をマスクとして、被処理基板のエッチングを行う被処理基板エッチング工程とを含む。
シリコン含有膜は、ＳｉＯ２膜を含んでよい。
また、ハードマスク層は、ＳｉＮ膜を含んでよい。
この発明のさらに他の局面において、パターン形成方法は、被処理基板のエッチングを行う際のパターンを形成するパターン形成方法であって、被処理基板上に、ハードマスク層を形成するハードマスク層形成工程と、ハードマスク層形成工程の後に、形成したハードマスク層の上に、所定の形状にパターニングされたフロロカーボン（ＣＦｘ：ｘは任意の数）層を形成するフロロカーボン層形成工程と、フロロカーボン層形成工程の後に、形成されたフロロカーボン層およびフロロカーボン層の間に露出するハードマスク層を覆うように、シリコンを含有する膜を形成するシリコン含有膜形成工程と、シリコン含有膜形成工程の後に、フロロカーボン層の側壁側に位置するシリコン含有膜を残し、フロロカーボン層の上側およびハードマスク層の上側に位置するシリコン含有膜を除去するようにエッチングを行うシリコン含有膜エッチング工程と、シリコン含有膜エッチング工程の後に、側壁間に位置するフロロカーボン層を除去するようにエッチングを行い、被処理基板のエッチングを行う際のフロロカーボン層のパターンを形成するパターン形成工程とを含む。
この発明のさらに他の局面において、半導体素子の製造方法は、被処理基板にエッチングを行って製造される半導体素子の製造方法であって、被処理基板上に、ハードマスク層を形成するハードマスク層形成工程と、ハードマスク層形成工程の後に、形成したハードマスク層の上に、所定の形状にパターニングされたフロロカーボン（ＣＦｘ：ｘは任意の数）層を形成するフロロカーボン層形成工程と、フロロカーボン層形成工程の後に、形成されたフロロカーボン層およびフロロカーボン層の間に露出するハードマスク層を覆うように、シリコンを含有する膜を形成するシリコン含有膜形成工程と、シリコン含有膜形成工程の後に、フロロカーボン層の側壁側に位置するシリコン含有膜を残し、フロロカーボン層の上側およびハードマスク層の上側に位置するシリコン含有膜を除去するようにエッチングを行うシリコン含有膜エッチング工程（エッチバック工程）と、シリコン含有膜エッチング工程の後に、側壁間に位置するフロロカーボン層を除去するようにエッチングを行うフロロカーボン層エッチング工程と、フロロカーボン層エッチング工程の後に、残ったシリコン含有膜をマスクとしてハードマスク層のエッチングを行うハードマスク層エッチング工程と、ハードマスク層エッチング工程の後に、残ったハードマスク層をマスクとして、被処理基板のエッチングを行う被処理基板エッチング工程とを含む。
この発明のさらに他の局面において、半導体素子は、被処理基板上に、ハードマスク層を形成し、形成したハードマスク層の上に、所定の形状にパターニングされたフロロカーボン（ＣＦｘ：ｘは任意の数）層を形成し、形成されたフロロカーボン層およびフロロカーボン層の間に露出するハードマスク層を覆うように、シリコンを含有する膜を形成し、フロロカーボン層の側壁側に位置するシリコン含有膜を残し、フロロカーボン層の上側およびハードマスク層の上側に位置するシリコン含有膜を除去するようにエッチングを行い、側壁間に位置するフロロカーボン層を除去するようにエッチングを行い、残ったシリコン含有膜をマスクとしてハードマスク層のエッチングを行い、残ったハードマスク層をマスクとして、被処理基板のエッチングを行って製造される。
このようなエッチング方法および基板処理方法によると、フロロカーボン層の１層のみで反射防止膜、およびハードマスクとしての機能を備えることとなる。そうすると、マスク形成工程時において、フロロカーボン層の形成のみでよいため、工程数の減少および再現性の向上を図ることができる。したがって、このようなエッチング方法および基板処理方法によると、処理の信頼性を向上することができると共に、安価に行うことができる。
また、この発明に係るパターン形成方法によると、処理の信頼性を向上することができると共に、安価に行うことができる。
また、この発明に係る半導体素子の製造方法によると、処理の信頼性を向上することができると共に、安価に製造することができる。
また、この発明に係る半導体素子は、信頼性が高く、安価に製造される。
この発明の一実施形態に係るエッチング方法および基板処理方法に用いられるプラズマ処理装置の要部を示す概略断面図である。 図２に示すプラズマ処理装置に含まれるスロットアンテナ板を板厚方向から見た図である。 ３層を形成して被処理基板のエッチングを行う基板処理方法の代表的な工程を示すフローチャートである。 ３層が形成されたシリコン基板の概略断面図である。 反射防止膜層のエッチングが終了した状態の概略断面図である。 有機膜層のエッチングが終了した状態の概略断面図である。 ハードマスク層のエッチングが終了した状態の概略断面図である。 有機膜層を除去した状態の概略断面図である。 有機膜層の膜厚と、反射率との関係を示すグラフである。 フロロカーボン層を形成し、被処理基板Ｗのエッチングを行う際の代表的な処理の工程を示すフローチャートである。 フロロカーボン層等が形成されたシリコン基板の概略断面図である。 フロロカーボン層のエッチングが終了した状態の概略断面図である。 レジスト層を除去した状態の概略断面図である。 フロロカーボン層において、光の波長と反射率、吸収率、伝送率の比率との関係を示すグラフである。 ＳｉＣＮ膜において、光の波長と反射率、吸収率、伝送率の比率との関係を示すグラフである。 光の波長１９３ｎｍ付近のフロロカーボン層における光の波長と反射率等の比率との関係を示すグラフである。 光の波長１９３ｎｍ付近のＳｉＣＮ膜における光の波長と反射率等の比率との関係を示すグラフである。 フロロカーボン層を形成し、被処理基板Ｗのエッチングを行う際の代表的な処理の工程を示すフローチャートである。 フロロカーボン層等が形成されたシリコン基板の概略断面図である。 ＳｉＯ２膜のエッチングが終了した状態の概略断面図である。 フロロカーボン層のエッチングが終了した状態の概略断面図である。 ＳｉＯ２膜をマスクとして、ハードマスク層のエッチングが終了した状態の概略断面図である。
以下、この発明の実施の形態を、図面を参照して説明する。まず、この発明の一実施形態に係るエッチング方法および基板処理方法に用いられるプラズマ処理装置の構成および動作について説明する。図１は、この発明の一実施形態に係るエッチング方法および基板処理方法に用いられるプラズマ処理装置の構成を概略的に示す概略断面図である。図２は、図１に示すプラズマ処理装置に備えられるスロットアンテナ板を、板厚方向から見た図である。
図１および図２を参照して、プラズマ処理装置１１は、マイクロ波をプラズマ源とするマイクロ波プラズマ処理装置である。このプラズマ処理装置１１は、プラズマエッチング処理およびプラズマＣＶＤ処理を行うことができる。プラズマ処理装置１１は、その内部で被処理基板Ｗにプラズマ処理を行う処理空間を有する処理容器１２と、処理容器１２内にプラズマ処理用のガス等を供給するガス供給部１３と、処理容器１２内に設けられ、その上に被処理基板Ｗを支持する支持台１４と、処理容器１２の外部に設けられ、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器１５と、マイクロ波発生器１５により発生させたマイクロ波を処理容器１２内に導入する導波管１６および同軸導波管１７と、同軸導波管１７の下方端部に連結されており、同軸導波管１７によって導入されたマイクロ波を径方向に伝播する誘電体板１８と、誘電体板１８の下方側に配置されており、誘電体板１８によって伝播されたマイクロ波を放射するスロット（長孔）１９を複数有するスロットアンテナ板２０と、スロットアンテナ板２０の下方側に配置されており、スロット１９から放射されたマイクロ波を径方向に伝播すると共に処理容器１２内に透過させる誘電体窓２１と、プラズマ処理装置１１全体を制御する制御部（図示せず）とを備える。制御部は、ガス供給部１３におけるガス流量、処理容器１２内の圧力等、被処理基板Ｗをプラズマ処理するためのプロセス条件を制御する。なお、理解の容易の観点から、図１において、スロット１９の開口形状を概略的に示している。
処理容器１２は、支持台１４の下方側に位置する底部２２と、底部２２の外周から上方向に延びる側壁２３と、側壁２３の上方側に載置するようにして配置され、その上に誘電体窓２１を載置可能な環状部材２４とを含む。側壁２３は、円筒状である。処理容器１２の底部２２には、排気用の排気孔２５が設けられている。処理容器１２の上部側は開口しており、処理容器１２の上部側に配置される誘電体窓２１、および誘電体窓２１と処理容器１２、具体的には、処理容器１２を構成する環状部材２４との間に介在するシール部材としてのＯリング２６によって、処理容器１２は密封可能に構成されている。
支持台１４には、ＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）バイアス用の高周波電源２７がマッチングユニット２８を介して支持台１４内の電極に電気的に接続されている。この高周波電源２７は、被処理基板Ｗに引き込むイオンのエネルギーを制御するのに適した一定の周波数、例えば、１３．５６ＭＨｚの高周波を所定のパワーで出力する。マッチングユニット２８は、高周波電源２７側のインピーダンスと、主に電極、プラズマ、処理容器１２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容しており、この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。また、図示はしないが、支持台１４は、被処理基板Ｗを支持する支持機構や温度調節を行う温度調節機構を備えていてもよい。
ガス供給部１３は、被処理基板Ｗの中央に向かってガスを供給するガス供給口３１を有するセンターガス供給部３２と、円環状の中空状部材３３から構成されており、径方向内側に向かってガスを供給するガス供給口３４を有するアウターガス供給部３５とを含む。
センターガス供給部３２およびアウターガス供給部３５はそれぞれ、処理容器１２外から処理容器１２内にプラズマ処理用のガス等を供給する。ガス供給口３１、３４から供給されるガスのそれぞれの流れ方向については、図１中の矢印Ｆ１およびＦ２で図示している。なお、センターガス供給部３２およびアウターガス供給部３５から供給されるガスの流量比等については、任意に選択が可能であり、例えば、センターガス供給部３２からのガスの供給を全く無しにして、アウターガス供給部３５からのみ処理容器１２内にガスを供給するということも、可能である。
マイクロ波整合器３６を有するマイクロ波発生器１５は、中心導体３７および外周導体３８から構成される同軸導波管１７およびモード変換器３９を介して、マイクロ波を導入する導波管１６の上流側に接続されている。同軸導波管１７を構成し、いずれも円筒状である中心導体３７および外周導体３８は、径方向の中心を一致させ、中心導体３７の外径面と、外周導体３８の内径面との間隔を開けるようにして、図１中の紙面上下方向に延びるようにして配置される。例えば、マイクロ波発生器１５で発生させたＴＥモードのマイクロ波は、導波管１６を通り、モード変換器３９によりＴＥＭモードへ変換され、同軸導波管１７を伝播する。マイクロ波発生器１５において発生させるマイクロ波の周波数としては、例えば、２．４５ＧＨｚが選択される。
スロットアンテナ板２０は、薄板状であって、円板状である。スロットアンテナ板２０の板厚方向の両面は、それぞれ平らである。スロットアンテナ板２０には、板厚方向に貫通するスロット１９が複数設けられている。スロット１９は、一方方向に長い第一のスロット４１と、第一のスロット４１と直交する方向に長い第二のスロット４２とが、隣り合って一対となるように形成されている。具体的には、隣り合う２つのスロット４１、４２が一対となって、間隔を開けて直交するように配置されて構成されている。すなわち、スロットアンテナ板２０は、一方向に延びる第一のスロット４１およびその一方向に対して垂直な方向に延びる第二のスロット４２から構成されるスロット対４３を有する構成である。なお、スロット対４３の一例については、図２中の点線で示す領域で図示している。
設けられたスロット対４３は、内周側に配置される内周側スロット対群４４と、外周側に配置される外周側スロット対群４５とに大別される。内周側スロット対群４４において、７対のスロット対４３はそれぞれ、周方向に等間隔に配置されている。外周側スロット対群４５において、２８対のスロット対４３はそれぞれ、周方向に等間隔に配置されている。スロットアンテナ板２０の径方向の中央にも、貫通孔４６が設けられている。スロットアンテナ板２０は、径方向の中心４７を中心とした回転対称性を有する。
誘電体窓２１は、略円板状であって、所定の板厚を有する。誘電体窓２１は、誘電体で構成されており、誘電体窓２１の具体的な材質としては、石英やアルミナ等が挙げられる。誘電体窓２１は、図１における下側を環状部材２４の上に載せるようにしてプラズマ処理装置１１に気密に取り付けられ、備えられる。誘電体窓２１のうち、プラズマ処理装置１１に備えられた際にプラズマを生成する側となる下面４８の径方向外側領域には、環状に連なり、誘電体窓２１の板厚方向内方側、ここでは、図１における紙面上方向に向かってテーパ状に凹む誘電体窓凹部４９が設けられている。この誘電体窓凹部４９により、誘電体窓２１の径方向外側領域において、誘電体窓２１の厚みを連続的に変化させる領域を形成して、プラズマを生成する種々のプロセス条件に適した誘電体窓２１の厚みを有する共振領域を形成することができる。そうすると、種々のプロセス条件に応じて、誘電体窓２１の下部領域におけるプラズマの高い安定性を確保することができる。
マイクロ波発生器１５により発生させたマイクロ波は、同軸導波管１７を通って、誘電体板１８に伝播され、スロットアンテナ板２０に設けられた複数のスロット１９から誘電体窓２１に放射される。誘電体窓２１を透過したマイクロ波は、誘電体窓２１の直下に電界を生じさせ、処理容器１２内にプラズマを生成させる。誘電体窓２１の直下で生成されたプラズマは、誘電体窓２１から離れる方向、すなわち、支持台１４に向かう方向に拡散していく。そして、支持台１４に載置された被処理基板Ｗを含むプラズマ拡散領域で、被処理基板Ｗに対するプラズマエッチング処理等のプラズマ処理を行う。プラズマ処理装置１１において処理に供されるマイクロ波プラズマは、上記した構成のスロットアンテナ板２０および誘電体窓２１を含むラジアルラインスロットアンテナ（Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ）により生成される。このようなプラズマ処理装置１１によれば、比較的低い電子温度および比較的高い電子密度でプラズマ処理を行うことができるので、処理時における被処理基板Ｗに対するプラズマダメージを抑制し、高速な処理を行うことができる。
ここで、シリコン基板等の被処理基板に対して、４５ｎｍ以下の微細なエッチングをするにあたり、ハードマスク層、有機膜層（光学的分散層）、反射防止膜層（ＡＲＣ（Ａｎｔｉ Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）層）の３層を形成してエッチングを行う方法がある。ここで、３層を形成して被処理基板のエッチングを行う方法について、簡単に説明する。
図３は、この場合における基板処理方法の代表的な工程を示すフローチャートである。図４は、３層が形成されたシリコン基板の概略断面図である。図３および図４を参照して、まず、被処理基板としてのシリコン基板５１上に、ハードマスク層５２を形成する（図３（Ａ））。ハードマスク層５２は、例えば、ＳｉＮ膜から構成される。次に、形成されたハードマスク層５２の上に、有機膜層５３を比較的厚めに形成する。具体的には、その材質にもよるが、十分な反射防止性能を確保するために、２００ｎｍ程度の厚みの有機膜層５３を形成する（図３（Ｂ））。次に、形成した有機膜層５３の上に、反射防止膜（ＡＲＣ）層５４を数十ｎｍ程度形成する（図３（Ｃ））。反射防止膜層５４は、例えば、シリコン（Ｓｉ）を含む膜、具体的には、Ｓｉ−ＡＲＣと呼ばれる膜から構成される。形成する反射防止膜層５４の厚みについても、その材質によるが、おおよそ４０ｎｍ程度である。ここまでの工程が、３層マスクの形成工程である。なお、有機膜層５３および反射防止膜層５４が、フォトレジストをパターニングする際、露光光の反射を抑制する膜となる。反射を防止するためには、上記の程度の比較的厚い膜が必要である。
次に、反射防止膜層５４の上にレジスト層５５を形成する（図３（Ｄ））。その後、光源（図示せず）を用いて所定の形状となるように露光・現像を行って、レジスト層５５のパターニングを行う（図３（Ｅ））。レジスト層５５のパターニングまでを行った状態が、図４に示す状態である。
その後、パターニングを行ったレジスト層５５をマスクとして、反射防止膜層５４のエッチングを行う（図３（Ｆ））。図５は、反射防止膜層５４のエッチングが終了した状態の概略断面図である。反射防止膜層５４のエッチングが終了した後、有機膜層５３のエッチングを行う（図３（Ｇ））。有機膜層５３のエッチング時においては、レジスト層５５についてもエッチングされ、除去される。図６は、有機膜層５３のエッチングが終了した状態の概略断面図である。
その後、残った有機膜層５３をマスクとして、ハードマスク層５２のエッチングを行う（図３（Ｈ））。図７は、ハードマスク層５２のエッチングが終了した状態の概略断面図である。次に、有機膜層５３を除去し、残ったハードマスク層５２をマスクとして、シリコン基板５１のエッチングを行う。このようにして、シリコン基板５１のエッチングを行う。図８は、有機膜層５３を除去した状態の概略断面図である。
このような３層マスクを用いたエッチング方法は、以下の点において不利である。まず、有機膜層については、上記した通り、比較的厚く形成する必要がある。図９は、有機膜層上に約３０ｎｍ程度のＳｉ−ＡＲＣを積層した時の有機膜の膜厚と、１９３ｎｍの波長の光を照射した場合の光の反射率との関係を示すグラフである。縦軸は、光の反射率（比率）を示し、横軸は、有機膜の膜厚（ｎｍ）を示す。
図９を参照して、有機膜層が１００ｎｍ程度までは、有機膜層が薄くなるに従い、光の反射率は高いものとなる。したがって、露光時の光の反射を十分に小さくするには、少なくとも有機膜層を１００ｎｍ以上とする必要がある。このような厚い膜の形成は、スループット向上の観点からも不利である。すなわち、単純に有機膜層を薄くして、膜厚に起因するスループットの向上を図ることは困難である。
また、形成した３つの層に対し、それぞれエッチングを行う必要があるが、それぞれの層に対してエッチングにおける選択性を持たせる必要がある。また、このような異なる材料を用いての層の形成は、エッチングプロセスの再現性の低下に繋がると共に、ステップ数の増大を招く。また、このような異なる層を同じプラズマ処理装置を用いてエッチングするのは困難であり、必然的にプラズマ処理装置の数の増加に繋がることとなって、製造コストのアップに繋がってしまうことも考えられる。
そこで、上記したプラズマ処理装置１１を用いて、フロロカーボン層を形成してエッチングを行う方法について説明する。図１０は、図１に示すプラズマ処理装置１１を用いてフロロカーボン層を形成し、被処理基板Ｗのエッチングを行う際の代表的な処理の工程を示すフローチャートである。また、図１１は、フロロカーボン層等が形成されたシリコン基板の概略断面図である。
図１０および図１１を参照して、まず、被処理基板となるシリコン基板５６上に、フロロカーボン層５７を形成する（図１０（Ａ））。この場合、上記したプラズマ処理装置１１を用いて、プラズマＣＶＤ処理により、シリコン基板５６上にフロロカーボン層５７を形成する。この場合、例えば、プラズマ励起用としてＡｒガス等の希ガスを用い、フロロカーボン層を形成する成膜ガスとして、フロロカーボンガス、例えば、Ｃ５Ｆ８ガスを用いる。すなわち、これらのようなガスを含む混合ガスを、上記したプラズマ処理装置１１に備えられるガス供給部１３から供給し、プラズマＣＶＤ処理を行う。
次に、フロロカーボン層５７の上に、塗布現像装置によりレジスト層５８を形成する（図１０（Ｂ））。その後、レジスト層５８に対して露光・現像を行って、所定の形状にパターニングを行う（図１０（Ｃ））。この場合、液浸露光により行ってもよい。この場合のレジスト層５８の下層に位置するフロロカーボン層５７は、反射防止膜層としての機能を有する。レジスト層５５のパターニングまで行った状態が、図１１に示す状態である。
次に、所定の形状にパターニングしたレジスト層５８をマスクとして、フロロカーボン層５７のエッチングを行う（図１０（Ｄ））。エッチング条件の一例を示す。マイクロ波パワー２５００Ｗ、バイアスパワー（周波数１３．５６ＭＨｚ）を１５０Ｗ（３００ｍｍウェハ、単位面積当たり０．２１Ｗ／ｃｍ２）として、エッチングガスをアルゴン（Ａｒ）ガス、臭化水素（ＨＢｒ）ガス、酸素（Ｏ２）ガスを、Ａｒ／ＨＢｒ／Ｏ２＝１０００ｓｃｃｍ／５００ｓｃｃｍ／２０ｓｃｃｍとして、処理容器内の圧力を２０ｍＴｏｒｒ（２．６６Ｐａ）、被処理基板の支持台の温度を２０℃としてエッチングを行う。エッチングガスとして、ＨＢｒの代わりに、Ｃｌ２やＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆを用いても、条件を調整することでエッチングを行うことができる。
図１２は、フロロカーボン層５７のエッチングが終了した状態の概略断面図である。そして、マスクとしてのレジスト層５８を除去する（図１０（Ｅ））。図１３は、レジスト層５８を除去した状態の概略断面図である。その後、残ったフロロカーボン層５７をマスクとして、シリコン基板５１のエッチングを行う（図１０（Ｆ））。この場合、フロロカーボン層５７は、ハードマスク層として機能する。このようにして、シリコン基板５１のエッチングを行う。
すなわち、この発明の一実施形態に係る基板処理方法は、被処理基板上にフロロカーボン（ＣＦｘ：ｘは任意の数）層を形成するフロロカーボン層形成工程と、形成されたフロロカーボン層の上に、レジスト層を形成するレジスト層形成工程と、形成されたレジスト層をパターニングして所定の形状とするパターニング工程と、パターニングされたレジスト層をマスクとして、フロロカーボン層のエッチングを行うフロロカーボン層エッチング工程と、エッチングされたフロロカーボン層をマスクとして、被処理基板のエッチングを行う被処理基板エッチング工程とを含む。
また、この発明の一実施形態に係るエッチング方法は、被処理基板上のパターニングされたフロロカーボン層をマスクとして、被処理基板のエッチングを行う。
このようなエッチング方法および基板処理方法によると、フロロカーボン層の１層のみで反射防止膜、およびハードマスクとしての機能を備えることとなる。そうすると、マスク形成工程時において、フロロカーボン層の形成のみでよいため、工程数の減少および再現性の向上を図ることができる。したがって、このようなエッチング方法および基板処理方法によると、処理の信頼性を向上することができると共に、安価に行うことができる。
また、この発明の一実施形態に係るパターン形成方法は、被処理基板のエッチングを行う際のパターンを形成するパターン形成方法であって、被処理基板上にフロロカーボン層（ＣＦｘ：ｘは任意の数）層を形成するフロロカーボン層形成工程と、形成されたフロロカーボン層の上に、レジスト層を形成するレジスト層形成工程と、形成されたレジスト層をパターニングして所定の形状とするパターニング工程と、パターニングされたレジスト層をマスクとして、フロロカーボン層のエッチングを行い、被処理基板のエッチングを行う際のフロロカーボン層のパターンを形成するパターン形成工程とを含む。
このようなパターン形成方法によると、処理の信頼性を向上することができると共に、安価に行うことができる。
また、この発明の一実施形態に係る半導体素子の製造方法は、被処理基板にエッチングを行って製造される半導体素子の製造方法であって、被処理基板上にフロロカーボン（ＣＦｘ：ｘは任意の数）層を形成するフロロカーボン層形成工程と、形成されたフロロカーボン層の上に、レジスト層を形成するレジスト層形成工程と、形成されたレジスト層をパターニングして所定の形状とするパターニング工程と、パターニングされたレジスト層をマスクとして、フロロカーボン層のエッチングを行うフロロカーボン層エッチング工程と、エッチングされたフロロカーボン層をマスクとして、被処理基板のエッチングを行う被処理基板エッチング工程とを含む。
このような半導体素子の製造方法によると、処理の信頼性を向上することができると共に、安価に製造することができる。
また、この発明の一実施形態に係る半導体素子は、被処理基板上にフロロカーボン（ＣＦｘ：ｘは任意の数）層を形成し、形成されたフロロカーボン層の上に、レジスト層を形成し、形成されたレジスト層をパターニングして所定の形状とし、パターニングされたレジスト層をマスクとして、フロロカーボン層のエッチングを行い、エッチングされたフロロカーボン層をマスクとして、被処理基板のエッチングを行って製造される。
このような半導体素子は、信頼性が高く、安価に製造される。
ここで、フロロカーボン層のハードマスクとしての機能について簡単に説明すると、以下の通りである。すなわち、フロロカーボン層は、緻密であり、Ｓｉ−ＡＲＣ膜や有機膜よりも比較的硬い膜である。したがって、ハードマスクとして十分な機能を有する。また、このような比較的硬いフロロカーボン層を用いると、エッチングにおける選択比の向上を図ることもできる。
また、フロロカーボン層は、耐熱性も良好である。したがって、熱収縮等の影響を小さくすることができ、高精度のエッチングを行うことができる。
フロロカーボン層の反射防止膜としての機能について簡単に説明すると、以下の通りである。図１４は、フロロカーボン層において、光の波長と反射率、吸収率、透過率の比率との関係を示すグラフである。なお、参考までに、ＳｉＣＮ膜の場合も示す。図１５は、ＳｉＣＮ膜において、光の波長と反射率等の比率との関係を示すグラフである。
図１６は、光（ＡｒＦ）の波長１９３ｎｍ付近のフロロカーボン層における光の波長と反射率等の比率との関係を示すグラフである。図１７は、光（ＡｒＦ）の波長１９３ｎｍ付近のＳｉＣＮ膜における光の波長と反射率等の比率との関係を示すグラフである。図１４〜図１７において、縦軸は、反射率、吸収率、透過率の比率を示し、横軸は、光の波長（ｎｍ）を示す。
図１４〜図１７を参照して、フロロカーボン層の場合、１９３ｎｍ付近における反射率は、非常に低く、０に近い値である。また、１９３ｎｍにおける吸収率は、０．９、すなわち、９０％を越えるものであり、ほとんど反射せず、光を吸収していることが分かる。すなわち、フロロカーボン層は、反射防止効果を備えていることが把握できる。この発明の一実施形態にかかるエッチング方法は、被処理基板上のパターニングされたマスクを用いて被処理基板のエッチングを行うエッチング方法であって、マスクは、１９３ｎｍ付近の波長に対し９０％以上の吸収率を備える。なお、ＳｉＣＮ膜の場合、１９３ｎｍ付近における反射率は、０．２を少し下回る程度である。また、１９３ｎｍ付近における吸収率は、０．８程度である。
さらに、反射率については、１９３ｎｍの近辺の波長における反射率も重要であるが、フロロカーボン層の場合は、１９２ｎｍ、１９４ｎｍといった波長における反射率等も、１９３ｎｍにおける反射率等とほぼ同等である。
信頼性の向上に関して具体的に言えば、微細なエッチング工程において、ＬＷＲ（Ｌｉｎｅ Ｗｉｄｔｈ Ｒｏｕｇｈｎｅｓｓ）を向上させたエッチングを行うことができる。ＬＷＲについて説明すると、図１１〜図１３を再び参照して、レジスト層５８のパターニングにおいては、点５９ａ、５９ｂで示す部分は、紙面表裏方向に真直ぐに延びる境界線として形成され、点５９ａ、５９ｂで示す部分によって表される境界線の間隔は、紙面表裏方向において一定の幅となることが理想的である。この境界線を基にエッチングにより形成される点６０ａ、６０ｂで示す部分で形成される境界線についても、紙面表裏方向に真直ぐに延び、その間隔が紙面表裏方向において一定の幅となることが理想的である。しかし、エッチング回数が増加したり、エッチング対象としての膜が厚くなるにつれ、境界線が湾曲したり、紙面表裏方向の各位置における幅が大きく異なることとなり、このＬＷＲ特性は劣ることとなる。しかし、上記したフロロカーボン層を形成してエッチングする方法によれば、１層のみの形成に加え、その厚みを薄くすることができる観点から、エッチング後のこのＬＷＲが良好になる。
また、このようなフロロカーボン層を形成する基板処理方法においては、もちろん一般的な露光についても適用できるが、液浸露光に適用すると、有利である。この場合の液浸露光について簡単に説明すると、以下の通りである。例えば、パターニングを施す前のレジスト層５８と、レジスト層５８の上側であって、レジスト層５８に近接した位置に設けられ、露光する光源（図示せず）との間に、超純水を介在させる。そして、光源を用いて露光を行って、レジスト層のパターニングを行う。このような液浸露光を行えば、通常の露光を行うよりも、微細なレジストパターンを形成することができる。この場合、フロロカーボン層は、疎水性を有するため、上記した液浸露光に際し、非常に有利である。すなわち、液浸露光時において超純水を介在させる際に、膜中に超純水が浸み込んでいきマスク形状が変形するというおそれが小さく、良好なパターンを形成することができる。
なお、上記したフロロカーボン層に加え、密着性やエッチング形状の観点から、フロロカーボン層の上下の層にＳｉＣＮ膜を形成し、フロロカーボン層とＳｉＣＮ膜とを積層構造にしてもよい。また、ＳｉＣＮ膜と同等の吸収率等を示すＳｉＣＯ膜やアモルファスカーボン（α−Ｃ）膜を、その上下の層に形成し、積層構造にしてもよい。具体的には、フロロカーボン層とレジスト層との間に、ＳｉＣＮ層、ＳｉＣＯ層およびアモルファスカーボン層のうちの少なくともいずれか一つの層を形成する工程を含むようにしてもよいし、フロロカーボン層と被処理基板との間に、ＳｉＣＮ層、ＳｉＣＯ層およびアモルファスカーボン層のうちの少なくともいずれか一つの層を形成する工程を含むようにしてもよい。すなわち、被処理基板とフロロカーボン層との間に、ＳｉＣＮ層、ＳｉＣＯ層およびアモルファスカーボン層のうちの少なくともいずれか一つの層が介在しているようにしてもよいし、フロロカーボン層の上に、ＳｉＣＮ層、ＳｉＣＯ層およびアモルファスカーボン層のうちの少なくともいずれか一つの層を形成してもよい。もちろん、フロロカーボン層の上下にこのような膜を形成し、積層構造としてもよい。このようなＳｉＣＮ膜、ＳｉＣＯ膜、およびアモルファスカーボン膜は、例えば、エッチングにおけるストッパ膜として用いることができる。このようなＳｉＣＮ膜、ＳｉＣＯ膜、およびアモルファスカーボン膜については、膜の密着性を向上させるために、成膜前に薬液処理やプラズマ処理等の表面処理を行ってもよい。レジストを形成する前に、疎水性のフロロカーボン層等の表面と形成させるレジストとの密着性を向上させるため、Ｎ２プラズマにより処理したり、薬液により処理することもできる。
次に、このような膜、すなわちフロロカーボン層を、ダブルパターニングの芯材に適用した場合について説明する。図１８は、この場合の処理の流れを示すフローチャートである。また、図１９は、フロロカーボン層等が形成されたシリコン基板の概略断面図である。
図１８および図１９を参照して、まず、被処理基板となるシリコン基板６１に、ハードマスク層６２を形成する（図１８（Ａ））。そして、形成されたハードマスク層６２の上に、フロロカーボン層６３を形成する（図１８（Ｂ））。そして、形成したフロロカーボン層６３に対して、エッチングを行い、所定の形状にパターニングを行う（図１８（Ｃ））。パターニングを行ったフロロカーボン層６３およびフロロカーボン層６３間に露出するハードマスク層６２を覆うように、シリコン含有膜層としてのＳｉＯ２スペーサー層６４を形成する（図１８（Ｄ））。
その後、フロロカーボン層６３の側壁６５側に位置するＳｉＯ２スペーサー層６４を残し、フロロカーボン層６３の上側に形成されたＳｉＯ２スペーサー層６４およびハードマスク層６２の上側に形成されたＳｉＯ２スペーサー層６４を除去するように、ＳｉＯ２層のエッチングを行う（図１８（Ｅ））。図２０は、ＳｉＯ２層のエッチングが終了した状態の概略断面図である。
その後、残ったＳｉＯ２層の間に位置するフロロカーボン層６３を除去するように、エッチングを行う（図１８（Ｆ））。そうすると、エッチング後に残ったフロロカーボン層６３の側壁６５側に形成されたＳｉＯ２スペーサー層６４だけがハードマスク層６２の上に残ることとなる。図２１は、フロロカーボン層のエッチングが終了した状態の概略断面図である。
この残ったＳｉＯ２スペーサー層６４をマスクとして、ハードマスク層６２のエッチングを行う（図１８（Ｇ））。図２２は、ＳｉＯ２スペーサー層６４をマスクとして、ハードマスク層６２のエッチングが終了した状態の概略断面図である。そして、残ったハードマスク層６２をマスクとして、シリコン基板６１のエッチングを行う（図１８（Ｈ））。
すなわち、この発明の他の実施形態に係る基板処理方法は、被処理基板上に、ハードマスク層を形成するハードマスク層形成工程と、ハードマスク層形成工程の後に、形成したハードマスク層の上に、所定の形状にパターニングされたフロロカーボン（ＣＦｘ：ｘは任意の数）層を形成するフロロカーボン層形成工程と、フロロカーボン層形成工程の後に、形成されたフロロカーボン層およびフロロカーボン層の間に露出するハードマスク層を覆うように、シリコンを含有する膜を形成するシリコン含有膜形成工程と、シリコン含有膜形成工程の後に、フロロカーボン層の側壁側に位置するシリコン含有膜を残し、フロロカーボン層の上側およびハードマスク層の上側に位置するシリコン含有膜を除去するようにエッチングを行うシリコン含有膜エッチング工程と、シリコン含有膜エッチング工程の後に、側壁間に位置するフロロカーボン層を除去するようにエッチングを行うフロロカーボン層エッチング工程と、フロロカーボン層エッチング工程の後に、残ったシリコン含有膜をマスクとしてハードマスク層のエッチングを行うハードマスク層エッチング工程と、ハードマスク層エッチング工程の後に、残ったハードマスク層をマスクとして、被処理基板のエッチングを行う被処理基板エッチング工程とを含む。
ＳｉＯ２膜は、高温で形成すれば、硬く、緻密なものとなるので、高い選択比を維持し、設計形状通りにエッチングすることが可能となる。ここで、フロロカーボン膜を用いれば、４００℃程度の耐熱性があるため、比較的高温でＳｉＯ２膜を形成することができる。このような比較的高温でのＳｉＯ２膜の形成に関する技術については、国際特許公開公報ＷＯ２００９／１３９４８５に開示されている。また、フロロカーボン膜は、熱収縮の値も小さいので、芯材としてのフロロカーボンをエッチングする際にも、応力によってフロロカーボン層の側壁側パターン（スペーサー）が芯材側に引っ張られ、倒れることも抑制される。よって、その後のエッチング処理も正確に行うことができる。
ダブルパターニングの芯材として、フロロカーボン層の代わりに、例えば、レジスト等の有機膜を用いた場合、一般的に耐熱性が低い。そうすると、後に形成するＳｉＯ２膜についても低温で形成する必要がある。そうすると、残ったＳｉＯ２スペーサーが、ハードマスク層のエッチング時に倒れたり、エッチング時における選択比が小さくなったり、設計通りにエッチングを行うことができなくなるおそれがある。
また、この発明の一実施形態に係るパターン形成方法は、被処理基板のエッチングを行う際のパターンを形成するパターン形成方法であって、被処理基板上に、ハードマスク層を形成するハードマスク層形成工程と、ハードマスク層形成工程の後に、形成したハードマスク層の上に、所定の形状にパターニングされたフロロカーボン（ＣＦｘ：ｘは任意の数）層を形成するフロロカーボン層形成工程と、フロロカーボン層形成工程の後に、形成されたフロロカーボン層およびフロロカーボン層の間に露出するハードマスク層を覆うように、シリコンを含有する膜を形成するシリコン含有膜形成工程と、シリコン含有膜形成工程の後に、フロロカーボン層の側壁側に位置するシリコン含有膜を残し、フロロカーボン層の上側およびハードマスク層の上側に位置するシリコン含有膜を除去するようにエッチングを行うシリコン含有膜エッチング工程と、シリコン含有膜エッチング工程の後に、側壁間に位置するフロロカーボン層を除去するようにエッチングを行い、被処理基板のエッチングを行う際のフロロカーボン層のパターンを形成するパターン形成工程とを含む。
このようなパターン形成方法によると、処理の信頼性を向上することができると共に、安価に行うことができる。
また、この発明の他の実施形態に係る半導体素子の製造方法は、被処理基板にエッチングを行って製造される半導体素子の製造方法であって、被処理基板上に、ハードマスク層を形成するハードマスク層形成工程と、ハードマスク層形成工程の後に、形成したハードマスク層の上に、所定の形状にパターニングされたフロロカーボン（ＣＦｘ：ｘは任意の数）層を形成するフロロカーボン層形成工程と、フロロカーボン層形成工程の後に、形成されたフロロカーボン層およびフロロカーボン層の間に露出するハードマスク層を覆うように、シリコンを含有する膜を形成するシリコン含有膜形成工程と、シリコン含有膜形成工程の後に、フロロカーボン層の側壁側に位置するシリコン含有膜を残し、フロロカーボン層の上側およびハードマスク層の上側に位置するシリコン含有膜を除去するようにエッチングを行うシリコン含有膜エッチング工程と、シリコン含有膜エッチング工程の後に、側壁間に位置するフロロカーボン層を除去するようにエッチングを行うフロロカーボン層エッチング工程と、フロロカーボン層エッチング工程の後に、残ったシリコン含有膜をマスクとしてハードマスク層のエッチングを行うハードマスク層エッチング工程と、ハードマスク層エッチング工程の後に、残ったハードマスク層をマスクとして、被処理基板のエッチングを行う被処理基板エッチング工程とを含む。
このような半導体素子の製造方法によると、エッチング処理の信頼性を向上することができると共に、安価に製造することができる。
また、この発明の他の実施形態に係る半導体素子は、被処理基板上に、ハードマスク層を形成し、形成したハードマスク層の上に、所定の形状にパターニングされたフロロカーボン（ＣＦｘ：ｘは任意の数）層を形成し、形成されたフロロカーボン層およびフロロカーボン層の間に露出するハードマスク層を覆うように、シリコンを含有する膜を形成し、フロロカーボン層の側壁側に位置するシリコン含有膜を残し、フロロカーボン層の上側およびハードマスク層の上側に位置するシリコン含有膜を除去するようにエッチングを行い、側壁間に位置するフロロカーボン層を除去するようにエッチングを行い、残ったシリコン含有膜をマスクとしてハードマスク層のエッチングを行い、残ったハードマスク層をマスクとして、被処理基板のエッチングを行って製造される。
このような半導体素子は、信頼性が高く、安価に製造される。
なお、上記の実施の形態において、ハードマスク層は、ＳｉＮ膜としたが、これに限らず、他の膜であってもよい。
なお、上記の実施の形態としては、被処理基板をシリコン基板とすることとしたが、これに限らず、例えば、被処理基板、すなわち、処理の対象物を層間膜とすることにしてもよい。
また、上記の実施の形態において、フロロカーボン層の形成においては、プラズマＣＶＤ（ＰＥ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ）−ＣＶＤ）により形成することとしたが、これに限らず、他のＣＶＤ法を用いてフロロカーボン層を形成することとしてもよい。
なお、上記の実施の形態においては、Ｃ５Ｆ８ガスを用いてプラズマＣＶＤ処理を行うこととしたが、これに限らず、ＣＦ４、Ｃ２Ｆ６、Ｃ４Ｆ８等、ＣｙＦｚ（ｙ、ｚは、それぞれ任意の数）で表されるフロロカーボン系ガスを適用することにしてもよい。
また、ここで、前述のようにプラズマエッチングにおけるエッチングガスとしては、Ｏ（酸素）、Ｂｒ（臭素）、Ｃｌ（塩素）、Ｆ（フッ素）、Ｎ（窒素）のいずれかの元素を含むエッチングガスと、プラズマ生成用のＡｒ等の希ガスとを混合したものを用いることができる。
また、上記の実施の形態においては、スロットアンテナ板を用いたラジアルラインスロットアンテナによるマイクロ波によりプラズマ処理を行うこととしたが、これに限らず、くし型のアンテナ部を有するマイクロ波プラズマ処理装置やスロットからマイクロ波を放射し表面波プラズマ生成するマイクロ波プラズマ処理装置を用いてもよい。さらに、マイクロ波を用いたプラズマ処理に限らず、例えば、平行平板型プラズマ、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ−Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマ等、他のプラズマを用いることもできる。
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
１１ プラズマ処理装置、１２ 処理容器、１３ ガス供給部、１４ 支持台、１５ マイクロ波発生器、１６ 導波管、１７ 同軸導波管、１８ 誘電体板、１９，４１，４２ スロット、２０ スロットアンテナ板、２１ 誘電体窓、２２ 底部、２３ 側壁、２４ 環状部材、２５ 排気孔、２６ Ｏリング、２７ 高周波電源、２８ マッチングユニット、３１，３４ ガス供給口、３２ センターガス供給部、３３ 中空状部材、３５ アウターガス供給部、３６ マイクロ波整合器、３７ 中心導体、３８ 外周導体、３９ モード変換器、４３ スロット対、４４ 内周側スロット対群、４５ 外周側スロット対群、４６ 貫通孔、４７ 中心、４８ 下面、４９ 誘電体窓凹部、５１，５６，６１ シリコン基板、５２，６２ ハードマスク層、５３ 有機膜層、５４ 反射防止膜層、５５，５８ レジスト層、５７，６３ フロロカーボン層、５９ａ，５９ｂ，６０ａ，６０ｂ 点、６４ ＳｉＯ２膜、６５ 側壁。

Claims (6)

  1. 被処理基板の処理を行う基板処理方法であって、
    被処理基板上に、ハードマスク層を形成するハードマスク層形成工程と、
    前記ハードマスク層形成工程の後に、形成したハードマスク層の上に、所定の形状にパターニングされたフロロカーボン（ＣＦｘ：ｘは任意の数）層を形成するフロロカーボン層形成工程と、
    前記フロロカーボン層形成工程の後に、形成された前記フロロカーボン層および前記フロロカーボン層の間に露出する前記ハードマスク層を覆うように、シリコンを含有する膜を形成するシリコン含有膜形成工程と、
    前記シリコン含有膜形成工程の後に、前記フロロカーボン層の側壁側に位置するシリコン含有膜を残し、前記フロロカーボン層の上側および前記ハードマスク層の上側に位置するシリコン含有膜を除去するようにエッチングを行うシリコン含有膜エッチング工程と、
    前記シリコン含有膜エッチング工程の後に、前記側壁間に位置する前記フロロカーボン層を除去するようにエッチングを行うフロロカーボン層エッチング工程と、
    前記フロロカーボン層エッチング工程の後に、残った前記シリコン含有膜をマスクとしてハードマスク層のエッチングを行うハードマスク層エッチング工程と、
    前記ハードマスク層エッチング工程の後に、残ったハードマスク層をマスクとして、前記被処理基板のエッチングを行う被処理基板エッチング工程とを含む、基板処理方法。
  2. 前記シリコン含有膜は、ＳｉＯ２膜を含む、請求項１に記載の基板処理方法。
  3. 前記ハードマスク層は、ＳｉＮ膜を含む、請求項１に記載の基板処理方法。
  4. 被処理基板のエッチングを行う際のパターンを形成するパターン形成方法であって、
    被処理基板上に、ハードマスク層を形成するハードマスク層形成工程と、
    前記ハードマスク層形成工程の後に、形成したハードマスク層の上に、所定の形状にパターニングされたフロロカーボン（ＣＦｘ：ｘは任意の数）層を形成するフロロカーボン層形成工程と、
    前記フロロカーボン層形成工程の後に、形成された前記フロロカーボン層および前記フロロカーボン層の間に露出する前記ハードマスク層を覆うように、シリコンを含有する膜を形成するシリコン含有膜形成工程と、
    前記シリコン含有膜形成工程の後に、前記フロロカーボン層の側壁側に位置するシリコン含有膜を残し、前記フロロカーボン層の上側および前記ハードマスク層の上側に位置するシリコン含有膜を除去するようにエッチングを行うシリコン含有膜エッチング工程と、
    前記シリコン含有膜エッチング工程の後に、前記側壁間に位置する前記フロロカーボン層を除去するようにエッチングを行い、被処理基板のエッチングを行う際のフロロカーボン層のパターンを形成するパターン形成工程とを含む、パターン形成方法。
  5. 被処理基板にエッチングを行って製造される半導体素子の製造方法であって、
    被処理基板上に、ハードマスク層を形成するハードマスク層形成工程と、
    前記ハードマスク層形成工程の後に、形成したハードマスク層の上に、所定の形状にパターニングされたフロロカーボン（ＣＦｘ：ｘは任意の数）層を形成するフロロカーボン層形成工程と、
    前記フロロカーボン層形成工程の後に、形成された前記フロロカーボン層および前記フロロカーボン層の間に露出する前記ハードマスク層を覆うように、シリコンを含有する膜を形成するシリコン含有膜形成工程と、
    前記シリコン含有膜形成工程の後に、前記フロロカーボン層の側壁側に位置するシリコン含有膜を残し、前記フロロカーボン層の上側および前記ハードマスク層の上側に位置するシリコン含有膜を除去するようにエッチングを行うシリコン含有膜エッチング工程と、
    前記シリコン含有膜エッチング工程の後に、前記側壁間に位置する前記フロロカーボン層を除去するようにエッチングを行うフロロカーボン層エッチング工程と、
    前記フロロカーボン層エッチング工程の後に、残った前記シリコン含有膜をマスクとしてハードマスク層のエッチングを行うハードマスク層エッチング工程と、
    前記ハードマスク層エッチング工程の後に、残ったハードマスク層をマスクとして、前記被処理基板のエッチングを行う被処理基板エッチング工程とを含む、半導体素子の製造方法。
  6. 被処理基板上に、ハードマスク層を形成し、形成したハードマスク層の上に、所定の形状にパターニングされたフロロカーボン（ＣＦｘ：ｘは任意の数）層を形成し、形成された前記フロロカーボン層および前記フロロカーボン層の間に露出する前記ハードマスク層を覆うように、シリコンを含有する膜を形成し、前記フロロカーボン層の側壁側に位置するシリコン含有膜を残し、前記フロロカーボン層の上側および前記ハードマスク層の上側に位置するシリコン含有膜を除去するようにエッチングを行い、前記側壁間に位置する前記フロロカーボン層を除去するようにエッチングを行い、残った前記シリコン含有膜をマスクとしてハードマスク層のエッチングを行い、残ったハードマスク層をマスクとして、前記被処理基板のエッチングを行って製造される、半導体素子。
JP2012530600A 2010-08-27 2011-07-29 基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子 Expired - Fee Related JP5637212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012530600A JP5637212B2 (ja) 2010-08-27 2011-07-29 基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010190944 2010-08-27
JP2010190944 2010-08-27
JP2012530600A JP5637212B2 (ja) 2010-08-27 2011-07-29 基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子
PCT/JP2011/067452 WO2012026286A1 (ja) 2010-08-27 2011-07-29 エッチング方法、基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子

Publications (2)

Publication Number Publication Date
JPWO2012026286A1 JPWO2012026286A1 (ja) 2013-10-28
JP5637212B2 true JP5637212B2 (ja) 2014-12-10

Family

ID=45723294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012530600A Expired - Fee Related JP5637212B2 (ja) 2010-08-27 2011-07-29 基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子

Country Status (5)

Country Link
US (2) US9117764B2 (ja)
JP (1) JP5637212B2 (ja)
KR (1) KR101425760B1 (ja)
CN (1) CN103081074B (ja)
WO (1) WO2012026286A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016200498A1 (en) * 2015-06-11 2016-12-15 Applied Materials, Inc. Conformal strippable carbon film for line-edge-roughness reduction for advanced patterning
US9721784B2 (en) 2013-03-15 2017-08-01 Applied Materials, Inc. Ultra-conformal carbon film deposition

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130217243A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Doping of dielectric layers
JP6123242B2 (ja) * 2012-11-09 2017-05-10 大日本印刷株式会社 パターン形成方法
US20140131308A1 (en) * 2012-11-14 2014-05-15 Roman Gouk Pattern fortification for hdd bit patterned media pattern transfer
JP6600480B2 (ja) * 2015-04-20 2019-10-30 東京エレクトロン株式会社 被処理体を処理する方法
US10366988B2 (en) 2015-08-14 2019-07-30 International Business Machines Corporation Selective contact etch for unmerged epitaxial source/drain regions
KR101938306B1 (ko) * 2016-04-18 2019-01-14 최상준 건식 에칭장치의 제어방법
JP6796559B2 (ja) * 2017-07-06 2020-12-09 東京エレクトロン株式会社 エッチング方法および残渣除去方法
US11320738B2 (en) * 2018-06-27 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation method and material for manufacturing semiconductor devices
JP7090521B2 (ja) * 2018-09-26 2022-06-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
CN110221499B (zh) * 2019-05-27 2021-01-01 北京航空航天大学 低边缘场串扰的LCoS微显示器
WO2021231456A1 (en) * 2020-05-13 2021-11-18 Tokyo Electron Limited Method for dry etching silicon carbide films for resist underlayer applications
CN116390320A (zh) * 2023-05-30 2023-07-04 安徽农业大学 一种电子回旋共振放电装置及应用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131678A (ja) * 1997-07-10 1999-02-02 Sony Corp 半導体装置の製造方法
JP2004247216A (ja) * 2003-02-14 2004-09-02 Sumitomo Electric Ind Ltd 異方性導電シートの製造方法
JP2005090987A (ja) * 2003-09-12 2005-04-07 Matsushita Electric Ind Co Ltd 昇温脱離ガス分析装置および分析方法
JP2005244203A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 半導体装置及びテレビジョン装置、並びにそれらの作製方法
JP2009182181A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 半導体装置
JP2009185316A (ja) * 2008-02-05 2009-08-20 Utec:Kk プラズマｃｖｄ装置及びフッ化有機膜、シランカップリング基を有する有機膜
JP2010067979A (ja) * 2008-09-11 2010-03-25 Nikon Corp パターン形成方法及びデバイス製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211065B1 (en) * 1997-10-10 2001-04-03 Applied Materials, Inc. Method of depositing and amorphous fluorocarbon film using HDP-CVD
JP2001135633A (ja) * 1999-11-10 2001-05-18 Matsushita Electronics Industry Corp 半導体装置の製造方法
US6846612B2 (en) 2002-02-01 2005-01-25 Brewer Science Inc. Organic anti-reflective coating compositions for advanced microlithography
US6541397B1 (en) * 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US20040161946A1 (en) * 2002-06-24 2004-08-19 Hsin-Yi Tsai Method for fluorocarbon film depositing
US20040157466A1 (en) * 2003-02-12 2004-08-12 Songlin Xu Methods of forming polymer films and of using such polymer films to form structures on substrates
KR100780199B1 (ko) 2003-08-15 2007-11-27 동경 엘렉트론 주식회사 반도체 장치 및 그 제조 방법
WO2005071756A1 (en) 2004-01-26 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, television set, and method for manufacturing the same
CN100499170C (zh) 2004-01-26 2009-06-10 株式会社半导体能源研究所 半导体器件、电视机及其制造方法
JP4843274B2 (ja) * 2004-08-25 2011-12-21 東京エレクトロン株式会社 プラズマ成膜方法
US7235478B2 (en) * 2005-01-12 2007-06-26 Intel Corporation Polymer spacer formation
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7425392B2 (en) * 2005-08-26 2008-09-16 Motorola, Inc. Lithographic template and method of formation and use
JP4997842B2 (ja) * 2005-10-18 2012-08-08 東京エレクトロン株式会社 処理装置
US7696101B2 (en) * 2005-11-01 2010-04-13 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
JP4827081B2 (ja) * 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US7959818B2 (en) * 2006-09-12 2011-06-14 Hynix Semiconductor Inc. Method for forming a fine pattern of a semiconductor device
US7807578B2 (en) * 2007-06-01 2010-10-05 Applied Materials, Inc. Frequency doubling using spacer mask
KR100875662B1 (ko) * 2007-11-02 2008-12-26 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US7888267B2 (en) 2008-02-01 2011-02-15 Tokyo Electron Limited Method for etching silicon-containing ARC layer with reduced CD bias
JP4585574B2 (ja) * 2008-02-26 2010-11-24 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP5260356B2 (ja) * 2009-03-05 2013-08-14 東京エレクトロン株式会社 基板処理方法
JP2012015343A (ja) * 2010-07-01 2012-01-19 Hitachi High-Technologies Corp プラズマエッチング方法
US8470187B2 (en) * 2010-11-05 2013-06-25 Asm Japan K.K. Method of depositing film with tailored comformality
US8901016B2 (en) * 2010-12-28 2014-12-02 Asm Japan K.K. Method of forming metal oxide hardmask
US20130189845A1 (en) * 2012-01-19 2013-07-25 Applied Materials, Inc. Conformal amorphous carbon for spacer and spacer protection applications
US8778794B1 (en) * 2012-12-21 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection wires of semiconductor devices
US9040371B2 (en) * 2013-08-07 2015-05-26 International Business Machines Corporation Integration of dense and variable pitch fin structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131678A (ja) * 1997-07-10 1999-02-02 Sony Corp 半導体装置の製造方法
JP2004247216A (ja) * 2003-02-14 2004-09-02 Sumitomo Electric Ind Ltd 異方性導電シートの製造方法
JP2005090987A (ja) * 2003-09-12 2005-04-07 Matsushita Electric Ind Co Ltd 昇温脱離ガス分析装置および分析方法
JP2005244203A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 半導体装置及びテレビジョン装置、並びにそれらの作製方法
JP2009182181A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 半導体装置
JP2009185316A (ja) * 2008-02-05 2009-08-20 Utec:Kk プラズマｃｖｄ装置及びフッ化有機膜、シランカップリング基を有する有機膜
JP2010067979A (ja) * 2008-09-11 2010-03-25 Nikon Corp パターン形成方法及びデバイス製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721784B2 (en) 2013-03-15 2017-08-01 Applied Materials, Inc. Ultra-conformal carbon film deposition
US10074534B2 (en) 2013-03-15 2018-09-11 Applied Materials, Inc. Ultra-conformal carbon film deposition
WO2016200498A1 (en) * 2015-06-11 2016-12-15 Applied Materials, Inc. Conformal strippable carbon film for line-edge-roughness reduction for advanced patterning
US9659771B2 (en) 2015-06-11 2017-05-23 Applied Materials, Inc. Conformal strippable carbon film for line-edge-roughness reduction for advanced patterning
US10014174B2 (en) 2015-06-11 2018-07-03 Applied Materials, Inc. Conformal strippable carbon film for line-edge-roughness reduction for advanced patterning
TWI686846B (zh) * 2015-06-11 2020-03-01 美商應用材料股份有限公司 先進圖案化中所用的降低線邊緣粗糙度的正形可剝離碳膜

Also Published As

Publication number Publication date
US9117764B2 (en) 2015-08-25
US20130157468A1 (en) 2013-06-20
CN103081074A (zh) 2013-05-01
KR20130064104A (ko) 2013-06-17
US20150325448A1 (en) 2015-11-12
CN103081074B (zh) 2015-08-26
KR101425760B1 (ko) 2014-08-01
WO2012026286A1 (ja) 2012-03-01
JPWO2012026286A1 (ja) 2013-10-28

Similar Documents

Publication Publication Date Title
JP5637212B2 (ja) 基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子
JP5233975B2 (ja) 半導体装置の製造方法
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
US8372761B2 (en) Plasma oxidation processing method, plasma processing apparatus and storage medium
US20130344702A1 (en) Method of etching silicon nitride films
JP5289863B2 (ja) アモルファスカーボンナイトライド膜の形成方法、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
JP4715207B2 (ja) 半導体装置の製造方法及び成膜システム
JPWO2008026531A1 (ja) プラズマ酸化処理方法
WO2014185351A1 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR101070568B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
JP6033785B2 (ja) エッチング方法及び装置
TW200941579A (en) Method for forming silicon oxide film, storage medium, and plasma processing apparatus
JP2012151338A (ja) 半導体装置の製造方法及びハードマスクの形成方法
JP2007123766A (ja) エッチング方法、プラズマ処理装置及び記憶媒体
JP5119606B2 (ja) 半導体装置及び半導体装置の製造方法
US20100043821A1 (en) method of photoresist removal in the presence of a low-k dielectric layer
JP6415636B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP4643916B2 (ja) 層間絶縁膜のドライエッチング方法及びその装置
JP4713851B2 (ja) ドライエッチング装置及びドライエッチング方法
WO2023101915A1 (en) Selective etch using fluorocarbon-based deposition of a metalloid or metal
JP2005072352A (ja) 層間絶縁膜のドライエッチング方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141007

R150 Certificate of patent or registration of utility model

Ref document number: 5637212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees