JP6796559B2 - エッチング方法および残渣除去方法 - Google Patents

エッチング方法および残渣除去方法 Download PDF

Info

Publication number
JP6796559B2
JP6796559B2 JP2017133039A JP2017133039A JP6796559B2 JP 6796559 B2 JP6796559 B2 JP 6796559B2 JP 2017133039 A JP2017133039 A JP 2017133039A JP 2017133039 A JP2017133039 A JP 2017133039A JP 6796559 B2 JP6796559 B2 JP 6796559B2
Authority
JP
Japan
Prior art keywords
gas
etching
sio
residue
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017133039A
Other languages
English (en)
Other versions
JP2019016698A (ja
Inventor
小林　典之
典之 小林
俊憲 出張
俊憲 出張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017133039A priority Critical patent/JP6796559B2/ja
Priority to TW107122749A priority patent/TWI757516B/zh
Priority to US16/026,589 priority patent/US10818506B2/en
Priority to SG10201805798UA priority patent/SG10201805798UA/en
Priority to KR1020180077691A priority patent/KR102181910B1/ko
Priority to CN201810731781.XA priority patent/CN109216186B/zh
Publication of JP2019016698A publication Critical patent/JP2019016698A/ja
Application granted granted Critical
Publication of JP6796559B2 publication Critical patent/JP6796559B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Robotics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、酸化シリコン膜を化学的エッチング処理するエッチング方法および残渣を除去する残渣除去方法に関する。
近時、半導体デバイスの製造過程で、プラズマエッチングに代わる微細化エッチングが可能な方法として、チャンバー内でプラズマを生成することなく化学的にエッチングを行う化学的酸化物除去処理（Ｃｈｅｍｉｃａｌ Ｏｘｉｄｅ Ｒｅｍｏｖａｌ；ＣＯＲ）と呼ばれる手法が注目されている。
ＣＯＲとしては、真空に保持されたチャンバー内で、被処理基板である半導体ウエハの表面に存在するシリコン酸化膜（ＳｉＯ２膜）に、フッ化水素（ＨＦ）ガスとアンモニア（ＮＨ３）ガスを吸着させ、これらをシリコン酸化膜と反応させてフルオロケイ酸アンモニウム（（ＮＨ４）２ＳｉＦ６；ＡＦＳ）を生成させ、次工程で加熱によりこのフルオロケイ酸アンモニウムを昇華させることにより、ＳｉＯ２膜をエッチングするプロセスが知られている（例えば、特許文献１、２参照）。
一方、例えば、３Ｄ−ＮＡＮＤ型不揮発性半導体装置の製造過程においては、化学蒸着法（ＣＶＤ）により成膜されたＳｉＯ２膜と窒化シリコン膜（ＳｉＮ膜）を多層積層した後、ＳｉＮ膜を熱リン酸（Ｈ３ＰＯ４）を用いてウエットエッチングにより除去し、タングステン電極を形成するための空洞を形成する工程が存在する。このとき、ＳｉＮ膜を除去した後に、ＣＶＤにより成膜されたＴＥＯＳ膜に代表されるＳｉＯ２膜（ＣＶＤ−ＳｉＯ２膜）の先端部に不純物（Ｐ、Ｎ、Ｓ、Ｓｉ等）を含む低密度でポーラスなシリカ（ＳｉＯ２）系残渣物が析出する。
このようなＳｉＯ２系の残渣物を、特許文献１、２のようにＨＦガスとＮＨ３ガスにより除去しようとすると、ＣＶＤ−ＳｉＯ２膜もエッチングされてしまう。これに対し、特許文献３には、ＨＦガス、およびアルコールガスまたは水蒸気により、相対的に密度の高い熱酸化膜に対して、相対的に密度の低いＣＶＤ−ＳｉＯ２膜を高選択比でエッチングできる技術が示されており、この技術を利用して、同じＳｉＯ２膜でも密度が低いシリカ（ＳｉＯ２）系残渣物を、ＣＶＤ−ＳｉＯ２膜に対して選択的に除去することが考えられる。
特開２００５−３９１８５号公報 特開２００８−１６００００号公報 特開２０１６−２５１９５号公報
しかし、この技術を利用して、ＣＶＤ−ＳｉＯ２膜の先端部に存在するシリカ系残渣物を除去する処理を行った後、加熱処理により残渣除去を行うと、ＣＶＤ−ＳｉＯ２膜の奥に存在するＣＶＤ−ＳｉＯ２膜よりも密度が低いブロックオキサイド膜（ブロックＳｉＯ２膜）にダメージが生じてしまうことが判明した。
したがって、本発明は、シリカ系残渣物をエッチング後にエッチング残渣除去を行っても、残存しているＳｉＯ２膜へのダメージが生じ難いエッチング方法および残渣除去方法を提供することを目的とする。
上記課題を解決するため、本発明の第１の観点は、ＳｉＯ２膜に形成された、塩基成分を含むシリカ系残渣物をエッチングするエッチング方法であって、前記シリカ系残渣物が形成された前記ＳｉＯ２膜を有する被処理基板にＨＦガスと、Ｈ２Ｏガスまたはアルコールガスとを供給してシリカ系残渣物を選択的にエッチングする第１段階と、前記第１段階の後、前記第１段階によるエッチング残渣を除去する第２段階とを有し、前記第２段階は、前記被処理基板にＨ２Ｏガスまたはアルコールガスを供給する第１工程と、前記第１工程後の被処理基板を加熱する第２工程とを有することを特徴とするエッチング方法を提供する。
上記エッチング方法において、前記塩基成分を含むシリカ系残渣物は、前記被処理基板に形成されていた窒化シリコン膜を熱リン酸によるウエットエッチングにより除去する際に形成されたものであってよい。前記ＳｉＯ２膜は、ＣＶＤにより成膜されたＣＶＤ−ＳｉＯ２膜であってよい。前記被処理基板は、前記ＣＶＤ−ＳｉＯ２膜を支持する、前記ＣＶＤ−ＳｉＯ２膜より密度が低くＣＶＤにより形成されたブロックＳｉＯ２膜をさらに有し、前記ＣＶＤ−ＳｉＯ２膜は、前記ブロックＳｉＯ２膜から間隔をあけて複数延びているものであってよい。
前記第１段階は、前記被処理基板が配置されたチャンバー内に、ＨＦガスと、Ｈ２Ｏガスまたはアルコールガスを供給することに行われ、前記第２段階の前記第１工程は、前記被処理基板を前記チャンバー内に配置したままの状態で、ＨＦガスを停止し、Ｈ２Ｏガスまたはアルコールガスのみを前記チャンバーに供給することにより行われることが好ましい。
前記第１段階は、圧力が１３３〜６６６Ｐａ、温度が０〜３０℃の条件で行うことができる。また、前記第１段階は、ＨＦガス＋Ｈ２Ｏガスまたはアルコールガスの合計量に対するＨ２Ｏガスまたはアルコールガスの流量比率（体積比率）が１０〜５０％の範囲とすることができる。
前記第２段階の前記第１工程は、Ｈ２Ｏガスまたはアルコールガスの流量が１００〜１０００ｓｃｃｍの範囲とすることができる。前記第２段階の前記第１工程は、１０〜３０℃の範囲の温度で行うことができる。前記第２段階の前記第１工程は、時間を５〜６０ｓｅｃの範囲とすることができる。
前記第２段階の前記第２工程は、１５０〜２３０℃の範囲の温度で行うことができる。前記第２段階の前記第２工程は、時間を３０〜６００ｓｅｃの範囲とすることができる。
本発明の第２の観点は、ＳｉＯ２膜に付着したフッ素成分と塩基成分とを含むエッチング残渣を除去するエッチング残渣の除去方法であって、前記ＳｉＯ２膜を有する被処理基板にＨ２Ｏガスまたはアルコールガスを供給してフッ素成分を除去する第１工程と、前記第１工程後の被処理基板を加熱して、前記エッチング残渣の残部を除去する第２工程とを有することを特徴とする残渣除去方法を提供する。
本発明によれば、ＨＦガスと、Ｈ２Ｏガスまたはアルコールガスとを供給してシリカ系残渣物を選択的にエッチングした後、エッチング残渣を除去する際に、被処理基板にＨ２Ｏガスまたはアルコールガスを供給する第１工程と、前記第１工程後の被処理基板を加熱する第２工程とを行うので、第１工程でフッ素成分が除去され、その後の加熱によって被処理基板に残存するＳｉＯ２膜へのダメージを抑制することができる。
３Ｄ−ＮＡＮＤ型不揮発性半導体装置の製造過程におけるＳｉＮ膜を除去する前の状態を示す断面図である。 図１の状態からウエットエッチングによりＳｉＮ膜をエッチングした際にＣＶＤ−ＳｉＯ２膜にシリカ系残渣物が成長した状態を模式的に示す図である。 ＣＶＤ−ＳｉＯ２膜に形成されたシリカ系残渣物をＣＯＲ処理によりエッチングしたときのエッチング残渣が存在する状態を模式的に示す図である。 エッチング残渣を加熱処理により除去した際のブロックオキサイドのダメージを示す模式図である。 エッチング残渣の成分を説明する模式図である。 エッチング残渣除去の第１工程において、Ｈ２Ｏガスによりブロックオキサイド膜の表面に結合していたＦを除去するメカニズムを説明する図である。 エッチング残渣除去の第１工程におけるＨ２Ｏガス処理の後のエッチング残渣の状態を示す模式図である。 エッチング残渣除去の第２工程の加熱処理を行った後の状態を示す模式図である。 本発明の一実施形態に係るエッチング方法に用いる処理システムの一例を示す概略構成図である。 図９の処理システムに搭載されたＣＯＲ処理装置を示す断面図である。 図９の処理システムに搭載された熱処理装置を示す断面図である。
以下、図面を参照しながら、本発明の実施の形態について説明する。
＜エッチング方法＞
最初に、本発明の一実施形態に係るエッチング方法について説明する。
ここでは、３Ｄ−ＮＡＮＤ型不揮発性半導体装置の製造過程におけるＳｉＮ膜除去後の、ＣＶＤ−ＳｉＯ２膜の先端部に存在するシリカ系残渣物をエッチング除去する方法について説明する。
図１は、３Ｄ−ＮＡＮＤ型不揮発性半導体装置の製造過程におけるＳｉＮ膜を除去する前の状態を示す断面図であり、ＣＶＤ−ＳｉＯ２膜１０とＣＶＤ−ＳｉＮ膜１２とが交互に積層された構造を有し、これらの膜に垂直に、先に形成された溝に埋め込まれたブロックオキサイド膜（ブロックＳｉＯ２膜）１４および溝１６が形成されている。
ＣＶＤ−ＳｉＯ２膜としては、Ｓｉプリカーサとして、テトラエトキシシラン（ＴＥＯＳ）を用いて形成されたＴＥＯＳ膜を用いることができる。また、ブロックオキサイド膜１４も同様に、ＣＶＤにより成膜されたＳｉＯ２膜であるが、ＣＶＤ−ＳｉＯ２膜１０よりも不純物が多く低密度である。
この状態で、熱リン酸（Ｈ３ＰＯ４）を用いてＣＶＤ−ＳｉＮ膜１２をウエットエッチングにより除去し、図２に示すように、タングステン電極を形成するための空洞１８を形成する。
このとき、ＣＶＤ−ＳｉＯ２膜１０の先端部に、不純物（Ｐ、Ｎ、Ｓ、Ｓｉ等）を含む低密度でポーラスなシリカ（ＳｉＯ２）系残渣物２０が再成長する。本実施形態では、このシリカ系残渣物２０をＣＯＲ処理によりエッチング除去する。
ＣＶＤ−ＳｉＯ２膜１０とシリカ系残渣物２０は、いずれもＳｉＯ２を主成分とするものであるが、このエッチングにおいては、シリカ系残渣物２０をＣＶＤ−ＳｉＯ２膜１０に対して高選択比でエッチングする必要がある。シリカ系残渣物２０は、ＣＶＤ−ＳｉＯ２膜１０よりも低密度であるため、上記特許文献３に記載された方法に基づいて、シリカ系残渣物２０をＣＶＤ−ＳｉＯ２膜１０に対して高選択比でエッチング除去することができる。
すなわち、本実施形態においては、図２に示すようなＣＶＤ−ＳｉＯ２膜１０の先端部にシリカ系残渣物２０が形成された、被処理基板である半導体ウエハ（以下、単にウエハとも記す）をチャンバー内に収容し、ＨＦガス、およびＨ２Ｏガス（水蒸気）またはアルコールガスをチャンバー内に導入してＣＯＲ処理を行うことにより、シリカ系残渣物２０を高選択比でエッチングする。これらのガスに、さらに不活性ガスを加えてもよい。不活性ガスとしては、Ｎ２ガスや、Ａｒ、Ｈｅ等の希ガスを用いることができる。
Ｈ２Ｏガスまたはアルコールガスは、いずれもＯＨ基を含み、このＯＨ基がＨＦガスとともにエッチング作用を及ぼす。このときのＯＨ基の作用は、相対的に密度が高いＣＶＤ−ＳｉＯ２膜１０に対してよりも、相対的に密度が低いシリカ系残渣物２０に対してのほうが大きく、したがって、シリカ系残渣物２０をＣＶＤ−ＳｉＯ２膜１０に対して選択的にエッチングすることができる。
なお、ブロックオキサイド膜１４もＣＶＤで成膜されているため、シリカ系残渣物２０よりは高密度であり、シリカ系残渣物２０はブロックオキサイド膜１４に対しても選択的にエッチングすることができる。
このエッチングの際の圧力は、１３３〜６６６Ｐａ（１〜５Ｔｏｒｒ）の範囲であることが好ましく、２６６〜５３３Ｐａ（２〜４Ｔｏｒｒ）の範囲であることがより好ましい。また、この際のウエハ温度は、１０〜３０℃の範囲が好ましい。
また、ＨＦガス＋Ｈ２Ｏガスまたはアルコールガスの合計量に対するＨ２Ｏガスまたはアルコールガスの流量比率（体積比率）は、１０〜５０％の範囲が好ましく、１５〜３０％の範囲がより好ましい。
アルコールガスとしては、メタノール（ＣＨ３ＯＨ）、エタノール（Ｃ２Ｈ５ＯＨ）、プロパノール（Ｃ３Ｈ７ＯＨ）、ブタノール（Ｃ４Ｈ９ＯＨ）等の一価のアルコールが好ましく、これらの中ではエタノールが好ましい。
このようなエッチング処理の後、図３に示すように、ブロックオキサイド膜１４の表面にエッチング残渣２２が生じるため、このエッチング残渣２２を除去する。
この種のエッチング残渣の除去は、一般にウエハを加熱することにより行っている。しかし、本例の場合、シリカ系残渣物２０のエッチング処理後、直接加熱処理を行うと、図４に示すように、主にブロックオキサイド膜１４の表面に凹部２４が生じることが判明した。
このようにブロックオキサイド膜１４の表面に凹部２４が生じる原因について検討した結果、以下のメカニズムが想定された。
再成長したシリカ系残渣物２０内には不純物として塩基成分、例えばＮＨ３が含まれており、シリカ系残渣物２０のエッチング処理の後、そのＮＨ３がブロックオキサイド膜１４の表面に残存する。また、ＨＦガス、およびＨ２Ｏガスまたはアルコールガスによりエッチング処理（ＣＯＲ処理）を行うと、ブロックオキサイド膜１４の表面にはフッ素成分（Ｆ成分）が残存する。したがって、図５に示すように、エッチング残渣２２には、塩基成分およびＦ成分が含まれていることとなる。この状態で加熱処理を行うと、ＳｉＯ２からなるブロックオキサイド膜１４の表面で、例えば以下の反応が生じ、主にブロックオキサイド膜１４がエッチングされる。また、この影響により、ＣＶＤ−ＳｉＯ２膜１０の先端部も部分的にエッチングされる場合もある。
ＳｉＯ２＋４ＨＦ＋４ＮＨ３ → ＳｉＦ４＋２Ｈ２Ｏ＋４ＮＨ３
そこで、本実施形態においては、ＨＦガス、およびＨ２Ｏガスまたはアルコールガスを用いたＣＯＲ処理が終了後のエッチング残渣の除去処理として、Ｈ２Ｏガスまたはアルコールガスを供給する工程を行った後、加熱処理工程を行う。これにより、ブロックオキサイド膜１４のエッチングを抑制することができる。
そのメカニズムについて図６および図７を参照して説明する。
図６（ａ）に示すように、ＳｉＯ２からなるブロックオキサイド膜１４の表面のＳｉには、ＯＨやＨ以外に、Ｆが結合しており、この状態で例えばＨ２Ｏを供給すると、図６（ｂ）に示すように、ＦがＨ２Ｏと反応し、ＨＦとなって揮発し、Ｆが結合していたＳｉの結合手にはＯＨが結合する。これにより、ブロックオキサイド膜１４の表面のエッチング残渣２２は、図７に示すように、Ｆ成分が除去された状態となる。この状態で加熱処理を行っても、ブロックオキサイド膜１４の表面からＦが除去されているので、ＳｉＯ２をエッチングする成分が発生せずに残渣除去を行うことができ、ブロックオキサイド膜１４へのダメージを防止することができる。また、ＣＶＤ−ＳｉＯ２膜１０にＦ成分や塩基成分が存在していても、同様に、ダメージを防止することができる。なお、Ｈ２Ｏの代わりにアルコールを用いても同様のメカニズムでブロックオキサイド膜１４のダメージを防止することができる。
残渣除去処理の第１工程である、Ｈ２Ｏガスまたはアルコールガスを供給する工程は、ＣＯＲ処理を行ったチャンバー内で、ＨＦガスの供給を停止し、Ｈ２Ｏガスまたはアルコールガスを流し続けることにより行うことができる。このとき、Ｈ２Ｏガスまたはアルコールガスの流量を多くすることにより短時間でブロックオキサイド膜１４の表面のＦを除去することができる。Ｈ２Ｏガスまたはアルコールガスの流量は１００〜１０００ｓｃｃｍの範囲が好ましく、処理時間は３０〜６００ｓｅｃの範囲が好ましい。また、圧力および温度は、ＣＯＲ処理と同様の条件とすることができる。
残渣除去処理の第２工程である加熱処理工程は、Ｎ２ガスやＡｒガス等の不活性ガス雰囲気で、好ましくは、１５０〜２３０℃の範囲で行われる。これにより、第１工程では除去されなかった残渣成分、例えばＮＨ３のような塩基成分等が除去され、図８に示すように、ブロックオキサイド膜１４にダメージを与えることなくエッチング残渣２２を除去することができる。このときの第２工程の時間は、３０〜６００ｓｅｃの範囲が好ましい。
実際に、上述したように、ＣＯＲ処理の後に２段階の残渣除去を行った結果、ＳｉＯ２膜であるブロックオキサイド膜１４やＣＶＤ−ＳｉＯ２膜１０にダメージを生じさせずに、エッチング残渣２２が除去されていることが確認された。
＜本実施形態のエッチング方法に用いる処理システムの一例＞
次に、本実施形態のエッチング方法に用いる処理システムの一例について説明する。
図９は、本実施形態のエッチング方法に用いる処理システムの一例を示す概略構成図である。この処理システム１００は、上述したような、ＳｉＮ膜除去後の、ＣＶＤ−ＳｉＯ２膜１０の先端部にシリカ系残渣物２０が形成された構造のウエハＷを搬入出する搬入出部１０２と、搬入出部１０２に隣接させて設けられた２つのロードロック室１０３と、各ロードロック室１０３にそれぞれ隣接して設けられた、ウエハＷに対して熱処理を行なう熱処理装置１０４と、各熱処理装置１０４にそれぞれ隣接して設けられた、ウエハＷに対してエッチング（ＣＯＲ処理）を行うＣＯＲ処理装置１０５と、制御部１０６とを備えている。
搬入出部１０２は、ウエハＷを搬送する第１ウエハ搬送機構１１１が内部に設けられた搬送室１１２を有している。第１ウエハ搬送機構１１１は、ウエハＷを略水平に保持する２つの搬送アーム１１１ａ，１１１ｂを有している。搬送室１１２の長手方向の側部には、載置台１１３が設けられており、この載置台１１３には、ＦＯＵＰ等の複数枚のウエハＷを収容するキャリアＣが例えば３つ接続できるようになっている。また、搬送室１１２に隣接して、ウエハＷのアライメントを行うアライメントチャンバ１１４が設けられている。
搬入出部１０２において、ウエハＷは、搬送アーム１１１ａ，１１１ｂによって保持され、第１ウエハ搬送機構１１１の駆動により略水平面内で直進移動、また昇降させられることにより、所望の位置に搬送させられる。そして、載置台１１３上のキャリアＣ、アライメントチャンバ１１４、ロードロック室１０３に対してそれぞれ搬送アーム１１１ａ，１１１ｂが進退することにより、搬入出させられるようになっている。
各ロードロック室１０３は、搬送室１１２との間にそれぞれゲートバルブ１１６が介在された状態で、搬送室１１２にそれぞれ連結されている。各ロードロック室１０３内には、ウエハＷを搬送する第２ウエハ搬送機構１１７が設けられている。また、ロードロック室１０３は、所定の真空度まで真空引き可能に構成されている。
第２ウエハ搬送機構１１７は、多関節アーム構造を有しており、ウエハＷを略水平に保持するピックを有している。この第２ウエハ搬送機構１１７においては、多関節アームを縮めた状態でピックがロードロック室１０３内に位置し、多関節アームを伸ばすことにより、ピックが熱処理装置１０４に到達し、さらに伸ばすことによりＣＯＲ処理装置１０５に到達することが可能となっており、ウエハＷをロードロック室１０３、熱処理装置１０４、およびＣＯＲ処理装置１０５間で搬送することが可能となっている。
制御部１０６は、典型的にはコンピュータからなり、処理システム１００の各構成部を制御するＣＰＵを有する主制御部と、入力装置（キーボード、マウス等）、出力装置（プリンタ等）、表示装置（ディスプレイ等）、記憶装置（記憶媒体）を有している。制御部１０６の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、処理システム１００に、所定の動作を実行させる。
このような処理システム１００では、図２に示すような、ＳｉＮ膜除去後の、ＣＶＤ−ＳｉＯ２膜１０の先端部にシリカ系残渣物２０が形成された構造のウエハＷを複数枚キャリアＣ内に収納して処理システム１００に搬送する。処理システム１００においては、大気側のゲートバルブ１１６を開いた状態で搬入出部１０２のキャリアＣから第１ウエハ搬送機構１１１の搬送アーム１１１ａ、１１１ｂのいずれかによりウエハＷを１枚ロードロック室１０３に搬送し、ロードロック室１０３内の第２ウエハ搬送機構１１７のピックに受け渡す。
その後、大気側のゲートバルブ１１６を閉じてロードロック室１０３内を真空排気し、次いでゲートバルブ１５４を開いて、ピックをＣＯＲ処理装置１０５まで伸ばしてウエハＷをＣＯＲ処理装置１０５へ搬送する。
その後、ピックをロードロック室１０３に戻し、ゲートバルブ１５４を閉じ、ＣＯＲ処理装置１０５において上述したＣＯＲ処理によりシリカ系残渣を除去する。ＣＯＲ処理が終了した後、ＣＯＲ処理装置１０５により上述した残渣除去の第１工程を行う。
残渣除去の第１工程が終了した後、ゲートバルブ１２２、１５４を開き、第２ウエハ搬送機構１１７のピックによりエッチング処理後のウエハＷを熱処理装置１０４に搬送し、残渣除去の第２工程の加熱処理を行う。
熱処理装置１０４における加熱処理が終了した後、第１ウエハ搬送機構１１１の搬送アーム１１１ａ、１１１ｂのいずれかによりキャリアＣに戻す。これにより、一枚のウエハの処理が完了する。
＜ＣＯＲ処理装置＞
次に、処理システム１００に搭載されたＣＯＲ処理装置１０５の一例について詳細に説明する。
図１０はＣＯＲ処理装置１０５の一例を示す断面図である。図１０に示すように、ＣＯＲ処理装置１０５は、密閉構造のチャンバー１４０を備えており、チャンバー１４０の内部には、ウエハＷを略水平にした状態で載置させる載置台１４２が設けられている。また、ＣＯＲ処理装置１０５は、チャンバー１４０に処理ガスを供給するガス供給機構１４３、チャンバー１４０内を排気する排気機構１４４を備えている。
チャンバー１４０は、チャンバー本体１５１と蓋部１５２とによって構成されている。チャンバー本体１５１は、略円筒形状の側壁部１５１ａと底部１５１ｂとを有し、上部は開口となっており、この開口が蓋部１５２で閉止される。側壁部１５１ａと蓋部１５２とは、シール部材（図示せず）により密閉されて、チャンバー１４０内の気密性が確保される。
蓋部１５２は、外側を構成する蓋部材１５５と、蓋部材１５５の内側に嵌め込まれ、載置台１４２に臨むように設けられたシャワーヘッド１５６とを有している。シャワーヘッド１５６は円筒状をなす側壁１５７ａと上部壁１５７ｂとを有する本体１５７と、本体１５７の底部に設けられたシャワープレート１５８とを有している。本体１５７とシャワープレート１５８との間には空間１５９が形成されている。
蓋部材１５５および本体１５７の上部壁１５７ｂには空間１５９まで貫通してガス導入路１６１が形成されており、このガス導入路１６１には後述するガス供給機構１４３のＨＦガス供給配管１７１が接続されている。
シャワープレート１５８には複数のガス吐出孔１６２が形成されており、ガス供給配管１７１およびガス導入路１６１を経て空間１５９に導入されたガスがガス吐出孔１６２からチャンバー１４０内の空間に吐出される。
側壁部１５１ａには、熱処理装置１０４との間でウエハＷを搬入出する搬入出口１５３が設けられており、この搬入出口１５３はゲートバルブ１５４により開閉可能となっている。
載置台１４２は、平面視略円形をなしており、チャンバー１４０の底部１５１ｂに固定されている。載置台１４２の内部には、載置台１４２の温度を調節する温度調節器１６５が設けられている。温度調節器１６５は、例えば温度調節用媒体（例えば水など）が循環する管路を備えており、このような管路内を流れる温度調節用媒体と熱交換が行なわれることにより、載置台１４２の温度が調節され、載置台１４２上のウエハＷの温度制御がなされる。
ガス供給機構１４３は、ＨＦガスを供給するＨＦガス供給源１７５、Ｈ２Ｏガスを供給するＨ２Ｏガス供給源１７６、およびＮ２ガスやＡｒガス等の不活性ガスを供給する不活性ガス供給源１７７を有しており、これらにはそれぞれＨＦガス供給配管１７１、Ｈ２Ｏガス供給配管１７２、および不活性ガス供給配管１７３の一端が接続されている。ＨＦガス供給配管１７１、Ｈ２Ｏガス供給配管１７２、および不活性ガス供給配管１７３には、流路の開閉動作および流量制御を行う流量制御器１７９が設けられている。流量制御器１７９は例えば開閉弁およびマスフローコントローラにより構成されている。ＨＦガス供給配管１７１の他端は、上述したように、ガス導入路１６１に接続されている。また、Ｈ２Ｏガス供給配管１７２および不活性ガス供給配管１７３の他端はＨＦガス供給配管１７１に接続されている。
これらガスは、シャワーヘッド１５６に供給され、シャワーヘッド１５６のガス吐出孔１６２からチャンバー１４０内のウエハＷに向けて吐出される。
なお、上述したように、Ｈ２Ｏガスの代わりにアルコールガスを供給してもよい。また、不活性ガスは、希釈ガスおよびチャンバー１４０内をパージするパージガスとして用いられる。処理に際しては、希釈ガスを用いなくてもよい。
排気機構１４４は、チャンバー１４０の底部１５１ｂに形成された排気口１８１に繋がる排気配管１８２を有しており、さらに、排気配管１８２に設けられた、チャンバー１４０内の圧力を制御するための自動圧力制御弁（ＡＰＣ）１８３およびチャンバー１４０内を排気するための真空ポンプ１８４を有している。
チャンバー１４０の側壁には、チャンバー１４０内の圧力を計測するための圧力計として２つのキャパシタンスマノメータ１８６ａ，１８６ｂが、チャンバー１４０内に挿入されるように設けられている。キャパシタンスマノメータ１８６ａは高圧力用、キャパシタンスマノメータ１８６ｂは低圧力用となっている。載置台１４２に載置されたウエハＷの近傍には、ウエハＷの温度を検出する温度センサ（図示せず）が設けられている。
このようなＣＯＲ処理装置１０５においては、上述したような、ＳｉＮ膜除去後の、ＣＶＤ−ＳｉＯ２膜１０の先端部にシリカ系残渣物２０が形成された構造のウエハＷをチャンバー１４０内に搬入し、載置台１４２に載置する。そして、チャンバー１４０内の圧力を、好ましくは１３３〜６６６Ｐａ（１〜５Ｔｏｒｒ）、より好ましくは２６６〜５３３Ｐａ（２〜４Ｔｏｒｒ）とし、ウエハＷ温度を好ましくは１０〜３０℃とし、ＨＦガスおよびＨ２Ｏガスを、それぞれ、好ましくは５００〜１５００ｓｃｃｍおよび１００〜１０００ｓｃｃｍの流量で供給し、希釈ガスである不活性ガスを０〜５００ｓｃｃｍとしてシリカ系残渣物をエッチング除去する。
シリカ系残渣物を除去した後、ウエハＷをチャンバー１４０内の載置台１４２上に保持したまま、ＨＦガスを停止し、Ｈ２Ｏガスを１００〜１０００ｓｃｃｍ、希釈ガスである不活性ガスを０〜５００ｓｃｃｍとして、好ましくは３０〜６００ｓｅｃの間、シリカ系残渣物をエッチング除去した後のエッチング残渣除去の第１工程を実施する。これによりエッチング残渣の中のＦ成分が除去される。
＜熱処理装置＞
次に、処理システム１００に搭載された熱処理装置１０４の一例について詳細に説明する。
図１１は熱処理装置１０４の一例を示す断面図である。図１１に示すように、熱処理装置１０４は、真空引き可能なチャンバー１２０と、その中でウエハＷを載置する載置台１２３を有し、載置台１２３にはヒーター１２４が埋設されており、このヒーター１２４によりエッチング残渣除去の第１工程が施された後のウエハＷを加熱してウエハＷに残存するエッチング残渣を気化して除去する。
チャンバー１２０のロードロック室１０３側には、ロードロック室１０３との間でウエハを搬送する搬入出口１２０ａが設けられており、この搬入出口１２０ａはゲートバルブ１２２によって開閉可能となっている。また、チャンバー１２０のＣＯＲ処理装置１０５側にはＣＯＲ処理装置１０５との間でウエハＷを搬送する搬入出口１２０ｂが設けられており、この搬入出口１２０ｂはゲートバルブ１５４により開閉可能となっている。
チャンバー１２０の側壁上部にはガス供給路１２５が接続され、ガス供給路１２５は不活性ガスとしてのＮ２ガスを供給するＮ２ガス供給源１３０に接続されている。また、チャンバー１２０の底壁には排気路１２７が接続され、排気路１２７は真空ポンプ１３３に接続されている。ガス供給路１２５には流量調節弁１３１が設けられており、排気路１２７には圧力調整弁１３２が設けられていて、これら弁を調整することにより、チャンバー１２０内を所定圧力のＮ２ガス雰囲気にして熱処理が行われる。Ａｒガス等、Ｎ２ガス以外の不活性ガスを用いてもよい。
このような熱処理装置１０４においては、ＣＯＲ処理装置１０５でのエッチング残渣除去の第１工程が施されたウエハＷをチャンバー１２０内に搬入し、載置台１２３に載置する。そして、Ｎ２ガスを所定流量で供給しつつ、チャンバー１２０内の圧力を、好ましくは１３３〜６６６Ｐａ（１〜５Ｔｏｒｒ）とし、ヒーター１２４によりウエハＷ温度を好ましくは１５０〜２３０℃として、エッチング残渣除去の第１工程が施された後のウエハＷに熱処理を施してウエハＷに残存するエッチング残渣を気化して除去する。
この場合に、エッチング残渣除去の第１工程によりエッチング残渣のＦ成分が除去されているため、加熱処理によりブロックオキサイド膜のダメージを防止することができる。
＜他の適用＞
以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で種々変形可能である。
例えば、上記実施の形態では、３Ｄ−ＮＡＮＤ型不揮発性半導体装置の製造過程におけるＳｉＮ膜除去後の、ＣＶＤ−ＳｉＯ２膜の先端部に存在するシリカ系残渣物をエッチング除去する際に本発明を適用したが、ＳｉＯ２膜に形成されている塩基性成分を含むシリカ系残渣物を除去する場合であれば適用可能であり、ＳｉＯ２膜はＣＶＤ−ＳｉＯ２膜に限らず熱酸化膜であってもよい。また、本発明は、エッチングの形態によらず、ＣＶＤによるＳｉＯ２膜に付着している塩基性成分およびＦ成分のエッチング残渣を除去する場合であれば適用可能である。さらに、本発明において、ＣＶＤによるＳｉＯ２膜としては原子層堆積法（ＡＬＤ）により成膜されたものも含まれる。また、上記実施形態では、ＣＶＤ−ＳｉＯ２膜としてＴＥＯＳ膜を例示したが、他のＳｉプリカーサを用いたＳｉＯ２膜であってもよい。
また、上記処理システムや個別的な装置の構造についても例示に過ぎず、種々の構成のシステムや装置により本発明のエッチング方法を実現することができる。
１０；ＣＶＤ−ＳｉＯ２膜
１４；ブロックオキサイド膜（ＳｉＯ２膜）
１８；空洞
２０；シリカ系残渣物
２２；エッチング残渣
１００；処理システム
１０４；熱処理装置
１０５；ＣＯＲ処理装置
Ｗ；ウエハ

Claims (18)

  1. ＳｉＯ２膜に形成された、塩基成分を含むシリカ系残渣物をエッチングするエッチング方法であって、
    前記シリカ系残渣物が形成された前記ＳｉＯ２膜を有する被処理基板にＨＦガスと、Ｈ２Ｏガスまたはアルコールガスとを供給してシリカ系残渣物を選択的にエッチングする第１段階と、
    前記第１段階の後、前記第１段階によるエッチング残渣を除去する第２段階と
    を有し、
    前記第２段階は、前記被処理基板にＨ２Ｏガスまたはアルコールガスを供給する第１工程と、前記第１工程後の被処理基板を加熱する第２工程と
    を有することを特徴とするエッチング方法。
  2. 前記塩基成分を含むシリカ系残渣物は、前記被処理基板に形成されていた窒化シリコン膜を熱リン酸によるウエットエッチングにより除去する際に形成されたものであることを特徴とする請求項１に記載のエッチング方法。
  3. 前記ＳｉＯ２膜は、ＣＶＤにより成膜されたＣＶＤ−ＳｉＯ２膜であることを特徴とする請求項１または請求項２に記載のエッチング方法。
  4. 前記被処理基板は、前記ＣＶＤ−ＳｉＯ２膜を支持する、前記ＣＶＤ−ＳｉＯ２膜より密度が低くＣＶＤにより形成されたブロックＳｉＯ２膜をさらに有し、前記ＣＶＤ−ＳｉＯ２膜は、前記ブロックＳｉＯ２膜から間隔をあけて複数延びていることを特徴とする請求項３に記載のエッチング方法。
  5. 前記第１段階は、前記被処理基板が配置されたチャンバー内に、ＨＦガスと、Ｈ２Ｏガスまたはアルコールガスを供給することに行われ、前記第２段階の前記第１工程は、前記被処理基板を前記チャンバー内に配置したままの状態で、ＨＦガスを停止し、Ｈ２Ｏガスまたはアルコールガスのみを前記チャンバーに供給することにより行われることを特徴とする請求項１から請求項４のいずれか１項に記載のエッチング方法。
  6. 前記第１段階は、圧力が１３３〜６６６Ｐａ、温度が０〜３０℃の条件で行われることを特徴とする請求項１から請求項５のいずれか１項に記載のエッチング方法。
  7. 前記第１段階は、ＨＦガス＋Ｈ２Ｏガスまたはアルコールガスの合計量に対するＨ２Ｏガスまたはアルコールガスの流量比率（体積比率）が１０〜５０％の範囲であることを特徴とする請求項１から請求項６のいずれか１項に記載のエッチング方法。
  8. 前記第２段階の前記第１工程は、Ｈ２Ｏガスまたはアルコールガスの流量が１００〜１０００ｓｃｃｍの範囲であることを特徴とする請求項１から請求項７のいずれか１項に記載のエッチング方法。
  9. 前記第２段階の前記第１工程は、１０〜３０℃の範囲の温度で行われることを特徴とする請求項１から請求項８のいずれか１項に記載のエッチング方法。
  10. 前記第２段階の前記第１工程は、時間が５〜６０ｓｅｃの範囲であることを特徴とする請求項１から請求項９のいずれか１項に記載のエッチング方法。
  11. 前記第２段階の前記第２工程は、１５０〜２３０℃の範囲の温度で行われることを特徴とする請求項１から請求項１０のいずれか１項に記載のエッチング方法。
  12. 前記第２段階の前記第２工程は、時間が３０〜６００ｓｅｃの範囲であることを特徴とする請求項１から請求項１１のいずれか１項に記載のエッチング方法。
  13. 前記エッチング残渣はフッ素成分と塩基成分とを含み、前記第２段階の前記第１工程で前記エッチング残渣のうち前記フッ素成分を除去し、前記第２段階の前記第２工程で前記エッチング残渣の残部を除去することを特徴とする請求項１から請求項１２のいずれか１項に記載のエッチング方法。
  14. ＳｉＯ２膜に付着したフッ素成分と塩基成分とを含むエッチング残渣を除去するエッチング残渣の除去方法であって、
    前記ＳｉＯ２膜を有する被処理基板にＨ２Ｏガスまたはアルコールガスを供給してフッ素成分を除去する第１工程と、
    前記第１工程後の被処理基板を加熱して、前記エッチング残渣の残部を除去する第２工程と
    を有することを特徴とする残渣除去方法。
  15. 前記第１工程は、１０〜３０℃の範囲の温度で行われることを特徴とする請求項１４に記載の残渣除去方法。
  16. 前記第１工程は、時間が５〜６０ｓｅｃの範囲であることを特徴とする請求項１４または請求項１５に記載の残渣除去方法。
  17. 前記第２工程は、１５０〜２３０℃の範囲の温度で行われることを特徴とする請求項１４から請求項１６のいずれか１項に記載の残渣除去方法。
  18. 前記第２工程は、時間が３０〜６００ｓｅｃの範囲であることを特徴とする請求項１４から請求項１７のいずれか１項に記載の残渣除去方法。
JP2017133039A 2017-07-06 2017-07-06 エッチング方法および残渣除去方法 Active JP6796559B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017133039A JP6796559B2 (ja) 2017-07-06 2017-07-06 エッチング方法および残渣除去方法
TW107122749A TWI757516B (zh) 2017-07-06 2018-07-02 蝕刻方法及殘渣去除方法
US16/026,589 US10818506B2 (en) 2017-07-06 2018-07-03 Etching method and residue removal method
SG10201805798UA SG10201805798UA (en) 2017-07-06 2018-07-04 Etching method and residue removal method
KR1020180077691A KR102181910B1 (ko) 2017-07-06 2018-07-04 에칭 방법 및 잔사 제거 방법
CN201810731781.XA CN109216186B (zh) 2017-07-06 2018-07-05 蚀刻方法和残渣去除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017133039A JP6796559B2 (ja) 2017-07-06 2017-07-06 エッチング方法および残渣除去方法

Publications (2)

Publication Number Publication Date
JP2019016698A JP2019016698A (ja) 2019-01-31
JP6796559B2 true JP6796559B2 (ja) 2020-12-09

Family

ID=64902908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017133039A Active JP6796559B2 (ja) 2017-07-06 2017-07-06 エッチング方法および残渣除去方法

Country Status (6)

Country Link
US (1) US10818506B2 (ja)
JP (1) JP6796559B2 (ja)
KR (1) KR102181910B1 (ja)
CN (1) CN109216186B (ja)
SG (1) SG10201805798UA (ja)
TW (1) TWI757516B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102700329B1 (ko) * 2021-07-19 2024-08-30 주식회사 히타치하이테크 반도체 제조 장치 및 반도체 제조 장치의 클리닝 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741495B2 (en) * 2018-01-18 2020-08-11 Globalfoundries Inc. Structure and method to reduce shorts and contact resistance in semiconductor devices
JP7160642B2 (ja) * 2018-11-16 2022-10-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、３次元メモリデバイスの製造方法および基板処理装置
JP7209556B2 (ja) * 2019-02-05 2023-01-20 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7193731B2 (ja) * 2019-03-29 2022-12-21 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US10692730B1 (en) * 2019-08-30 2020-06-23 Mattson Technology, Inc. Silicon oxide selective dry etch process
JP7345334B2 (ja) * 2019-09-18 2023-09-15 東京エレクトロン株式会社 エッチング方法及び基板処理システム
JP7349861B2 (ja) * 2019-09-24 2023-09-25 東京エレクトロン株式会社 エッチング方法、ダメージ層の除去方法、および記憶媒体
JP7030858B2 (ja) * 2020-01-06 2022-03-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
US11295758B2 (en) * 2020-03-20 2022-04-05 Seagate Technology Llc Trusted listening
WO2021205632A1 (ja) * 2020-04-10 2021-10-14 株式会社日立ハイテク エッチング方法
KR20220087623A (ko) * 2020-12-17 2022-06-27 삼성전자주식회사 기판 처리 장치
US20240191348A1 (en) * 2021-07-19 2024-06-13 Hitachi High-Tech Corporation Semiconductor manufacturing apparatus and cleaning method of semiconductor manufacturing apparatus
WO2024049699A1 (en) * 2022-08-31 2024-03-07 Lam Research Corporation Nitride thermal atomic layer etch

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162370A (en) 1998-08-28 2000-12-19 Ashland Inc. Composition and method for selectively etching a silicon nitride film
JP4833512B2 (ja) 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
JP2005019787A (ja) 2003-06-27 2005-01-20 Sony Corp ウエハの洗浄方法
CN100449709C (zh) * 2005-02-14 2009-01-07 东京毅力科创株式会社 基板处理方法、清洗方法、电子设备的制造方法和程序
JP4476196B2 (ja) 2005-08-23 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2007266490A (ja) 2006-03-29 2007-10-11 Toshiba Corp 基板の処理方法および半導体装置の製造方法
US7718032B2 (en) * 2006-06-22 2010-05-18 Tokyo Electron Limited Dry non-plasma treatment system and method of using
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
TW200842971A (en) * 2007-04-18 2008-11-01 Philtech Inc Semiconductor device, its manufacturing method, dry etching method, method for manufacturing wiring material and dry etching device
CN101388341B (zh) * 2007-09-07 2011-07-27 应用材料股份有限公司 在hdp-cvd沉积/蚀刻/沉积工艺中的杂质控制
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
JP5637212B2 (ja) * 2010-08-27 2014-12-10 東京エレクトロン株式会社 基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子
KR102045851B1 (ko) 2012-08-27 2019-12-04 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법
JP6060460B2 (ja) * 2012-11-22 2017-01-18 アーゼット・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
JP2016025195A (ja) 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
JP6494226B2 (ja) * 2014-09-16 2019-04-03 東京エレクトロン株式会社 エッチング方法
US9431268B2 (en) 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
US9349605B1 (en) * 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102700329B1 (ko) * 2021-07-19 2024-08-30 주식회사 히타치하이테크 반도체 제조 장치 및 반도체 제조 장치의 클리닝 방법

Also Published As

Publication number Publication date
TWI757516B (zh) 2022-03-11
US10818506B2 (en) 2020-10-27
SG10201805798UA (en) 2019-02-27
US20190013207A1 (en) 2019-01-10
CN109216186B (zh) 2023-08-18
KR20190005760A (ko) 2019-01-16
JP2019016698A (ja) 2019-01-31
KR102181910B1 (ko) 2020-11-23
CN109216186A (zh) 2019-01-15
TW201920749A (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
JP6796559B2 (ja) エッチング方法および残渣除去方法
TWI648791B (zh) Etching method
CN110581067B (zh) 蚀刻方法及蚀刻装置
TWI675420B (zh) 蝕刻方法
KR102441239B1 (ko) 에칭 방법
KR101802580B1 (ko) 에칭 방법 및 기억 매체
TWI806835B (zh) 蝕刻方法及ｄｒａｍ電容器之製造方法
TWI608536B (zh) Etching method and memory medium
JP6110848B2 (ja) ガス処理方法
TWI756425B (zh) 蝕刻方法
TW201941283A (zh) 蝕刻方法
WO2015186461A1 (ja) エッチング方法
JP2015073035A (ja) エッチング方法
JP7313201B2 (ja) エッチング方法およびエッチング装置
JP2022066687A (ja) エッチング方法およびエッチング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200116

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201015

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201116

R150 Certificate of patent or registration of utility model

Ref document number: 6796559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250