TWI675420B - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TWI675420B
TWI675420B TW104129783A TW104129783A TWI675420B TW I675420 B TWI675420 B TW I675420B TW 104129783 A TW104129783 A TW 104129783A TW 104129783 A TW104129783 A TW 104129783A TW I675420 B TWI675420 B TW I675420B
Authority
TW
Taiwan
Prior art keywords
gas
etching
chamber
oxide film
sio
Prior art date
Application number
TW104129783A
Other languages
English (en)
Other versions
TW201624564A (zh
Inventor
戶田聡
旭健史郎
髙橋宏幸
出道仁彦
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201624564A publication Critical patent/TW201624564A/zh
Application granted granted Critical
Publication of TWI675420B publication Critical patent/TWI675420B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Abstract

提供蝕刻方法，使藉由原子層沈積法成膜的 氧化矽膜相對於以熱氧化膜等其他手法形成的氧化矽膜，可以高選擇比進行蝕刻。
將被處理基板配置於腔室內，該被處理 基板係於表面具有藉由原子層沈積法形成的第1氧化矽膜，並具有和第1氧化矽膜鄰接，藉由原子層沈積法以外的其他手法形成的第2氧化矽膜；於腔室內供給HF氣體或HF氣體與F2氣體、以及醇類氣體或水蒸氣，藉此而使上述第1氧化矽膜相對於上述第2氧化矽膜進行選擇性蝕刻。

Description

蝕刻方法
本發明關於對形成於基板的氧化矽膜進行蝕刻的蝕刻方法。
近年來，半導體元件的製造過程中，作為可以取代電漿蝕刻的微細化蝕刻之方法，於腔室內不產生電漿而以化學方式進行蝕刻的所謂化學氧化物除去處理(Chemical Oxide Removal；COR)的手法被注目。
習知的COR，係在保持於真空的腔室內，在存在於被處理體亦即半導體晶圓表面的氧化矽膜(SiO2膜)，吸附氟化氫(HF)氣體及氨(NH3)氣體，使彼等與氧化矽膜反應產生氟矽酸銨((NH4)2SiF6；AFS)，次一工程中藉由加熱使該氟矽酸銨昇華，而對SiO2膜進行蝕刻的製程(例如專利文獻1、2)。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]日本特開2005-39185號公報
[專利文獻2]日本特開2008-160000號公報
近年來，作為半導體元件之製造過程中所形成的SiO2膜，雖然大多使用以原子層沈積法(ALD法)形成者(ALD-SiO2膜)，但是亦有在ALD-SiO2膜鄰接著藉由熱氧化膜等之ALD法以外的手法形成的其他SiO2膜之情況，ALD-SiO2膜相對於熱氧化膜等以高選擇比進行蝕刻為較佳。但是，如上述專利文獻1、2般使用HF氣體與NH3氣體時，相對於熱氧化膜等其他SiO2膜以高選擇比充分蝕刻ALD-SiO2膜有其困難。
本發明有鑑於該事情，目的在於提供蝕刻方法，其藉由不在腔室內產生電漿的手法，使藉由原子層沈積法成膜的氧化矽膜相對於以熱氧化膜等其他手法形成的氧化矽膜，可以高選擇比進行蝕刻。
為解決上述課題，本發明提供之蝕刻方法，其特徵在於：將被處理基板配置於腔室內，該被處理基板係於表面具有藉由原子層沈積法形成的第1氧化矽膜，並具有和上述第1氧化矽膜鄰接，藉由原子層沈積法以外的其他手法形成的第2氧化矽膜；於上述腔室內供給HF氣體或HF氣體與F2氣體、以及醇類氣體或水蒸氣，藉此而 使上述第1氧化矽膜相對於上述第2氧化矽膜進行選擇性蝕刻。
上述蝕刻方法中，可以進一步供給惰性氣體進行蝕刻處理。此情況下，上述惰性氣體使用Ar氣體、N2氣體為較佳。
上述第2氧化矽膜可以使用熱氧化膜或TEOS膜。
上述蝕刻時，上述腔室內之壓力設為66.7~40000Pa之範圍，於上述腔室內載置被處理基板的載置台之溫度被設為0~300℃之範圍為較佳。彼等之中，就盡量不蝕刻其他氧化膜的觀點而言，上述蝕刻時，上述腔室內之壓力設為66.7~1333Pa之範圍，上述腔室內載置被處理基板的載置台之溫度被設為0~30℃之範圍較佳，就以高速率蝕刻藉由原子層沈積法形成的第1氧化矽膜之觀點而言，上述蝕刻時，上述腔室內之壓力設為1333~40000Pa之範圍，於上述腔室內載置被處理基板的載置台之溫度被設為100~300℃之範圍較佳。
上述醇類氣體(Alcohol gas)可以使用由乙醇(C2H5OH)、甲醇(CH3OH)、丙醇(C3H7OH)、丁醇(C4H9OH)選擇的至少一種構成者。
進行上述蝕刻時依體積%將F2氣體相對於F2氣體+HF氣體之合計的體積比率設為0~85%之範圍較佳，進行上述蝕刻時依體積%將醇類氣體或水蒸氣相對於F2氣體+HF氣體+醇類氣體或水蒸氣之合計的體積比率設為 3~85%之範圍為較佳。
又，本發明提供之記憶媒體，其特徵在於：記憶有程式，該程式於電腦上動作，用於控制蝕刻裝置，上述程式執行時係使電腦控制上述蝕刻裝置以使上述蝕刻方法被進行。
依據本發明，於腔室內，藉由供給HF氣體或HF氣體與F2氣體、醇類氣體或水蒸氣、以及惰性氣體，則於腔室內不產生電漿之情況下，可使被處理基板表面之藉由原子層沈積法形成的第1氧化矽膜，相對於鄰接設置的藉由原子層沈積法以外的其他手法形成的第2氧化矽膜以極高的選擇比進行蝕刻。
1‧‧‧處理系統
2‧‧‧搬出入部
3‧‧‧真空隔絕室
5‧‧‧蝕刻裝置
6‧‧‧控制部
11‧‧‧第1晶圓搬送機構
17‧‧‧第2晶圓搬送機構
40‧‧‧腔室
43‧‧‧氣體供給機構
44‧‧‧排氣機構
61‧‧‧氣體導入噴嘴
62‧‧‧共通氣體供給配管
63‧‧‧N2氣體供給源
64‧‧‧F2氣體供給源
65‧‧‧HF氣體供給源
66‧‧‧乙醇氣體供給源
67、68、69、70‧‧‧氣體供給配管
W‧‧‧半導體晶圓
[圖1]用以實施本發明實施形態的蝕刻方法時使用的搭載有蝕刻裝置的處理系統之一例的概略構成圖。
[圖2]圖1之處理系統所搭載的熱處理裝置的斷面圖。
[圖3]圖1之處理系統所搭載的蝕刻裝置的斷面圖。
[圖4]表示於實驗例1中，藉由習知氣體系與本發明之氣體系蝕刻ALD-SiO2及Th-SiO2時之蝕刻量與蝕刻選擇比的圖。
[圖5]表示於實驗例2中，作為蝕刻氣體而單獨使用HF氣體時，及在HF氣體添加乙醇氣體時，比較ALD-SiO2及Th-SiO2之蝕刻性的圖，(a)表示蝕刻量的圖，(b)表示蝕刻選擇比ALD-SiO2/Th-SiO2的圖。
[圖6]表示於實驗例3中，ALD-SiO2及Th-SiO2之蝕刻性與乙醇氣體流量之相關性的圖，(a)表示蝕刻量的圖，(b)表示蝕刻選擇比ALD-SiO2/Th-SiO2的圖。
[圖7](a)表示實驗例4中腔室內壓力與ALD-SiO2之蝕刻量的關係圖，(b)表示實驗例4中腔室內壓力與Th-SiO2之蝕刻量的關係圖。
[圖8](a)表示實驗例5中腔室內壓力與ALD-SiO2之蝕刻量的關係圖，(b)表示實驗例5中腔室內壓力與PTEOS之蝕刻量的關係圖。
〔實施發明之形態〕
以下，參照圖面說明本發明之實施形態。
<本發明實施形態使用的處理系統之一例>
圖1表示搭載有本發明之一實施形態的蝕刻裝置的處理系統之一例之概略構成圖。該處理系統1具備：對半導體晶圓(以下簡單稱為晶圓)W進行搬出入的搬出入部2；和搬出入部2鄰接而設置的2個真空隔絕室(load-lock chamber)(L/L)3；分別和各真空隔絕室3鄰接設 置，對晶圓W進行熱處理的熱處理裝置4；分別和各熱處理裝置4鄰接設置，在腔室內不產生電漿之情況下對晶圓W進行蝕刻的本實施形態之蝕刻裝置5；及控制部6。
搬出入部2具有搬送室(L/M)12，於該搬送室(L/M)12之內部設置搬送晶圓W用的第1晶圓搬送機構11。第1晶圓搬送機構11具有將晶圓W保持於大略水平的2個搬送臂部11a、11b。於搬送室12之長邊方向之側部設有載置台13，於該載置台13例如可以連接3個晶圓盒C，於該晶圓盒C可以並列收納複數片晶圓W。又，和搬送室12鄰接設置使晶圓W旋轉而以光學方式求出偏心量並進行定位的定方位器14。
搬出入部2中，晶圓W藉由搬送臂部11a、11b被保持，藉由第1晶圓搬送機構11之驅動而在大略水平面內直線前進移動或昇降，依此而被搬送至所要之位置。分別使搬送臂部11a、11b相對於載置台13上之晶圓盒C、定方位器14、真空隔絕室3進退而可以進行搬出入。
各真空隔絕室3，係在與搬送室12之間分別存在閘閥16之狀態下，分別連結於搬送室12。於各真空隔絕室3內設置搬送晶圓W的第2晶圓搬送機構17。又，真空隔絕室3構成為可以被抽真空至特定之真空度。
第2晶圓搬送機構17具有多關節臂部構造，具有將晶圓W保持於大略水平的夾具。該第2晶圓搬送機構17中，在收縮多關節臂部之狀態下使夾具位於真空 隔絕室3內，藉由伸展多關節臂部使夾具到達熱處理裝置4，藉由進一步伸展可以到達蝕刻裝置5，可以將晶圓W搬送於真空隔絕室3、熱處理裝置4及蝕刻裝置5之間。
如圖2所示，熱處理裝置4具有：可抽真空的腔室20；及於其中載置晶圓W的載置台23；於載置台23埋設有加熱器24，藉由該加熱器24加熱實施蝕刻處理後之晶圓W使存在於晶圓W的蝕刻殘渣氣化並除去。在腔室20之真空隔絕室3側設置與真空隔絕室3之間進行晶圓之搬送的搬出入口20a，該搬出入口20a可以藉由閘閥22開閉。又，在腔室20之蝕刻裝置5側，設置與蝕刻裝置5之間進行晶圓W之搬送的搬出入口20b，該搬出入口20b可以藉由閘閥54開閉。於腔室20之側壁上部連接氣體供給路25，氣體供給路25連接於N2氣體供給源30。又，腔室20之底壁連接著排氣路27，排氣路27連接於真空泵33。於氣體供給路25設置流量調節閥31，於排氣路27設置壓力調整閥32，藉由調整彼等閥，將腔室20內設為特定壓力之N2氣體氛圍來進行熱處理。亦可以使用Ar氣體等N2氣體以外之惰性氣體。
控制部6具有製程控制器91，該製程控制器91具備控制處理系統1之各構成部的微處理器(電腦)。於製程控制器91連接著：在操作員管理處理系統1時進行指令之輸入操作等的鍵盤；或使用者介面92，其具有使處理系統1之稼働狀況可視化而顯示的顯示器等。又，製程控制器91連接著記憶部93，該記憶部93儲存 有處理系統1所執行的各種處理，例如藉由製程控制器之控制來實現後述之蝕刻裝置5中處理氣體之供給或腔室內之排氣等的控制程式、或對應於處理條件使處理系統1之各構成部執行特定處理的控制程式亦即處理配方(recipe)，或各種資料庫等。配方記憶於記憶部93之中之適當之記憶媒體(未圖示)。必要時由記憶部93叫出任意之配方於製程控制器91執行，在製程控制器91之控制下進行處理系統1之所要之處理。
本實施形態的蝕刻裝置5，係藉由HF氣體、醇類氣體等將ALD-SiO2膜蝕刻成為特定圖案，其之具體構成詳如後述說明。
該處理系統1中，晶圓W使用在表面具有蝕刻對象亦即ALD-SiO2膜，具有和其鄰接並藉由其他手法形成的SiO2膜，例如熱氧化膜或TEOS膜者，將此種晶圓W複數片收納於晶圓盒C內搬送至處理系統1。於處理系統1，在開啟大氣側之閘閥16之狀態下藉由第1晶圓搬送機構11之搬送臂部11a、11b之任一由搬出入部2之晶圓盒C將1片晶圓W搬送至真空隔絕室3，傳遞至真空隔絕室3內之第2晶圓搬送機構17之夾具。
之後，關閉大氣側之閘閥16實施真空隔絕室3內之真空排氣，接著，開啟閘閥54伸展夾具直至蝕刻裝置5為止而將晶圓W搬送至蝕刻裝置5。
之後，使夾具回至真空隔絕室3，關閉閘閥54，於蝕刻裝置5如後述般進行蝕刻處理。
蝕刻處理終了後，開啟閘閥22、54，藉由第2晶圓搬送機構17之夾具將蝕刻處理後之晶圓W搬送至熱處理裝置4，於腔室20內導入N2氣體之同時，藉由加熱器24加熱載置台23上之晶圓W，加熱除去蝕刻殘渣等。
熱處理裝置4中之處理終了後，開啟閘閥22，藉由第2晶圓搬送機構17之夾具使載置台23上之蝕刻處理後之晶圓W退避至真空隔絕室3，藉由第1晶圓搬送機構11之搬送臂部11a、11b之任一回至晶圓盒C。依此而結束一片晶圓之處理。
又，本實施形態之情況下，蝕刻裝置5中未產生上述專利文獻1或2中之COR般之反應生成物，因此不一定需要熱處理裝置4。不使用熱處理裝置時，藉由第2晶圓搬送機構17之夾具使蝕刻處理終了後之晶圓W退避至真空隔絕室3，藉由第1晶圓搬送機構11之搬送臂部11a、11b之任一回至晶圓盒C即可。
<蝕刻裝置之構成>
接著，詳細說明本實施形態的蝕刻裝置5。
圖3表示本實施形態的蝕刻裝置的斷面圖。如圖3所示，蝕刻裝置具備密閉構造之腔室40，於腔室40之內部設置將晶圓W保持於大略水平狀態下予以載置的載置台42。又，蝕刻裝置5具備對腔室40供給蝕刻氣體的氣體供給機構43，及對腔室40內進行排氣的排氣機構44。
腔室40由腔室本體51與蓋部52構成。腔室本體51具備大略圓筒形狀之側壁部51a與底部51b，上部設有開口，該開口由蓋部52封閉。側壁部51a與蓋部52係藉由密封構件(未圖示)密閉，確保腔室40內之氣密性。於蓋部52之天壁由上方朝腔室40內插入氣體導入噴嘴61。
於側壁部51a設置在與熱處理裝置4之腔室20之間進行晶圓W之搬出入的搬出入口53，該搬出入口53可以藉由閘閥54開閉。
載置台42於平面圖中呈大略圓形，被固定於腔室40之底部51b。載置台42之內部設有調節載置台42之溫度的溫度調節器55。溫度調節器55例如具備使溫度調節用媒體(例如水等)循環的管路，藉由與流通於該管路內的溫度調節用媒體進行熱交換，來調節載置台42之溫度，進行載置台42上之晶圓W之溫度控制。
氣體供給機構43具有：供給惰性氣體亦即N2氣體的N2氣體供給源63；供給F2氣體的F2氣體供給源64；供給HF氣體的HF氣體供給源65；及供給醇類氣體亦即乙醇(C2H5OH)氣體的乙醇氣體供給源66。又，具有連接於N2氣體供給源63的第1氣體供給配管67，連接於F2氣體供給源64的第2氣體供給配管68，連接於HF氣體供給源65的第3氣體供給配管69，連接於乙醇氣體供給源66的第4氣體供給配管70，及連接於彼等第1~第4氣體供給配管67~70的共通氣體供給配管62。共 通氣體配管62連接於上述氣體導入噴嘴61。
於第1~第4氣體供給配管67~70設有進行流路之開閉動作及流量控制的流量控制器80。流量控制器80例如藉由開閉閥及質量流量控制器(mass flow controller)構成。
作為F2氣體供給源64通常所使用的容器，基於F2氣體為活性極高的氣體，因此惰性氣體典型上係成為藉由N2氣體或Ar氣體等惰性氣體以F2：惰性氣體=1：4之體積比稀釋之狀態。亦可以取代N2氣體或Ar氣體改用其他惰性氣體稀釋。
於該構成之氣體供給機構43，由N2氣體供給源63、F2氣體供給源64、HF氣體供給源65、及乙醇氣體供給源66，分別使N2氣體、F2氣體、HF氣體、乙醇氣體，分別經由第1~第4氣體供給配管67~70到達共通氣體供給配管62，經由氣體導入噴嘴61供給至腔室40內。又，於腔室40之上部設置噴氣板，透過噴氣板將上述氣體以噴氣狀供給亦可。
本實施形態中，醇類氣體之一例雖使用乙醇氣體，但是醇類不限定於乙醇，亦可以使用其他醇類，此情況下，取代乙醇氣體供給源66，改為使用供給該醇類氣體的供給源即可。醇類以1價之醇類為較佳，1價之醇類除乙醇以外，亦可以使用甲醇(CH3OH)、丙醇(C3H7OH)，丁醇(C4H9OH)，可以使用彼等之至少一種。又，丙醇存在有2種類之構造異性體，丁醇存在有4 種類之構造異性體，亦可以使用任一之構造異性體。醇類因為其中包含的OH基有助於蝕刻，因此作為包含OH基的物質亦可以取代醇類改用水。此情況下，可以取代乙醇氣體供給源66改用水蒸氣供給源進行水蒸氣的供給。
惰性氣體亦即N2氣體係作為稀釋氣體使用。惰性氣體可以使用Ar氣體，亦可以使用N2氣體與Ar氣體之兩方。又，惰性氣體雖以N2氣體、Ar氣體為較佳，但亦可以使用He等之Ar以外之稀有氣體等之其他惰性氣體。又，惰性氣體除稀釋氣體以外亦可以作為淨化腔室40內的淨化氣體使用。
排氣機構44具有排氣配管82，該排氣配管82連接於形成於腔室40之底部51b的排氣口81，另外具有設於排氣配管82，用於控制腔室40內之壓力的自動壓力控制閥(APC)83及對腔室40內進行排氣的真空泵84。
於腔室40之側壁將2個電容壓力計86a、86b插入腔室40內，作為計測腔室40內之壓力的壓力計。電容壓力計86a作為高壓力用，電容壓力計86b作為低壓力用。在載置台42所載置的晶圓W之附近設置檢測晶圓W之溫度的溫度感測器(未圖示)。
構成蝕刻裝置5的腔室40、載置台42等之各種構成元件之材質可以使用Al(鋁)。構成腔室40的Al材可以是無污點者，亦可以是在內面(腔室本體51之內面等)實施陽極氧化處理者。另外，構成載置台42的Al 之表面要求耐磨耗性，因此進行陽極氧化處理而於表面形成耐磨耗性高的氧化被膜(Al2O3)為較佳。
<蝕刻裝置的蝕刻方法>
接著，說明此種構成的蝕刻裝置之蝕刻方法。
本例中，在開啟閘閥54之狀態下，藉由真空隔絕室3內之第2晶圓搬送機構17之夾具，將上述構成、亦即表面具有蝕刻對象之ALD-SiO2膜，並具有和其鄰接且藉由其他手法形成的SiO2膜，例如熱氧化膜或TEOS膜的晶圓W，由搬出入口53搬入腔室40內，載置於載置台42。蝕刻對象亦即ALD-SiO2膜之例中，Si反應源係使用SiH4氣體或氨基矽烷等之矽烷系氣體。又，TEOS膜中之Si反應源係使用四乙氧基甲矽烷(TEOS)藉由化學蒸鍍法(CVD法)形成者。又，TEOS膜亦可以是藉由電漿CVD法形成的PTEOS膜。
之後，使夾具回至真空隔絕室3，關閉閘閥54，將腔室40內設為密閉狀態。
接著，以惰性氣體之N2氣體對F2氣體、HF氣體，醇類氣體亦即乙醇氣體進行稀釋並導入腔室40內，對晶圓W之ALD-SiO2膜進行選擇性蝕刻。
具體言之，藉由溫度調節器55調節載置台42之溫度成為特定之範圍，將腔室40內之壓力調節成為特定之範圍，由氣體供給機構43之N2氣體供給源63、F2氣體供給源64、HF氣體供給源65及乙醇氣體供給源 66，分別使N2氣體、F2氣體、HF氣體及乙醇氣體，分別經由第1~第4氣體供給配管67~70、共通氣體供給配管62及氣體導入噴嘴61導入腔室40內，進行ALD-SiO2膜之蝕刻。
此時，F2氣體不一定需要，可以取代HF氣體及F2氣體之兩方的供給，改為單獨供給HF氣體亦可。又，如上述說明，可以取代乙醇氣體改用其他醇類氣體，醇類以1價之醇類為較佳，1價之醇類除乙醇以外，亦可以使用甲醇、丙醇，丁醇。又，亦可以取代醇類氣體改用水蒸氣。
ALD-SiO2膜之蝕刻特性和熱氧化膜或TEOS膜不同。亦即，如本實施形態般可以考慮為，使用依必要而以惰性氣體適度稀釋HF氣體(或HF氣體+F2氣體)及醇類氣體或水蒸氣而成者作為蝕刻氣體時，ALD-SiO2膜中藉由醇類氣體或水蒸氣中之OH基更容易進行蝕刻，相對於此熱氧化膜或TEOS膜因較ALD-SiO2膜更緻密，OH基無助於蝕刻之進行。因此，相對於熱氧化膜或TEOS膜，可以高選擇比進行ALD-SiO2膜之蝕刻。又，藉由條件之選擇，可以提高ALD-SiO2膜之蝕刻速率，針對ALD-SiO2膜可以不必停止蝕刻(etching-stop)而進行一階段式蝕刻。
該蝕刻處理中腔室40內之壓力設為66.7~40000Pa(0.5~300Torr)之範圍較佳，載置台42之溫度(大致為晶圓之溫度)以0~300℃為較佳。藉由該廣 範圍壓力及溫度條件，使ALD-SiO2膜相對於熱氧化膜等其他SiO2膜可以高的選擇比進行蝕刻，於彼等範圍之中可依要求的蝕刻特性選擇適當的條件。
例如不要求ALD-SiO2膜之蝕刻速率，而要求大致上不蝕刻其他氧化膜時，以低壓且低溫之範圍較佳，66.7~1333Pa(0.5~10Torr)，載置台溫度範圍為0~30℃為較佳。更好是壓力範圍設為133~667Pa(1~5Torr)，載置台溫度範圍設為0~15℃，再更好是設為267~533Pa(2~4Torr)，0~10℃。
另外，就容許對其他氧化膜之些微蝕刻而以提高ALD-SiO2膜之蝕刻速率防止停止蝕刻之觀點而言，高壓且高溫之條件較佳，例如腔室40內之壓力設為1333~40000Pa(10~300Torr)之範圍較佳，載置台42之溫度(大致為晶圓之溫度)設為100~300℃較佳。更好的腔室內之壓力範圍為4000~13333Pa(30~100Torr)，又，更好的載置台之溫度為150~250℃。
F2氣體相對於F2氣體+HF氣體之合計的體積比率(流量比)，以體積%表示較佳之範圍在0~85%之範圍，更佳為0~67%之範圍。又，醇類氣體有提高ALD-SiO2膜對於熱氧化膜等之蝕刻選擇比的傾向，因此醇類氣體或水蒸氣相對於F2氣體+HF氣體+醇類氣體或水蒸氣之合計的體積比率(流量比)，以體積%計算在3~85%之範圍為較佳。其中，熱氧化膜等其他氧化膜盡量不被蝕刻的低壓．低溫條件以3~50%之範圍為較佳，5~15%之範圍更 好。又，ALD-SiO2膜之蝕刻速率較高的高壓．高溫條件中，以10~85%之範圍較佳，17~67%之範圍更佳。另外，雖N2氣體等惰性氣體無可避免地包含於F2氣體供給源，不使用F2氣體時，包含在某種程度範圍內為較佳，此時，惰性氣體相對於HF氣體(或HF氣體+F2氣體)+醇類氣體或水蒸氣+惰性氣體之合計量的體積比率(流量比)，以體積%表示在80%以下之範圍較佳，55~75%之範圍為更好。
如上述說明，藉由使用HF氣體(或HF氣體+F2氣體)、醇類氣體等，藉由適當選擇氣體組成或壓力及溫度等條件，則相對於熱氧化膜或TEOS膜，可以在50程度以上，甚至以100以上之極高蝕刻選擇比對ALD-SiO2膜進行蝕刻。又，ALD-SiO2膜之蝕刻速率可以獲得10nm/min以上之較高值。
如上述說明，蝕刻裝置5中之蝕刻處理終了後，開啟閘閥54，藉由第2晶圓搬送機構17之夾具將載置台42上之蝕刻處理後之晶圓W由腔室40搬出，結束蝕刻裝置5之蝕刻。
<實驗例>
接著，對實驗例進行說明。
〔實驗例1〕
於此，針對處理氣體使用習知HF/NH3系氣體時，以 及使用本發明之HF/乙醇系氣體時之蝕刻特性進行比較。
作為習知氣體系係使用NH3氣體相對於HF氣體與NH3氣體之合計量的體積比率依據體積%為56.6%，N2氣體+Ar氣體設為500~1000sccm，總氣體流量設為1000~2000sccm者，載置台溫度設為100~150℃，腔室內壓力設為2~4Torr，針對以ALD法成膜的SiO2膜(ALD-SiO2)及熱氧化膜(Th-SiO2)進行蝕刻。另外，本發明之氣體系係使用乙醇氣體相對於HF氣體與乙醇氣體(Et-OH)之合計量的體積比率以體積%計算在10.7%，N2氣體+Ar氣體設為500~1500sccm，總氣體流量設為1000~2000sccm者，載置台溫度設為0~10℃，腔室內壓力設為2~4Torr，針對ALD-SiO2及Th-SiO2進行蝕刻。
此時之蝕刻量(EA)與蝕刻選擇比(Sel)如圖4所示。如該圖所示，使用習知HF/NH3系氣體時，ALD-SiO2被以高蝕刻量蝕刻，但Th-SiO2之蝕刻量亦高，ALD-SiO2對Th-SiO2的蝕刻選擇比(ALD-SiO2/Th-SiO2)成為1.95之較低值。相對於此，使用本發明之HF/Et-OH系氣體時，ALD-SiO2之蝕刻量比起使用HF/NH3系氣體時雖有些微劣化，但Th-SiO2之蝕刻量極少，ALD-SiO2/Th-SiO2成為112.85，大於100。
〔實驗例2〕
於此，針對乙醇氣體對蝕刻的有效性進行確認。
蝕刻氣體設為單獨使用500~1000sccm之HF氣體 時，以及使用相對於HF氣體之合計量依體積%添加4.6%之乙醇氣體時，針對ALD-SiO2、Th-SiO2之蝕刻特性進行比較。又，載置台溫度設為0~10℃，腔室內壓力設為0.5~1.0Torr之低壓．低溫之條件。
圖5(a)表示此時之蝕刻量，圖5(b)表示此時之蝕刻選擇比。如圖5所示，在HF氣體單獨之情況下以及添加乙醇氣體時，Th-SiO2之蝕刻量未有太大變化，相對於此，ALD-SiO2之蝕刻量因為添加乙醇氣體而急速上昇，可以確認藉由在HF氣體添加乙醇氣體使蝕刻選擇比ALD-SiO2/Th-SiO2顯著上昇。
〔實驗例3〕
以下，針對蝕刻對於乙醇氣體之流量依存性進行確認。
使乙醇氣體之流量比(乙醇氣體之流量相對於HF氣體+乙醇氣體之合計流量的流量%)於5~12%之間變化，求出ALD-SiO2及Th-SiO2之蝕刻特性。又，載置台溫度設為0~10℃，腔室內壓力設為2.0~3.0Torr。
圖6(a)表示此時之蝕刻量，圖6(b)表示此時之蝕刻選擇比。如圖6所示，低壓．低溫之條件下，乙醇氣體之流量比在5~12%之範圍中，確認ALD-SiO2之蝕刻量變高，Th-SiO2之蝕刻量變低之傾向，蝕刻選擇比ALD-SiO2/Th-SiO2顯著變高。具體言之，乙醇氣體之流量比在5~12%之範圍中，蝕刻選擇比ALD-SiO2/Th-SiO2隨 乙醇氣體之流量比之上昇而降低，該值大於100。
〔實驗例4〕
以下準備晶圓，該晶圓貼合著形成有Th-SiO2的晶片及形成有ALD-SiO2膜的晶片，在HF氣體流量：1000sccm，F2氣體流量(換算值)：200sccm(Ar氣體：800sccm)，N2氣體：200sccm，乙醇氣體：500sccm，載置台溫度：200℃，腔室內壓力設為30Torr(4000Pa)、50Torr(6665Pa)之高壓．高溫之條件下進行蝕刻。ALD-SiO2係使用氨基矽烷作為Si反應源來形成。
結果如圖7(a)、(b)所示。(a)表示腔室內壓力與ALD-SiO2膜之蝕刻量間的關係圖，(b)表示腔室內壓力與Th-SiO2之蝕刻量間的關係圖。如彼等之圖所示，壓力30Torr(4000Pa)中，ALD-SiO2膜之蝕刻量成為215.40nm，Th-SiO2之蝕刻量成為0.52nm。由彼等計算蝕刻選擇比則成為414.23。又，50Torr(6665Pa)中，ALD-SiO2膜之蝕刻量成為1208.28nm，Th-SiO2之蝕刻量成為13.16nm。由彼等計算蝕刻選擇比時成為91.81。由此可以確認在高壓．高溫之條件下，ALD-SiO2可以極高速率，而且相對於Th-SiO2以極高的選擇比被蝕刻。
〔實驗例5〕
以下準備形成有ALD-SiO2之無圖案的晶圓(blanket wafer)，及形成有以CVD法成膜的SiO2膜(CVD- SiO2)亦即PTEOS膜(PTEOS)之無圖案的晶圓，在與實驗例1同樣之條件下進行蝕刻。
結果如圖8(a)、(b)所示。(a)表示腔室內壓力與ALD-SiO2之蝕刻速率間的關係圖，(b)表示腔室內壓力與PTEOS膜之蝕刻速率的關係圖。如彼等之圖所示，在壓力30Torr(4000Pa)中，ALD-SiO2之蝕刻量成為22.48nm，PTEOS之蝕刻量成為0.74nm。由彼等計算蝕刻選擇比時成為39.38。又，在50Torr(6665Pa)中，ALD-SiO2之蝕刻量成為443nm，PTEOS之蝕刻量成為1.3nm。由彼等計算蝕刻選擇比時成為340.77。由此可以確認在高壓．高溫條件下，ALD-SiO2可以極高速率，而且相對於PTEOS以極高的選擇比進行蝕刻。
<本發明之其他適用>
又，本發明不限定於上述實施形態可做各種變形。例如上述實施形態之裝置僅為例示，可以藉由各種構成之裝置實施本發明之蝕刻方法。又，被處理基板雖使用半導體晶圓，但不限定於半導體晶圓，可以是以LCD(液晶顯示器)用基板為代表的FPD(平板顯示器)基板或陶瓷基板等其他基板。

Claims (9)

  1. 一種蝕刻方法，其特徵在於：將被處理基板配置於腔室內，該被處理基板係於表面具有藉由原子層沈積法形成的第1氧化矽膜，並具有和上述第1氧化矽膜鄰接，藉由原子層沈積法以外的其他手法形成的第2氧化矽膜；於上述腔室內供給HF氣體或HF氣體與F2氣體、以及醇類氣體或水蒸氣，藉此而使上述第1氧化矽膜相對於上述第2氧化矽膜進行選擇性蝕刻；上述蝕刻時，上述腔室內之壓力設為66.7~40000Pa之範圍，於上述腔室內載置被處理基板的載置台之溫度被設為0~300℃之範圍。
  2. 如申請專利範圍第1項之蝕刻方法，其中進一步供給惰性氣體而進行蝕刻處理。
  3. 如申請專利範圍第1或2項之蝕刻方法，其中上述第2氧化矽膜係熱氧化膜或TEOS膜。
  4. 如申請專利範圍第1或2項之蝕刻方法，其中上述蝕刻時，上述腔室內之壓力設為66.7~1333Pa之範圍，於上述腔室內載置被處理基板的載置台之溫度被設為0~30℃之範圍。
  5. 如申請專利範圍第1或2項之蝕刻方法，其中上述蝕刻時，上述腔室內之壓力設為1333~40000Pa之範圍，於上述腔室內載置被處理基板的載置台之溫度被設為100~300℃之範圍。
  6. 如申請專利範圍第1或2項之蝕刻方法，其中上述醇類氣體係由乙醇(C2H5OH)、甲醇(CH3OH)、丙醇(C3H7OH)、丁醇(C4H9OH)選擇的至少一種構成。
  7. 如申請專利範圍第1或2項之蝕刻方法，其中進行上述蝕刻時依體積%將F2氣體相對於F2氣體+HF氣體之合計的體積比率設為0~85%之範圍。
  8. 如申請專利範圍第1或2項之蝕刻方法，其中進行上述蝕刻時依體積%將醇類氣體或水蒸氣相對於F2氣體+HF氣體+醇類氣體或水蒸氣之合計的體積比率設為3~85%之範圍。
  9. 一種記憶媒體，其特徵在於：記憶有程式，該程式於電腦上動作，用於控制蝕刻裝置，上述程式執行時係使電腦控制上述蝕刻裝置以使申請專利範圍第1至第8項中任一項之蝕刻方法被進行。
TW104129783A 2014-09-16 2015-09-09 蝕刻方法 TWI675420B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-187436 2014-09-16
JP2014187436A JP6494226B2 (ja) 2014-09-16 2014-09-16 エッチング方法

Publications (2)

Publication Number Publication Date
TW201624564A TW201624564A (zh) 2016-07-01
TWI675420B true TWI675420B (zh) 2019-10-21

Family

ID=55455436

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129783A TWI675420B (zh) 2014-09-16 2015-09-09 蝕刻方法

Country Status (4)

Country Link
US (1) US9691631B2 (zh)
JP (1) JP6494226B2 (zh)
KR (1) KR101802595B1 (zh)
TW (1) TWI675420B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012609A (ja) * 2014-06-27 2016-01-21 東京エレクトロン株式会社 エッチング方法
JP6597296B2 (ja) * 2015-12-25 2019-10-30 東京エレクトロン株式会社 基板処理方法
JP6552552B2 (ja) * 2017-06-14 2019-07-31 東京エレクトロン株式会社 膜をエッチングする方法
JP6796559B2 (ja) * 2017-07-06 2020-12-09 東京エレクトロン株式会社 エッチング方法および残渣除去方法
CN107464749B (zh) * 2017-07-28 2021-09-17 北京北方华创微电子装备有限公司 蚀刻方法和蚀刻系统
JP6994381B2 (ja) * 2017-12-22 2022-01-14 株式会社Ｓｃｒｅｅｎホールディングス エッチング方法
CN110473769A (zh) * 2018-05-11 2019-11-19 圆益Ips股份有限公司 薄膜形成方法
US20220108897A1 (en) * 2019-04-23 2022-04-07 Zeus Co., Ltd. Etching device
US11329140B2 (en) * 2020-01-17 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
JP7065254B2 (ja) * 2020-04-10 2022-05-11 株式会社日立ハイテク エッチング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006175583A (ja) * 2004-11-29 2006-07-06 Chemitoronics Co Ltd マイクロ構造体の製造方法
US20080182382A1 (en) * 2006-12-07 2008-07-31 Applied Materials, Inc. Methods of thin film process

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833946B2 (ja) * 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
US5439553A (en) * 1994-03-30 1995-08-08 Penn State Research Foundation Controlled etching of oxides via gas phase reactions
US6065481A (en) * 1997-03-26 2000-05-23 Fsi International, Inc. Direct vapor delivery of enabling chemical for enhanced HF etch process performance
US6541401B1 (en) * 2000-07-31 2003-04-01 Applied Materials, Inc. Wafer pretreatment to decrease rate of silicon dioxide deposition on silicon nitride compared to silicon substrate
JP3526284B2 (ja) 2001-07-13 2004-05-10 エム・エフエスアイ株式会社 基板表面の処理方法
KR20040055350A (ko) 2002-12-20 2004-06-26 아남반도체 주식회사 반도체 소자의 제조방법
JP4833512B2 (ja) 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
KR20050055074A (ko) 2003-10-07 2005-06-13 삼성전자주식회사 기상 불산 식각 과정을 이용한 얕은 트렌치 소자 분리형성 방법
WO2008088300A2 (en) * 2005-03-08 2008-07-24 Primaxx, Inc. Selective etching of oxides from substrates
US8070972B2 (en) 2006-03-30 2011-12-06 Tokyo Electron Limited Etching method and etching apparatus
TWI509690B (zh) 2006-12-21 2015-11-21 Entegris Inc 選擇性移除氮化矽之組合物及方法
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
JP2011023498A (ja) * 2009-07-15 2011-02-03 Panasonic Corp 半導体装置及びその製造方法
JP2012248779A (ja) * 2011-05-31 2012-12-13 Spp Technologies Co Ltd 酸化シリコンのエッチング装置、そのエッチング方法、及びそのエッチングプログラム
US8921177B2 (en) * 2011-07-22 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an integrated circuit device
JP6139986B2 (ja) 2013-05-31 2017-05-31 東京エレクトロン株式会社 エッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006175583A (ja) * 2004-11-29 2006-07-06 Chemitoronics Co Ltd マイクロ構造体の製造方法
US20080182382A1 (en) * 2006-12-07 2008-07-31 Applied Materials, Inc. Methods of thin film process

Also Published As

Publication number Publication date
TW201624564A (zh) 2016-07-01
US20160079081A1 (en) 2016-03-17
KR101802595B1 (ko) 2017-11-28
US9691631B2 (en) 2017-06-27
KR20160032681A (ko) 2016-03-24
JP6494226B2 (ja) 2019-04-03
JP2016062947A (ja) 2016-04-25

Similar Documents

Publication Publication Date Title
TWI675420B (zh) 蝕刻方法
US9613823B2 (en) Etching method and storage medium
CN110581067B (zh) 蚀刻方法及蚀刻装置
JP6796559B2 (ja) エッチング方法および残渣除去方法
US9012331B2 (en) Etching method and non-transitory storage medium
TWI827685B (zh) 蝕刻方法、蝕刻裝置以及記憶媒體
TWI806835B (zh) 蝕刻方法及ｄｒａｍ電容器之製造方法
TWI648790B (zh) Etching method
TWI669757B (zh) Etching method
KR20160003655A (ko) 에칭 방법
JP2015073035A (ja) エッチング方法
WO2015186461A1 (ja) エッチング方法
TW201941283A (zh) 蝕刻方法
TW202113966A (zh) 蝕刻方法及蝕刻裝置
JP2014013841A (ja) 処理方法およびコンデショニング方法