CN110581067B - 蚀刻方法及蚀刻装置 - Google Patents

蚀刻方法及蚀刻装置 Download PDF

Info

Publication number
CN110581067B
CN110581067B CN201910471001.7A CN201910471001A CN110581067B CN 110581067 B CN110581067 B CN 110581067B CN 201910471001 A CN201910471001 A CN 201910471001A CN 110581067 B CN110581067 B CN 110581067B
Authority
CN
China
Prior art keywords
etching
gas
chamber
substrate
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910471001.7A
Other languages
English (en)
Other versions
CN110581067A (zh
Inventor
户田聪
菊岛悟
中込健
小泽淑惠
林军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN110581067A publication Critical patent/CN110581067A/zh
Application granted granted Critical
Publication of CN110581067B publication Critical patent/CN110581067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Abstract

本发明涉及蚀刻方法及蚀刻装置。本发明的课题是提供在不发生基于反应产物的蚀刻抑制的情况下能够以高选择比对基板上的材料进行化学蚀刻的蚀刻方法及蚀刻装置。本发明的蚀刻方法具备如下工序：在腔室内设置基板的工序，该基板具有硅氧化物系材料和其它材料，且硅氧化物系材料具有蚀刻对象部位，蚀刻对象部位具有10nm以下的宽度、并且具有10以上的深宽比；将HF气体及含OH气体供给至基板，相对于其它材料选择性地对蚀刻对象部位进行蚀刻的工序。

Description

蚀刻方法及蚀刻装置
技术领域
本公开涉及蚀刻方法及蚀刻装置。
背景技术
专利文献1、2公开了化学去除硅氧化膜的化学氧化物去除处理(Chemical OxideRemoval；COR)。
现有技术文献
专利文献
专利文献1：日本特开2005-39185号公报
专利文献2：日本特开2008-160000号公报
发明内容
发明要解决的问题
本公开提供在不发生基于反应产物的蚀刻抑制的情况下能够以高选择比对基板上的材料进行化学蚀刻的蚀刻方法及蚀刻装置。
用于解决问题的方案
本公开的一个实施方式的蚀刻方法具备如下工序：在腔室内设置基板的工序，前述基板具有硅氧化物系材料和其它材料，且前述硅氧化物系材料具有蚀刻对象部位，前述蚀刻对象部位具有10nm以下的宽度、并且具有10以上的深宽比；和，将HF气体及含OH气体供给至基板，相对于前述其它材料选择性地对前述蚀刻对象部位进行蚀刻的工序。
发明的效果
根据本公开，在不发生基于反应产物的蚀刻抑制的情况下能够以高选择比对基板上的材料进行化学蚀刻。
附图说明
图1是表示第一实施方式的蚀刻方法的流程图。
图2是表示供于蚀刻的基板的结构例的剖面图。
图3是表示使用HF气体和NH3气体对图2所示的结构的基板的SiO2膜进行蚀刻时的状态的剖面图。
图4是表示使用HF气体和H2O气体对图2所示的结构的基板的SiO2膜进行蚀刻时的状态的剖面图。
图5是表示用HF气体及H2O气体对SiOCxN膜进行蚀刻时的、SiOCxN膜的C浓度与蚀刻量的关系的图。
图6是表示第三实施方式的蚀刻方法的流程图。
图7是表示第四实施方式的蚀刻方法的流程图。
图8是表示用于实施方式的蚀刻方法的实施的处理系统的一个例子的概要构成图。
图9是表示搭载于图8的处理系统的蚀刻装置的剖面图。
图10是表示实验例1中、实例1及实例2中进行蚀刻时的、时间与蚀刻深度的关系的图。
图11是表示实验例2中的、温度与SiO2膜及SiN膜的蚀刻速率的关系以及温度与SiO2膜相对于SiN膜的蚀刻选择比的关系的图。
图12是表示实验例3中、实例C(HF气体/H2O气体)中进行SiO2膜、SiCN膜及SiOCN膜的蚀刻时的、时间与蚀刻量的关系的图。
图13是表示实验例3中、实例D(HF气体/NH3气体)中进行SiO2膜、SiCN膜及SiOCN膜的蚀刻时的、时间与蚀刻量的关系的图。
附图标记说明
1；处理系统
2；搬入/搬出部
3；加载互锁室
5；蚀刻装置
6；控制部
40；腔室
43；气体供给机构
44；排气机构
101；Si基体
102；包含SiN膜侧壁的绝缘膜
104；金属膜(或者Si膜)
105；SiCN膜
106；SiO2膜
108；空隙
W；半导体晶圆
具体实施方式
下面，一边参照附图一边对实施方式进行说明。
＜经纬及概要＞
首先，对本公开的实施方式的蚀刻方法的经纬及概要进行说明。
目前，如专利文献1、2所示，对SiO2膜这样的硅氧化物系材料进行化学蚀刻的COR使用HF气体和NH3气体作为蚀刻气体。在该技术中，使SiO2膜吸附HF气体与NH3气体，并使这些气体如以下的(1)式所示与SiO2反应而生成固体状的反应产物即(NH4)2SiF6(AFS)，在下一工序中通过加热使AFS升华。
6HF+6NH3+SiO2→2H2O+4NH3+(NH4)2SiF6···(1)
另一方面，在半导体器件中，硅氧化物系材料与SiN、SiCN、金属等各种膜共存的情况居多，要求对于这些膜在保持高选择性的同时进行蚀刻。因此，寻求上述蚀刻反应容易进行的低温蚀刻。
然而，在低温下的蚀刻中，在作为蚀刻对象的硅氧化物系材料的宽度窄、深宽比高的情况下，具体而言宽度为10nm以下且深宽比为10以上的情况下，有时会因作为反应产物的AFS的生成而导致蚀刻的进行受到抑制。如果蚀刻的进行受到抑制，则往往会发生蚀刻停止。另外，还会因AFS的存在而导致相对于其它膜的选择性降低。
因此，在本公开的一个实施方式中，实施具备如下工序的蚀刻方法(去除方法)，所述蚀刻方法具备：在腔室内设置基板的工序，该基板具有硅氧化物系材料和其它材料，且硅氧化物系材料具有蚀刻对象部位，蚀刻对象部位具有10nm以下的宽度、并且具有10以上的深宽比；和，将HF气体及含OH气体供给至基板，对硅氧化物系膜的蚀刻对象部位进行蚀刻的工序。
作为蚀刻气体，使用HF气体及包含OH基的气体(含OH基气体)、例如水蒸气(H2O气体)对SiO2进行蚀刻时的反应式如以下的(2)式所示。
4HF+H2O+SiO2→SiF4↑+3H2O···(2)
即，理论上，不会如使用HF气体及NH3气体的情况那样产生抑制蚀刻的固体状的反应产物。因此，即使在蚀刻对象部位的宽度窄且深宽比高的情况下，也能够对硅氧化物系材料进行蚀刻而不会发生基于反应产物的蚀刻抑制。由此，能够以高生产能力(throughput)进行蚀刻而不会发生蚀刻停止。另外，由于不存在作为反应产物的AFS，因此可抑制与SiN膜等其它膜的反应，能够提高相对于其它膜的蚀刻的选择性。
＜具体实施方式＞
接着，对具体实施方式进行说明。
[第一实施方式]
首先，对作为基本的蚀刻方法的第一实施方式进行说明。
图1是表示第一实施方式的蚀刻方法的流程图。
首先，在腔室内设置硅氧化物系材料(蚀刻对象部位)与其它材料(非蚀刻部位)共存的状态的基板(步骤1)。
对基板没有特别限制，可示例以硅晶圆代表的半导体晶圆。另外，对于硅氧化物系材料，典型的为SiO2，可以是SiOCN等含有硅和氧的材料。另外，硅氧化物系材料典型的为膜。作为用作硅氧化物系材料的SiO2膜，不管是热氧化膜，还是通过化学气相沉积法(CVD法)或原子层沉积法(ALD法)成膜的膜都能够应用。作为通过CVD法或ALD法所成膜的SiO2膜，可示例使用SiH4或者氨基硅烷作为Si前体而成膜的SiO2膜。
作为其它材料，可以举出：SiN、SiCN、金属系材料等、Si。这些材料典型的为膜。金属系材料为金属或者金属化合物，例如，可以举出：HfOx、Ti、Ta等。另外，蚀刻对象部位与非蚀刻部位可以均为硅氧化物系材料。例如，可以是蚀刻对象部位为SiO2、其它材料为SiOCN等。
作为蚀刻对象部位的SiO2等硅氧化物系材料以狭窄的宽度、并且高深宽比存在，具体而言，硅氧化物系材料的宽度为10nm以下且深宽比为10以上。
作为基板，可例示例如如图2所示的结构。图2的例子中，对于基板而言，在Si基体101上形成有绝缘膜102、且在绝缘膜102形成有凹部103。在凹部103内插入有金属膜(或者Si膜)104。在金属膜104的表面形成有SiCN(或者SiCON)膜105。绝缘膜102的侧壁成为SiN膜。在凹部103的绝缘膜102(成为侧壁的SiN膜)与SiCN膜105之间，形成有用于形成空隙的SiO2膜106。作为蚀刻对象部位的SiO2膜的宽度为10nm、且深宽比为10以上。
接着，将HF气体及含OH气体供给至基板，相对于其它材料选择性地对蚀刻对象部位进行蚀刻(步骤2)。
该蚀刻在腔室内配置有基板的状态下进行。供给至腔室内的基板的HF气体及含OH气体吸附在基板表面，进行蚀刻反应。这些气体中，HF气体起蚀刻作用，含OH气体起催化作用。可认为催化作用是OH基的作用。
作为含OH气体，可以优选使用水蒸气及醇气体。对醇气体没有特别限制，优选为一元醇。作为一元醇，可以举出：甲醇(CH3OH)、乙醇(C2H5OH)、丙醇(C3H7OH)、丁醇(C4H9OH)，可以优选使用这些醇中的至少1种。
除了HF气体及含OH气体以外，还可以供给非活性气体作为稀释气体。作为非活性气体，可以使用N2气体或者稀有气体。作为稀有气体，优选为Ar气体，也可以是He气体等其它稀有气体。非活性气体还可以用作对腔室内进行吹扫的吹扫气体。
实施步骤2时的基板温度优选为50℃以下、更优选为-20～20℃。其原因在于，温度越低相对于共存的非蚀刻对象膜的选择比越高，并且温度越低对半导体元件的损伤越小。另外，在基板温度达到10℃以下时硅氧化物系材料的蚀刻速率急剧地升高，且在基板温度达到5℃以下时蚀刻速率更加急剧地升高。相对于此，SiN等其它材料几乎未被蚀刻。因此，基板温度为10℃以下、进而为5℃以下，可得到50以上、进而为200以上的较高的选择比。基于此点，基板温度的更加优选的范围为-20～10℃、进而为-20～5℃。
实施步骤2时的腔室内的压力可以设定为100mTorr～100Torr(13.3～13330Pa)的范围。压力依赖于基板温度，基板温度越高压力越高是优选的。在基板温度为-20～20℃的情况下，压力优选为2～10Torr(266～1333Pa)的范围。
在含OH气体为水蒸气的情况下，含OH气体(GOH)与HF气体的体积比率(流量比)GOH/HF优选为1.5以下、更优选为0.5～1.5的范围。分子内包含OH基的气体越多，能够越均匀地进行蚀刻。实际流量还取决于装置，优选为HF气体：100～800sccm、分子内包含OH基的气体：100～800sccm。
在步骤2中，优选在开始供给HF气体之前供给含OH气体(例如水蒸气)。其原因在于，通过首先供给作为催化剂的分子内包含OH基的气体而使其预先吸附在基板上，能够在不发生基于其后供给的HF的局部蚀刻(凹坑)等的情况下进行均匀的蚀刻。
另外，在步骤2中，优选HF气体与分子内包含OH基的气体为在气体供给配管、喷头等到达腔室前的气体供给部不相互混合的状态、所谓的后混合。这些气体在气体供给配管、喷头处混合、所谓的预混合时，有在高压环境下发生液化之虞。
在进行步骤2的蚀刻后，停止HF气体及分子内包含OH基的气体，实施腔室内的最终吹扫(步骤3)，结束处理。
步骤3的吹扫工序可以通过对腔室内进行真空排气来进行。在真空排气的中途，可以将NH3气体供给至腔室内。通过步骤3的吹扫工序，能够去除腔室内的氟系残留物。在吹扫工序之后，可以根据需要对基板进行热处理(步骤4)以去除残渣。
如专利文献1、2所述，在使用HF气体和NH3气体作为蚀刻气体而对例如图2的结构的SiO2膜106进行蚀刻的情况下，如图3所示，在经蚀刻的部分生成作为反应产物的AFS107。在SiO2膜106的宽度为10nm以下、且深宽比为10以上的情况下，作为反应产物的AFS在蚀刻的中途引起蚀刻抑制，并发生蚀刻停止。另外，通过AFS蚀刻构成绝缘膜102的侧壁的SiN膜，选择比降低。
相对于此，在本实施方式中，通过使用HF气体及含OH气体进行硅氧化物系膜的蚀刻对象部位的蚀刻，即使蚀刻对象部位的宽度为10nm以下、且深宽比为10以上，也不会发生基于反应产物的蚀刻抑制，并且相对于共存的其它材料(非蚀刻部位)能够以高选择比对硅氧化物系材料的蚀刻对象部位进行蚀刻。
在对例如图2所示的基板的SiO2膜106进行蚀刻时，即使宽度为10nm以下、且深宽比为10以上，如图4所示，也能够在不发生蚀刻抑制的情况下形成所需的空隙108。另外，能够在几乎未蚀刻绝缘膜102的侧壁的SiN膜的情况下以高选择比进行蚀刻。
在本实施方式中，如上所述，作为与硅氧化物系材料(蚀刻对象部位)共存的其它材料(非蚀刻部位)，可以举出选自SiN、SiCN、金属系材料(例如，HfOx、Ti、Ta等)、Si中的至少1种。而且，相对于这些材料能够以50以上、进而200以上的高选择比实现硅氧化物系材料的蚀刻。例如，在蚀刻对象材料为SiO2膜且其它材料为SiN膜时，能够得到50以上进而200以上的选择比。
另外，蚀刻对象部位与非蚀刻部位可以均为硅氧化物系材料。例如，即使在作为蚀刻对象部位的硅氧化物系材料为SiO2、作为非蚀刻部位的其它材料为SiOCN等的情况下，也能够以高选择比对SiO2进行蚀刻。
[第二实施方式]
接着，对第二实施方式进行说明。
在本实施方式中，基本上与第一实施方式同样，实施步骤1～3。
在步骤1中，作为基板，使用具有第一SiOCN材料和第二SiOCN材料的基板，所述第二SiOCN材料与前述第一SiOCN材料相比具有较高的C浓度，将这样的基板设置在腔室内。第一SiOCN材料为蚀刻对象材料，第二SiOCN材料为其它材料。第一及第二SiOCN材料典型的为SiOCN膜。
在步骤2中，将HF气体及含OH气体供给至基板，相对于第二SiOCN材料选择性地对第一SiOCN材料进行蚀刻。即，在蚀刻对象材料为SiOCN材料时，即使其它材料为相同种类的SiOCN材料，也能够通过调节C浓度来进行选择性蚀刻。
图5是表示用HF气体及H2O气体对SiOCxN膜进行蚀刻时的、SiOCxN膜的C浓度与蚀刻量的关系的图。需要说明的是，SiOCN膜为通过CVD所成膜的膜。如该图所示，在C浓度为1～6at％的范围时，蚀刻量相对于C浓度的灵敏度非常高，随着C的增加蚀刻量急剧地降低。另一方面，C浓度超过6at％时，蚀刻量几乎没有变化。
因而，只要使作为蚀刻对象材料的第一SiOCN材料的C浓度为1～6at％、且使作为其它材料的第二SiOCN材料的C浓度比第一SiOCN材料高，就能够以高选择比对第一SiOCN材料进行蚀刻。特别是在使第一SiOCN材料的C浓度为2at％以下、且使第二SiOCN材料的C浓度超过6at％时，选择比成为超过30的值。
SiOCN适合作为导体(conductor)的衬里(liner)材料。虽然可使用SiON作为衬里材料，但SiON的介电常数高且寄生电容也高。相对于此，通过在SiON中掺杂C而形成SiOCN，能够降低寄生电容。另外，SiOCN的强度也高、且绝缘性也高。因此，SiOCN适合作为导体的衬里材料。
通过使衬里材料等残留的材料及蚀刻对象材料均为SiOCN，在对这些材料进行膜形成时，在成膜工序中能够用同一气体体系进行处理。因此，无需用其它腔室对这些材料进行处理，能够简化工序。
另外，在残留的材料为SiOCN、蚀刻对象材料为SiO2这样彼此不同的膜时，有可能会在膜间产生缺陷，但通过使两者为相同种类的材料，能够抑制膜间的缺陷。
在本实施方式中，无论作为蚀刻对象材料的第一SiOCN材料的形状如何，都能够实现上述效果。其中，在作为蚀刻对象材料的第一SiOCN材料的蚀刻对象部位的宽度为10nm以下且深宽比为10以上时，能够实现与第一实施方式同样的效果。即，在使用HF气体和NH3气体作为蚀刻气体的情况下，在第一SiOCN材料的蚀刻对象部位的宽度为10nm以下且深宽比为10以上时，发生基于反应产物的蚀刻抑制。相对于此，通过使用HF气体及含OH气体，即使第一SiOCN材料的蚀刻对象部位的宽度为10nm以下且深宽比为10以上，也能够在不发生蚀刻抑制的情况下选择性地对第一SiOCN材料进行蚀刻。即，可选择性地去除具有10nm以下的宽度且具有10以上的深宽比的蚀刻对象部位(第一SiOCN材料)。
需要说明的是，在本实施方式中，步骤2及步骤3可以与第一实施方式同样地进行。
[第三实施方式]
接着，对第三实施方式进行说明。
图6是表示第三实施方式的蚀刻方法的流程图。
首先，与第一实施方式的步骤1同样，将硅氧化物系材料(蚀刻对象部位)与其它材料(非蚀刻部位)共存的状态的基板设置在腔室内(步骤11)。作为蚀刻对象材料的硅氧化物系材料的蚀刻对象部位与第一实施方式同样，宽度为10nm以下且深宽比为10以上。
接着，与第一实施方式的步骤2同样，将HF气体及含OH气体供给至基板，相对于其它材料选择性地对蚀刻对象部位进行蚀刻(步骤12)。此时的条件与第一实施方式的步骤2同样。但是，在步骤12中，与步骤2不同，蚀刻对象部位的蚀刻设定为直至中途。
接着，停止HF气体及含OH气体，实施腔室内的中间吹扫(步骤13)。中间吹扫可以通过对腔室内进行真空排气来进行。另外，如果在对高深宽比的硅氧化物系材料进行蚀刻后的狭窄的蚀刻空间存在残留物，则难以去除，因此，优选在真空排气的中途向腔室内供给吹扫气体。作为吹扫气体，适宜为N2气体、Ar气体等非活性气体。
在中间吹扫后，再次实施步骤12的硅氧化物系材料的蚀刻。
在步骤12的次数达到规定的次数后，实施腔室内的最终吹扫(步骤14)，结束处理。
步骤14的最终吹扫工序可以通过对腔室内进行真空排气来进行。在真空排气的中途，可以向腔室内供给NH3气体。由此，能够去除腔室内的氟系残留物。在最终吹扫工序之后，可以根据需要对基板进行热处理(步骤15)以去除残渣。
如此第三实施方式是进行重复2次以上的规定次数的蚀刻工序的循环蚀刻，由此，能够发挥比如第一实施方式那样通过1次蚀刻进行处理时更有利的效果。即，在通过1次蚀刻进行处理时，存在如下问题：由于作为蚀刻气体的HF气体与不想蚀刻的其它材料长时间接触，因此被蚀刻对象膜的表面粗糙或被刮擦。然而，通过在插入中间吹扫的情况下重复进行多次蚀刻工序，能够缩短HF气体与非蚀刻对象膜接触的时间，不会发生这样的问题。另外，通过重复进行多次蚀刻工序，还能够提高蚀刻速率。
需要说明的是，也可以将第三实施方式的循环蚀刻应用于第二实施方式。
[第四实施方式]
接着，对第四实施方式进行说明。
图7是表示第四实施方式的蚀刻方法的流程图。
首先，与第一实施方式的步骤1同样，准备硅氧化物系材料(蚀刻对象部位)与其它材料(非蚀刻部位)共存的状态的基板(步骤21)。作为蚀刻对象材料的硅氧化物系材料的蚀刻对象部位与第一实施方式同样，宽度为10nm以下且深宽比为10以上。
接着，使用HF气体及NH3气体，去除基板表面的自然氧化膜(步骤22)。该处理包括如下阶段：将HF气体及NH3气体供给至腔室内的基板而使其吸附在表面，并使其与表面的自然氧化膜(SiO2膜)反应而生成AFS的阶段；通过加热而使AFS升华的阶段。
基于HF气体及NH3气体的处理优选在如下条件下进行：基板温度为10～75℃、腔室内的压力为0.1～3mTorr(13.3～400Pa)、HF气体流量为100～500sccm、NH3气体流量为100～500sccm。
接着，对于去除了自然氧化膜的基板，与第一实施方式的步骤2同样，将HF气体及含OH气体供给至基板，相对于其它材料选择性地对蚀刻对象部位进行蚀刻(步骤23)。此时的条件与第一实施方式的步骤2同样。
在进行步骤23的蚀刻后，停止HF气体及含OH气体，实施腔室内的最终吹扫(步骤24)，结束处理。
步骤24的最终吹扫工序可以通过对腔室内进行真空排气来进行。在真空排气的中途，可以将NH3气体供给至腔室内。由此，能够去除腔室内的氟系残留物。在最终吹扫工序之后，可以根据需要对基板进行热处理(步骤25)以去除残渣。
需要说明的是，在本实施方式中，在步骤22的去除自然氧化膜之后，与第三实施方式同样，可以进行重复2次以上的规定次数的蚀刻工序的循环蚀刻。
如上所述，在第三实施方式中，在首先使用HF气体及NH3气体去除自然氧化膜后，将气体切换成HF气体及含OH气体，对硅氧化物系材料进行蚀刻。
如上所述，对于使用有HF气体及含OH气体的蚀刻而言，即使在对宽度为10nm以下、且深宽比为10以上的蚀刻对象部位进行蚀刻时，也不会发生蚀刻抑制。并且，相对于SiN、金属系材料等共存的其它材料能够以高选择比进行蚀刻。
然而，使用有HF气体及含OH气体的蚀刻的孵育时间长，且在去除如自然氧化膜这样的形成于基板的整个表面的氧化膜时，会花费时间，且生产能力降低。
另一方面，对于使用有HF气体及NH3气体的蚀刻而言，如上所述，在蚀刻狭窄且高深宽比的蚀刻对象部位时，有蚀刻抑制、选择比降低之虞，但在去除自然氧化膜时不会发生上述问题。即，在去除自然氧化膜时，无需在狭窄的空间部分的蚀刻，通过HF气体及NH3气体以高速率进行AFS生成反应。另外，在去除自然氧化膜时，无需考虑相对于其它材料的选择比。
因而，在本实施方式中，能够以高生产能力且高选择比进行从去除自然氧化膜至蚀刻形成于基板的硅氧化物系膜的工序。
需要说明的是，也可以将第四实施方式应用于第二实施方式。
＜处理系统＞
接着，对用于实施方式的蚀刻方法的实施的处理系统的一个例子进行说明。
图8是表示那样的处理系统的一个例子的概要构成图。该处理系统1对如上所述的作为蚀刻对象材料的硅氧化物系材料与其它材料共存的基板即半导体晶圆(以下简记为晶圆)W进行蚀刻处理。
处理系统1具备搬入/搬出部2、两个加载互锁室(L/L)3、两个热处理装置4、两个蚀刻装置5和控制部6。
搬入/搬出部2用于搬入/搬出晶圆W。搬入/搬出部2具有内部设置有运送晶圆W的第一晶圆运送机构11的运送室(L/M)12。
第一晶圆运送机构11具有将晶圆W保持为大致水平的两个运送臂11a、11b。在运送室12的长度方向的侧部设置有载置台13，在该载置台13上，可以连接例如3个能够将多个晶圆W排列并收纳的承载件C。另外，与运送室12邻接地设置有使晶圆W旋转而以光学的方式求出偏心量以进行位置对准的定位器14。
在搬入/搬出部2中，晶圆W由运送臂11a、11b保持，并通过第一晶圆运送机构11的驱动而在大致水平面内直进移动并进行升降，从而将晶圆W运送至所期望的位置。然后，通过使运送臂11a、11b分别相对于载置台13上的承载件C、定位器14、加载互锁室3进行进退来搬入/搬出晶圆W。
两个加载互锁室(L/L)3邻接于搬入/搬出部2而设置。各加载互锁室3在其与运送室12之间分别介入有闸阀16的状态下分别连接于运送室12。在各加载互锁室3内设置有运送晶圆W的第二晶圆运送机构17。另外，加载互锁室3的构成为能够抽真空至规定的真空度。
第二晶圆运送机构17具有多关节臂结构，且具有将晶圆W保持为大致水平的拾取件。在该第二晶圆运送机构17中，在将多关节臂缩回的状态下拾取件位于加载互锁室3内。而且，通过使多关节臂伸展，能够使拾取件到达热处理装置4，且通过使多关节臂进一步伸展，能够使拾取件到达蚀刻装置5。因此，能够将晶圆W在加载互锁室3、热处理装置4和蚀刻装置5之间进行运送。
两个热处理装置4对晶圆进行热处理，与两个加载互锁室(L/L)3各自邻接地设置。热处理装置4具有能够抽真空的腔室20，在设置于其中的载置台上载置有晶圆W。载置台上预先设置有加热机构，通过该加热机构将载置台上的晶圆W加热至规定温度。在腔室20内，可导入N2气体等非活性气体，使腔室20内成为减压状态的非活性气体气氛，同时对晶圆W实施规定温度的热处理。
两个蚀刻装置5对晶圆W进行化学蚀刻，与两个热处理装置4分别邻接地设置。蚀刻装置5的详细情况后述。
在运送室12与加载互锁室(L/L)3之间设置有闸阀16。另外，在加载互锁室(L/L)3与热处理装置4之间设置有闸阀22。进而，在热处理装置4与蚀刻装置5之间设置有闸阀54。
控制部6由计算机构成，具有：具备CPU的主控制部；和，输入装置(键盘、鼠标等)、输出装置(打印机等)、显示装置(显示器等)、存储装置(存储介质)。主控制部控制处理系统1的各构成部的动作。基于主控制部的各构成部的控制通过存储在内置于存储装置的存储介质(硬盘、光盘、半导体存储器等)的控制程序即处理配方来执行。
在如此构成的处理系统1中，将多个晶圆W收纳于承载件C内后运送至处理系统1。在处理系统1中，在打开大气侧的闸阀16的状态下，通过第一晶圆运送机构11的运送臂11a、11b中的任一个运送臂将1个晶圆W从搬入/搬出部2的承载件C运送至加载互锁室3，并传送至加载互锁室3内的第二晶圆运送机构17的拾取件。
其后，关闭大气侧的闸阀16并对加载互锁室3内进行真空排气，接着打开闸阀54，使拾取件伸展至蚀刻装置5而向蚀刻装置5运送晶圆W。
其后，使拾取件回到加载互锁室3，并关闭闸阀54，在蚀刻装置5中通过上述的实施方式的蚀刻方法进行硅氧化物系材料的蚀刻处理。
在蚀刻处理的中途或者蚀刻处理结束后，打开闸阀22、54，通过第二晶圆运送机构17的拾取件将蚀刻处理后的晶圆W运送至热处理装置4。然后通过热处理装置4加热去除AFS等反应产物或者蚀刻残渣等。
在热处理装置4中的热处理结束后，根据需要通过第二晶圆运送机构17将晶圆W运送至蚀刻装置5并继续进行蚀刻处理。
然后，将热处理结束后或者蚀刻处理结束后的晶圆W运送至加载互锁室3，然后使加载互锁室3恢复至大气气氛。其后，通过第一晶圆运送机构11的运送臂11a、11b中的任一个运送臂使加载互锁室3的晶圆W返回到承载件C。由此，一个晶圆的处理完成。
＜蚀刻装置＞
接着，对上述蚀刻装置5详细地进行说明。
图9是表示蚀刻装置5的剖面图。如图9所示，蚀刻装置5具备密闭结构的腔室40，在腔室40的内部，设置有使晶圆W以呈大致水平的状态载置的载置台42。另外，蚀刻装置5具备将蚀刻气体供给至腔室40的气体供给机构43、对腔室40内进行排气的排气机构44。
腔室40由腔室主体51和盖部52构成。腔室主体51具有大致圆筒形状的侧壁部51a和底部51b，上部成为开口，该开口可用盖部52关闭。侧壁部51a和盖部52由密封构件(未图示)密闭，以确保腔室40内的气密性。在盖部52的顶壁从上方向腔室40内插入有第一气体导入喷嘴71及第二气体导入喷嘴72。
在侧壁部51a上，在与热处理装置4的腔室20之间设置有将晶圆W搬入/搬出的搬入/搬出口53，该搬入/搬出口53能通过闸阀54开关。
载置台42在平面图中呈大致圆形，固定在腔室40的底部51b。在载置台42的内部，设置有调节载置台42的温度的温度调节器55。温度调节器55具备例如温度调节用介质(例如水等)进行循环的管道，通过与在这样的管道内流动的温度调节用介质进行热交换，可调节载置台42的温度，并控制载置台42上的晶圆W的温度。
气体供给机构43具有：Ar气体供给源61、HF气体供给源62、N2气体供给源63、H2O气体供给源64和供给NH3气体的NH3气体供给源65。Ar气体供给源61及N2气体供给源63供给N2气体、Ar气体，这些气体除了作为稀释气体、吹扫气体以外，还作为兼备发挥载气的功能的非活性气体。其中，两者可以均为Ar气体或者N2气体，另外，如上所述，非活性气体并不限定于Ar气体及N2气体。H2O气体供给源64供给作为含OH气体的水蒸气(H2O气体)。
这些气体供给源61～65分别与第一～第五气体供给配管66～70的一端连接。连接于HF气体供给源62的第二气体供给配管67的另一端与第一气体导入喷嘴71连接。连接于Ar气体供给源61的第一气体供给配管66的另一端与第二气体供给配管67连接。连接于H2O气体供给源64的第四气体供给配管69的另一端与第二气体导入喷嘴72连接。连接于N2气体供给源63的第三气体供给配管68及连接于NH3气体供给源65的第五气体供给配管70的另一端与第四气体供给配管69连接。因此，HF气体与H2O气体及NH3气体不在配管内混合地向腔室40内供给。
在第一～第五气体供给配管66～70上，设置有进行流路的开关动作及流量控制的流量控制器80。流量控制器80例如由开关阀及质量流量控制器(MFC)或者流量控制系统(FCS)构成。
需要说明的是，在腔室40的上部设置有喷头，可以借助喷头将上述气体以喷淋状供给。此时，优选使用在喷头内HF气体及H2O气体不混合的后混合型的喷头。
排气机构44具有与形成于腔室40的底部51b的排气口81连结的排气配管82，还具有设置于排气配管82的用于控制腔室40内的压力的自动压力控制阀(APC)83及用于对腔室40内进行排气的真空泵84。
在腔室40的侧壁上，以插入腔室40内的方式设置有作为用于测量腔室40内的压力的压力计的两个电容式压力计86a、86b。电容式压力计86a为高压用、电容式压力计86b为低压用。在载置于载置台42的晶圆W的附近，设置有检测晶圆W的温度的温度传感器(未图示)。
作为构成蚀刻装置5的腔室40、载置台42等各种构成构件的材质，可使用Al。构成腔室40的Al材可以是纯Al，或者也可以对内表面(腔室主体51的内表面等)实施了阳极氧化处理者。另一方面，由于要求构成载置台42的Al的表面具有耐磨损性，因此，优选进行阳极氧化处理而在表面形成耐磨损性高的氧化覆膜(Al2O3)。
在如此构成的蚀刻装置5中，通过基于控制部6的控制，可实施上述第一实施方式～第四实施方式的蚀刻方法。
首先，将形成有作为蚀刻对象膜的硅氧化物系膜的晶圆W运送至腔室40内，并载置于载置台42上。
接着，在实施上述第一～第三实施方式的方法时，将H2O气体或者除此以外还有作为非活性气体的Ar气体及N2气体供给至腔室40内。由此，使晶圆W的温度稳定，并且使腔室40内的压力稳定在规定压力。接着，向腔室40内导入HF气体，通过HF气体与H2O气体，选择性地对晶圆W的硅氧化物系材料进行蚀刻。在第三实施方式的情况下，进行如上所述的插入有中间吹扫的循环蚀刻。
另外，在实施上述第四实施方式的方法时，在将晶圆W载置于载置台42后，将NH3气体或者除此以外还有作为非活性气体的Ar气体及N2气体供给至腔室40内。由此，使晶圆W的温度稳定，并且使腔室40内的压力稳定在规定压力。接着，向腔室40内导入HF气体，通过HF气体与NH3气体，使晶圆W表面的自然氧化膜与这些气体反应，生成作为反应产物的AFS。其后，将晶圆W从腔室40中搬出，进行腔室40内的吹扫。
对于从腔室40中搬出的晶圆W，通过在热处理装置4内的热处理，去除AFS。然后，将去除了AFS的晶圆W再次搬入腔室40内。
其后，将H2O气体或者除此以外还有作为非活性气体的Ar气体及N2气体供给至腔室40内而进行温度及压力的稳定化处理。接着，向腔室40内导入HF气体，通过HF气体与H2O气体，选择性地对存在于晶圆W的硅氧化物系材料进行蚀刻。蚀刻可以是插入有中间吹扫的循环蚀刻。
在第一～第四实施方式中的任一个实施方式中，在蚀刻结束后，如上所述进行腔室40内的吹扫，结束蚀刻处理。在吹扫工序之后，可以根据需要将晶圆W运送至热处理装置4，并进行热处理以去除残渣。
＜实验例＞
接着，对实验例进行说明。
[实验例1]
在此，准备图2所示的结构的基板，进行其中的SiO2膜的蚀刻。SiO2膜为利用氨基硅烷作为硅前体并通过ALD而形成的膜，其蚀刻部分的宽度为5nm、深度为70nm、深宽比为12。对于该基板，进行实施方式的使用有HF气体及水蒸气(H2O气体)的蚀刻(实例A)、使用有HF气体及NH3气体的蚀刻(实例B)，并把握时间与蚀刻深度的关系。在实例A中，在温度为-20～20℃、压力为2.0～10.0Torr(266～1333Pa)、HF气体流量为100～800sccm、H2O气体流量为100～800sccm、N2气体流量为100～2000sccm的条件下进行。另外，在实例B中，在温度为10～75℃、压力为100～3000mTorr(13.3～400Pa)、HF气体流量为100～500sccm、NH3气体流量为100～500sccm、N2气体流量为100～2000sccm、Ar气体流量为20～500sccm的条件下进行。
图10是表示实例A及实例B中进行蚀刻时的、时间与蚀刻深度的关系的图。如该图所示，在使用HF气体及NH3气体进行蚀刻的实例B中，可知在蚀刻深度为10nm附近SiO2膜的蚀刻速度急剧变慢且在蚀刻深度为20nm附近发生蚀刻停止。相对于此，在使用HF气体及H2O气体进行蚀刻的实例A中，能够不发生蚀刻停止地进行SiO2膜蚀刻至70nm。可认为其原因在于，在实例B中作为反应产物的AFS抑制蚀刻，相对于此，在实例A中没有产生抑制蚀刻的反应产物。
[实验例2]
在此，使用实施方式的HF气体及水蒸气(H2O气体)，使温度在0℃～10℃变化，并对SiO2膜与SiN膜进行蚀刻。作为SiO2膜，使用利用氨基硅烷作为硅前体并通过ALD而形成的膜，作为SiN膜，使用利用六氯二硅烷(HCD)作为硅前体并通过CVD而形成的膜。蚀刻时的温度以外的条件设定为：压力2.0～10.0Torr(266～1333Pa)、HF气体流量100～800sccm、H2O气体流量100～800sccm。
图11是表示温度与SiO2膜及SiN膜的蚀刻速率的关系、以及温度与SiO2膜相对于SiN膜的选择比的关系的图。如该图所示，随着温度降低，SiO2的蚀刻速率及SiO2膜相对于SiN膜的选择比急剧升高，在0℃时SiO2膜相对于SiN膜的选择比显示为244.6的非常高的值。
[实验例3]
在此，准备在基板上成膜有SiO2膜、C浓度为8at％的SiCN膜及C浓度为5at％的SiOCN膜的样品。SiCN膜、SiOCN膜是通过CVD而成膜的膜。SiO2膜是使用氨基硅烷作为硅前体并通过ALD而形成的膜，其宽度为5nm、深度为70nm、深宽比为12。对于这些样品，进行45秒实施方式的使用有HF气体及水蒸气(H2O气体)的蚀刻(实例C)、和使用有HF气体及NH3气体的蚀刻(实例D)，对于SiO2膜、SiCN膜及SiOCN膜，把握时间与蚀刻量的关系。需要说明的是，实例C及实例D的条件设定为分别与实例A及实例B相同的条件。
图12是表示在实例C(HF气体/H2气体)中进行SiO2膜、SiCN膜及SiOCN膜的蚀刻时的、时间与蚀刻量的关系的图。另外，图13是表示在实例D(HF气体/NH3气体)中进行SiO2膜、SiCN膜及SiOCN膜的蚀刻时的、时间与蚀刻量的关系的图。
如图12所示，在使用HF气体及H2O气体进行蚀刻的实例C中，能够以大致恒定的蚀刻速率进行SiO2膜的蚀刻至70nm。另外，可确认SiCN膜及SiOCN膜的蚀刻量少，SiO2膜以高选择比被蚀刻。
另一方面，如图13所示，在用HF气体及NH3气体进行蚀刻的实例D中，可知与实例C相比SiO2膜的蚀刻量小，特别是在30秒及其以后，蚀刻量进一步降低。另外，SiOCN膜的蚀刻量比实例C时多，SiO2膜相对于SiOCN膜的选择比比实例C低。
＜其它应用＞
以上对实施方式进行了说明，但应该认为这次公开的实施方式在所有方面是示例而并非限制性的解释。在不脱离所附权利要求书及其主旨的情况下，可以以各种方式省略、替换、变更上述的实施方式。
例如，上述实施方式的装置仅为示例，可以使用各种构成的装置。另外，虽然示出了使用半导体晶圆作为被处理基板的情况，但并不限于半导体晶圆，也可以是LCD(液晶显示器)用基板代表的FPD(平板显示器)基板、陶瓷基板等其它基板。

Claims (18)

1.一种蚀刻方法，其中，具备如下工序：
在腔室内设置基板的工序，所述基板具有硅氧化物系材料和其它材料，且所述硅氧化物系材料具有蚀刻对象部位，所述蚀刻对象部位具有10nm以下的宽度、并且具有10以上的深宽比；和，
在不使用等离子体的情况下将HF气体及含OH气体供给至基板，使其与所述蚀刻对象部位反应而产生SiF4气体和H2O气体，相对于所述其它材料选择性地对所述蚀刻对象部位进行气体蚀刻的工序；
其中所述蚀刻的工序中的所述基板的温度为-20~20℃；
还具备使用HF气体及NH3气体从所述基板的表面去除自然氧化膜的工序，且在所述蚀刻的工序之前进行所述去除自然氧化膜的工序。
2.根据权利要求1所述的蚀刻方法，其中，所述含OH气体为水蒸气或者醇气体。
3.根据权利要求1或权利要求2所述的蚀刻方法，其中，所述其它材料为选自SiN、SiCN、金属系材料及Si中的至少1种。
4.根据权利要求1或权利要求2所述的蚀刻方法，其中，所述硅氧化物系材料为SiO2，所述其它材料为选自SiN、SiCN、SiOCN、金属系材料及Si中的至少1种。
5.根据权利要求1或权利要求2所述的蚀刻方法，其中，所述蚀刻的工序中的所述腔室内的压力为2~10Torr（266~1333Pa）。
6.根据权利要求1或权利要求2所述的蚀刻方法，其中，所述HF气体及所述含OH气体在未相互混合的情况下被供给至所述腔室内。
7.根据权利要求6所述的蚀刻方法，其中，在开始供给所述HF气体之前供给所述含OH气体。
8.根据权利要求1或权利要求2所述的蚀刻方法，其中，所述蚀刻的工序可重复进行，
该方法还具备进行中间吹扫的工序，
所述中间吹扫具备如下工序：进行所述腔室内的排气的工序；和，在进行所述排气的工序期间，将吹扫气体供给至所述腔室内的工序。
9.根据权利要求1或权利要求2所述的蚀刻方法，其中，还具备在所述蚀刻的工序之后进行最终吹扫的工序，
所述最终吹扫具备如下工序：进行所述腔室内的排气的工序；和，在进行所述排气的工序期间，将NH3气体供给至所述腔室内的工序。
10.一种蚀刻方法，其中，具备如下工序：
在腔室内设置基板的工序，所述基板具有第一SiOCN材料和第二SiOCN材料，所述第二SiOCN材料与所述第一SiOCN材料相比具有较高的C浓度；和，
在不使用等离子体的情况下将HF气体及含OH气体供给至所述腔室内的所述基板，相对于所述第二SiOCN材料选择性地对所述第一SiOCN材料进行蚀刻的工序；
所述第一SiOCN材料具有蚀刻对象部位，且所述蚀刻对象部位具有10nm以下的宽度、并且具有10以上的深宽比，所述蚀刻的工序中，选择性地对所述蚀刻对象部位进行蚀刻；
所述蚀刻的工序中的所述基板的温度为-20~20℃；
还具备使用HF气体及NH3气体从所述基板的表面去除自然氧化膜的工序，且在所述蚀刻的工序之前进行所述去除自然氧化膜的工序。
11.根据权利要求10所述的蚀刻方法，其中，所述第一SiOCN材料具有1~6at%的C浓度。
12.根据权利要求10所述的蚀刻方法，其中，所述第一SiOCN材料具有2at%以下的C浓度。
13.根据权利要求10~12中的任一项所述的蚀刻方法，其中，所述蚀刻的工序中的所述腔室内的压力为2~10Torr（266~1333Pa）。
14.根据权利要求10~12中的任一项所述的蚀刻方法，其中，所述HF气体及所述含OH气体在未相互混合的情况下被供给至所述腔室内。
15.根据权利要求14所述的蚀刻方法，其中，在开始供给所述HF气体之前供给所述含OH气体。
16.根据权利要求10~12中的任一项所述的蚀刻方法，其中，所述蚀刻的工序可重复进行，
该方法还具备进行中间吹扫的工序，
所述中间吹扫具备如下工序：进行所述腔室内的排气的工序；和，在进行所述排气的工序期间，将吹扫气体供给至所述腔室内的工序。
17.根据权利要求10~12中的任一项所述的蚀刻方法，其中，还具备在所述蚀刻的工序之后进行最终吹扫的工序，
所述最终吹扫具备如下工序：进行所述腔室内的排气的工序；和，在进行所述排气的工序期间，将NH3气体供给至所述腔室内的工序。
18.一种蚀刻装置，其中，所述蚀刻装置具有：
腔室，其收容基板；
载置台，其在所述腔室内载置基板；
温度调节部，其调节所述载置台上的基板的温度；
气体供给部，其供给包含用于蚀刻的气体的气体；
排气部，其对处理容器内进行排气；和，
控制部，其控制所述温度调节部、所述气体供给部及所述排气部；
其中所述控制部用于控制根据权利要求1或10的蚀刻方法。
CN201910471001.7A 2018-06-08 2019-05-31 蚀刻方法及蚀刻装置 Active CN110581067B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018110555A JP7204348B2 (ja) 2018-06-08 2018-06-08 エッチング方法およびエッチング装置
JP2018-110555 2018-06-08

Publications (2)

Publication Number Publication Date
CN110581067A CN110581067A (zh) 2019-12-17
CN110581067B true CN110581067B (zh) 2023-11-21

Family

ID=68763617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910471001.7A Active CN110581067B (zh) 2018-06-08 2019-05-31 蚀刻方法及蚀刻装置

Country Status (5)

Country Link
US (1) US20190378724A1 (zh)
JP (1) JP7204348B2 (zh)
KR (1) KR102282188B1 (zh)
CN (1) CN110581067B (zh)
TW (1) TWI815898B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
CN111009459B (zh) * 2019-12-26 2022-08-16 北京北方华创微电子装备有限公司 含氟残留物去除方法、刻蚀方法和氧化层清洗方法
US11329140B2 (en) * 2020-01-17 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN113785382B (zh) * 2020-04-10 2023-10-27 株式会社日立高新技术 蚀刻方法
DE102020133643A1 (de) 2020-05-13 2021-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur herstellung einer halbleitervorrichtung, und halbleitervorrichtung
US11677015B2 (en) * 2020-05-13 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
JP2021180281A (ja) * 2020-05-15 2021-11-18 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP2022055923A (ja) * 2020-09-29 2022-04-08 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11295960B1 (en) 2021-03-09 2022-04-05 Hitachi High-Tech Corporation Etching method
US20220375751A1 (en) * 2021-05-24 2022-11-24 Applied Materials, Inc. Integrated epitaxy and preclean system
KR20230103419A (ko) 2021-12-31 2023-07-07 세메스 주식회사 기판 처리 방법 및 기판 처리 장치
WO2023152941A1 (ja) * 2022-02-14 2023-08-17 株式会社日立ハイテク エッチング処理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102792425A (zh) * 2010-03-10 2012-11-21 应用材料公司 循环氧化与蚀刻的设备及方法
CN103109352A (zh) * 2010-10-06 2013-05-15 应用材料公司 用于3d内存应用的pecvd氧化物-氮化物以及氧化物-硅堆栈
TW201612976A (en) * 2014-06-27 2016-04-01 Tokyo Electron Ltd Etching method and storage medium
CN105762060A (zh) * 2015-01-05 2016-07-13 朗姆研究公司 氧化硅和氧化锗的各向同性原子层蚀刻
CN105845562A (zh) * 2015-02-03 2016-08-10 东京毅力科创株式会社 蚀刻方法
CN106067418A (zh) * 2015-04-22 2016-11-02 东京毅力科创株式会社 蚀刻处理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100197670B1 (ko) * 1996-06-27 1999-06-15 김영환 반도체 소자의 콘택홀 형성방법
JP2000021842A (ja) * 1998-06-29 2000-01-21 Shin Etsu Handotai Co Ltd 珪素半導体単結晶基板の処理方法
US6391793B2 (en) * 1999-08-30 2002-05-21 Micron Technology, Inc. Compositions for etching silicon with high selectivity to oxides and methods of using same
JP4833512B2 (ja) 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
JP2006167849A (ja) * 2004-12-15 2006-06-29 Denso Corp マイクロ構造体の製造方法
WO2008088300A2 (en) * 2005-03-08 2008-07-24 Primaxx, Inc. Selective etching of oxides from substrates
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
JP2016025195A (ja) * 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
KR102396111B1 (ko) * 2015-06-18 2022-05-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9564341B1 (en) * 2015-08-04 2017-02-07 Applied Materials, Inc. Gas-phase silicon oxide selective etch
US9349605B1 (en) * 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
FR3041471B1 (fr) * 2015-09-18 2018-07-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation des espaceurs d'une grille d'un transistor
JP6602699B2 (ja) * 2016-03-14 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
CN113506731A (zh) * 2016-10-08 2021-10-15 北京北方华创微电子装备有限公司 一种集成电路的制造工艺

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102792425A (zh) * 2010-03-10 2012-11-21 应用材料公司 循环氧化与蚀刻的设备及方法
CN103109352A (zh) * 2010-10-06 2013-05-15 应用材料公司 用于3d内存应用的pecvd氧化物-氮化物以及氧化物-硅堆栈
TW201612976A (en) * 2014-06-27 2016-04-01 Tokyo Electron Ltd Etching method and storage medium
CN105762060A (zh) * 2015-01-05 2016-07-13 朗姆研究公司 氧化硅和氧化锗的各向同性原子层蚀刻
CN105845562A (zh) * 2015-02-03 2016-08-10 东京毅力科创株式会社 蚀刻方法
CN106067418A (zh) * 2015-04-22 2016-11-02 东京毅力科创株式会社 蚀刻处理方法

Also Published As

Publication number Publication date
JP2019212872A (ja) 2019-12-12
TW202013479A (zh) 2020-04-01
JP7204348B2 (ja) 2023-01-16
CN110581067A (zh) 2019-12-17
US20190378724A1 (en) 2019-12-12
KR20190139770A (ko) 2019-12-18
KR102282188B1 (ko) 2021-07-26
TWI815898B (zh) 2023-09-21

Similar Documents

Publication Publication Date Title
CN110581067B (zh) 蚀刻方法及蚀刻装置
TWI648791B (zh) Etching method
CN109216186B (zh) 蚀刻方法和残渣去除方法
KR101802595B1 (ko) 에칭 방법 및 기억 매체
US8349401B2 (en) Film formation apparatus and method for using same
TWI806835B (zh) 蝕刻方法及ｄｒａｍ電容器之製造方法
US11127597B2 (en) Etching method
KR101802580B1 (ko) 에칭 방법 및 기억 매체
US9384993B2 (en) Oxide etching method
US20200098575A1 (en) Etching Method, Etching Apparatus, and Storage Medium
TWI608536B (zh) Etching method and memory medium
CN106796881B (zh) 蚀刻方法
JP6073172B2 (ja) エッチング方法
JP7154159B2 (ja) 成膜方法および成膜装置
WO2015186461A1 (ja) エッチング方法
JP2020205304A (ja) エッチング方法およびエッチング装置
US20220415667A1 (en) Dry Etching Method, Method for Producing Semiconductor Device, and Etching Device
KR20230043724A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant