JP7204348B2 - エッチング方法およびエッチング装置 - Google Patents

エッチング方法およびエッチング装置 Download PDF

Info

Publication number
JP7204348B2
JP7204348B2 JP2018110555A JP2018110555A JP7204348B2 JP 7204348 B2 JP7204348 B2 JP 7204348B2 JP 2018110555 A JP2018110555 A JP 2018110555A JP 2018110555 A JP2018110555 A JP 2018110555A JP 7204348 B2 JP7204348 B2 JP 7204348B2
Authority
JP
Japan
Prior art keywords
gas
etching
chamber
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018110555A
Other languages
English (en)
Other versions
JP2019212872A (ja
JP2019212872A5 (ja
Inventor
聡 戸田
悟 菊島
健 中込
淑恵 小澤
軍 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018110555A priority Critical patent/JP7204348B2/ja
Priority to CN201910471001.7A priority patent/CN110581067B/zh
Priority to TW108119287A priority patent/TWI815898B/zh
Priority to KR1020190065694A priority patent/KR102282188B1/ko
Priority to US16/434,843 priority patent/US20190378724A1/en
Publication of JP2019212872A publication Critical patent/JP2019212872A/ja
Publication of JP2019212872A5 publication Critical patent/JP2019212872A5/ja
Application granted granted Critical
Publication of JP7204348B2 publication Critical patent/JP7204348B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

本開示は、エッチング方法およびエッチング装置に関する。
特許文献１、２は、シリコン酸化膜を化学的に除去する化学的酸化物除去処理（Ｃｈｅｍｉｃａｌ Ｏｘｉｄｅ Ｒｅｍｏｖａｌ；ＣＯＲ）を開示している。
特開２００５－３９１８５号公報 特開２００８－１６００００号公報
本開示は、反応生成物によるエッチング阻害が生じることなく高選択比で、基板上の材料を化学的にエッチングすることができるエッチング方法およびエッチング装置を提供する。
本開示の一態様に係るエッチング方法は、チャンバー内に基板を設ける工程であって、前記基板は、シリコン酸化物系材料と他の材料とを有し、前記シリコン酸化物系材料は、エッチング対象部位を有し、前記エッチング対象部位は、１０ｎｍ以下の幅を有するとともに、１０以上のアスペクト比を有する、工程と、ＨＦガス、およびＯＨ含有ガスを、プラズマを用いることなく基板に供給し、前記エッチング対象部位と反応させてＳｉＦ４ガスおよびＨ２Ｏガスを生じさせ、前記他の材料に対して前記エッチング対象部位を選択的にガスエッチングする工程と、前記ガスエッチングする工程の前に、ＨＦガスおよびＮＨ ３ ガスを用いて前記基板の表面から自然酸化膜を除去する工程と、を有する。
本開示によれば、反応生成物によるエッチング阻害が生じることなく高選択比で、基板上の材料を化学的にエッチングすることができる。
第１の実施形態に係るエッチング方法を示すフローチャートである。 エッチングに供される基板の構造例を示す断面図である。 図２に示す構造の基板のＳｉＯ２膜をＨＦガスとＮＨ３ガスを用いてエッチングした際の状態を示す断面図である。 図２に示す構造の基板のＳｉＯ２膜をＨＦガスとＨ２Ｏガスを用いてエッチングした際の状態を示す断面図である。 ＳｉＯＣｘＮ膜をＨＦガスおよびＨ２Ｏガスでエッチングした場合の、ＳｉＯＣｘＮ膜のＣ濃度とエッチング量との関係を示す図である。 第３の実施形態に係るエッチング方法を示すフローチャートである。 第４の実施形態に係るエッチング方法を示すフローチャートである。 実施形態に係るエッチング方法の実施に用いる処理システムの一例を示す概略構成図である。 図８の処理システムに搭載されたエッチング装置を示す断面図である。 実験例１において、ケース１およびケース２でエッチングを行った際の、時間とエッチング深さとの関係を示す図である。 実験例２における、温度とＳｉＯ２膜およびＳｉＮ膜のエッチングレートとの関係、ならびに温度とＳｉＮ膜に対するＳｉＯ２膜のエッチング選択比との関係を示す図である。 実験例３において、ケースＣ（ＨＦガス／Ｈ２Ｏガス）でＳｉＯ２膜、ＳｉＣＮ膜、およびＳｉＯＣＮ膜のエッチングを行った際の、時間とエッチング量との関係を示す図である。 実験例３において、ケースＤ（ＨＦガス／ＮＨ３ガス）でＳｉＯ２膜、ＳｉＣＮ膜、およびＳｉＯＣＮ膜のエッチングを行った際の、時間とエッチング量との関係を示す図である。
以下、添付図面を参照しながら、実施形態について説明する。
＜経緯および概要＞
最初に、本開示の実施形態に係るエッチング方法の経緯および概要について説明する。
従来、ＳｉＯ２膜のようなシリコン酸化物系材料を化学的にエッチングするＣＯＲは、特許文献１、２に示すように、エッチングガスとしてＨＦガスとＮＨ３ガスを用いる。この技術では、ＳｉＯ２膜にＨＦガスとＮＨ３ガスを吸着させ、これらを以下の（１）式に示すようにＳｉＯ２と反応させて固体状の反応生成物である（ＮＨ４）２ＳｉＦ６（ＡＦＳ）を生成させ、次工程で加熱によりＡＦＳを昇華させる。
６ＨＦ＋６ＮＨ３＋ＳｉＯ２→２Ｈ２Ｏ＋４ＮＨ３＋（ＮＨ４）２ＳｉＦ６
・・・（１）
一方、半導体デバイスにおいては、シリコン酸化物系材料は、ＳｉＮ、ＳｉＣＮ、メタル等の種々の膜と共存していることが多く、これらの膜に対して高い選択性をとりつつエッチングすることが求められる。このため、上記エッチング反応が進行しやすい低温エッチングが指向されている。
しかし、低温でのエッチングでは、エッチング対象であるシリコン酸化物系材料の幅が狭く、アスペクト比が高い場合、具体的には幅が１０ｎｍ以下でアスペクト比が１０以上の場合、反応生成物であるＡＦＳの生成によりエッチングの進行が阻害されることがある。エッチングの進行が阻害されると、エッチストップが生じることがある。また、ＡＦＳの存在により他の膜に対する選択性が低下することもある。
そこで、本開示の一実施形態では、チャンバー内に基板を設ける工程であって、その基板は、シリコン酸化物系材料と他の材料とを有し、シリコン酸化物系材料は、エッチング対象部位を有し、エッチング対象部位は、１０ｎｍ以下の幅を有するとともに、１０以上のアスペクト比を有する、工程と、ＨＦガス、およびＯＨ含有ガスを基板に供給してシリコン酸化物系膜のエッチング対象部位をエッチングする工程とを有するエッチング方法（除去方法）を実施する。
エッチングガスとして、ＨＦガス、およびＯＨ基を含むガス（ＯＨ基含有ガス）、例えば水蒸気（Ｈ２Ｏガス）を用いてＳｉＯ２をエッチングする場合の反応式は、以下の（２）式のようになる。
４ＨＦ＋Ｈ２Ｏ＋ＳｉＯ２→ＳｉＦ４↑＋３Ｈ２Ｏ ・・・（２）
すなわち、理論上、ＨＦガスおよびＮＨ３ガスを用いた場合のようなエッチングを阻害する固体状の反応生成物は生じない。このため、エッチング対象部位の幅が狭くアスペクト比が高い場合でも、反応生成物によるエッチング阻害が生じることなくシリコン酸化物系材料をエッチングすることができる。これにより、エッチストップが生じることなく高スループットでエッチングすることができる。また、反応生成物であるＡＦＳが存在しないことにより、ＳｉＮ膜等の他の膜との反応が抑制され、他の膜に対するエッチングの選択性を高めることができる。
＜具体的な実施形態＞
次に、具体的な実施形態について説明する。
［第１の実施形態］
最初に、基本的なエッチング方法である第１の実施形態について説明する。
図１は、第１の実施形態に係るエッチング方法を示すフローチャートである。
まず、シリコン酸化物系材料（エッチング対象部位）と、他の材料（非エッチング部位）とが共存した状態の基板をチャンバー内に設ける（ステップ１）。
基板は、特に限定されるものではないが、シリコンウエハに代表される半導体ウエハが例示される。また、シリコン酸化物系材料は、典型的にはＳｉＯ２であるが、ＳｉＯＣＮ等、シリコンと酸素を含有する材料であればよい。また、シリコン酸化物系材料は、典型的には膜である。シリコン酸化物系材料として用いるＳｉＯ２膜としては、熱酸化膜であっても、化学蒸着法（ＣＶＤ法）や原子層堆積法（ＡＬＤ法）で成膜されたものであっても適用可能である。ＣＶＤ法やＡＬＤ法で成膜されたＳｉＯ２膜としては、ＳｉプリカーサとしてＳｉＨ４またはアミノシランを用いて成膜したものが例示される。
他の材料としては、ＳｉＮ、ＳｉＣＮ、金属系材料等）、Ｓｉを挙げることができる。これらは典型的には膜である。金属系材料は、金属または金属化合物であり、例えば、ＨｆＯｘ、Ｔｉ、Ｔａ等を挙げることができる。また、エッチング対象部位と非エッチング部位がいずれもシリコン酸化物系材料であってもよい。例えば、エッチング対象部位がＳｉＯ２で、他の材料がＳｉＯＣＮ等であってもよい。
エッチング対象部位であるＳｉＯ２等のシリコン酸化物系材料は、狭い幅で、かつ高アスペクト比で存在し、具体的には、シリコン酸化物系材料の幅が１０ｎｍ以下でアスペクト比が１０以上である。
基板としては、例えば図２に示すような構造が例示される。図２の例では、基板は、Ｓｉ基体１０１上に、絶縁膜１０２が形成され、絶縁膜１０２には凹部１０３が形成されている。凹部１０３内にはメタル膜（またはＳｉ膜）１０４が挿入されている。メタル膜１０４の表面にはＳｉＣＮ（またはＳｉＣＯＮ）膜１０５が形成されている。絶縁膜１０２は、側壁がＳｉＮ膜となっている。凹部１０３の絶縁膜１０２（サイドウォールとなるＳｉＮ膜）とＳｉＣＮ膜１０５との間には、エアギャップを形成するためのＳｉＯ２膜１０６が形成されている。エッチング対象部位であるＳｉＯ２膜の幅は１０ｎｍであり、アスペクト比は１０以上である。
次に、ＨＦガスおよびＯＨ含有ガスを基板に供給して、他の材料に対してエッチング対象部位を選択的にエッチングする（ステップ２）。
このエッチングは、チャンバー内に基板を配置した状態で行われる。チャンバー内の基板に供給されたＨＦガスおよびＯＨ含有ガスは、基板表面に吸着し、エッチング反応を進行させる。これらのガスのうち、ＨＦガスがエッチング作用を及ぼし、ＯＨ含有ガスが触媒作用を及ぼす。触媒作用はＯＨ基の作用であると考えられる。
ＯＨ含有ガスとしては、水蒸気およびアルコールガスを好適に用いることができる。アルコールガスは特に限定されないが、１価のアルコールが好ましい。１価のアルコールとしては、メタノール（ＣＨ３ＯＨ）、エタノール（Ｃ２Ｈ５ＯＨ）、プロパノール（Ｃ３Ｈ７ＯＨ）、ブタノール（Ｃ４Ｈ９ＯＨ）を挙げることができ、これらの少なくとも１種を好適に用いることができる。
ＨＦガスおよびＯＨ含有ガスの他、希釈ガスとして不活性ガスを供給してもよい。不活性ガスとしては、Ｎ２ガスまたは希ガスを用いることができる。希ガスとしてはＡｒガスが好ましいが、Ｈｅガス等の他の希ガスであってもよい。不活性ガスは、チャンバー内をパージするパージガスとして用いることもできる。
ステップ２を実施する際の基板温度は、５０℃以下であることが好ましく、－２０～２０℃がより好ましい。これは、低温になるほど共存する非エッチング対象膜に対する選択比が高くなり、かつ低温のほうが半導体素子に対するダメージが小さいからである。また、シリコン酸化物系材料のエッチングレートは、基板温度が１０℃以下になると急激に上昇し、５℃以下になるとさらに急激に上昇する。これに対して、ＳｉＮ等の他の材料はほとんどエッチングされない。このため、基板温度が１０℃以下、さらには５℃以下で、５０以上、さらには２００以上の大きな選択比が得られる。この点から、基板温度の一層好ましい範囲は－２０～１０℃であり、さらには－２０～５℃である。
ステップ２を実施する際のチャンバー内の圧力は、１００ｍＴｏｒｒ～１００Ｔｏｒｒ（１３．３～１３３３０Ｐａ）の範囲とすることができる。圧力は、基板温度に依存し、基板温度が高いほど高圧とすることが好ましい。基板温度が－２０～２０℃の場合、圧力は２～１０Ｔｏｒｒ（２６６～１３３３Ｐａ）の範囲が好ましい。
ＯＨ含有ガスが水蒸気の場合、ＯＨ含有ガス（ＧＯＨ）とＨＦガスとの体積比率（流量比）ＧＯＨ／ＨＦは、１．５以下が好ましく、０．５～１．５の範囲がより好ましい。分子内にＯＨ基を含むガスがリッチなほど、エッチングを均一に進行させることができる。実際の流量は、装置にもよるが、ＨＦガス：１００～８００ｓｃｃｍ、分子内にＯＨ基を含むガス：１００～８００ｓｃｃｍが好ましい。
ステップ２においては、ＯＨ含有ガス（例えば水蒸気）は、ＨＦガスの供給開始前に供給されることが好ましい。これは、先に、触媒である分子内にＯＨ基を含むガスを供給して基板に吸着させておくことにより、その後供給されるＨＦによる局部的なエッチング（ピット）等を生じさせずに均一なエッチングを行うことができるからである。
また、ステップ２においては、ＨＦガスと分子内にＯＨ基を含むガスとは、ガス供給配管やシャワーヘッド等のチャンバーに到達前のガス供給部で互いに混合されない状態、いわゆるポストミックスであることが好ましい。これらがガス供給配管やシャワーヘッドで混合される、いわゆるプリミックスの場合は、高圧環境下で液化する懸念がある。
ステップ２のエッチングを行った後、ＨＦガスおよび分子内にＯＨ基を含むガスを停止し、チャンバー内の最終パージを実施し（ステップ３）、処理を終了する。
ステップ３のパージ工程は、チャンバー内を真空排気することにより行うことができる。真空排気の途中で、チャンバー内にＮＨ３ガスを供給してもよい。ステップ３のパージ工程により、チャンバー内のフッ素系残留物を除去することができる。パージ工程の後、必要に応じて基板に対して残渣除去のための熱処理（ステップ４）を行ってもよい。
特許文献１、２のように、エッチングガスとしてＨＦガスとＮＨ３ガスを用いて、例えば図２の構造のＳｉＯ２膜１０６をエッチングする場合は、図３に示すように、エッチングした部分に反応生成物であるＡＦＳ１０７が生成される。ＳｉＯ２膜１０６の幅が１０ｎｍ以下、アスペクト比が１０以上の場合には、反応生成物であるＡＦＳがエッチングの途中でエッチング阻害を引き起こし、エッチングストップが生じてしまう。また、ＡＦＳにより、絶縁膜１０２のサイドウォールを構成するＳｉＮ膜がエッチングされて、選択比が低下してしまう。
これに対して、本実施形態においては、ＨＦガスおよびＯＨ含有ガスを用いてシリコン酸化物系膜のエッチング対象部位のエッチングを行うことにより、エッチング対象部位の幅が１０ｎｍ以下、アスペクト比が１０以上であっても、反応生成物によるエッチング阻害を生じさせずに、かつ、共存する他の材料（非エッチング部位）に対して高選択比で、シリコン酸化物系材料のエッチング対象部位をエッチングすることができる。
例えば図２に示す基板のＳｉＯ２膜１０６をエッチングする場合に、幅が１０ｎｍ以下、アスペクト比が１０以上であっても、図４に示すように、エッチング阻害が生じることなく所望のエアギャップ１０８を形成することができる。また、絶縁膜１０２のサイドウォールのＳｉＮ膜をほとんどエッチングすることなく高選択比でエッチングすることができる。
本実施形態では、上述したように、シリコン酸化物系材料（エッチング対象部位）と共存する他の材料（非エッチング部位）としては、ＳｉＮ、ＳｉＣＮ、金属系材料（例えば、ＨｆＯｘ、Ｔｉ、Ｔａ等）、Ｓｉから選択された少なくとも１種を挙げることができる。そして、これらに対して、５０以上、さらには２００以上の高選択比でシリコン酸化物系材料のエッチングを実現することができる。例えば、エッチング対象材料がＳｉＯ２膜で他の材料がＳｉＮ膜の場合に、５０以上さらには２００以上の選択比を得ることができる。
また、エッチング対象部位と非エッチング部位がいずれもシリコン酸化物系材料であってもよい。例えば、エッチング対象部位であるシリコン酸化物系材料がＳｉＯ２で、非エッチング部位である他の材料がＳｉＯＣＮ等の場合にも、高い選択比でＳｉＯ２をエッチングすることができる。
［第２の実施形態］
次に、第２の実施形態について説明する。
本実施形態では、基本的に、第１の実施形態と同様、ステップ１～３を実施する。
ステップ１では、基板として、第１のＳｉＯＣＮ材料と前記第１のＳｉＯＣＮ材料よりも高いＣ濃度を有する第２のＳｉＯＣＮ材料とを有するものを用い、このような基板をチャンバー内に設ける。第１のＳｉＯＣＮ材料がエッチング対象材料であり、第２のＳｉＯＣＮ材料が他の材料である。第１および第２のＳｉＯＣＮ材料は、典型的にはＳｉＯＣＮ膜である。
ステップ２では、ＨＦガスおよびＯＨ含有ガスを基板に供給して、第１のＳｉＯＣＮ材料を第２のＳｉＯＣＮ材料に対して選択的にエッチングする。すなわち、エッチング対象材料がＳｉＯＣＮ材料の場合、他の材料が同種のＳｉＯＣＮ材料であっても、Ｃ濃度を調整することにより選択的エッチングが可能である。
図５は、ＳｉＯＣｘＮ膜をＨＦガスおよびＨ２Ｏガスによりエッチングした際の、ＳｉＯＣｘＮ膜のＣ濃度とエッチング量との関係を示す図である。なお、ＳｉＯＣＮ膜は、ＣＶＤにより成膜したものである。この図に示すように、Ｃ濃度が１～６ａｔ％の範囲では、エッチング量のＣ濃度に対する感度が非常に高く、Ｃの増加により急激にエッチング量が低下する。一方、Ｃ濃度が６ａｔ％を超えるとエッチング量はほとんど変化しない。
したがって、エッチング対象材料である第１のＳｉＯＣＮ材料のＣ濃度を１～６ａｔ％とし、他の材料である第２のＳｉＯＣＮ材料のＣ濃度を第１のＳｉＯＣＮ材料より高くすれば、高選択比で第１のＳｉＯＣＮ材料をエッチングすることができる。特に、第１のＳｉＯＣＮ材料のＣ濃度を２ａｔ％以下とし、第２のＳｉＯＣＮ材料のＣ濃度を６ａｔ％超えとすると、選択比が３０を超える値となる。
ＳｉＯＣＮは、コンダクターのライナー材料として好適である。ライナー材料としては、ＳｉＯＮが用いられていたが、ＳｉＯＮは誘電率が高く寄生容量も高い。これに対し、ＳｉＯＮにＣをドープしてＳｉＯＣＮとすることにより、寄生容量を低下させることができる。また、ＳｉＯＣＮは、強度も高く、かつ絶縁性も高い。このため、ＳｉＯＣＮは、コンダクターのライナー材として好適である。
ライナー材等の残存させる材料およびエッチング対象材料のいずれもＳｉＯＣＮとすることにより、これらを膜形成する際に、成膜工程で、同一ガス系で処理可能である。このため、これらを別チャンバーで処理する必要がなく、工程を簡略化することができる。
また、残存させる材料がＳｉＯＣＮで、エッチング対象材料がＳｉＯ２のように異なった膜どうしの場合、膜間に欠陥が生じる可能性があるが、両者を同種の材料とすることにより、膜間の欠陥を抑制することができる。
本実施形態において、上記効果は、エッチング対象材料である第１のＳｉＯＣＮ材料の形状にかかわらず奏することができる。ただし、エッチング対象材料である第１のＳｉＯＣＮ材料のエッチング対象部位の幅が１０ｎｍ以下でアスペクト比が１０以上のときに、第１の実施形態と同様の効果を奏することができる。すなわち、エッチングガスとしてＨＦガスとＮＨ３ガスを用いた場合には、第１のＳｉＯＣＮ材料のエッチング対象部位の幅が１０ｎｍ以下でアスペクト比が１０以上のときに、反応生成物によるエッチング阻害を生じる。これに対して、ＨＦガスおよびＯＨ含有ガスを用いることにより、第１のＳｉＯＣＮ材料のエッチング対象部位の幅が１０ｎｍ以下でアスペクト比が１０以上であっても、エッチング阻害を生じさせずに第１のＳｉＯＣＮ材料を選択的にエッチングすることができる。すなわち、１０ｎｍ以下の幅を有するとともに１０以上のアスペクト比を有するエッチング対象部位（第１のＳｉＯＣＮ材料）が選択的に除去される。
なお、本実施形態において、ステップ２およびステップ３は、第１の実施形態と同様に行うことができる。
［第３の実施形態］
次に、第３の実施形態について説明する。
図６は、第３の実施形態に係るエッチング方法を示すフローチャートである。
まず、第１の実施形態のステップ１と同様、シリコン酸化物系材料（エッチング対象部位）と、他の材料（非エッチング部位）とが共存した状態の基板をチャンバー内に設ける（ステップ１１）。エッチング対象材料であるシリコン酸化物系材料のエッチング対象部位は、第１の実施形態と同様、幅が１０ｎｍ以下でアスペクト比が１０以上である。
次に、第１の実施形態のステップ２と同様、ＨＦガスおよびＯＨ含有ガスを基板に供給して、他の材料に対してエッチング対象部位を選択的にエッチングする（ステップ１２）。このときの条件は、第１の実施形態のステップ２と同様である。ただし、ステップ１２では、ステップ２とは異なり、エッチング対象部位のエッチングは途中までとする。
次に、ＨＦガスおよびＯＨ含有ガスを停止し、チャンバー内の中間パージを実施する（ステップ１３）。中間パージは、チャンバー内を真空排気することにより行うことができる。また、高アスペクト比のシリコン酸化物系材料をエッチングした後の狭いエッチング空間に残留物が存在すると、除去し難いため、真空排気の途中でチャンバー内にパージガスを供給することが好ましい。パージガスとしては、Ｎ２ガスやＡｒガス等の不活性ガスが好適である。
中間パージ後、再びステップ１２のシリコン酸化物系材料のエッチングを実施する。
ステップ１２の回数が所定の回数に達したら、チャンバー内の最終パージを実施し（ステップ１４）、処理を終了する。
ステップ１４の最終パージ工程は、チャンバー内を真空排気することにより行うことができる。真空排気の途中で、チャンバー内にＮＨ３ガスを供給してもよい。これにより、チャンバー内のフッ素系残留物を除去することができる。最終パージ工程の後、必要に応じて基板に対して残渣除去のための熱処理（ステップ１５）を行ってもよい。
このように第３の実施形態は、エッチング工程を２回以上の所定回数繰り返すサイクルエッチングを行うものであり、これにより、第１の実施形態のような１回のエッチングで処理する場合よりも有利な効果を奏することができる。すなわち、１回のエッチングで処理する場合、エッチングガスであるＨＦガスがエッチングしたくない他の材料に長期間触れるため、被エッチング対象膜の表面が荒れたり、削られたりする問題がある。しかし、エッチング工程を、中間パージを挟んで複数回繰り返して行うことにより、ＨＦガスが非エッチング対象膜に触れる期間を短くでき、このような問題は生じない。また、エッチング工程を複数回繰り返して行うことにより、エッチングレートを上昇させることもできる。
なお、第３の実施形態のサイクルエッチを第２の実施形態に適用してもよい。
［第４の実施形態］
次に、第４の実施形態について説明する。
図７は、第４の実施形態に係るエッチング方法を示すフローチャートである。
まず、第１の実施形態のステップ１と同様、シリコン酸化物系材料（エッチング対象部位）と、他の材料（非エッチング部位）とが共存した状態の基板を準備する（ステップ２１）。エッチング対象材料であるシリコン酸化物系材料のエッチング対象部位は、第１の実施形態と同様、幅が１０ｎｍ以下でアスペクト比が１０以上である。
次に、ＨＦガスおよびＮＨ３ガスを用いて、基板表面の自然酸化膜を除去する（ステップ２２）。この処理は、ＨＦガスおよびＮＨ３ガスをチャンバー内の基板に供給して表面に吸着させ、表面の自然酸化膜（ＳｉＯ２膜）と反応させてＡＦＳを生成する段階と、加熱によりＡＦＳを昇華させる段階とを含む。
ＨＦガスおよびＮＨ３ガスによる処理は、基板温度：１０～７５℃、チャンバー内の圧力：０．１～３ｍＴｏｒｒ（１３．３～４００Ｐａ）、ＨＦガス流量：１００～５００ｓｃｃｍ、ＮＨ３ガス流量：１００～５００ｓｃｃｍの条件で行うことが好ましい。
次に、自然酸化膜が除去された基板に対し、第１の実施形態のステップ２と同様、ＨＦガスおよびＯＨ含有ガスを基板に供給して、他の材料に対してエッチング対象部位を選択的にエッチングする（ステップ２３）。このときの条件は、第１の実施形態のステップ２と同様である。
ステップ２３のエッチングを行った後、ＨＦガスおよびＯＨ含有ガスを停止し、チャンバー内の最終パージを実施し（ステップ２４）、処理を終了する。
ステップ２４の最終パージ工程は、チャンバー内を真空排気することにより行うことができる。真空排気の途中で、チャンバー内にＮＨ３ガスを供給してもよい。これにより、チャンバー内のフッ素系残留物を除去することができる。最終パージ工程の後、必要に応じて基板に対して残渣除去のための熱処理（ステップ２５）を行ってもよい。
なお、本実施形態においては、ステップ２２の自然酸化膜除去の後、第３の実施形態と同様、エッチング工程を２回以上の所定回数繰り返すサイクルエッチングを行ってもよい。
以上のように、第３の実施形態では、最初にＨＦガスおよびＮＨ３ガスを用いて自然酸化膜を除去した後、ガスをＨＦガスおよびＯＨ含有ガスに切り替えて、シリコン酸化物系材料をエッチングする。
上述したように、ＨＦガスおよびＯＨ含有ガスを用いたエッチングは、幅が１０ｎｍ以下で、アスペクト比が１０以上のエッチング対象部位をエッチングする際にも、エッチング阻害を生じない。また、ＳｉＮや金属系材料等の、共存する他の材料に対して高選択比でエッチングすることができる。
しかし、ＨＦガスおよびＯＨ含有ガスを用いたエッチングは、インキュベーションタイムが長く、自然酸化膜のような基板全面に形成された酸化膜を除去する場合、時間がかかってしまい、スループットが低下する。
一方、ＨＦガスおよびＮＨ３ガスを用いたエッチングは、上述したように、狭く高アスペクト比のエッチング対象部位のエッチングでは、エッチング阻害や選択比の低下のおそれがあるが、自然酸化膜の除去ではそのような問題は生じない。すなわち、自然酸化膜の除去では、狭い空間部分でのエッチングは必要がなく、ＨＦガスおよびＮＨ３ガスにより高レートでＡＦＳ生成反応が進む。また、自然酸化膜の除去では、他の材料に対する選択比を考慮する必要がない。
したがって、本実施形態では、自然酸化膜の除去から、基板に形成されたシリコン酸化物系膜のエッチングまでの工程を、高スループットでかつ高選択比で行うことができる。
なお、第４の実施形態を第２の実施形態に適用してもよい。
＜処理システム＞
次に、実施形態に係るエッチング方法の実施に用いる処理システムの一例について説明する。
図８は、そのような処理システムの一例を示す概略構成図である。この処理システム１は、上述したようなエッチング対象材料であるシリコン酸化物系材料と、他の材料が共存した基板である半導体ウエハ（以下、単にウエハと記す）Ｗをエッチング処理するものである。
処理システム１は、搬入出部２と、２つのロードロック室（Ｌ／Ｌ）３と、２つの熱処理装置４と、２つのエッチング装置５と、制御部６とを備えている。
搬入出部２は、ウエハＷを搬入出するためのものである。搬入出部２は、ウエハＷを搬送する第１ウエハ搬送機構１１が内部に設けられた搬送室（Ｌ／Ｍ）１２を有している。第１ウエハ搬送機構１１は、ウエハＷを略水平に保持する２つの搬送アーム１１ａ，１１ｂを有している。搬送室１２の長手方向の側部には、載置台１３が設けられており、この載置台１３には、ウエハＷを複数枚並べて収容可能なキャリアＣが例えば３つ接続できるようになっている。また、搬送室１２に隣接して、ウエハＷを回転させて偏心量を光学的に求めて位置合わせを行なうオリエンタ１４が設置されている。
搬入出部２において、ウエハＷは、搬送アーム１１ａ，１１ｂによって保持され、第１ウエハ搬送機構１１の駆動により略水平面内で直進移動、また昇降させられることにより、所望の位置に搬送させられる。そして、載置台１３上のキャリアＣ、オリエンタ１４、ロードロック室３に対してそれぞれ搬送アーム１１ａ，１１ｂが進退することにより、搬入出させられるようになっている。
２つのロードロック室（Ｌ／Ｌ）３は、搬入出部２に隣接して設けられている。各ロードロック室３は、搬送室１２との間にそれぞれゲートバルブ１６が介在された状態で、搬送室１２にそれぞれ連結されている。各ロードロック室３内には、ウエハＷを搬送する第２ウエハ搬送機構１７が設けられている。また、ロードロック室３は、所定の真空度まで真空引き可能に構成されている。
第２ウエハ搬送機構１７は、多関節アーム構造を有しており、ウエハＷを略水平に保持するピックを有している。この第２ウエハ搬送機構１７においては、多関節アームを縮めた状態でピックがロードロック室３内に位置する。そして、多関節アームを伸ばすことにより、ピックが熱処理装置４に到達し、さらに伸ばすことによりエッチング装置５に到達することが可能となっている。このため、ウエハＷをロードロック室３、熱処理装置４、およびエッチング装置５間で搬送することが可能となっている。
２つの熱処理装置４は、ウエハに対して熱処理を行うものであり、２つのロードロック室（Ｌ／Ｌ）３のそれぞれに隣接して設けられている。熱処理装置４は、真空引き可能なチャンバー２０を有しており、その中に設けられた載置台上にウエハＷが載置される。載置台には加熱機構が設けられており、それにより載置台上のウエハＷが所定温度に加熱される。チャンバー２０内には、Ｎ２ガス等の不活性ガスが導入されるようになっており、チャンバー２０内を減圧状態の不活性ガス雰囲気としつつ、ウエハＷに対して所定温度の熱処理が施される。
２つのエッチング装置５は、ウエハＷに対して化学的なエッチングを行うものであり、２つの熱処理装置４のそれぞれに隣接して設けられている。エッチング装置５の詳細は後述する。
搬送室１２とロードロック室（Ｌ／Ｌ）３との間にはゲートバルブ１６が設けられている。また、ロードロック室（Ｌ／Ｌ）３と熱処理装置４との間にはゲートバルブ２２が設けられている。さらに、熱処理装置４とエッチング装置５との間にはゲートバルブ５４が設けられている。
制御部６はコンピュータで構成されており、ＣＰＵを備えた主制御部と、入力装置（キーボード、マウス等）、出力装置（プリンタ等）、表示装置（ディスプレイ等）、記憶装置（記憶媒体）を有している。主制御部は、処理システム１の各構成部の動作を制御する。主制御部による各構成部の制御は、記憶装置に内蔵された記憶媒体（ハードディスク、光デスク、半導体メモリ等）に記憶された制御プログラムである処理レシピにより実行される。
このように構成される処理システム１においては、ウエハＷを複数枚キャリアＣ内に収納して処理システム１に搬送する。処理システム１においては、大気側のゲートバルブ１６を開いた状態で搬入出部２のキャリアＣから第１ウエハ搬送機構１１の搬送アーム１１ａ、１１ｂのいずれかによりウエハＷを１枚ロードロック室３に搬送し、ロードロック室３内の第２ウエハ搬送機構１７のピックに受け渡す。
その後、大気側のゲートバルブ１６を閉じてロードロック室３内を真空排気し、次いでゲートバルブ５４を開いて、ピックをエッチング装置５まで伸ばしてウエハＷをエッチング装置５へ搬送する。
その後、ピックをロードロック室３に戻し、ゲートバルブ５４を閉じ、エッチング装置５において上述した実施形態のエッチング方法によりシリコン酸化物系材料のエッチング処理を行う。
エッチング処理の途中またはエッチング処理が終了した後、ゲートバルブ２２、５４を開き、第２ウエハ搬送機構１７のピックによりエッチング処理後のウエハＷを熱処理装置４に搬送する。そして熱処理装置４により、ＡＦＳ等の反応生成物またはエッチング残渣等を加熱除去する。
熱処理装置４における熱処理が終了した後、必要に応じて第２ウエハ搬送機構１７によりエッチング装置５にウエハＷを搬送してエッチング処理の続きを行う。
そして、熱処理終了後またはエッチング処理終了後のウエハＷをロードロック室３に搬送した後、ロードロック室３を大気雰囲気に戻す。その後、ロードロック室３のウエハＷを、第１ウエハ搬送機構１１の搬送アーム１１ａ、１１ｂのいずれかによりキャリアＣに戻す。これにより、一枚のウエハの処理が完了する。
＜エッチング装置＞
次に、上記エッチング装置５について詳細に説明する。
図９は、エッチング装置５を示す断面図である。図９に示すように、エッチング装置５は、密閉構造のチャンバー４０を備えており、チャンバー４０の内部には、ウエハＷを略水平にした状態で載置させる載置台４２が設けられている。また、エッチング装置５は、チャンバー４０にエッチングガスを供給するガス供給機構４３、チャンバー４０内を排気する排気機構４４を備えている。
チャンバー４０は、チャンバー本体５１と蓋部５２とによって構成されている。チャンバー本体５１は、略円筒形状の側壁部５１ａと底部５１ｂとを有し、上部は開口となっており、この開口が蓋部５２で閉止される。側壁部５１ａと蓋部５２とは、シール部材（図示せず）により密閉されて、チャンバー４０内の気密性が確保される。蓋部５２の天壁には上方からチャンバー４０内に向けて第１のガス導入ノズル７１および第２のガス導入ノズル７２が挿入されている。
側壁部５１ａには、熱処理装置４のチャンバー２０との間でウエハＷを搬入出する搬入出口５３が設けられており、この搬入出口５３はゲートバルブ５４により開閉可能となっている。
載置台４２は、平面視略円形をなしており、チャンバー４０の底部５１ｂに固定されている。載置台４２の内部には、載置台４２の温度を調節する温度調節器５５が設けられている。温度調節器５５は、例えば温度調節用媒体（例えば水など）が循環する管路を備えており、このような管路内を流れる温度調節用媒体と熱交換が行なわれることにより、載置台４２の温度が調節され、載置台４２上のウエハＷの温度制御がなされる。
ガス供給機構４３は、Ａｒガス供給源６１、ＨＦガス供給源６２、Ｎ２ガス供給源６３、Ｈ２Ｏガス供給源６４、およびＮＨ３ガスを供給するＮＨ３ガス供給源６５を有している。Ａｒガス供給源６１およびＮ２ガス供給源６３は、希釈ガス、パージガスの他、キャリアガスとしての機能を兼ね備えた不活性ガスとして、Ｎ２ガス、Ａｒガスを供給するものである。ただし、両方ともＡｒガスまたはＮ２ガスであってもよく、また、上述したように、不活性ガスはＡｒガスおよびＮ２ガスに限定されない。Ｈ２Ｏガス供給源６４は、ＯＨ含有ガスとして水蒸気（Ｈ２Ｏガス）を供給するものである。
これらガス供給源６１～６５には、それぞれ第１～第５のガス供給配管６６～７０の一端が接続されている。ＨＦガス供給源６２に接続された第２のガス供給配管６７は、その他端が第１のガス導入ノズル７１に接続されている。Ａｒガス供給源６１に接続された第１のガス供給配管６６は、その他端が第２のガス供給配管６７に接続されている。Ｈ２Ｏガス供給源６４に接続された第４のガス供給配管６９は、その他端が第２のガス導入ノズル７２に接続されている。Ｎ２ガス供給源６３に接続された第３のガス供給配管６８およびＮＨ３ガス供給源６５に接続された第５のガス供給配管７０は、その他端が第４のガス供給配管６９に接続されている。このため、ＨＦガスとＨ２ＯガスおよびＮＨ３ガスとは、配管内で混合されることなく、チャンバー４０内へ供給される。
第１～第５のガス供給配管６６～７０には、流路の開閉動作および流量制御を行う流量制御器８０が設けられている。流量制御器８０は例えば開閉弁およびマスフローコントローラ（ＭＦＣ）またはフローコントロールシステム（ＦＣＳ）により構成されている。
なお、チャンバー４０の上部にシャワーヘッドを設け、シャワーヘッドを介して上記ガスをシャワー状に供給してもよい。この場合には、シャワーヘッド内でＨＦガスおよびＨ２Ｏガスが混合しないポストミックスタイプのシャワーヘッドを用いることが好ましい。
排気機構４４は、チャンバー４０の底部５１ｂに形成された排気口８１に繋がる排気配管８２を有しており、さらに、排気配管８２に設けられた、チャンバー４０内の圧力を制御するための自動圧力制御弁（ＡＰＣ）８３およびチャンバー４０内を排気するための真空ポンプ８４を有している。
チャンバー４０の側壁には、チャンバー４０内の圧力を計測するための圧力計として２つのキャパシタンスマノメータ８６ａ，８６ｂが、チャンバー４０内に挿入されるように設けられている。キャパシタンスマノメータ８６ａは高圧力用、キャパシタンスマノメータ８６ｂは低圧力用となっている。載置台４２に載置されたウエハＷの近傍には、ウエハＷの温度を検出する温度センサ（図示せず）が設けられている。
エッチング装置５を構成するチャンバー４０、載置台４２等の各種構成部品の材質としては、Ａｌが用いられている。チャンバー４０を構成するＡｌ材は無垢のものであってもよいし、内面（チャンバー本体５１の内面など）に陽極酸化処理を施したものであってもよい。一方、載置台４２を構成するＡｌの表面は耐摩耗性が要求されるので、陽極酸化処理を行って表面に耐摩耗性の高い酸化被膜（Ａｌ２Ｏ３）を形成することが好ましい。
このように構成されたエッチング装置５においては、制御部６による制御により、上記第１の実施形態から第４の実施形態のエッチング方法が実施される。
まず、エッチング対象膜であるシリコン酸化物系膜が形成されたウエハＷをチャンバー４０内に搬送し、載置台４２に載置する。
次いで、上記第１～第３の実施形態の方法を実施する場合は、Ｈ２Ｏガスまたはこれに加えて不活性ガスであるＡｒガスおよびＮ２ガスをチャンバー４０内に供給する。これにより、ウエハＷの温度を安定させるとともに、チャンバー４０内の圧力を所定圧力に安定させる。次いで、ＨＦガスをチャンバー４０内へ導入し、ＨＦガスとＨ２Ｏガスにより、ウエハＷのシリコン酸化物系材料を選択的にエッチングする。第３の実施形態の場合は、上述したような中間パージを挟んだサイクルエッチを行う。
また、上記第４の実施形態の方法を実施する場合は、ウエハＷを載置台４２に載置した後、ＮＨ３ガスまたはこれに加えて不活性ガスであるＡｒガスおよびＮ２ガスをチャンバー４０内に供給する。これにより、ウエハＷの温度を安定させるとともに、チャンバー４０内の圧力を所定圧力に安定させる。次いで、ＨＦガスをチャンバー４０内へ導入し、ＨＦガスとＮＨ３ガスにより、ウエハＷ表面の自然酸化膜とこれらガスを反応させ、反応生成物であるＡＦＳを生成させる。その後、ウエハＷをチャンバー４０から搬出し、チャンバー４０内のパージを行う。
チャンバー４０から搬出されたウエハＷは、熱処理装置４内での熱処理により、ＡＦＳが除去される。そして、ＡＦＳが除去されたウエハＷを再びチャンバー４０内に搬入する。
その後、Ｈ２Ｏガスまたはこれに加えて不活性ガスであるＡｒガスおよびＮ２ガスをチャンバー４０内に供給して温度および圧力の安定化処理を行う。次いで、ＨＦガスをチャンバー４０内へ導入し、ＨＦガスとＨ２Ｏガスにより、ウエハＷに存在するシリコン酸化物系材料を選択的にエッチングする。エッチングは、中間パージを挟んだサイクルエッチであってもよい。
第１～第４の実施形態のいずれにおいても、エッチング終了後、上述したようにチャンバー４０内のパージを行い、エッチング処理を終了する。パージ工程の後、必要に応じて、ウエハＷを熱処理装置４に搬送して、残渣除去のための熱処理を行ってもよい。
＜実験例＞
次に、実験例について説明する。
［実験例１］
ここでは、図２に示す構造の基板を準備し、その中のＳｉＯ２膜のエッチングを行った。ＳｉＯ２膜はシリコンプリカーサとしてアミノシランを用いてＡＬＤにより形成されたものであり、そのエッチング部分の幅は５ｎｍ、深さ７０ｎｍ、アスペクト比は１２である。この基板に対し、実施形態のＨＦガスおよび水蒸気（Ｈ２Ｏガス）を用いたエッチング（ケースＡ）と、ＨＦガスおよびＮＨ３ガスを用いたエッチング（ケースＢ）を行い、時間とエッチング深さとの関係を把握した。ケースＡでは、温度：－２０～２０℃、圧力：２．０～１０．０Ｔｏｒｒ（２６６～１３３３Ｐａ）、ＨＦガス流量：１００～８００ｓｃｃｍ、Ｈ２Ｏガス流量：１００～８００ｓｃｃｍ、Ｎ２ガス流量：１００～２０００ｓｃｃｍの条件で行った。また、ケースＢでは、温度：１０～７５℃、圧力：１００～３０００ｍＴｏｒｒ（１３．３～４００Ｐａ）、ＨＦガス流量：１００～５００ｓｃｃｍ、ＮＨ３ガス流量：１００～５００ｓｃｃｍ、Ｎ２ガス流量：１００～２０００ｓｃｃｍ、Ａｒガス流量：２０～５００ｓｃｃｍの条件で行った。
図１０は、ケースＡおよびケースＢでエッチングを行った際の、時間とエッチング深さとの関係を示す図である。この図に示すように、ＨＦガスおよびＮＨ３ガスを用いてエッチングを行ったケースＢでは、エッチング深さが１０ｎｍ付近でＳｉＯ２膜のエッチング速度が急激に遅くなり２０ｎｍ付近でエッチストップが生じていることがわかる。これに対し、ＨＦガスおよびＨ２Ｏガスを用いてエッチングを行ったケースＡでは、エッチストップが生じずに７０ｎｍまでＳｉＯ２膜エッチングを行うことができた。これは、ケースＢでは反応生成物であるＡＦＳがエッチングを阻害しているのに対し、ケースＡではエッチングを阻害する反応生成物が生じないためと考えられる。
［実験例２］
ここでは、実施形態のＨＦガスおよび水蒸気（Ｈ２Ｏガス）を用い、温度を０℃～１０℃で変化させて、ＳｉＯ２膜とＳｉＮ膜をエッチングした。ＳｉＯ２膜としてはシリコンプリカーサとしてアミノシランを用いてＡＬＤにより形成されたものを用い、ＳｉＮ膜としてはシリコンプリカーサとしてヘキサクロロジシラン（ＨＣＤ）を用いてＣＶＤにより形成されたものを用いた。エッチングの際の温度以外の条件は、圧力：２．０～１０．０Ｔｏｒｒ（２６６～１３３３Ｐａ）、ＨＦガス流量：１００～８００ｓｃｃｍ、Ｈ２Ｏガス流量：１００～８００ｓｃｃｍとした。
図１１は、温度とＳｉＯ２膜およびＳｉＮ膜のエッチングレートとの関係、ならびに温度とＳｉＮ膜に対するＳｉＯ２膜の選択比との関係を示す図である。この図に示すように、温度が低下するに従って、ＳｉＯ２のエッチングレートおよびＳｉＮ膜に対するＳｉＯ２膜の選択比が急激に上昇しており、０℃ではＳｉＮ膜に対するＳｉＯ２膜のエッチング選択比が２４４．６といった極めて高い値を示した。
［実験例３］
ここでは、基板上にＳｉＯ２膜、Ｃ濃度が８ａｔ％のＳｉＣＮ膜およびＣ濃度が５ａｔ％のＳｉＯＣＮ膜を成膜したサンプルを準備した。ＳｉＣＮ膜、ＳｉＯＣＮ膜は、ＣＶＤにより成膜したものである。ＳｉＯ２膜はシリコンプリカーサとしてアミノシランを用いてＡＬＤにより形成されたものであり、その幅は５ｎｍ、深さ７０ｎｍ、アスペクト比は１２である。これらサンプルに対し、実施形態のＨＦガスおよび水蒸気（Ｈ２Ｏガス）を用いたエッチング（ケースＣ）と、ＨＦガスおよびＮＨ３ガスを用いたエッチング（ケースＤ）を４５ｓｅｃ行い、ＳｉＯ２膜、ＳｉＣＮ膜、およびＳｉＯＣＮ膜について、時間とエッチング量との関係を把握した。なお、ケースＣおよびケースＤの条件は、それぞれケースＡおよびケースＢと同じ条件とした。
図１２は、ケースＣ（ＨＦガス／Ｈ２ガス）でＳｉＯ２膜、ＳｉＣＮ膜、およびＳｉＯＣＮ膜のエッチングを行った際の、時間とエッチング量との関係を示す図である。また、図１３は、ケースＤ（ＨＦガス／ＮＨ３ガス）でＳｉＯ２膜、ＳｉＣＮ膜、およびＳｉＯＣＮ膜のエッチングを行った際の、時間とエッチング量との関係を示す図である。
図１２に示すように、ＨＦガスおよびＨ２Ｏガスを用いてエッチングを行ったケースＣでは、ほぼ一定のエッチングレートで７０ｎｍまでＳｉＯ２膜のエッチングを行うことができた。また、ＳｉＣＮ膜およびＳｉＯＣＮ膜のエッチング量が少なく、ＳｉＯ２膜が高選択比でエッチングされることが確認された。
一方、図１３に示すように、ＨＦガスおよびＮＨ３ガスでエッチングを行ったケースＤでは、ケースＣよりもＳｉＯ２膜のエッチング量が小さく特に３０ｓｅｃ以降でさらにエッチング量が低下していることがわかる。また、ＳｉＯＣＮ膜のエッチング量がケースＣの場合よりも多く、ＳｉＯ２膜のＳｉＯＣＮ膜に対する選択比がケースＣよりも低いことがわかる。
＜他の適用＞
以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、上記実施形態の装置は例示に過ぎず、種々の構成の装置を用いることができる。また、被処理基板として半導体ウエハを用いた場合について示したが、半導体ウエハに限らず、ＬＣＤ（液晶ディスプレイ）用基板に代表されるＦＰＤ（フラットパネルディスプレイ）基板や、セラミックス基板等の他の基板であってもよい。
１；処理システム
２；搬入出部
３；ロードロック室
５；エッチング装置
６；制御部
４０；チャンバー
４３；ガス供給機構
４４；排気機構
１０１；Ｓｉ基体
１０２；ＳｉＮ膜サイドウォールを含む絶縁膜
１０４；メタル膜（またはＳｉ膜）
１０５；ＳｉＣＮ膜
１０６；ＳｉＯ２膜
１０８；エアギャップ
Ｗ；半導体ウエハ

Claims (11)

  1. チャンバー内に基板を設ける工程であって、前記基板は、シリコン酸化物系材料と他の材料とを有し、前記シリコン酸化物系材料は、エッチング対象部位を有し、前記エッチング対象部位は、１０ｎｍ以下の幅を有するとともに、１０以上のアスペクト比を有する、工程と、
    ＨＦガス、およびＯＨ含有ガスを、プラズマを用いることなく基板に供給し、前記エッチング対象部位と反応させてＳｉＦ４ガスおよびＨ２Ｏガスを生じさせ、前記他の材料に対して前記エッチング対象部位を選択的にガスエッチングする工程と、
    前記ガスエッチングする工程の前に、ＨＦガスおよびＮＨ ３ ガスを用いて前記基板の表面から自然酸化膜を除去する工程と、
    を有するエッチング方法。
  2. 前記ＯＨ含有ガスは、水蒸気またはアルコールガスである、請求項１に記載のエッチング方法。
  3. 前記他の材料は、ＳｉＮ、ＳｉＣＮ、金属系材料、およびＳｉから選択された少なくとも１種である、請求項１または請求項２に記載のエッチング方法。
  4. 前記シリコン酸化物系材料はＳｉＯ２であり、前記他の材料はＳｉＮ、ＳｉＣＮ、ＳｉＯＣＮ、金属系材料、およびＳｉから選択された少なくとも１種である、請求項１または請求項２に記載のエッチング方法。
  5. 前記ガスエッチングする工程における前記基板の温度は、－２０～２０℃である、請求項１から請求項４のいずれか１項に記載のエッチング方法。
  6. 前記ガスエッチングする工程における前記チャンバー内の圧力は、２～１０Ｔｏｒｒ（２６６～１３３３Ｐａ）である、請求項１から請求項５のいずれか１項に記載のエッチング方法。
  7. 前記ＨＦガスおよび前記ＯＨ含有ガスは、互いに混合されることなく前記チャンバー内に供給される、請求項１から請求項６のいずれか１項に記載のエッチング方法。
  8. 前記ＯＨ含有ガスは、前記ＨＦガスの供給開始前に供給される、請求項７に記載のエッチング方法。
  9. 前記ガスエッチングする工程は、繰り返し行われ、
    当該方法は、中間パージを行う工程をさらに有し、
    前記中間パージは、前記チャンバー内の排気を行う工程と、前記排気を行う工程の間に、前記チャンバー内にパージガスを供給する工程とを有する、請求項１から請求項８のいずれか１項に記載のエッチング方法。
  10. 前記ガスエッチングする工程の後に、最終パージを行う工程をさらに有し、
    前記最終パージは、前記チャンバー内の排気を行う工程と、前記排気を行う工程の間に、前記チャンバー内にＮＨ３ガスを供給する工程とを有する、請求項１から請求項９のいずれか１項に記載のエッチング方法。
  11. エッチング装置であって、
    基板が収容されるチャンバーと、
    前記チャンバー内で基板を載置する載置台と、
    前記載置台上の基板の温度を調節する温調部と、
    エッチングのためのガスを含むガスを供給するガス供給部と、
    前記チャンバー内を排気する排気部と、
    前記温調部、前記ガス供給部、および前記排気部を制御する制御部と
    を有し、
    前記基板として、シリコン酸化物系材料と他の材料とを有し、前記シリコン酸化物系材料は、エッチング対象部位を有し、前記エッチング対象部位は、１０ｎｍ以下の幅を有するとともに、１０以上のアスペクト比を有するものを用い、
    前記制御部は、前記エッチングのためのガスとしての、ＨＦガス、およびＯＨ含有ガスを、プラズマを用いることなく基板に供給し、前記エッチング対象部位との反応によりＳｉＦ４ガスおよびＨ２Ｏガスを生じさせ、前記他の材料に対して前記エッチング対象部位を選択的にガスエッチングする工程と、
    前記ガスエッチングする工程の前に、ＨＦガスおよびＮＨ ３ ガスを用いて前記基板の表面から自然酸化膜を除去する工程と、
    を有するエッチング方法が行われるように制御する、エッチング装置。
JP2018110555A 2018-06-08 2018-06-08 エッチング方法およびエッチング装置 Active JP7204348B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018110555A JP7204348B2 (ja) 2018-06-08 2018-06-08 エッチング方法およびエッチング装置
CN201910471001.7A CN110581067B (zh) 2018-06-08 2019-05-31 蚀刻方法及蚀刻装置
TW108119287A TWI815898B (zh) 2018-06-08 2019-06-04 蝕刻方法及蝕刻裝置
KR1020190065694A KR102282188B1 (ko) 2018-06-08 2019-06-04 에칭 방법 및 에칭 장치
US16/434,843 US20190378724A1 (en) 2018-06-08 2019-06-07 Etching method and etching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018110555A JP7204348B2 (ja) 2018-06-08 2018-06-08 エッチング方法およびエッチング装置

Publications (3)

Publication Number Publication Date
JP2019212872A JP2019212872A (ja) 2019-12-12
JP2019212872A5 JP2019212872A5 (ja) 2021-03-11
JP7204348B2 true JP7204348B2 (ja) 2023-01-16

Family

ID=68763617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018110555A Active JP7204348B2 (ja) 2018-06-08 2018-06-08 エッチング方法およびエッチング装置

Country Status (5)

Country Link
US (1) US20190378724A1 (ja)
JP (1) JP7204348B2 (ja)
KR (1) KR102282188B1 (ja)
CN (1) CN110581067B (ja)
TW (1) TWI815898B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
CN111009459B (zh) * 2019-12-26 2022-08-16 北京北方华创微电子装备有限公司 含氟残留物去除方法、刻蚀方法和氧化层清洗方法
US11329140B2 (en) 2020-01-17 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
WO2021202411A1 (en) * 2020-04-01 2021-10-07 Lam Research Corporation Selective precision etching of semiconductor materials
JP7065254B2 (ja) * 2020-04-10 2022-05-11 株式会社日立ハイテク エッチング方法
JP7472634B2 (ja) * 2020-04-28 2024-04-23 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US11677015B2 (en) * 2020-05-13 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
DE102020133643A1 (de) 2020-05-13 2021-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur herstellung einer halbleitervorrichtung, und halbleitervorrichtung
JP7550534B2 (ja) 2020-05-15 2024-09-13 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP7535424B2 (ja) * 2020-09-29 2024-08-16 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP7589578B2 (ja) * 2021-02-16 2024-11-26 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US11295960B1 (en) * 2021-03-09 2022-04-05 Hitachi High-Tech Corporation Etching method
US20220375751A1 (en) * 2021-05-24 2022-11-24 Applied Materials, Inc. Integrated epitaxy and preclean system
JP7457084B2 (ja) * 2021-12-31 2024-03-27 サムス カンパニー リミテッド 基板処理方法及び基板処理装置
US12444613B2 (en) 2022-02-14 2025-10-14 Hitachi High-Tech Corporation Etching processing method
KR102808277B1 (ko) * 2022-09-26 2025-05-15 세메스 주식회사 반도체 소자의 형성 방법 및 반도체 소자의 형성을 위한 기판 처리 시스템
JP2024062579A (ja) * 2022-10-25 2024-05-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2025106307A1 (en) * 2023-11-17 2025-05-22 Lam Research Corporation Selective etch of stack using a hydrogen and fluorine containing gas and an -oh containing gas
US20250246437A1 (en) * 2024-01-26 2025-07-31 Tokyo Electron Limited Selective etching in semiconductor devices
JP2025133516A (ja) * 2024-03-01 2025-09-11 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021842A (ja) 1998-06-29 2000-01-21 Shin Etsu Handotai Co Ltd 珪素半導体単結晶基板の処理方法
JP2013546169A (ja) 2010-10-06 2013-12-26 アプライド マテリアルズ インコーポレイテッド ３ｄメモリに適用するｐｅｃｖｄ酸化物−窒化物スタック及び酸化物−シリコンスタック
JP2016025195A (ja) 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
JP2016129227A (ja) 2015-01-05 2016-07-14 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 酸化物層のエッチング方法及びエッチング装置
US20160372567A1 (en) 2015-06-18 2016-12-22 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US20170084720A1 (en) 2015-09-18 2017-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of forming spacers for a gate of a transistor
WO2018064984A1 (zh) 2016-10-08 2018-04-12 北京北方华创微电子装备有限公司 去除晶片上的二氧化硅的方法及集成电路制造工艺

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100197670B1 (ko) * 1996-06-27 1999-06-15 김영환 반도체 소자의 콘택홀 형성방법
US6391793B2 (en) * 1999-08-30 2002-05-21 Micron Technology, Inc. Compositions for etching silicon with high selectivity to oxides and methods of using same
JP4833512B2 (ja) 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
JP2006167849A (ja) * 2004-12-15 2006-06-29 Denso Corp マイクロ構造体の製造方法
WO2008088300A2 (en) * 2005-03-08 2008-07-24 Primaxx, Inc. Selective etching of oxides from substrates
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
JP2016012609A (ja) * 2014-06-27 2016-01-21 東京エレクトロン株式会社 エッチング方法
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
US9564341B1 (en) * 2015-08-04 2017-02-07 Applied Materials, Inc. Gas-phase silicon oxide selective etch
US9349605B1 (en) * 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
JP6602699B2 (ja) * 2016-03-14 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021842A (ja) 1998-06-29 2000-01-21 Shin Etsu Handotai Co Ltd 珪素半導体単結晶基板の処理方法
JP2013546169A (ja) 2010-10-06 2013-12-26 アプライド マテリアルズ インコーポレイテッド ３ｄメモリに適用するｐｅｃｖｄ酸化物−窒化物スタック及び酸化物−シリコンスタック
JP2016025195A (ja) 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
JP2016129227A (ja) 2015-01-05 2016-07-14 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 酸化物層のエッチング方法及びエッチング装置
US20160372567A1 (en) 2015-06-18 2016-12-22 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US20170084720A1 (en) 2015-09-18 2017-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of forming spacers for a gate of a transistor
WO2018064984A1 (zh) 2016-10-08 2018-04-12 北京北方华创微电子装备有限公司 去除晶片上的二氧化硅的方法及集成电路制造工艺

Also Published As

Publication number Publication date
KR20190139770A (ko) 2019-12-18
CN110581067A (zh) 2019-12-17
JP2019212872A (ja) 2019-12-12
US20190378724A1 (en) 2019-12-12
KR102282188B1 (ko) 2021-07-26
CN110581067B (zh) 2023-11-21
TW202013479A (zh) 2020-04-01
TWI815898B (zh) 2023-09-21

Similar Documents

Publication Publication Date Title
JP7204348B2 (ja) エッチング方法およびエッチング装置
JP7113711B2 (ja) エッチング方法、エッチング装置、および記憶媒体
KR102181910B1 (ko) 에칭 방법 및 잔사 제거 방법
TWI648791B (zh) Etching method
KR101974715B1 (ko) 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
JP7313201B2 (ja) エッチング方法およびエッチング装置
US11127597B2 (en) Etching method
TWI806835B (zh) 蝕刻方法及ｄｒａｍ電容器之製造方法
CN106796881B (zh) 蚀刻方法
CN105122432B (zh) 蚀刻方法
KR101802580B1 (ko) 에칭 방법 및 기억 매체
TWI756425B (zh) 蝕刻方法
KR20160032681A (ko) 에칭 방법 및 기억 매체
WO2012018010A1 (ja) 基板処理方法および基板処理装置
JP7154159B2 (ja) 成膜方法および成膜装置
KR20220020205A (ko) 실리콘 산화막을 에칭하는 방법, 장치 및 시스템
US20220189778A1 (en) Method for forming film
WO2015186461A1 (ja) エッチング方法
WO2020066172A1 (ja) エッチング方法、エッチング残渣の除去方法、および記憶媒体
US12488991B2 (en) Substrate processing method and substrate processing apparatus
US12400870B2 (en) Substrate processing method and substrate processing apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221228

R150 Certificate of patent or registration of utility model

Ref document number: 7204348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150