JP7204348B2 - エッチング方法およびエッチング装置 - Google Patents
エッチング方法およびエッチング装置 Download PDFInfo
- Publication number
- JP7204348B2 JP7204348B2 JP2018110555A JP2018110555A JP7204348B2 JP 7204348 B2 JP7204348 B2 JP 7204348B2 JP 2018110555 A JP2018110555 A JP 2018110555A JP 2018110555 A JP2018110555 A JP 2018110555A JP 7204348 B2 JP7204348 B2 JP 7204348B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- etching
- chamber
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H10P72/0462—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H10P14/69215—
-
- H10P14/6922—
-
- H10P50/242—
-
- H10P50/283—
-
- H10P72/0418—
-
- H10P72/0431—
-
- H10P72/0602—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H10P72/0421—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Plasma & Fusion (AREA)
- ing And Chemical Polishing (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
最初に、本開示の実施形態に係るエッチング方法の経緯および概要について説明する。
従来、SiO2膜のようなシリコン酸化物系材料を化学的にエッチングするCORは、特許文献1、2に示すように、エッチングガスとしてHFガスとNH3ガスを用いる。この技術では、SiO2膜にHFガスとNH3ガスを吸着させ、これらを以下の(1)式に示すようにSiO2と反応させて固体状の反応生成物である(NH4)2SiF6(AFS)を生成させ、次工程で加熱によりAFSを昇華させる。
6HF+6NH3+SiO2→2H2O+4NH3+(NH4)2SiF6
・・・(1)
4HF+H2O+SiO2→SiF4↑+3H2O ・・・(2)
次に、具体的な実施形態について説明する。
最初に、基本的なエッチング方法である第1の実施形態について説明する。
図1は、第1の実施形態に係るエッチング方法を示すフローチャートである。
まず、シリコン酸化物系材料(エッチング対象部位)と、他の材料(非エッチング部位)とが共存した状態の基板をチャンバー内に設ける(ステップ1)。
次に、第2の実施形態について説明する。
本実施形態では、基本的に、第1の実施形態と同様、ステップ1~3を実施する。
次に、第3の実施形態について説明する。
図6は、第3の実施形態に係るエッチング方法を示すフローチャートである。
まず、第1の実施形態のステップ1と同様、シリコン酸化物系材料(エッチング対象部位)と、他の材料(非エッチング部位)とが共存した状態の基板をチャンバー内に設ける(ステップ11)。エッチング対象材料であるシリコン酸化物系材料のエッチング対象部位は、第1の実施形態と同様、幅が10nm以下でアスペクト比が10以上である。
次に、第4の実施形態について説明する。
図7は、第4の実施形態に係るエッチング方法を示すフローチャートである。
まず、第1の実施形態のステップ1と同様、シリコン酸化物系材料(エッチング対象部位)と、他の材料(非エッチング部位)とが共存した状態の基板を準備する(ステップ21)。エッチング対象材料であるシリコン酸化物系材料のエッチング対象部位は、第1の実施形態と同様、幅が10nm以下でアスペクト比が10以上である。
次に、実施形態に係るエッチング方法の実施に用いる処理システムの一例について説明する。
図8は、そのような処理システムの一例を示す概略構成図である。この処理システム1は、上述したようなエッチング対象材料であるシリコン酸化物系材料と、他の材料が共存した基板である半導体ウエハ(以下、単にウエハと記す)Wをエッチング処理するものである。
次に、上記エッチング装置5について詳細に説明する。
図9は、エッチング装置5を示す断面図である。図9に示すように、エッチング装置5は、密閉構造のチャンバー40を備えており、チャンバー40の内部には、ウエハWを略水平にした状態で載置させる載置台42が設けられている。また、エッチング装置5は、チャンバー40にエッチングガスを供給するガス供給機構43、チャンバー40内を排気する排気機構44を備えている。
次に、実験例について説明する。
ここでは、図2に示す構造の基板を準備し、その中のSiO2膜のエッチングを行った。SiO2膜はシリコンプリカーサとしてアミノシランを用いてALDにより形成されたものであり、そのエッチング部分の幅は5nm、深さ70nm、アスペクト比は12である。この基板に対し、実施形態のHFガスおよび水蒸気(H2Oガス)を用いたエッチング(ケースA)と、HFガスおよびNH3ガスを用いたエッチング(ケースB)を行い、時間とエッチング深さとの関係を把握した。ケースAでは、温度:-20~20℃、圧力:2.0~10.0Torr(266~1333Pa)、HFガス流量:100~800sccm、H2Oガス流量:100~800sccm、N2ガス流量:100~2000sccmの条件で行った。また、ケースBでは、温度:10~75℃、圧力:100~3000mTorr(13.3~400Pa)、HFガス流量:100~500sccm、NH3ガス流量:100~500sccm、N2ガス流量:100~2000sccm、Arガス流量:20~500sccmの条件で行った。
ここでは、実施形態のHFガスおよび水蒸気(H2Oガス)を用い、温度を0℃~10℃で変化させて、SiO2膜とSiN膜をエッチングした。SiO2膜としてはシリコンプリカーサとしてアミノシランを用いてALDにより形成されたものを用い、SiN膜としてはシリコンプリカーサとしてヘキサクロロジシラン(HCD)を用いてCVDにより形成されたものを用いた。エッチングの際の温度以外の条件は、圧力:2.0~10.0Torr(266~1333Pa)、HFガス流量:100~800sccm、H2Oガス流量:100~800sccmとした。
ここでは、基板上にSiO2膜、C濃度が8at%のSiCN膜およびC濃度が5at%のSiOCN膜を成膜したサンプルを準備した。SiCN膜、SiOCN膜は、CVDにより成膜したものである。SiO2膜はシリコンプリカーサとしてアミノシランを用いてALDにより形成されたものであり、その幅は5nm、深さ70nm、アスペクト比は12である。これらサンプルに対し、実施形態のHFガスおよび水蒸気(H2Oガス)を用いたエッチング(ケースC)と、HFガスおよびNH3ガスを用いたエッチング(ケースD)を45sec行い、SiO2膜、SiCN膜、およびSiOCN膜について、時間とエッチング量との関係を把握した。なお、ケースCおよびケースDの条件は、それぞれケースAおよびケースBと同じ条件とした。
以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
2;搬入出部
3;ロードロック室
5;エッチング装置
6;制御部
40;チャンバー
43;ガス供給機構
44;排気機構
101;Si基体
102;SiN膜サイドウォールを含む絶縁膜
104;メタル膜(またはSi膜)
105;SiCN膜
106;SiO2膜
108;エアギャップ
W;半導体ウエハ
Claims (11)
- チャンバー内に基板を設ける工程であって、前記基板は、シリコン酸化物系材料と他の材料とを有し、前記シリコン酸化物系材料は、エッチング対象部位を有し、前記エッチング対象部位は、10nm以下の幅を有するとともに、10以上のアスペクト比を有する、工程と、
HFガス、およびOH含有ガスを、プラズマを用いることなく基板に供給し、前記エッチング対象部位と反応させてSiF4ガスおよびH2Oガスを生じさせ、前記他の材料に対して前記エッチング対象部位を選択的にガスエッチングする工程と、
前記ガスエッチングする工程の前に、HFガスおよびNH 3 ガスを用いて前記基板の表面から自然酸化膜を除去する工程と、
を有するエッチング方法。 - 前記OH含有ガスは、水蒸気またはアルコールガスである、請求項1に記載のエッチング方法。
- 前記他の材料は、SiN、SiCN、金属系材料、およびSiから選択された少なくとも1種である、請求項1または請求項2に記載のエッチング方法。
- 前記シリコン酸化物系材料はSiO2であり、前記他の材料はSiN、SiCN、SiOCN、金属系材料、およびSiから選択された少なくとも1種である、請求項1または請求項2に記載のエッチング方法。
- 前記ガスエッチングする工程における前記基板の温度は、-20~20℃である、請求項1から請求項4のいずれか1項に記載のエッチング方法。
- 前記ガスエッチングする工程における前記チャンバー内の圧力は、2~10Torr(266~1333Pa)である、請求項1から請求項5のいずれか1項に記載のエッチング方法。
- 前記HFガスおよび前記OH含有ガスは、互いに混合されることなく前記チャンバー内に供給される、請求項1から請求項6のいずれか1項に記載のエッチング方法。
- 前記OH含有ガスは、前記HFガスの供給開始前に供給される、請求項7に記載のエッチング方法。
- 前記ガスエッチングする工程は、繰り返し行われ、
当該方法は、中間パージを行う工程をさらに有し、
前記中間パージは、前記チャンバー内の排気を行う工程と、前記排気を行う工程の間に、前記チャンバー内にパージガスを供給する工程とを有する、請求項1から請求項8のいずれか1項に記載のエッチング方法。 - 前記ガスエッチングする工程の後に、最終パージを行う工程をさらに有し、
前記最終パージは、前記チャンバー内の排気を行う工程と、前記排気を行う工程の間に、前記チャンバー内にNH3ガスを供給する工程とを有する、請求項1から請求項9のいずれか1項に記載のエッチング方法。 - エッチング装置であって、
基板が収容されるチャンバーと、
前記チャンバー内で基板を載置する載置台と、
前記載置台上の基板の温度を調節する温調部と、
エッチングのためのガスを含むガスを供給するガス供給部と、
前記チャンバー内を排気する排気部と、
前記温調部、前記ガス供給部、および前記排気部を制御する制御部と
を有し、
前記基板として、シリコン酸化物系材料と他の材料とを有し、前記シリコン酸化物系材料は、エッチング対象部位を有し、前記エッチング対象部位は、10nm以下の幅を有するとともに、10以上のアスペクト比を有するものを用い、
前記制御部は、前記エッチングのためのガスとしての、HFガス、およびOH含有ガスを、プラズマを用いることなく基板に供給し、前記エッチング対象部位との反応によりSiF4ガスおよびH2Oガスを生じさせ、前記他の材料に対して前記エッチング対象部位を選択的にガスエッチングする工程と、
前記ガスエッチングする工程の前に、HFガスおよびNH 3 ガスを用いて前記基板の表面から自然酸化膜を除去する工程と、
を有するエッチング方法が行われるように制御する、エッチング装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018110555A JP7204348B2 (ja) | 2018-06-08 | 2018-06-08 | エッチング方法およびエッチング装置 |
| CN201910471001.7A CN110581067B (zh) | 2018-06-08 | 2019-05-31 | 蚀刻方法及蚀刻装置 |
| KR1020190065694A KR102282188B1 (ko) | 2018-06-08 | 2019-06-04 | 에칭 방법 및 에칭 장치 |
| TW108119287A TWI815898B (zh) | 2018-06-08 | 2019-06-04 | 蝕刻方法及蝕刻裝置 |
| US16/434,843 US20190378724A1 (en) | 2018-06-08 | 2019-06-07 | Etching method and etching apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018110555A JP7204348B2 (ja) | 2018-06-08 | 2018-06-08 | エッチング方法およびエッチング装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2019212872A JP2019212872A (ja) | 2019-12-12 |
| JP2019212872A5 JP2019212872A5 (ja) | 2021-03-11 |
| JP7204348B2 true JP7204348B2 (ja) | 2023-01-16 |
Family
ID=68763617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018110555A Active JP7204348B2 (ja) | 2018-06-08 | 2018-06-08 | エッチング方法およびエッチング装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20190378724A1 (ja) |
| JP (1) | JP7204348B2 (ja) |
| KR (1) | KR102282188B1 (ja) |
| CN (1) | CN110581067B (ja) |
| TW (1) | TWI815898B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10872778B2 (en) | 2018-07-06 | 2020-12-22 | Applied Materials, Inc. | Systems and methods utilizing solid-phase etchants |
| CN111009459B (zh) * | 2019-12-26 | 2022-08-16 | 北京北方华创微电子装备有限公司 | 含氟残留物去除方法、刻蚀方法和氧化层清洗方法 |
| US11329140B2 (en) * | 2020-01-17 | 2022-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
| JP2023520218A (ja) * | 2020-04-01 | 2023-05-16 | ラム リサーチ コーポレーション | 半導体材料の精密な選択性エッチング |
| CN113785382B (zh) * | 2020-04-10 | 2023-10-27 | 株式会社日立高新技术 | 蚀刻方法 |
| JP7472634B2 (ja) * | 2020-04-28 | 2024-04-23 | 東京エレクトロン株式会社 | エッチング方法及びエッチング装置 |
| US11677015B2 (en) * | 2020-05-13 | 2023-06-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device and a semiconductor device |
| DE102020133643A1 (de) | 2020-05-13 | 2021-11-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zur herstellung einer halbleitervorrichtung, und halbleitervorrichtung |
| JP7550534B2 (ja) | 2020-05-15 | 2024-09-13 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
| JP7535424B2 (ja) * | 2020-09-29 | 2024-08-16 | 東京エレクトロン株式会社 | エッチング方法及びプラズマ処理装置 |
| JP7589578B2 (ja) * | 2021-02-16 | 2024-11-26 | 東京エレクトロン株式会社 | エッチング方法及びエッチング装置 |
| US11295960B1 (en) * | 2021-03-09 | 2022-04-05 | Hitachi High-Tech Corporation | Etching method |
| US20220375751A1 (en) * | 2021-05-24 | 2022-11-24 | Applied Materials, Inc. | Integrated epitaxy and preclean system |
| KR102897325B1 (ko) * | 2021-12-31 | 2025-12-08 | 세메스 주식회사 | 기판 처리 방법 및 기판 처리 장치 |
| JP7474903B2 (ja) * | 2022-02-14 | 2024-04-25 | 株式会社日立ハイテク | エッチング処理方法 |
| KR102808277B1 (ko) * | 2022-09-26 | 2025-05-15 | 세메스 주식회사 | 반도체 소자의 형성 방법 및 반도체 소자의 형성을 위한 기판 처리 시스템 |
| JP2024062579A (ja) * | 2022-10-25 | 2024-05-10 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| WO2025106307A1 (en) * | 2023-11-17 | 2025-05-22 | Lam Research Corporation | Selective etch of stack using a hydrogen and fluorine containing gas and an -oh containing gas |
| US20250246437A1 (en) * | 2024-01-26 | 2025-07-31 | Tokyo Electron Limited | Selective etching in semiconductor devices |
| JP2025133516A (ja) * | 2024-03-01 | 2025-09-11 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000021842A (ja) | 1998-06-29 | 2000-01-21 | Shin Etsu Handotai Co Ltd | 珪素半導体単結晶基板の処理方法 |
| JP2013546169A (ja) | 2010-10-06 | 2013-12-26 | アプライド マテリアルズ インコーポレイテッド | 3dメモリに適用するpecvd酸化物−窒化物スタック及び酸化物−シリコンスタック |
| JP2016025195A (ja) | 2014-07-18 | 2016-02-08 | 東京エレクトロン株式会社 | エッチング方法 |
| JP2016129227A (ja) | 2015-01-05 | 2016-07-14 | ラム リサーチ コーポレーションLam Research Corporation | 酸化物層のエッチング方法及びエッチング装置 |
| US20160372567A1 (en) | 2015-06-18 | 2016-12-22 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
| US20170084720A1 (en) | 2015-09-18 | 2017-03-23 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method of forming spacers for a gate of a transistor |
| WO2018064984A1 (zh) | 2016-10-08 | 2018-04-12 | 北京北方华创微电子装备有限公司 | 去除晶片上的二氧化硅的方法及集成电路制造工艺 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100197670B1 (ko) * | 1996-06-27 | 1999-06-15 | 김영환 | 반도체 소자의 콘택홀 형성방법 |
| US6391793B2 (en) * | 1999-08-30 | 2002-05-21 | Micron Technology, Inc. | Compositions for etching silicon with high selectivity to oxides and methods of using same |
| JP4833512B2 (ja) | 2003-06-24 | 2011-12-07 | 東京エレクトロン株式会社 | 被処理体処理装置、被処理体処理方法及び被処理体搬送方法 |
| JP2006167849A (ja) * | 2004-12-15 | 2006-06-29 | Denso Corp | マイクロ構造体の製造方法 |
| WO2008088300A2 (en) * | 2005-03-08 | 2008-07-24 | Primaxx, Inc. | Selective etching of oxides from substrates |
| JP5084250B2 (ja) | 2006-12-26 | 2012-11-28 | 東京エレクトロン株式会社 | ガス処理装置およびガス処理方法ならびに記憶媒体 |
| US20110061812A1 (en) * | 2009-09-11 | 2011-03-17 | Applied Materials, Inc. | Apparatus and Methods for Cyclical Oxidation and Etching |
| JP2016012609A (ja) * | 2014-06-27 | 2016-01-21 | 東京エレクトロン株式会社 | エッチング方法 |
| JP6426489B2 (ja) * | 2015-02-03 | 2018-11-21 | 東京エレクトロン株式会社 | エッチング方法 |
| JP6498022B2 (ja) * | 2015-04-22 | 2019-04-10 | 東京エレクトロン株式会社 | エッチング処理方法 |
| US9564341B1 (en) * | 2015-08-04 | 2017-02-07 | Applied Materials, Inc. | Gas-phase silicon oxide selective etch |
| US9349605B1 (en) * | 2015-08-07 | 2016-05-24 | Applied Materials, Inc. | Oxide etch selectivity systems and methods |
| JP6602699B2 (ja) * | 2016-03-14 | 2019-11-06 | 株式会社Kokusai Electric | クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム |
-
2018
- 2018-06-08 JP JP2018110555A patent/JP7204348B2/ja active Active
-
2019
- 2019-05-31 CN CN201910471001.7A patent/CN110581067B/zh active Active
- 2019-06-04 TW TW108119287A patent/TWI815898B/zh active
- 2019-06-04 KR KR1020190065694A patent/KR102282188B1/ko active Active
- 2019-06-07 US US16/434,843 patent/US20190378724A1/en not_active Abandoned
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000021842A (ja) | 1998-06-29 | 2000-01-21 | Shin Etsu Handotai Co Ltd | 珪素半導体単結晶基板の処理方法 |
| JP2013546169A (ja) | 2010-10-06 | 2013-12-26 | アプライド マテリアルズ インコーポレイテッド | 3dメモリに適用するpecvd酸化物−窒化物スタック及び酸化物−シリコンスタック |
| JP2016025195A (ja) | 2014-07-18 | 2016-02-08 | 東京エレクトロン株式会社 | エッチング方法 |
| JP2016129227A (ja) | 2015-01-05 | 2016-07-14 | ラム リサーチ コーポレーションLam Research Corporation | 酸化物層のエッチング方法及びエッチング装置 |
| US20160372567A1 (en) | 2015-06-18 | 2016-12-22 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
| US20170084720A1 (en) | 2015-09-18 | 2017-03-23 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method of forming spacers for a gate of a transistor |
| WO2018064984A1 (zh) | 2016-10-08 | 2018-04-12 | 北京北方华创微电子装备有限公司 | 去除晶片上的二氧化硅的方法及集成电路制造工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190139770A (ko) | 2019-12-18 |
| JP2019212872A (ja) | 2019-12-12 |
| KR102282188B1 (ko) | 2021-07-26 |
| TWI815898B (zh) | 2023-09-21 |
| US20190378724A1 (en) | 2019-12-12 |
| TW202013479A (zh) | 2020-04-01 |
| CN110581067B (zh) | 2023-11-21 |
| CN110581067A (zh) | 2019-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7204348B2 (ja) | エッチング方法およびエッチング装置 | |
| JP7113711B2 (ja) | エッチング方法、エッチング装置、および記憶媒体 | |
| CN109216186B (zh) | 蚀刻方法和残渣去除方法 | |
| TWI648791B (zh) | Etching method | |
| JP7313201B2 (ja) | エッチング方法およびエッチング装置 | |
| US11127597B2 (en) | Etching method | |
| TWI806835B (zh) | 蝕刻方法及dram電容器之製造方法 | |
| CN106796881B (zh) | 蚀刻方法 | |
| CN105122432B (zh) | 蚀刻方法 | |
| KR101802580B1 (ko) | 에칭 방법 및 기억 매체 | |
| TWI756425B (zh) | 蝕刻方法 | |
| KR20160032681A (ko) | 에칭 방법 및 기억 매체 | |
| WO2012018010A1 (ja) | 基板処理方法および基板処理装置 | |
| JP7154159B2 (ja) | 成膜方法および成膜装置 | |
| KR20220020205A (ko) | 실리콘 산화막을 에칭하는 방법, 장치 및 시스템 | |
| US20220189778A1 (en) | Method for forming film | |
| WO2015186461A1 (ja) | エッチング方法 | |
| WO2020066172A1 (ja) | エッチング方法、エッチング残渣の除去方法、および記憶媒体 | |
| US12488991B2 (en) | Substrate processing method and substrate processing apparatus | |
| US12400870B2 (en) | Substrate processing method and substrate processing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210127 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220125 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7204348 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |