JP7113711B2 - エッチング方法、エッチング装置、および記憶媒体 - Google Patents

エッチング方法、エッチング装置、および記憶媒体 Download PDF

Info

Publication number
JP7113711B2
JP7113711B2 JP2018178271A JP2018178271A JP7113711B2 JP 7113711 B2 JP7113711 B2 JP 7113711B2 JP 2018178271 A JP2018178271 A JP 2018178271A JP 2018178271 A JP2018178271 A JP 2018178271A JP 7113711 B2 JP7113711 B2 JP 7113711B2
Authority
JP
Japan
Prior art keywords
gas
sige
etching
film
containing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018178271A
Other languages
English (en)
Other versions
JP2020053448A (ja
Inventor
信博 ▲高▼橋
泰生 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018178271A priority Critical patent/JP7113711B2/ja
Priority to CN201910649138.7A priority patent/CN110942985B/zh
Priority to KR1020190114596A priority patent/KR102318825B1/ko
Priority to US16/578,795 priority patent/US20200098575A1/en
Priority to TW108134177A priority patent/TWI827685B/zh
Publication of JP2020053448A publication Critical patent/JP2020053448A/ja
Application granted granted Critical
Publication of JP7113711B2 publication Critical patent/JP7113711B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本開示は、エッチング方法、エッチング装置、および記憶媒体に関する。
近年、半導体素子の製造プロセスにおいては、シリコンゲルマニウム(ＳｉＧｅと記す)層と、シリコン（Ｓｉ）層とを積層した半導体ウエハにサイドエッチングを行い、ＳｉＧｅ層をＳｉ層に対して選択的にエッチングする工程が行われている。このようなＳｉＧｅ層をＳｉ層に対して選択的にエッチングする技術としては、例えば、特許文献１、２に記載されているような、ＣｌＦ３ガス等のフッ素含有ガスを用いてエッチングするものが知られている。また、ゲルマニウム（Ｇｅ）層とＳｉ層が共存した半導体ウエハにおけるＧｅ層の選択エッチングにおいても同様にエッチングすることができる。
特表２００９－５１０７５０号公報 特開平１－９２３８５号公報
本開示は、表面部分にＳｉＧｅまたはＧｅとＳｉとを有する基板において、Ｓｉに対するダメージを抑制してＳｉＧｅまたはＧｅを選択的にエッチングすることができる技術を提供する。
本開示の一態様に係るエッチング方法は、表面部分にＳｉＧｅまたはＧｅとＳｉとを有する基板を設ける工程と、前記基板にフッ素含有ガスと水素含有ガスとを含む処理ガスをプラズマにより励起することなく供給し、前記ＳｉＧｅまたはＧｅを前記Ｓｉに対して選択的にエッチングする工程と、を有し、前記エッチングする工程においては、前記フッ素含有ガスと前記ＳｉＧｅまたはＧｅとの反応により生成されるＧｅＦ ４ ガスを、前記水素含有ガスと前記ＳｉＧｅまたはＧｅとの反応により生成されるＳｉＨ ４ ガスおよびＧｅＨ ４ ガス、またはＧｅＨ ４ ガスにより低濃度化することによって、前記Ｓｉのダメージを抑制する。
本開示によれば、表面部分にＳｉＧｅまたはＧｅとＳｉとを有する基板において、Ｓｉに対するダメージを抑制してＳｉＧｅまたはＧｅを選択的にエッチングすることができる。
一実施形態に係るエッチング方法を示すフローチャートである。 一実施形態のエッチング方法が適用されるウエハの構造例を示す断面図である。 図２の構造のウエハにおいて、ＳｉＧｅ膜を部分的にエッチングした状態を示す断面図である。 図２の構造のウエハにおいて、ＳｉＧｅ膜を全てエッチングした状態を示す断面図である。 Ｓｉ膜のダメージの原因について調査した際のサンプルの構造を説明するための図である。 ＧｅＦ４ガスとＳｉとの反応過程をシミュレーションした際の反応過程の反応ダイアグラムを示す図である。 ＳｉＦ４ガスとＳｉとの反応過程をシミュレーションした際の反応過程の反応ダイアグラムを示す図である。 ＳｉＧｅ膜とＳｉ膜の積層構造部を有するウエハに対して、ＣｌＦ３ガスでＳｉＧｅ膜をエッチングする様子を示す模式図である。 ＳｉＧｅ膜とＳｉ膜の積層構造部を有するウエハに対して、ＣｌＦ３ガス＋ＨＦガスでＳｉＧｅ膜をエッチングする様子を示す模式図である。 ＳｉＧｅ膜とＳｉ膜の積層構造部を有するウエハに対して、ＣｌＦ３ガス＋ＨＦガスでＳｉＧｅ膜をエッチングした際のＳｉ膜の表面状態を説明するための図である。 一実施形態に係るエッチング方法に用いる処理システムの一例を示す概略構成図である。 一実施形態に係るエッチング方法を実施するためのエッチング装置を示す断面図である。
以下、添付図面を参照しながら、実施形態について説明する。
＜経緯および概要＞
最初に、本開示の一実施形態に係るエッチング方法の経緯および概要について説明する。
基板の表面部分にＳｉＧｅとＳｉとが存在する場合、例えばＳｉＧｅとＳｉとの積層構造が存在する場合、ＳｉＧｅをＳｉに対して選択的にエッチングするために、従来は、上記特許文献１、２に記載されているように、ＣｌＦ３ガスのようなフッ素含有ガスが用いられていた。
しかし、ＳｉＧｅをエッチングする際に、フッ素含有ガスを用いると、Ｓｉにダメージが生じる場合があることが判明した。
この原因について検討がなされた結果、ＳｉＧｅをフッ素含有ガスでエッチングする際に、ＧｅＦ４ガスが発生し、このＧｅＦ４ガスによりＳｉにダメージが生じることが見出された。また、基板表面部分にＧｅとＳｉとが存在し、ＧｅをＳｉに対して選択的にエッチングする場合も同様である。
そこで、一実施形態では、表面部分にＳｉＧｅまたはＧｅとＳｉとを有する基板を設け、基板にフッ素含有ガスおよび水素含有ガスを供給してＳｉＧｅまたはＧｅをＳｉに対して選択的にエッチングする。
これにより、ＳｉＨ４ガスやＧｅＨ４ガス等が生成されてＧｅＦ４ガスの濃度が低下し、さらにＳｉが水素終端されるため、Ｓｉに対するダメージを抑制しつつＳｉＧｅまたはＧｅをＳｉに対して選択的にエッチングすることができる。
＜エッチング方法の実施形態＞
次に、具体的な実施形態について説明する。図１は、一実施形態に係るエッチング方法を示すフローチャートである。
最初に、表面部分にＳｉＧｅまたはＧｅとＳｉとを有する基板を、エッチング処理を行うためのチャンバー内に設ける（ステップ１）。
ＳｉＧｅのＳｉおよびＧｅの割合は任意であるが、Ｓｉが９０ａｔ％以下であることが好ましい。また、ＳｉＧｅ、Ｇｅ、Ｓｉの形態は特に限定されないが、膜として形成されたものが例示され、膜としては化学蒸着（ＣＶＤ）法で形成されたものが例示される。Ｓｉ膜は、Ｂ、Ｐ、Ｃ、Ａｓ等がドープされていてもよい。基板についても特に限定されないが、半導体ウエハ（以下単にウエハと記す）が例示される。
基板の構造も特に限定されないが、例えば、図２に示すような構造のウエハＷが例示される。図２のウエハＷは、例えばＳｉからなる半導体基体１０の表面に、ＳｉＧｅ膜１１と、Ｓｉ膜１２とが交互に積層された積層構造部１３を有している。積層構造部１３にはプラズマエッチングにより形成された凹部１４が形成されており、凹部１４には交互に積層されたＳｉＧｅ膜１１とＳｉ膜１２の側面が露出している。
基板（積層構造部１３）の表面には自然酸化膜が薄く形成されており、このような自然酸化膜を除去する必要がある。このため、基板をチャンバー内に設けた後、自然酸化膜の除去を行う（ステップ２）。自然酸化膜の除去は、例えば、ＨＦガスとＮＨ３ガスを供給することにより行われる。なお、自然酸化膜除去処理は、基板をチャンバーに設ける前に、他の装置で行ってもよく、その場合は、チャンバー内に基板が設けられた後、そのまま以下のステップ３が行われる。
次に、基板にフッ素含有ガスと水素含有ガスとを含む処理ガスを供給し、基板の表面部分のＳｉＧｅまたはＧｅをＳｉに対して選択的にエッチングする（ステップ３）。
例えば、上記図２のウエハＷにフッ素含有ガス（例えばＣｌＦ３ガス）と水素含有ガス（例えばＨＦガス）とを含む処理ガスを供給することにより、図３に示すように、ＳｉＧｅ膜１１がサイドエッチングされ、ＳｉＧｅ膜１１がＳｉ膜１２に対して選択的にエッチングされる。この場合、ＳｉＧｅ膜１１は、図３のように部分的にエッチングされても、図４のように全てエッチングされてもよい。全てエッチングされても、残存するＳｉ膜１２はＳｉＮ等からなる支持柱１５により支持される。
処理ガス中のフッ素含有ガスは、エッチングガスとして機能する。フッ素含有ガスとしては、ＣｌＦ３ガス、Ｆ２ガス、ＳＦ６ガス、ＩＦ７ガス等を用いることができる。また、処理ガス中の水素含有ガスは、後述するように、反応ガスとして機能する。水素含有ガスとしては、ＨＦガス、Ｈ２ガス、Ｈ２Ｓガス等を用いることができる。処理ガスとしては、フッ素含有ガスおよび水素含有ガスの他に、Ａｒガスのような希ガスやＮ２ガス等の不活性ガスを供給してもよい。
このように、処理ガスとしてフッ素含有ガスの他に水素含有ガスを用いるのは以下の理由による。
従来は、ＳｉＧｅをＳｉに対して選択的にエッチングするためには、特許文献１や特許文献２に記載されているように、ＣｌＦ３ガス等が用いられていた。これは、ＳｉＧｅがＣｌＦ３ガスのようなフッ素含有ガスと反応しやすいのに対し、ＳｉはＣｌＦ３ガス等とは反応し難いからである。
しかしながら、ＣｌＦ３ガス等のフッ素含有ガスを用いて図２のようなウエハＷをエッチングすると、実際には、Ｓｉ膜にダメージが生じる場合があることが見出された。
そこで、Ｓｉ膜のダメージの原因について検討した。
まず、図５に示すように、図２の積層構造を有するチップ２１をＳｉまたはＳｉＧｅからなるウエハ２０に貼り付けたサンプルを作成し、ＣｌＦ３ガスによりエッチングを行った。このときの温度は８０℃とした。その結果、Ｓｉウエハの場合は、チップ２１のうちＳｉＧｅ膜のみエッチングされ、Ｓｉ膜はほとんどエッチングされなかったのに対して、ＳｉＧｅウエハの場合は、チップ２１のＳｉ膜が大きくエッチングされた。
ＣｌＦ３ガス等のフッ素含有ガスによるエッチングにおいては、Ｓｉはほとんどエッチングされないが、ＳｉＧｅはエッチングされてＳｉＦ４ガスおよびＧｅＦ４ガスを生成する。したがって、ＳｉＧｅウエハにおいてチップ２１のＳｉ膜がエッチングされたのは、ＳｉＧｅウエハのエッチングにより生じたＧｅＦ４ガスまたはＳｉＦ４ガスの作用であると考えられる。
次に、ＧｅＦ４ガスとＳｉとの反応過程およびＳｉＦ４ガスとＳｉとの反応過程をシミュレーションした。図６および図７はシミュレーションした反応過程の反応ダイアグラムを示すものである。これらの図は、ＧｅＦ４ガスとＳｉ、ＳｉＦ４ガスとＳｉが、それぞれ独立して存在するときのエネルギーを０ｅＶとし、反応過程におけるそれぞれの反応段階のポテンシャルエネルギーを求めたものである。なお、本シミュレーションでは、エッチング対象であるＳｉはＣＶＤで成膜されたＳｉ膜であるため、膜中に水素を含んでいる。
図６はＧｅＦ４ガスとＳｉとの反応過程を示すものであるが、反応物の形成エネルギーがマイナスとなっており、ＧｅＦ４ガスはＳｉと反応可能であることがわかる。また、図７はＳｉＦ４ガスとＳｉとの反応過程を示すものであるが、反応物の形成エネルギーがプラスとなっており、ＳｉＦ４ガスはＳｉと反応することが不可能であることがわかる。
以上から、従来のＣｌＦ３ガスのようなＦ含有ガスによるエッチングによってＳｉに生じるダメージは、ＳｉＧｅエッチングの際に発生するＧｅＦ４ガスによるものであることが判明した。
具体例としては、以下の通りである。
図８は、図２に示すような、ＳｉＧｅ膜１１とＳｉ膜１２の積層構造部１３を有するウエハＷに対して、ＣｌＦ３ガスでＳｉＧｅ膜１１をエッチングする様子を示す模式図である。図８に示すように、ＣｌＦ３ガスにより、例えば以下の（１）式でＳｉＧｅ膜１１がエッチングされる（ただし、（１）式では、価数は考慮せず、Ｃｌ含有生成物は記載していない）。
ＳｉＧｅ＋ＣｌＦ３→ＳｉＦ４＋ＧｅＦ４ ・・・（１）
このとき、Ｓｉ膜１２は、ＣｌＦ３ガスではほとんどエッチングされないが、図８に示すように、（１）式で生成されたＧｅＦ４により、Ｓｉ膜１２にダメージが生じる。
Ｆ２ガス等の他のフッ素含有ガスについても、ＳｉＧｅのエッチングによりＧｅＦ４ガスが生じ、同様にＳｉ膜１２にダメージが生じる。
これに対して、本実施形態では、従来用いていたフッ素含有ガスに加えて、ＨＦガスのような水素含有ガスを用いる。これにより、フッ素含有ガスによりＳｉＦ４ガスおよびＧｅＦ４ガスが生じる他、水素含有ガスがＳｉＧｅと反応してＧｅＨ４ガスおよびＳｉＨ４ガスが生じる。このため、ＧｅＦ４ガスの濃度が低下し、Ｓｉのダメージが抑制される。また、水素含有ガスによりＳｉの表面がＨ終端され、ＳｉがＧｅＦ４ガスから保護される。これら２つの作用により、ＳｉＧｅまたはＧｅをＳｉに対して選択的にエッチングする際のＳｉのダメージを極めて効果的に抑制することができる。このため、ＳｉＧｅまたはＧｅのＳｉに対するエッチング選択比が１００以上と高く、エッチング後のＳｉの形状性も良好にすることができる。
具体例としては、以下の通りである。
図９は、図２に示すような、ＳｉＧｅ膜１１とＳｉ膜１２の積層構造部１３を有するウエハＷに対して、ＣｌＦ３ガス＋ＨＦガスでＳｉＧｅ膜１１をエッチングする様子を示す模式図である。図９に示すように、ＣｌＦ３ガス＋ＨＦガスにより、例えば以下の（２）式に従ってＳｉＧｅ膜１１がエッチングされる（ただし、（２）式では、価数は考慮せず、Ｃｌ含有生成物は記載していない）。
ＳｉＧｅ＋ＣｌＦ３＋ＨＦ→ＳｉＦ４＋ＧｅＦ４＋ＳｉＨ４＋ＧｅＨ４ ・・・（２）
このように、ＧｅＦ４ガスは生成されるものの、ＨＦガスにより生成されたＳｉＨ４ガスおよびＧｅＨ４ガスにより、ＧｅＦ４ガスの濃度が低くなり、Ｓｉ膜１２に到達するＧｅＦ４ガスの量が減少してＳｉのダメージが抑制される。また、図１０に示すように、Ｓｉ膜１２の表面が水素含有ガスによりＨ終端され、Ｓｉ膜１２がＧｅＦ４ガスから保護される。これらの作用により、ＳｉＧｅ膜１１をエッチングする際のＳｉ膜１２のダメージを極めて効果的に抑制することができる。
このような効果は、水素含有ガスとして、Ｈ２ガス、Ｈ２Ｓガス等のＨＦガス以外のガスを用いた場合にも同様に得ることができる。
上記ステップ３のエッチングにおいて、フッ素含有ガスの流量は、例えば、１～５００ｓｃｃｍの範囲、水素含有ガスの流量は、例えば、５０～１０００ｓｃｃｍの範囲とする。不活性ガスを供給する場合は、例えば１００～１０００ｓｃｃｍの範囲とする。また、水素含有ガスの流量（Ｈ）に対するフッ素含有ガスの流量（Ｆ）の比である流量比Ｆ／Ｈは、Ｓｉへのダメージを有効に防止しつつ、エッチングを進行させる観点から、０．００１～１０の範囲が好ましい。
ステップ３のエッチングにおけるチャンバー内の圧力は、０．１３３～１１３０Ｐａ（１ｍＴｏｒｒ～１０Ｔｏｒｒ）の範囲が好ましく、１．３３～１３３Ｐａ（１０ｍＴｏｒｒ～１Ｔｏｒｒ）の範囲がより好ましい。また、このときの処理温度（ウエハ温度）は０．１～１５０℃が好ましく、２０～１２０℃がより好ましい。
ステップ３のエッチング後、必要に応じて残渣除去を行う。残渣除去の方法は特に限定されないが、例えば、加熱処理により行うことができる。
＜処理システムの一例＞
次に、一実施形態に係るエッチング方法に用いる処理システムの一例について説明する。図１１は、処理システムの一例を示す概略構成図である。
図１１に示すように、処理システム１００は、例えば上記図２に示す構造を有するウエハＷを搬入出する搬入出部１０２と、搬入出部１０２に隣接させて設けられた２つのロードロック室１０３と、各ロードロック室１０３にそれぞれ隣接して設けられた、ウエハＷに対して熱処理を行なう熱処理装置１０４と、各熱処理装置１０４にそれぞれ隣接して設けられた、ウエハＷに対してエッチングを行うエッチング装置１０５と、制御部１０６とを備えている。
搬入出部１０２は、ウエハＷを搬送する第１ウエハ搬送機構１１１が内部に設けられた搬送室１１２を有している。第１ウエハ搬送機構１１１は、ウエハＷを略水平に保持する２つの搬送アーム１１１ａ，１１１ｂを有している。搬送室１１２の長手方向の側部には、載置台１１３が設けられており、この載置台１１３には、ＦＯＵＰ等の複数枚のウエハＷを収容するキャリアＣが例えば３つ接続できるようになっている。また、搬送室１１２に隣接して、ウエハＷのアライメントを行うアライメントチャンバ１１４が設けられている。
搬入出部１０２において、ウエハＷは、搬送アーム１１１ａ，１１１ｂによって保持され、第１ウエハ搬送機構１１１の駆動により略水平面内で直進移動、また昇降させられることにより、所望の位置に搬送させられる。そして、載置台１１３上のキャリアＣ、アライメントチャンバ１１４、ロードロック室１０３に対してそれぞれ搬送アーム１１１ａ，１１１ｂが進退することにより、搬入出させられるようになっている。
各ロードロック室１０３は、搬送室１１２との間にそれぞれゲートバルブ１１６が介在された状態で、搬送室１１２にそれぞれ連結されている。各ロードロック室１０３内には、ウエハＷを搬送する第２ウエハ搬送機構１１７が設けられている。また、ロードロック室１０３は、所定の真空度まで真空引き可能に構成されている。
第２ウエハ搬送機構１１７は、多関節アーム構造を有しており、ウエハＷを略水平に保持するピックを有している。この第２ウエハ搬送機構１１７においては、多関節アームを縮めた状態でピックがロードロック室１０３内に位置し、多関節アームを伸ばすことにより、ピックが熱処理装置１０４に到達し、さらに伸ばすことによりエッチング装置１０５に到達することが可能となっており、ウエハＷをロードロック室１０３、熱処理装置１０４、およびエッチング装置１０５間で搬送することが可能となっている。
制御部１０６は、典型的にはコンピュータからなり、処理システム１００の各構成部を制御するＣＰＵを有する主制御部と、入力装置（キーボード、マウス等）、出力装置（プリンタ等）、表示装置（ディスプレイ等）、記憶装置（記憶媒体）を有している。制御部１０６の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、処理システム１００に、所定の動作を実行させる。
このような処理システム１００では、上記構造が形成されたウエハＷを複数枚キャリアＣ内に収納して処理システム１００に搬送する。処理システム１００においては、大気側のゲートバルブ１１６を開いた状態で搬入出部１０２のキャリアＣから第１ウエハ搬送機構１１１の搬送アーム１１１ａ、１１１ｂのいずれかによりウエハＷを１枚ロードロック室１０３に搬送し、ロードロック室１０３内の第２ウエハ搬送機構１１７のピックに受け渡す。
その後、大気側のゲートバルブ１１６を閉じてロードロック室１０３内を真空排気し、次いでゲートバルブ１５４を開いて、ピックをエッチング装置１０５まで伸ばしてウエハＷをエッチング装置１０５へ搬送する。
その後、ピックをロードロック室１０３に戻し、ゲートバルブ１５４を閉じ、エッチング装置１０５において上述したエッチング方法により、ＳｉＧｅ膜のエッチング処理を行う。
エッチング処理が終了した後、ゲートバルブ１２２、１５４を開き、必要に応じて、第２ウエハ搬送機構１１７のピックによりエッチング処理後のウエハＷを熱処理装置１０４に搬送し、エッチング残渣等を加熱除去する。
エッチング処理が終了した後、またはエッチング処理後、熱処理装置１０４における熱処理が終了した後、第１ウエハ搬送機構１１１の搬送アーム１１１ａ、１１１ｂのいずれかによりキャリアＣに戻す。これにより、一枚のウエハの処理が完了する。
なお、エッチング残渣等を除去する必要がない場合には、熱処理装置１０４を設けなくともよく、その場合には、エッチング処理が終了した後のウエハＷを第２ウエハ搬送機構１１７のピックによりロードロック室１０３に退避させ、第１ウエハ搬送機構１１１の搬送アーム１１１ａ、１１１ｂのいずれかによりキャリアＣに戻せばよい。
＜エッチング装置＞
次に、一実施形態に係るエッチング方法を実施するためのエッチング装置１０５の一例について詳細に説明する。
図１２はエッチング装置１０５の一例を示す断面図である。図１２に示すように、エッチング装置１０５は、処理空間を規定する処理容器としての密閉構造のチャンバー１４０を備えており、チャンバー１４０の内部には、ウエハＷを略水平にした状態で載置させる載置台１４２が設けられている。また、エッチング装置１０５は、チャンバー１４０にエッチングガスを供給するガス供給部１４３、チャンバー１４０内を排気する排気部１４４を備えている。
チャンバー１４０は、チャンバー本体１５１と蓋部１５２とによって構成されている。チャンバー本体１５１は、略円筒形状の側壁部１５１ａと底部１５１ｂとを有し、上部は開口となっており、この開口が蓋部１５２で閉止される。側壁部１５１ａと蓋部１５２とは、シール部材（図示せず）により密閉されて、チャンバー１４０内の気密性が確保される。蓋部１５２の天壁には上方からチャンバー１４０内に向けてガス導入ノズル１６１が挿入されている。
側壁部１５１ａには、熱処理装置１０４との間でウエハＷを搬入出する搬入出口１５３が設けられており、この搬入出口１５３はゲートバルブ１５４により開閉可能となっている。
載置台１４２は、平面視略円形をなしており、チャンバー１４０の底部１５１ｂに固定されている。載置台１４２の内部には、載置台１４２の温度を調節する温度調節器１６５が設けられている。温度調節器１６５は、例えば温度調節用媒体（例えば水など）が循環する管路を備えており、このような管路内を流れる温度調節用媒体と熱交換が行なわれることにより、載置台１４２の温度が調節され、載置台１４２上のウエハＷの温度制御がなされる。
ガス供給部１４３は、フッ素含有ガスであるＣｌＦ３ガスを供給するＣｌＦ３ガス供給源１７５、ＮＨ３ガスを供給するＮＨ３ガス供給源１７６、水素含有ガスであるＨＦガスを供給するＨＦガス供給源１７７、不活性ガスであるＡｒガスを供給するＡｒガス供給源１７８を有している。これら供給源にはそれぞれ配管１７１、１７２，１７３および１７４の一端が接続されている。配管１７１、１７２、１７３および１７４の他端は、共通配管１６２に接続され、共通配管１６２が上述したガス導入ノズル１６１に接続されている。
したがって、フッ素含有ガスであるＣｌＦ３ガス、ＮＨ３ガス、水素含有ガスであるＨＦガス、不活性ガスであるＡｒガスは、それぞれ、ＣｌＦ３ガス供給源１７５、ＮＨ３ガス供給源１７６、ＨＦガス供給源１７７、Ａｒガス供給源１７８から、配管１７１、１７２、１７３および１７４を経て、共通配管１６２に至り、ガス導入ノズル１６１からチャンバー１４０内のウエハＷに向けて吐出される。
配管１７１、１７２，１７３および１７４には、流路の開閉動作および流量制御を行う流量制御部１７９が設けられている。流量制御部１７９は例えば開閉弁およびマスフローコントローラにより構成されている。
なお、本例のエッチング装置１０５は、ＣｌＦ３ガスとＨＦガスは混合された状態でチャンバー１４に吐出するプレミックスタイプであるが、ＣｌＦ３ガスとＨＦガスを別個に吐出するポストミックスタイプであってもよい。また、チャンバー１４０の上部にシャワープレートを設け、シャワープレートを介してガスをシャワー状に供給してもよい。シャワープレートを用いてポストミックスを実現するためにシャワー内でガスが混合しないマトリックスシャワーを用いればよい。
これらガスのうちフッ素含有ガスであるＣｌＦ３ガスがエッチングガスであり、水素含有ガスであるＨＦガスはＳｉ膜のダメージを抑制するための反応ガスである。不活性ガスであるＡｒガスは希釈ガスおよびパージガスとして用いられる。また、ＮＨ３ガスは自然酸化膜除去に用いられる。
排気部１４４は、チャンバー１４０の底部１５１ｂに形成された排気口１８１に繋がる排気配管１８２を有しており、さらに、排気配管１８２に設けられた、チャンバー１４０内の圧力を制御するための自動圧力制御弁（ＡＰＣ）１８３およびチャンバー１４０内を排気するための真空ポンプ１８４を有している。
チャンバー１４０の側壁には、チャンバー１４０内の圧力を計測するための圧力計として２つのキャパシタンスマノメータ１８６ａ，１８６ｂが、チャンバー１４０内に挿入されるように設けられている。キャパシタンスマノメータ１８６ａは高圧力用、キャパシタンスマノメータ１８６ｂは低圧力用となっている。載置台１４２に載置されたウエハＷの近傍には、ウエハＷの温度を検出する温度センサ（図示せず）が設けられている。
エッチング装置１０５の各構成部は、処理システム１００の制御部１０６により制御される。制御部１０６の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、以下に説明するエッチング方法が行われるように、エッチング装置１０５の各構成部を制御する。
このようなエッチング装置１０５においては、例えば図２に示された構造のウエハＷをチャンバー１４０内に搬入し、載置台１４２に載置する。そして、チャンバー１４０内の圧力を、好ましくは、０．１３３～１３３０Ｐａ（１ｍＴｏｒｒ～１０Ｔｏｒｒ）の範囲、より好ましくは、１．３３～１３３Ｐａ（１０ｍＴｏｒｒ～１Ｔｏｒｒ）の範囲とする。また、載置台１４２の温度調節器１６５によりウエハＷを好ましくは０．１～１５０℃、より好ましくは、２０～１２０℃とする。
そして、チャンバー１４０内で自然酸化膜除去を行う場合には、水素含有ガスであるＨＦガスとＮＨ３ガスをチャンバー１４０内に供給し、これらと自然酸化膜を反応させて、ケイフッ化アンモニウムを生成させる。その後、加熱することによりケイフッ化アンモニウムを昇華させる。なお、処理システム１００に自然酸化膜装置を別個に設けて、自然酸化膜を除去した後にウエハＷをチャンバー１４０に搬入してもよい。その場合には、チャンバー１４０内での自然酸化膜除去は不要である。
次いで、フッ素含有ガスであるＣｌＦ３ガスを、例えば１～１０ｓｃｃｍ、水素含有ガスであるＨＦガスを、例えば１００～５００ｓｃｃｍの流量で、チャンバー１４０内に供給して、ＳｉＧｅ膜をエッチングする。このとき、水素含有ガスの流量（Ｈ）に対するフッ素含有ガスの流量（Ｆ）の比である流量比Ｆ／Ｈは、０．００１～０．１の範囲が好ましい。また、必要に応じて、不活性ガスであるＡｒガスを、例えば１００～１０００ｓｃｃｍの流量を供給してもよい。
このように、フッ素含有ガスであるＣｌＦ３ガスおよび水素含有ガスであるＨＦガスを用いることにより、上述したように、ＳｉＧｅまたはＧｅをＳｉに対して選択的にエッチングする際のＳｉのダメージを極めて効果的に抑制することができる。このため、ＳｉＧｅまたはＧｅのＳｉに対するエッチング選択比が１００以上と高く、エッチング後のＳｉの形状性も良好にすることができる。
＜実験例＞
次に、実験例について説明する。
［実験例１］
ここでは、上記図２に示す構造を有するウエハに対し、フッ素含有ガスとしてＦ２ガス、水素含有ガスとしてＨＦガス、不活性ガスとしてＡｒガスを供給して、ＳｉＧｅ膜をエッチングした（ケース１）。また、比較のため、同様の構造を有するウエハに対し、ＨＦガスを供給せず、Ｆ２ガスとＡｒガスを供給して、ＳｉＧｅ膜をエッチングした（ケース２）。なお、エッチングは、図１２に示すような構造のエッチング装置を用いた。このときの条件は以下のとおりとした。
・ケース１
圧力：６．６～６６．６Ｐａ（５０～５００ｍＴｏｒｒ）
ガス流量：Ｆ２＝３０～１００ｓｃｃｍ
ＨＦ＝４０～１５０ｓｃｃｍ
Ａｒ＝１００～２５０ｓｃｃｍ
流量比Ｆ２／ＨＦ：０．５～５
ウエハ温度：２０～１２０℃
・ケース２
圧力：６．６～６６．６Ｐａ（５０～５００ｍＴｏｒｒ）
ガス流量：Ｆ２＝３０～２００ｓｃｃｍ
Ａｒ＝１００～５００ｓｃｃｍ
ウエハ温度：２０～１２０℃
上記ケース１およびケース２について、ウエハの状態を検査した。その結果、ケース１では、Ｓｉ膜はほとんどエッチングされず、ＳｉＧｅ膜が選択的にエッチングされ、ＳｉＧｅ膜のＳｉ膜に対するエッチング選択比は１３３．３と高い値であり、エッチング後のＳｉの形状性も良好であった。これに対し、ケース２では、Ｓｉ膜の表面にダメージが生じ凹凸状となった。このため、エッチング選択比を求めることができなかった。このことにより、Ｆ２ガスにＨＦガスを加えることにより、Ｓｉ膜の表面のダメージを効果的に抑制しつつ、Ｓｉ膜に対して高選択比でＳｉＧｅ膜をエッチングできることが確認された。
［実験例２］
ここでは、上記図２に示す構造を有するウエハに対し、フッ素含有ガスとしてＣｌＦ３ガス、水素含有ガスとしてＨＦガス、不活性ガスとしてＡｒガスを供給して、ＳｉＧｅ膜をエッチングした（ケース３）。また、比較のため、同様の構造を有するウエハに対し、ＨＦガスを供給せず、ＣｌＦ３ガスとＡｒガスを供給して、ＳｉＧｅ膜をエッチングした（ケース４）。なお、実験例１と同様、エッチングは、図１２に示すような構造のエッチング装置を用いた。このときの条件は以下のとおりとした。
・ケース３
圧力：６．６～６６．６Ｐａ（５０～５００ｍＴｏｒｒ）
ガス流量：ＣｌＦ３＝１～５０ｓｃｃｍ
ＨＦ ＝１００～５００ｓｃｃｍ
Ａｒ ＝１００～５００ｓｃｃｍ
流量比ＣｌＦ３／ＨＦ：０．００５～０．５
ウエハ温度：２０～１２０℃
・ケース４
圧力：６．６～６６．６Ｐａ（５０～５００ｍＴｏｒｒ）
ガス流量：ＣｌＦ３＝１～５０ｓｃｃｍ
Ａｒ ＝３００～１０００ｓｃｃｍ
ウエハ温度：２０～１２０℃
上記ケース３およびケース４について、ウエハの状態を検査した。その結果、ケース３では、Ｓｉ膜はほとんどエッチングされず、ＳｉＧｅ膜が選択的にエッチングされ、ＳｉＧｅ膜のＳｉ膜に対するエッチング選択比は１６０．０と高い値であり、エッチング後のＳｉの形状性も良好であった。これに対し、ケース４では、Ｓｉ膜の表面にダメージが生じ、ＳｉＧｅ膜のＳｉ膜に対するエッチング選択比は１０９．１と１００を超えているものの、Ｓｉ膜の端面部分が細くなり形状性が悪かった。このことにより、ＣｌＦ３ガスにＨＦガスを加えることにより、Ｓｉ膜の表面のダメージを効果的に抑制しつつ、Ｓｉ膜に対して高選択比でＳｉＧｅ膜をエッチングできることが確認された。
＜他の適用＞
以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、図２に示す基板の構造例はあくまで例示であり、表面部分にＳｉＧｅまたはＧｅとＳｉとを有する基板であれば適用可能である。また、上記処理システムやエッチング装置の構造についても例示に過ぎず、種々の構成のシステムや装置を用いることができる。また、基板として半導体ウエハを用いた場合について示したが、半導体ウエハに限らず、ＬＣＤ（液晶ディスプレイ）用基板に代表されるＦＰＤ（フラットパネルディスプレイ）基板や、セラミックス基板等の他の基板であってもよい。
１０；半導体基体
１１；ＳｉＧｅ膜
１２；Ｓｉ膜
１３；積層構造部
１４；凹部
１００；処理システム
１０５；エッチング装置
１４２；載置台
１４３；処理ガス供給部
１４４；排気部
１６５；温度調節器
Ｗ；半導体ウエハ（基板）

Claims (13)

  1. 表面部分にＳｉＧｅまたはＧｅとＳｉとを有する基板を設ける工程と、
    前記基板にフッ素含有ガスと水素含有ガスとを含む処理ガスをプラズマにより励起することなく供給し、前記ＳｉＧｅまたはＧｅを前記Ｓｉに対して選択的にエッチングする工程と、
    を有し、
    前記エッチングする工程においては、前記フッ素含有ガスと前記ＳｉＧｅまたはＧｅとの反応により生成されるＧｅＦ ４ ガスを、前記水素含有ガスと前記ＳｉＧｅまたはＧｅとの反応により生成されるＳｉＨ ４ ガスおよびＧｅＨ ４ ガス、またはＧｅＨ ４ ガスにより低濃度化することによって、前記Ｓｉのダメージを抑制するエッチング方法。
  2. 前記エッチングする工程においては、前記水素含有ガスにより前記Ｓｉの表面を水素終端することによって、前記Ｓｉを前記ＧｅＦ ４ から保護する、請求項１に記載のエッチング方法。
  3. 前記ＳｉＧｅまたはＧｅが、ＳｉＧｅ膜またはＧｅ膜であり、前記ＳｉがＳｉ膜である、請求項１または請求項２に記載のエッチング方法。
  4. 前記ＳｉＧｅ膜、前記Ｇｅ膜、および前記Ｓｉ膜は、化学蒸着法により形成されたものである、請求項３に記載のエッチング方法。
  5. 前記基板は、表面部分に前記ＳｉＧｅ膜と前記Ｓｉ膜とが交互に積層されてなる積層構造部を有する、請求項３または請求項４に記載のエッチング方法。
  6. 前記フッ素含有ガスは、ＣｌＦ３ガス、Ｆ２ガス、ＳＦ６ガス、ＩＦ７ガスからなる群から選択されたものである、請求項１から請求項５のいずれか１項に記載のエッチング方法。
  7. 前記水素含有ガスは、ＨＦガス、Ｈ２ガス、Ｈ２Ｓガスからなる群から選択されたものである、請求項１から請求項６のいずれか１項に記載のエッチング方法。
  8. 前記水素含有ガスの流量に対する前記フッ素含有ガスの比は、０．００１～１０の範囲である、請求項１から請求項７のいずれか１項に記載のエッチング方法。
  9. 前記エッチングする工程における圧力は、０．１３３～１３３０Ｐａの範囲である、請求項１から請求項８のいずれか１項に記載のエッチング方法。
  10. 前記エッチングする工程における基板の温度は、０．１～１５０℃の範囲である、請求項１から請求項９のいずれか１項に記載のエッチング方法。
  11. 前記エッチングする工程に先立って行われる、基板の表面の自然酸化膜を除去する工程をさらに有する、請求項１から請求項１０のいずれか１項に記載のエッチング方法。
  12. 表面部分にＳｉＧｅまたはＧｅとＳｉとを有する基板を収容するチャンバーと、
    前記チャンバー内で基板を載置する載置台と、
    前記チャンバー内にフッ素含有ガスと水素含有ガスとを含む処理ガスを供給するガス供給部と、
    前記チャンバー内を排気する排気部と、
    前記載置台上の基板の温度を調節する温調部と、
    制御部と、
    を具備し、
    前記制御部は、
    前記基板が前記載置台に載置された状態で、前記基板にフッ素含有ガスと水素含有ガスとを含む処理ガスがプラズマにより励起することなく供給され、前記ＳｉＧｅまたはＧｅが前記Ｓｉに対して選択的にエッチングされ、前記フッ素含有ガスと前記ＳｉＧｅまたはＧｅとの反応により生成されるＧｅＦ ４ ガスが、前記水素含有ガスと前記ＳｉＧｅまたはＧｅとの反応により生成されるＳｉＨ ４ ガスおよびＧｅＨ ４ ガス、またはＧｅＨ ４ ガスにより低濃度化され、前記Ｓｉのダメージが抑制されるように、前記ガス供給部と、前記排気部と、前記温調部とを制御する、エッチング装置。
  13. コンピュータ上で動作し、エッチング装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項１１のいずれかのエッチング方法が行われるように、コンピュータに前記エッチング装置を制御させることを特徴とする記憶媒体。
JP2018178271A 2018-09-25 2018-09-25 エッチング方法、エッチング装置、および記憶媒体 Active JP7113711B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018178271A JP7113711B2 (ja) 2018-09-25 2018-09-25 エッチング方法、エッチング装置、および記憶媒体
CN201910649138.7A CN110942985B (zh) 2018-09-25 2019-07-18 蚀刻方法、蚀刻装置及存储介质
KR1020190114596A KR102318825B1 (ko) 2018-09-25 2019-09-18 에칭 방법, 에칭 장치 및 기억 매체
US16/578,795 US20200098575A1 (en) 2018-09-25 2019-09-23 Etching Method, Etching Apparatus, and Storage Medium
TW108134177A TWI827685B (zh) 2018-09-25 2019-09-23 蝕刻方法、蝕刻裝置以及記憶媒體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018178271A JP7113711B2 (ja) 2018-09-25 2018-09-25 エッチング方法、エッチング装置、および記憶媒体

Publications (2)

Publication Number Publication Date
JP2020053448A JP2020053448A (ja) 2020-04-02
JP7113711B2 true JP7113711B2 (ja) 2022-08-05

Family

ID=69884682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018178271A Active JP7113711B2 (ja) 2018-09-25 2018-09-25 エッチング方法、エッチング装置、および記憶媒体

Country Status (5)

Country Link
US (1) US20200098575A1 (ja)
JP (1) JP7113711B2 (ja)
KR (1) KR102318825B1 (ja)
CN (1) CN110942985B (ja)
TW (1) TWI827685B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282967B2 (en) * 2019-12-30 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Nanostructure field-effect transistor device and method of forming
JP2023519847A (ja) * 2020-04-21 2023-05-15 プラクスエア・テクノロジー・インコーポレイテッド シリコンゲルマニウム層のガス相選択的エッチングのための新規方法
US11538690B2 (en) * 2021-02-09 2022-12-27 Tokyo Electron Limited Plasma etching techniques
JP2022191045A (ja) 2021-06-15 2022-12-27 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US20230360921A1 (en) * 2022-05-09 2023-11-09 Tokyo Electron Limited Selective and isotropic etch of silicon over silicon-germanium alloys and dielectrics; via new chemistry and surface modification
WO2024039530A1 (en) * 2022-08-15 2024-02-22 Lam Research Corporation Selective sige etching using thermal f2 with additive
US20240096639A1 (en) * 2022-09-15 2024-03-21 Tokyo Electron Limited Surface modification to achieve selective isotropic etch

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100203739A1 (en) 2007-07-19 2010-08-12 Volker Becker Method for etching a layer on a silicon semiconductor substrate
JP2016143781A (ja) 2015-02-03 2016-08-08 東京エレクトロン株式会社 エッチング方法
JP2018006405A (ja) 2016-06-28 2018-01-11 株式会社Ｓｃｒｅｅｎホールディングス エッチング方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200193954Y1 (ko) * 2000-04-11 2000-08-16 국제엘렉트릭코리아주식회사 자연 산화막 제거 기능을 갖춘 화학 기상 침적 설비
DE102005047081B4 (de) 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
JP2007250944A (ja) * 2006-03-17 2007-09-27 Sony Corp 半導体薄膜の成膜方法および半導体薄膜の成膜装置
JP4913485B2 (ja) * 2006-06-29 2012-04-11 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP2011029503A (ja) * 2009-07-28 2011-02-10 Toshiba Corp 半導体装置
US8512586B2 (en) * 2011-09-01 2013-08-20 Tel Epion Inc. Gas cluster ion beam etching process for achieving target etch process metrics for multiple materials
JP6097192B2 (ja) * 2013-04-19 2017-03-15 東京エレクトロン株式会社 エッチング方法
KR20160003225A (ko) * 2013-05-31 2016-01-08 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기판 처리 방법
JP6393574B2 (ja) * 2014-10-09 2018-09-19 東京エレクトロン株式会社 エッチング方法
CN107623033A (zh) * 2016-07-13 2018-01-23 中芯国际集成电路制造(上海)有限公司 多沟道全包围栅极器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100203739A1 (en) 2007-07-19 2010-08-12 Volker Becker Method for etching a layer on a silicon semiconductor substrate
JP2016143781A (ja) 2015-02-03 2016-08-08 東京エレクトロン株式会社 エッチング方法
JP2018006405A (ja) 2016-06-28 2018-01-11 株式会社Ｓｃｒｅｅｎホールディングス エッチング方法

Also Published As

Publication number Publication date
KR20200035213A (ko) 2020-04-02
JP2020053448A (ja) 2020-04-02
CN110942985A (zh) 2020-03-31
TW202030794A (zh) 2020-08-16
CN110942985B (zh) 2024-04-05
TWI827685B (zh) 2024-01-01
KR102318825B1 (ko) 2021-10-28
US20200098575A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
JP7113711B2 (ja) エッチング方法、エッチング装置、および記憶媒体
KR101884510B1 (ko) 에칭 방법
JP7204348B2 (ja) エッチング方法およびエッチング装置
KR102181910B1 (ko) 에칭 방법 및 잔사 제거 방법
KR101790406B1 (ko) 에칭 방법 및 기억 매체
KR101802595B1 (ko) 에칭 방법 및 기억 매체
KR101802580B1 (ko) 에칭 방법 및 기억 매체
JP6073172B2 (ja) エッチング方法
WO2014171214A1 (ja) エッチング方法
KR20200010411A (ko) 에칭 방법
TWI756425B (zh) 蝕刻方法
JP7145740B2 (ja) エッチング方法
JP7313201B2 (ja) エッチング方法およびエッチング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220726

R150 Certificate of patent or registration of utility model

Ref document number: 7113711

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150