KR20200010411A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20200010411A
KR20200010411A KR1020197037632A KR20197037632A KR20200010411A KR 20200010411 A KR20200010411 A KR 20200010411A KR 1020197037632 A KR1020197037632 A KR 1020197037632A KR 20197037632 A KR20197037632 A KR 20197037632A KR 20200010411 A KR20200010411 A KR 20200010411A
Authority
KR
South Korea
Prior art keywords
film
etching
silicon
gas
wafer
Prior art date
Application number
KR1020197037632A
Other languages
English (en)
Other versions
KR102441239B1 (ko
Inventor
레이코 사사하라
사토시 도다
다쿠야 아베
즈홍 후앙.
요시에 오자와
겐 나카고미
겐이치 나카하타
겐시로 아사히
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Priority claimed from PCT/JP2018/012689 external-priority patent/WO2018220973A1/ja
Publication of KR20200010411A publication Critical patent/KR20200010411A/ko
Application granted granted Critical
Publication of KR102441239B1 publication Critical patent/KR102441239B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask

Abstract

에칭 방법은, 질화실리콘막, 산화실리콘막, 실리콘 및 실리콘 게르마늄을 갖는 피처리 기판을 챔버 내에 배치하는 공정과, 챔버 내의 압력을 1333Pa 이상으로 하는 공정과, 챔버 내에 불화수소 가스를 공급하고, 질화실리콘막을, 산화실리콘막, 실리콘 및 실리콘 게르마늄에 대하여 선택적으로 에칭하는 공정을 갖는다.

Description

에칭 방법
본 개시는, 에칭 방법에 관한 것이다.
최근, 반도체 디바이스의 제조 과정에서, 미세화 에칭이 행해지지만, 종래의 플라스마 에칭을 대신하는 드라이 에칭 기술로서, 저대미지의 에칭이 가능한 화학적 에칭 기술이 주목받고 있다. 예를 들어, 산화실리콘(SiO2)막의 에칭에는, 처리 가스로서, 불화수소(HF) 가스와 암모니아(NH3) 가스의 혼합 가스를 사용한 화학적 산화물 제거 처리(Chemical Oxide Removal; COR) 기술이 사용되고 있다(예를 들어 특허문헌 1, 2).
최근에는, 이와 같은 화학적 에칭 기술을 질화실리콘(SiN)막의 에칭에 적용하는 것이 검토되고 있다.
SiN막은 SiO2막과 인접하고 있는 경우가 많기 때문에, SiO2막에 대하여 선택적으로 SiN막을 에칭하는 기술로서, 특허문헌 3에는, HF 가스와, F2 가스와, 불활성 가스와, O2 가스를, 여기한 상태에서 공급하여, 에칭하는 것이 기재되어 있다.
일본 특허 공개 제2005-39185호 공보 일본 특허 공개 제2008-160000호 공보 일본 특허 공개 제2015-73035호 공보
본 개시는, 질화실리콘(SiN)막을, 산화실리콘(SiO2)막, 실리콘(Si) 및 실리콘 게르마늄(SiGe)에 대하여 높은 선택성으로 에칭할 수 있는 에칭 방법을 제공한다.
본 개시의 일 양태에 관한 에칭 방법은, 질화실리콘막, 산화실리콘막, 실리콘 및 실리콘 게르마늄을 갖는 피처리 기판을 챔버 내에 배치하는 공정과, 상기 챔버 내의 압력을 1333Pa 이상으로 하는 공정과, 상기 챔버 내에 불화수소 가스를 공급하여, 상기 질화실리콘막을, 상기 산화실리콘막, 실리콘 및 실리콘 게르마늄에 대하여 선택적으로 에칭하는 공정을 갖는다.
본 개시에 의하면, 질화실리콘(SiN)막을, 산화실리콘(SiO2)막, 실리콘(Si) 및 실리콘 게르마늄(SiGe)에 대하여 높은 선택성으로 에칭할 수 있는 에칭 방법이 제공된다.
도 1은 제1 실시 형태의 에칭 방법이 적용되는 구조의 일례에 대해, SiN막의 에칭을 행하였을 때의 공정 단면도이다.
도 2는 제1 실시 형태의 에칭 방법이 적용되는 구조의 다른 예에 대해, SiN막의 에칭을 행하였을 때의 공정 단면도이다.
도 3은 제1 실시 형태의 에칭 방법에 사용하는 처리 시스템의 일례를 도시하는 개략 구성도이다.
도 4는 도 3의 처리 시스템에 탑재된 에칭 장치를 도시하는 단면도이다.
도 5는 불순물을 포함하는 SiO2막과 인접한 SiN막을 HF 가스에 의해 에칭할 때, SiO2막에 대미지가 발생하는 메커니즘을 설명하기 위한 도면이다.
도 6은 제2 실시 형태의 에칭 방법의 제1 예를 설명하는 흐름도이다.
도 7은 표면 개질 처리에 사용하는 계면 활성제의 기능을 설명하기 위한 도면이다.
도 8은 제2 실시 형태의 에칭 방법의 제2 예가 적용되는 구조의 일례를 도시하는 단면도이다.
도 9는 제2 실시 형태의 에칭 방법의 제2 예를 설명하는 흐름도이다.
도 10은 제2 실시 형태의 에칭 방법의 제2 예에 있어서의 공정 단면도이다.
도 11은 제2 실시 형태의 제2 예의 에칭 방법에 사용하는 처리 시스템의 일례를 도시하는 개략 구성도이다.
도 12는 도 11의 처리 시스템에 탑재된 산화막 에칭 장치를 도시하는 단면도이다.
도 13은 도 11의 처리 시스템에 탑재된 표면 개질 처리 장치를 도시하는 단면도이다.
도 14는 표면 개질 처리 장치의 다른 예를 도시하는 단면도이다.
도 15는 표면 개질 처리 장치의 또 다른 예를 도시하는 단면도이다.
도 16은 실험예에 있어서, SiN막, 열산화막, 폴리실리콘막을, 온도 70℃에서 압력을 변화시켜 에칭하였을 때의, 압력과, 각 막의 에칭양(㎚) 및 SiN막의 열산화막에 대한 선택비 및 SiN막의 폴리실리콘막에 대한 선택비의 관계를 도시하는 도면이다.
도 17은 실험예에 있어서, SiN막, 열산화막, 폴리실리콘막을, 압력 50Torr에서 온도를 변화시켜 에칭하였을 때의, 온도와, 각 막의 에칭양(㎚) 및 SiN막의 열산화막에 대한 선택비 및 SiN막의 폴리실리콘막에 대한 선택비의 관계를 도시하는 도면이다.
이하, 도면을 참조하면서, 본 발명의 실시 형태에 대하여 설명한다.
<경위>
처음에, 본 개시의 에칭 방법에 이른 경위에 대하여 설명한다.
상술한 바와 같이, 최근, COR 기술과 마찬가지의 화학적 에칭에 의해 SiN막의 에칭을 행하는 것이 검토되고 있다. 예를 들어, 특허문헌 3에는, HF 가스와, F2 가스와, 불활성 가스와, O2 가스를, 여기한 상태에서 공급하여, SiO2막에 대하여 선택적으로 SiN막을 에칭하는 기술이 기재되어 있다.
그러나, 예를 들어 CMOS 트랜지스터와 같은, Si 및 SiGe를 사용한 반도체 디바이스에 있어서, SiN막을 에칭하는 경우, 상기 특허문헌 3의 기술에서는, SiO2막, Si 및 SiGe 모두에 대하여 충분한 선택성으로 SiN막을 에칭하는 것은 곤란하다.
또한, SiO2막에 H나 N 등의 불순물이 포함되어 있는 경우에는, 상술한 특허문헌 3에서 SiN막을 에칭할 때, SiO2막에 대미지가 발생하는 경우가 있다.
따라서, 발명자들은, 이들의 점을 해소하기 위해 다양한 검토를 행하였다. 그 결과, HF 가스를 사용하여 고압으로 질화실리콘막을 에칭함으로써, 산화실리콘(SiO2)막, 실리콘(Si) 및 실리콘 게르마늄(SiGe)에 대하여 높은 선택성으로 에칭할 수 있음을 알아냈다. 또한, SiN막 및 SiO2막을 갖는 피처리 기판에 대하여 SiN막을 에칭할 때, 질화실리콘막의 에칭에 앞서서, 막 중의 불순물 등을 제거하는 표면 개질 처리를 행하는 것이 유효함을 알아냈다.
<제1 실시 형태>
다음에, 본 발명의 제1 실시 형태에 대하여 설명한다.
본 실시 형태에서는, SiO2, Si 및 SiGe에 인접하여 형성된 SiN막을 에칭 제거하는 방법에 대하여 설명한다.
[제1 실시 형태의 에칭 방법이 적용되는 구조예]
도 1은 제1 실시 형태의 에칭 방법이 적용되는 구조의 일례에 대하여 SiN막의 에칭을 행하였을 때의 공정 단면도이다. 도 1의 (a)는, 본 실시 형태의 에칭 방법이 적용되는 구조의 일례이다. (a)의 구조에서는, 실리콘 기판(11) 상에 폴형 Si막(12) 및 SiGe막(13)이 형성되어 있다. 또한, Si막(12)의 주위 및 SiGe막(13)의 주위에 제1 SiO2막(14)이 형성되고, 제1 SiO2막(14)의 주위 및 Si막(12) 및 SiGe막(13) 상에는, SiN막(15)이 형성되어 있다. 또한, Si측의 주위의 SiN막(15)과 SiGe측의 주위의 SiN막(15) 사이에는, 제2 SiO2막(16)이 형성되어 있다. 도 1의 (a)의 구조의 SiN막(15)을 에칭하여 원하는 반도체 디바이스를 형성하지만, 그때, 이상적으로는 (b)에 도시한 바와 같이 SiN막(15)만이 제거된 상태, 즉, SiN막(15)을, Si막(12), SiGe막(13), 제1 및 제2 SiO2막(14, 16)에 대하여 고선택비로 에칭할 것이 요구된다.
도 2는 제1 실시 형태의 에칭 방법이 적용되는 구조의 다른 예에 대해, SiN막의 에칭을 행하였을 때의 공정 단면도이다. 도 2의 (a)는 본 실시 형태의 에칭 방법이 적용되는 구조의 다른 예이다. (a)의 구조에서는, 실리콘 기판(21) 상에, 좌측으로부터 폴형을 이루는 제1 Si막(22a), 제2 Si막(22b), 제3 Si막(22c)이 마련되고, 또한 그 우측에 폴형을 이루는 SiGe막(23)이 형성되어 있다. 이들 제1 내지 제3 Si막(22a 내지 22c)과 SiGe막(23) 상에는 하드 마스크(24)가 잔존하고 있다. 제1 Si막(22a)의 주위 및 제1 Si막(22a)측의 단부로부터 제3 Si막(22c)에 도달할 때까지의 실리콘 기판(21) 상에는, SiO2막(25)이 형성되어 있다. 그리고, SiO2막(25) 상 및 제2 Si막(22b)의 주위에는 SiN막(26)이 마련되어 있다. 도 2의 (a)의 구조의 SiN막(26)을 에칭하여 원하는 반도체 디바이스를 형성하지만, 그때, 이상적으로는 (b)에 도시한 바와 같이 SiN막(26)만이 제거된 상태, 즉, SiN막(26)을, 제1 내지 제3 Si막(22a 내지 22c), SiGe막(23), SiO2막(25)에 대하여 고선택비로 에칭할 것이 요구된다. 구체적으로는, SiO2에 대한 선택비가 5 이상, Si, SiGe에 대한 선택비가 50 이상일 것이 요구된다.
Si막(12), 제1 내지 제3 Si막(22a 내지 22c), 및 SiGe막(13, 23)으로서는, 예를 들어 에피택셜 성장에 의해 형성된 것이나, CVD에 의한 다결정막을 사용할 수 있다. 또한, 제1 및 제2 SiO2막(14 및 16), 및 SiO2막(25)으로서는, 화학 증착법(CVD)에 의해 성막된 것이어도, 원자층 퇴적법(ALD)으로 성막된 것이어도, 열산화막이어도 된다. CVD에 의해 SiO2막을 성막할 때는, 다양한 방법이 있고, 그 방법에 따라 불순물로서 포함되는 수소(H), 탄소(C), 질소(N) 등의 양이 상이하고, 저그레이드의 CVD-SiO2막에서는 비교적 많은 불순물이 포함된다. ALD-SiO2막도 마찬가지로 이들 불순물이 포함된다. 한편, 열산화막의 경우에는, 이와 같은 불순물은 적다.
에칭 대상이 되는 SiN막은, SiH4 가스, SiH2Cl2, Si2Cl6 등의 실란계 가스와, NH3 가스나 N2 가스 등의 질소 함유 가스를 사용하여, 열 CVD, 플라스마 CVD, ALD 등에 의해 성막된 것이다.
[제1 실시 형태의 SiN막 에칭]
상기 디바이스예에서 나타내는, SiN막이 SiO2, Si 및 SiGe에 인접하여 형성되어 있는 경우에, SiN막을 높은 선택비로 에칭하는 시도로서는, (1) HF 가스나, HF 가스+NH3 가스를 사용하여 COR 장치에서 에칭하는 방법, (2) 이 가스계에 F2를 첨가하여 에칭하는 방법, (3) 라디칼 SiN 에칭에 의한 방법이 행해져 왔다.
(1)의 COR 처리의 경우에는, 통상, 4Torr(532Pa) 이하로 비교적 저압에서 행해지지만, SiN/SiO2 선택비가 2보다 작다. 또한, (2)의 경우에는, SiN/SiO2 선택비는 개선되지만, Si에 대한 선택비가 취해지지 않는다. 또한, (3)의 라디칼 SiN 에칭의 경우에는, SiN/SiO2 선택비는 취해지지만, SiN/SiGe 선택비가 취해지지 않는다.
따라서, 이와 같은 SiO2, Si 및 SiGe 모두에 대하여 고선택비로 SiN막을 에칭할 수 있는 방법을 검토한바, HF 가스를 사용하고, 압력을 1333Pa(10Torr) 이상으로 고압으로 하는 것이 유효함을 알아냈다. 이와 같이 고압 상태로 함으로써 높은 선택비를 얻을 수 있는 이유는, 고압으로 함으로써 HF 가스의 흡착 효율이 높아지는 효과가 얻어지기 때문이다.
이하 상세하게 설명한다.
본 실시 형태의 SiN 에칭에 있어서는, 예를 들어 상술한 바와 같은 구조를 갖는 반도체 웨이퍼(간단히 웨이퍼라고도 기재함)를 챔버 내에 수용하고, HF 가스만, 또는 HF 가스와 불활성 가스의 혼합 가스를 챔버 내에 도입함으로써 행해진다. 불활성 가스로서는, N2 가스나, Ar, He 등의 희가스를 사용할 수 있다.
이때의 가스 유량은, HF 가스 : 200 내지 3000sccm, 불활성 가스 : 200 내지 3000sccm인 것이 바람직하다.
이때의 챔버 내의 압력은, 상술한 바와 같이, 1333Pa(10Torr) 이상으로 고압으로 한다. 바람직하게는 1333 내지 11997Pa(10 내지 90Torr)이다. 보다 바람직하게는 1333 내지 5332Pa(10 내지 40Torr)이다.
또한, 이때의 웨이퍼 온도는, 10 내지 120℃가 바람직하다. 10℃ 미만 및 120℃ 초과이면, 원하는 선택비를 얻는 것이 곤란해지는 경우가 있다. 보다 바람직하게는, 30 내지 80℃이다.
이상과 같은 SiN막의 에칭이 종료된 후, 필요에 따라 에칭 잔사 등의 제거를 행하고, 처리가 종료된다.
SiN막의 에칭을, 이상의 조건에서 SiN막의 막 두께에 따라서 소정 시간 행함으로써, SiO2에 대하여 선택비 5 이상, Si 및 SiGe에 대하여 선택비 50 이상의 높은 선택성으로 SiN막을 에칭할 수 있다. SiO2에 대한 선택비는 15 이상, Si 및 SiGe에 대하여 선택비 100 이상이 바람직하다.
[제1 실시 형태에 사용하는 처리 시스템의 일례]
다음에, 제1 실시 형태에 사용하는 처리 시스템의 일례에 대하여 설명한다.
도 3은 제1 실시 형태에 사용하는 처리 시스템의 일례를 도시하는 개략 구성도이다. 이 처리 시스템(100)은, 반입출부(102)와, 2개의 로드 로크실(103)과, 2개의 열처리 장치(104)와, 2개의 에칭 장치(105)와, 제어부(106)를 구비하고 있다. 반입출부(102)는, 상기 구조예에 나타내는 구조를 갖는 웨이퍼 W를 반입출하기 위한 것이다. 2개의 로드 로크실(103)은, 반입출부(102)에 인접하여 마련되어 있다. 2개의 열처리 장치(104)는, 각 로드 로크실(103)에 인접하여 마련되어 있으며, 웨이퍼 W에 대하여 열처리를 행하기 위한 것이다. 2개의 에칭 장치(105)는, 각 열처리 장치(104)에 인접하여 마련되어 있고, 웨이퍼 W에 대하여 에칭을 행하는 것이다.
반입출부(102)는, 웨이퍼 W를 반송하는 제1 웨이퍼 반송 기구(111)가 내부에 마련된 반송실(112)을 갖고 있다. 제1 웨이퍼 반송 기구(111)는, 웨이퍼 W를 대략 수평으로 보유 지지하는 2개의 반송 암(111a, 111b)을 갖고 있다. 반송실(112)의 긴 변 방향의 측부에는, 적재대(113)가 마련되어 있고, 이 적재대(113)에는, FOUP 등의 복수매의 웨이퍼 W를 수용하는 캐리어 C가 예를 들어 3개 접속할 수 있도록 되어 있다. 또한, 반송실(112)에 인접하여, 웨이퍼 W의 얼라인먼트를 행하는 얼라인먼트 챔버(114)가 마련되어 있다.
반입출부(102)에 있어서, 웨이퍼 W는, 반송 암(111a, 111b)에 의해 보유 지지되고, 제1 웨이퍼 반송 기구(111)의 구동에 의해 대략 수평면 내에서 직진 이동, 또한 승강시켜짐으로써, 원하는 위치로 반송된다. 그리고, 적재대(113) 상의 캐리어 C, 얼라인먼트 챔버(114), 로드 로크실(103)에 대하여 각각 반송 암(111a, 111b)이 진퇴함으로써, 반입출되도록 되어 있다.
2개의 로드 로크실(103)은, 반송실(112)과의 사이에 각각 게이트 밸브(116)가 개재된 상태에서, 반송실(112)에 연결되어 있다. 각 로드 로크실(103) 내에는, 웨이퍼 W를 반송하는 제2 웨이퍼 반송 기구(117)가 마련되어 있다. 또한, 로드 로크실(103)은, 소정의 진공도까지 진공화 가능하게 구성되어 있다.
제2 웨이퍼 반송 기구(117)는, 다관절 암 구조를 갖고 있고, 웨이퍼 W를 대략 수평으로 보유 지지하는 피크를 갖고 있다. 이 제2 웨이퍼 반송 기구(117)에 있어서는, 다관절 암을 수축한 상태에서 피크가 로드 로크실(103) 내에 위치하고, 다관절 암을 신장시킴으로써, 피크가 열처리 장치(104)에 도달하고, 더 신장시킴으로써 에칭 장치(105)에 도달하는 것이 가능하게 되어 있어, 웨이퍼 W를 로드 로크실(103), 열처리 장치(104) 및 에칭 장치(105) 간에서 반송하는 것이 가능하게 되어 있다.
제어부(106)는, 전형적으로는 컴퓨터로 이루어지고, 처리 시스템(100)의 각 구성부를 제어하는 CPU를 갖는 주제어부와, 입력 장치(키보드, 마우스 등), 출력 장치(프린터 등), 표시 장치(디스플레이 등), 기억 장치(기억 매체)를 갖고 있다. 제어부(106)의 주제어부는, 예를 들어 기억 장치에 내장된 기억 매체, 또는 기억 장치에 세트된 기억 매체에 기억된 처리 레시피에 기초하여, 처리 시스템(100)에, 소정의 동작을 실행시킨다.
이와 같은 처리 시스템(100)에서는, 상기 구조가 형성된 웨이퍼 W를 복수매 캐리어 C 내에 수납하여 처리 시스템(100)으로 반송한다. 처리 시스템(100)에 있어서는, 대기측의 게이트 밸브(116)를 개방한 상태에서 반입출부(102)의 캐리어 C로부터 제1 웨이퍼 반송 기구(111)의 반송 암(111a, 111b) 중 어느 것에 의해 웨이퍼 W를 1매 로드 로크실(103)로 반송하고, 로드 로크실(103) 내의 제2 웨이퍼 반송 기구(117)의 피크에 전달한다.
그 후, 대기측의 게이트 밸브(116)를 폐쇄하여 로드 로크실(103) 내를 진공 배기하고, 계속해서 게이트 밸브(154)를 개방하여, 피크를 에칭 장치(105)까지 신장시켜 웨이퍼 W를 에칭 장치(105)로 반송한다.
그 후, 피크를 로드 로크실(103)로 되돌리고, 게이트 밸브(154)를 폐쇄하고, 에칭 장치(105)에 있어서 상술한 에칭 방법에 의해 SiN막의 에칭 처리를 행한다.
에칭 처리가 종료된 후, 게이트 밸브(122, 154)를 개방하여, 제2 웨이퍼 반송 기구(117)의 피크에 의해 에칭 처리 후의 웨이퍼 W를 열처리 장치(104)로 반송하고, 에칭 잔사 등을 가열 제거한다.
열처리 장치(104)에 있어서의 열처리가 종료된 후, 제1 웨이퍼 반송 기구(111)의 반송 암(111a, 111b) 중 어느 것에 의해 캐리어 C로 되돌린다. 이에 의해, 1매의 웨이퍼 처리가 완료된다.
또한, 에칭 잔사 등을 제거할 필요가 없는 경우에는, 열처리 장치(104)를 마련하지 않아도 되고, 그 경우에는, 에칭 처리가 종료된 후의 웨이퍼 W를 제2 웨이퍼 반송 기구(117)의 피크에 의해 로드 로크실(103)로 퇴피(저장)시키고, 제1 웨이퍼 반송 기구(111)의 반송 암(111a, 111b) 중 어느 것에 의해 캐리어 C로 되돌리면 된다.
[에칭 장치]
다음에, 본 실시 형태의 에칭 방법을 실시하기 위한 에칭 장치(105)의 일례에 대하여 상세하게 설명한다.
도 4는 에칭 장치(105)의 일례를 도시하는 단면도이다. 도 4에 도시한 바와 같이, 에칭 장치(105)는, 밀폐 구조의 챔버(140)를 구비하고 있고, 챔버(140)의 내부에는, 웨이퍼 W를 대략 수평으로 한 상태에서 적재시키는 적재대(142)가 마련되어 있다. 또한, 에칭 장치(105)는 챔버(140)에 에칭 가스를 공급하는 가스 공급 기구(143), 챔버(140) 내를 배기하는 배기 기구(144)를 구비하고 있다.
챔버(140)는, 챔버 본체(151)와 덮개부(152)에 의해 구성되어 있다. 챔버 본체(151)는, 대략 원통 형상의 측벽부(151a)와 저부(151b)를 갖고, 상부는 개구로 되어 있고, 이 개구가 덮개부(152)로 닫힌다. 측벽부(151a)와 덮개부(152)는, 시일 부재(도시하지 않음)에 의해 밀폐되어, 챔버(140) 내의 기밀성이 확보된다.
덮개부(152)는, 외측을 구성하는 덮개 부재(155)와, 덮개 부재(155)의 내측에 끼워 넣어져, 적재대(142)에 마주하도록 마련된 샤워 헤드(156)를 갖고 있다. 샤워 헤드(156)는 원통형을 이루는 측벽(157a)과 상부벽(157b)을 갖는 본체(157)와, 본체(157)의 저부에 마련된 샤워 플레이트(158)를 갖고 있다. 본체(157)와 샤워 플레이트(158) 사이에는 공간(159)이 형성되어 있다.
덮개 부재(155) 및 본체(157)의 상부벽(157b)에는 공간(159)까지 관통되어 가스 도입로(161)가 형성되어 있고, 이 가스 도입로(161)에는 후술하는 가스 공급 기구(143)의 HF 가스 공급 배관(171)이 접속되어 있다.
샤워 플레이트(158)에는 복수의 가스 토출 구멍(162)이 형성되어 있고, 가스 공급 배관(171) 및 가스 도입로(161)를 통해 공간(159)에 도입된 가스가 가스 토출 구멍(162)으로부터 챔버(140) 내의 공간으로 토출된다.
측벽부(151a)에는, 열처리 장치(104)와의 사이에서 웨이퍼 W를 반입출하는 반입출구(153)가 마련되어 있고, 이 반입출구(153)는 게이트 밸브(154)에 의해 개폐 가능하게 되어 있다.
적재대(142)는, 평면으로 보아 대략 원형을 이루고 있고, 챔버(140)의 저부(151b)에 고정되어 있다. 적재대(142)의 내부에는, 적재대(142)의 온도를 조절하는 온도 조절기(165)가 마련되어 있다. 온도 조절기(165)는, 예를 들어 온도 조절용 매체(예를 들어 물 등)가 순환하는 관로를 구비하고 있고, 이와 같은 관로 내를 흐르는 온도 조절용 매체와 열교환이 행해짐으로써, 적재대(142)의 온도가 조절되어, 적재대(142) 상의 웨이퍼 W의 온도 제어가 이루어진다.
가스 공급 기구(143)는, HF 가스를 공급하는 HF 가스 공급원(175) 및 불활성 가스를 공급하는 불활성 가스 공급원(176)을 갖고 있고, 이들에는 각각 HF 가스 공급 배관(171) 및 불활성 가스 공급 배관(172)의 일단이 접속되어 있다. HF 가스 공급 배관(171) 및 불활성 가스 공급 배관(172)에는, 유로의 개폐 동작 및 유량 제어를 행하는 유량 제어기(179)가 마련되어 있다. 유량 제어기(179)는 예를 들어 개폐 밸브 및 매스 플로우 컨트롤러에 의해 구성되어 있다. HF 가스 공급 배관(171)의 타단은, 상술한 바와 같이, 가스 도입로(161)에 접속되어 있다. 또한, 불활성 가스 공급 배관(172)의 타단은 HF 가스 공급 배관(171)에 접속되어 있다.
따라서, HF 가스는, HF 가스 공급원(175)으로부터 HF 가스 공급 배관(171)을 통해 샤워 헤드(156) 내에 공급되고, 불활성 가스는, 불활성 가스 공급원(176)으로부터 불활성 가스 공급 배관(172) 및 HF 가스 공급 배관(171)을 통해 샤워 헤드(156)에 공급된다. 이들 가스는, 샤워 헤드(156)의 가스 토출 구멍(162)으로부터 챔버(140) 내의 웨이퍼 W를 향하여 토출된다.
이들 가스 중 HF 가스가 반응 가스이며, 불활성 가스는 희석 가스 및 퍼지 가스로서 사용된다. HF 가스를 단독 또는 HF 가스와 불활성 가스를 혼합하여 공급함으로써, 원하는 에칭 성능을 얻을 수 있다.
배기 기구(144)는 챔버(140)의 저부(151b)에 형성된 배기구(181)에 연결되는 배기 배관(182)을 갖고 있다. 배기 기구(144)는, 또한, 배기 배관(182)에 마련된, 챔버(140) 내의 압력을 제어하기 위한 자동 압력 제어 밸브(APC)(183) 및 챔버(140) 내를 배기하기 위한 진공 펌프(184)를 갖고 있다.
챔버(140)의 측벽에는, 챔버(140) 내의 압력을 계측하기 위한 압력계로서 2개의 캐패시턴스 마노미터(186a, 186b)가, 챔버(140) 내에 삽입되도록 마련되어 있다. 캐패시턴스 마노미터(186a)는 고압력용, 캐패시턴스 마노미터(186b)는 저압력용으로 되어 있다. 적재대(142)에 적재된 웨이퍼 W의 근방에는, 웨이퍼 W의 온도를 검출하는 온도 센서(도시하지 않음)가 마련되어 있다.
이와 같은 에칭 장치(105)에 있어서는, 상술한 구조가 형성된 웨이퍼 W를 챔버(140) 내에 반입하여, 적재대(142)에 적재한다. 그리고, 적재대(142)의 온도 조절기(165)에 의해 웨이퍼 W를 바람직하게는 10 내지 120℃, 보다 바람직하게는, 30 내지 80℃로 한다. 또한, 챔버(140) 내의 압력을, 1333Pa(10Torr) 이상, 바람직하게는 1333 내지 11997Pa(10 내지 90Torr), 보다 바람직하게는 1333 내지 5332Pa(10 내지 40Torr)로 한다. 그리고, HF 가스 및 불활성 가스를, 바람직하게는 모두 200 내지 3000sccm의 유량으로 공급하여, SiN막을 에칭한다.
<제2 실시 형태>
다음에, 본 발명의 제2 실시 형태에 대하여 설명한다.
본 실시 형태는, 제1 실시 형태와 마찬가지로, SiN막을 에칭 제거하는 공정을 포함하는 것이다. 본 실시 형태에서는, SiN막에 인접하는 SiO2막 중에 N이나 H 등의 불순물이 포함되어 있어도, SiN막을 에칭하였을 때의 SiO2막에 대한 대미지가 발생하기 어려운 에칭 방법에 대하여 설명한다.
[제2 실시 형태의 에칭 방법의 제1 예]
처음에, 제2 실시 형태의 제1 예로서, 본 실시 형태의 기본예에 대하여 설명한다. 본 예에서는, 소정의 불순물이 포함되어 있는 SiO2막에 인접하여 SiN막이 형성된 웨이퍼에 대하여, SiN막의 에칭을 행한다.
SiO2막 중에 H나 N 등의 불순물이 포함되어 있는 경우, 그것에 인접하는 SiN막을 그대로 HF 가스에 의해 에칭하면, SiO2막 중에 포함되어 있는 불순물 중의 H나 N 등의 가스 성분이, SiN막 에칭 시에 HF와 반응하는 것이 판명되었다. 이와 같은 가스 성분이 SiN막 에칭 시에 HF와 반응하면, SiO2막이 불균일하게 에칭되어, 피팅(구멍)이나 표면 거칠어짐 등의 대미지가 발생할 우려가 있다. 예를 들어, CVD나 ALD로 성막된 SiO2막의 경우에는, 막 중에 성막 원료 가스 유래의 H, N, C 등이 존재하고 있어, SiN막 에칭 시의 대미지가 발생할 우려가 있다. 특히 CVD나 ALD로 성막된 SiO2 층간 절연막의 어닐 온도가 낮은 경우에는 상기 불순물이 존재하는 것 외에, 밀도가 낮아, SiN막 에칭 시의 대미지를 받기 쉬워진다. 또한, 유동성 화학 증착법(F-CVD)에 의해 형성된 SiO2막도, 상기와 같은 불순물이 많이 존재하고, 밀도도 낮기 때문에, 역시, SiN막 에칭 시의 대미지를 받기 쉬워진다.
또한, SiN막에 인접하는 SiO2막이 에칭된 것인 경우, 원래 포함되어 있는 불순물 외에, 에칭 시에 막 중에 침입하는 성분이나, 완전히 제거되지 않고 웨이퍼 W에 부착되어 있는 가스 성분이 존재한다. 그리고, SiN막 에칭 시에, HF와 부착된 가스 성분에 의해 SiO2막의 에칭에 의한 대미지를 받기 쉬워진다. 특히, SiO2막을 COR에 의해 제거하였을 때는, 막 중에 불순물인 H, N, C 등 외에, 가스 성분 중의 NH3나 F가 포함되어 있고, 또한 NH4나 HF2와 같은 반응성이 높은 부생성물이 웨이퍼 W에 부착되어 있을 가능성이 있다. 이들이 SiN막 에칭 시에 HF와 공존함으로써, SiO2막이 에칭되기 쉬워진다. 상술한 바와 같이, SiO2막이 CVD막이나 ALD막인 경우에는 불순물이 존재하고, 또한 성막 방법에 따라서는, 막 중의 불순물이 많고 밀도도 낮은 경향이 있다. 이 때문에, SiO2막 에칭 시에 존재하는 가스 성분이나 반응 생성물과 아울러, SiN막의 에칭에 의한 SiO2막의 대미지는 보다 큰 것이 된다.
일례를 도 5에 도시한다. 도 5는 불순물을 포함하는 SiO2막과 인접한 SiN막을 HF 가스에 의해 에칭할 때, SiO2막에 대미지가 발생하는 메커니즘을 설명하기 위한 도면이다. (a)에 도시한 바와 같이, Si 기판(40) 상에 FCVD로 성막되고, COR에 의해 에칭된 SiO2막(41)은, 막의 표층 부분에 불순물로서 C, F, NH3 등이 포함되어 있다. 이 상태에서 에칭 가스로서 HF 가스를 사용하여, SiN막의 에칭을 행하면, (b)에 도시한 바와 같이, 에칭 가스인 HF 및 막 중의 NH3가, SiO2 중의 Si와 반응하여 플루오로규산암모늄((NH4)2SiF6; AFS)이 생성된다. 그 후의 가열 처리에 의해, (c)에 도시한 바와 같이, 규불화암모늄이 휘발하여 SiO2막(41)에 피팅(42)이 형성된다. 또한, 이에 의해, SiO2막(41)의 표면에 표면 거칠어짐이 발생한다. SiO2막(41)에 NH4나 HF2 등의 부생성물이 부착되어 있는 경우에도 마찬가지로 피팅이나 표면 거칠어짐이 발생한다.
따라서, 본 실시 형태의 제1 예에서는, 도 6의 흐름도에 나타낸 바와 같이, 처음에 웨이퍼에 대하여 표면 개질 처리를 행하고(스텝 1), 그 후 HF 가스에 의한 SiN막의 에칭을 행한다(스텝 2).
스텝 1의 표면 개질 처리는, 막 중의 NH3, F, C 등의 불순물이나 웨이퍼 W에 부착되어 있는 NH4나 HF2 등의 부생성물을 제거하기 위한 것이다. 표면 개질 처리에 의해 이들을 제거함으로써, 그 후의 SiN막 에칭에 의해 SiO2막이 에칭되기 어려워진다.
표면 개질 처리로서는, 불활성 분위기 중에서 열처리를 행하는 드라이 처리를 들 수 있다. 이때의 온도는, 150 내지 400℃가 바람직하고, 예를 들어 250℃이다. 이 처리에 의해, 막 중 NH3, F, C 등의 불순물이나 웨이퍼 W에 부착되어 있는 NH4나 HF2 등의 부생성물을 열분해 또는 휘발시켜, 제거할 수 있다. 또한, 드라이 처리로서는, 라디칼 처리 등의 다른 처리를 사용할 수도 있다.
또한, 표면 개질 처리로서, H2O를 사용한 반응 처리를 행하는 것을 들 수 있다. 이 처리에 의해 막 중의 불순물이나 웨이퍼 W에 부착되어 있는 부생성물을 H2O와 반응시켜 제거할 수 있다. 이때의 온도는, 20 내지 100℃가 바람직하고, 20 내지 80℃가 보다 바람직하다. H2O를 사용한 반응 처리로서는, H2O 증기를 함유하는 분위기에 의한 드라이 처리로 행해도 되고, 액체의 H2O(순수)에 침지하거나, 액체의 H2O(순수)를 공급하거나 하는 웨트 처리에 의해 행해도 된다.
또한, 표면 개질 처리는, 웨이퍼 표면에 계면 활성제를 흡착시키는 공정과, H2O(순수)에 의한 웨트 세정 공정을 갖는 처리에 의해 행할 수도 있다.
SiO2막의 표면에 소수성의 부분이 존재하면, 단순한 H2O에 의한 웨트 처리로는, 소수성의 부분에는 H2O가 도달할 수 없고, 그 부분에서 H2O 처리가 불충분해져, 막 중의 불순물이나 막에 부착된 반응 생성물을 충분히 제거할 수 없는 사태가 발생하는 경우가 있다. 이에 반해, 웨이퍼 표면에 계면 활성제를 흡착시킴으로써, 웨이퍼 표면의 전체면을 친수성으로 할 수 있다. 그 때문에, 그 후의 H2O(순수)에 의한 웨트 세정 시의 세정성이 양호하여, SiO2막의 막 중의 불순물이나 SiO2막에 부착된 반응 생성물을 보다 효과적으로 제거할 수 있다.
도 7은 표면 개질 처리에 사용하는 계면 활성제의 기능을 설명하기 위한 도면이다. 도 7의 (a)에 도시한 바와 같이, 계면 활성제는, 1분자 내에 소수기와 친수기를 갖고 있고, 소수성의 상태의 것을, 소수기를 통해 물과 친화시키는 기능을 갖고 있다. 그리고, (b)에 도시한 바와 같이, SiO2막 표면의 전체면에, 친수기가 외측으로 하여 배열되도록 흡착할 수 있다. 이 때문에, (c)에 도시한 바와 같이, H2O(순수)가 SiO2막 표면의 전체면에 공급되어 양호한 세정성으로 H2O 세정이 행해져, SiO2막의 막 중의 불순물이나 SiO2막에 부착된 반응 생성물을 효과적으로 제거할 수 있다.
계면 활성제를 웨이퍼에 흡착시키는 공정은, 계면 활성제에 웨이퍼를 침지시키거나, 또는, 계면 활성제를 도포함으로써 행할 수 있다. 이때, 계면 활성제는 원액이어도 수용액이어도 된다. 또한, H2O(순수)에 의한 웨트 세정 공정은, 순수에 웨이퍼를 침지시키거나, 또는, 웨이퍼에 순수를 공급함으로써 행할 수 있다.
스텝 2의 SiN막의 에칭은, 제1 실시 형태와 마찬가지로, HF 가스만, 또는 HF 가스와 불활성 가스의 혼합 가스를 챔버 내에 도입하고, 압력을 1333Pa(10Torr) 이상의 고압으로 하여 행해진다. 바람직하게는 1333 내지 11997Pa(10 내지 90Torr)이다. 보다 바람직하게는 1333 내지 5332Pa(10 내지 40Torr)이다. 불활성 가스로서는, N2 가스나, Ar, He 등의 희가스를 사용할 수 있다.
제1 실시 형태와 마찬가지로, 이때의 가스 유량은, HF 가스 : 200 내지 3000sccm, 불활성 가스 : 200 내지 3000sccm인 것이 바람직하고, 또한 웨이퍼 온도는, 10 내지 120℃가 바람직하고, 30 내지 80℃가 보다 바람직하다.
이상과 같은 SiN막의 에칭이 종료된 후, 필요에 따라 에칭 잔사 등의 제거를 행하고, 처리가 종료된다.
이상과 같은 처리에 의해, SiN막을 SiO2막에 대해 15 이상의 고선택비로 에칭할 수 있음과 함께, SiN막 에칭 시의 SiO2막의 대미지(피팅이나 표면 거칠어짐 등)를 억제할 수 있다.
또한, SiN막에 인접하여 Si나 SiGe도 존재하고 있는 경우에는, 제1 실시 형태와 마찬가지로, 이들에 대하여 50 이상의 높은 선택비로 SiN막을 에칭할 수 있다.
[제2 실시 형태의 에칭 방법의 제2 예]
다음에, 제2 예로서 본 실시 형태의 응용예에 대하여 설명한다.
(제2 예가 적용되는 구조예)
본 실시 형태의 제2 예의 에칭 방법이 적용되는 구조의 일례로서는, 도 8에 도시한 바와 같은 것을 들 수 있다. 도 8의 구조는, 실리콘 기판(31) 상에 폴형 Si막(32) 및 SiGe막(33)이 형성되고, Si막(32)의 주위 및 SiGe막(33)의 주위에 얇은 SiN막(34)이 형성되어 있고, SiN막(34)의 주위에 전체를 매립하도록 SiO2막(35)이 형성되어 있다.
(제2 예의 에칭 방법)
본 실시 형태의 제2 예의 에칭 방법은, 도 8의 구조에 대하여, 도 9의 흐름도 및 도 10의 공정 단면도에 도시한 바와 같이 행해진다.
처음에, 도 8의 SiO2막(35)을 에칭한다(스텝 11).
SiO2막(35)의 에칭은, 도 8과 같은 구조를 갖는 웨이퍼를 챔버 내에 수용하고, HF 가스와 NH3 가스를 사용한 COR에 의해 행할 수 있다. 이때, 압력 : 133 내지 400Pa(1 내지 3Torr), 처리 온도 : 10 내지 130℃, HF 가스 유량 : 20 내지 1000sccm, NH3 가스 유량 : 20 내지 1000sccm, 불활성 가스 유량 : 20 내지 1000sccm이 바람직하다. 이 COR 처리에 의해, 플루오로규산암모늄((NH4)2SiF6; AFS)이 생성되므로, 가열에 의해 AFS를 승화시켜 에칭이 완료된다. AFS의 승화는 별개의 가열 장치에서 행해도 되고, COR 챔버 내에서 에칭과 가열 처리를 반복하여 행하여, 그 안에서 AFS의 제거를 행해도 된다.
또한, SiO2막(35)의 에칭은, 라디칼 처리에 의해 행해도 된다. 이때, 라디칼로서는, NF3와 NH3의 혼합 가스를 활성화시켜 형성된 F 라디칼, N 라디칼을 사용할 수 있다.
스텝 11의 에칭에 의해, 도 10의 (a)에 도시한 바와 같이, SiO2막(35)이 소정의 높이 위치까지 에칭 제거되고, SiN막(34)은 소정의 높이 위치보다도 높은 위치까지 잔존한다. 이 때문에, SiN막(34)의 푸팅 영역을 제거하기 위한 에칭(디푸팅(de-footing))이 행해진다.
이때, SiO2막(35)의 에칭 후의 웨이퍼 W에 대하여 그대로 SiN막을 에칭하면, SiN막(34) 이외의 막, 주로 SiO2막(35)을 에칭하여 피팅이나 표면 거칠어짐 등의 대미지를 발생시켜 버릴 우려가 있다. 이 대미지는, SiO2막(35) 중에 포함되어 있는 불순물이나, SiO2막(35)의 에칭 시에 막 중에 침입하는 성분이나, 완전히 제거되지 않고 웨이퍼 W에 부착되어 있는 가스 성분이, SiN막 에칭 시에 HF와 반응함으로써 발생한다. 특히, SiO2막(35)을 COR에 의해 제거하였을 때는, 막 중에 불순물인 H, N, C 등 외에, 가스 성분 중의 NH3나 F가 포함되어 있고, 또한 NH4나 HF2와 같은 반응성이 높은 부생성물이 웨이퍼 W에 부착되어 있을 가능성이 있고, 이들이 SiN막 에칭 시에 HF와 공존함으로써 SiO2막(35)이 에칭되기 쉬워진다. 상술한 바와 같이, SiO2막이 CVD나 ALD로 성막된 막인 경우, 성막 방법에 따라서는, 막 중의 불순물이 많고 밀도도 낮은 경향에 있기 때문에, 이와 같은 경향이 현저하다.
따라서, 본 예에 있어서도, SiO2막(35)의 에칭 후에, 표면 개질 처리를 행한다(스텝 12).
표면 개질 처리는, 막 중의 불순물이나 웨이퍼 W에 부착되어 있는 NH4나 HF2 등의 부생성물을 제거하기 위한 것이다. 이에 의해, 그 후의 SiN막(34)의 에칭 시에 SiO2막(35)이 에칭되기 어려워진다.
표면 개질 처리로서는, 제1 예와 마찬가지로, 불활성 분위기 중에서의 열처리, H2O를 사용한 반응 처리, 및 웨이퍼 표면에 계면 활성제를 흡착시키는 공정과, H2O(순수)에 의한 웨트 세정 공정을 갖는 처리를 들 수 있다. 또한, 표면 개질 처리로서, 라디칼 처리 등의 다른 처리를 사용할 수도 있다.
이와 같은 표면 개질 처리를 행한 후, SiN막(34)의 푸팅 영역의 에칭(de-footing)을 행한다(스텝 13).
이 에칭은, 도 10의 (a)에 도시한 구조의 웨이퍼를 챔버 내에 수용하고, 제1 실시 형태와 마찬가지로, HF 가스만, 또는 HF 가스와 불활성 가스의 혼합 가스를 챔버 내에 도입하고, 압력을 1333Pa(10Torr) 이상의 고압으로 하여 행해진다. 바람직하게는 1333 내지 11997Pa(10 내지 90Torr)이다. 보다 바람직하게는 1333 내지 5332Pa(10 내지 40Torr)이다. 불활성 가스로서는, N2 가스나, Ar, He 등의 희가스를 사용할 수 있다. 단, 본 실시 형태에서는, 표면 개질 처리가 행해져 있음으로써, 특히 SiO2막(35)의 에칭이 라디칼 처리로 행해지고 있는 경우에는, 1333Pa(10Torr)보다 낮아도 선택비가 높은 SiN막 에칭을 행할 수 있을 가능성이 있다.
또한, 이 에칭에 있어서는, 제1 실시 형태와 마찬가지로, 가스 유량은, HF 가스 : 200 내지 3000sccm, 불활성 가스 : 200 내지 3000sccm인 것이 바람직하고, 또한 웨이퍼 온도는, 10 내지 120℃가 바람직하고, 30 내지 80℃가 보다 바람직하다.
이에 의해, 도 10의 (b)에 도시한 바와 같이, SiN막(34)의 푸팅 영역을 에칭 제거하여 원하는 반도체 디바이스를 얻을 수 있다.
이상과 같은 SiN막의 에칭이 종료된 후, 필요에 따라 열처리 등에 의해 에칭 잔사 등의 제거를 행하고, 처리가 종료된다.
본 예에 의하면, SiO2막(35)을 에칭 제거한 후, 표면 개질 처리에 의해, 막 중의 불순물이나 웨이퍼 W에 부착되어 있는 NH4나 HF2 등의 부생성물을 제거한다. 이에 의해, 그 후의 SiN막(34)의 에칭에 있어서, 이들의 영향에 의해 SiO2막(35)이 에칭되어 대미지(피팅이나 표면 거칠어짐)가 발생하는 것을 방지한 상태에서, SiN막(34)을 SiO2막(35), Si막(32), SiGe막(33)에 대하여 고선택비로 에칭할 수 있다. 이때의 선택비는, SiO2에 대하여 선택비 5 이상, 바람직하게는 15 이상, Si 및 SiGe에 대하여 선택비 50 이상, 바람직하게는 100 이상이다. 이 때문에, 고정밀도로 도 10의 (b)의 구조를 갖는 반도체 소자를 얻을 수 있다. 특히, SiO2막(35)으로서 비교적 불순물이 많고 밀도가 낮은 성막 방법인 CVD(예를 들어 FCVD)에 의해 형성된 것을 사용한 경우라도, SiO2막(35)의 에칭을 억제할 수 있어, SiN막(34)의 SiO2막(35)에 대한 선택비를 높게 할 수 있다.
[제2 실시 형태의 실시에 사용하는 처리 시스템의 일례]
다음에, 제2 실시 형태에 사용하는 처리 시스템의 일례에 대하여 설명한다.
도 11은 제2 실시 형태의 제2 예의 에칭 방법에 사용하는 처리 시스템의 일례를 도시하는 개략 구성도이다. 이 처리 시스템(200)은, 단면 직사각형 진공 반송실(201)을 갖고, 진공 반송실(201)의 긴 변의 일방측에 SiO2막을 에칭하기 위한 산화막 에칭 장치(202), 표면 개질 처리 장치(203), 및 SiN막 에칭 장치(204)가 게이트 밸브 G를 통해 접속되어 있다. 또한, 진공 반송실(201)의 긴 변의 타방측에도 마찬가지로 산화막 에칭 장치(202), 표면 개질 처리 장치(203), 및 SiN막 에칭 장치(204)가 게이트 밸브 G를 통해 접속되어 있다. 진공 반송실(201) 내는, 진공 펌프에 의해 배기되어 소정의 진공도로 유지된다.
산화막 에칭 장치(202)는, COR에 의해 SiO2막의 에칭을 행하는 COR 장치로서 구성할 수 있다. 또한, 산화막 에칭 장치(202)는 라디칼 처리 장치여도 된다.
또한, 표면 개질 처리 장치(203)는, 웨이퍼 W를 비교적 고온에서 열처리하는 열처리 장치로서 구성할 수 있다. 또한, 웨이퍼 W를 H2O 가스 분위기에서 열처리하는 H2O 가스 처리 장치여도 된다. 또한, 표면 개질 처리 장치(203)로서, 라디칼 처리 장치 등의 다른 처리 장치를 사용할 수도 있다.
SiN막 에칭 장치(204)는, 제1 실시 형태에 있어서의 에칭 장치(105)와 마찬가지로 구성할 수 있다.
또한, 진공 반송실(201)의 짧은 변의 일방측에는 2개의 로드 로크실(205)이 게이트 밸브 G1을 통해 접속되어 있다. 로드 로크실(205)을 사이에 두고 진공 반송실(201)의 반대측에는 대기 반송실(206)이 마련되어 있다. 로드 로크실(205)은, 게이트 밸브 G2를 통해 대기 반송실(206)에 접속되어 있다. 로드 로크실(205)은, 대기 반송실(206)과 진공 반송실(201) 사이에서 웨이퍼 W를 반송할 때, 대기압과 진공 사이에서 압력 제어하는 것이다.
대기 반송실(206)의 로드 로크실(205) 설치 벽부와는 반대측의 벽부에는, FOUP 등의 복수매의 웨이퍼 W를 수용하는 캐리어 C를 설치하는 3개의 캐리어 설치 포트(207)를 갖고 있다. 또한, 대기 반송실(206)의 측벽에는, 웨이퍼 W의 얼라인먼트를 행하는 얼라인먼트 챔버(208)가 마련되어 있다. 대기 반송실(206) 내에는 청정 공기의 다운 플로우가 형성되도록 되어 있다.
진공 반송실(201) 내에는, 2개의 웨이퍼 반송 기구(210)가 마련되어 있다. 한쪽 웨이퍼 반송 기구(210)는 진공 반송실(201)의 긴 변의 일방측에 접속된 산화막 에칭 장치(202), 표면 개질 처리 장치(203), 및 SiN막 에칭 장치(204), 그리고 한쪽 로드 로크실(205)에 대하여 웨이퍼 W의 반입출을 행할 수 있도록 되어 있다. 다른 쪽 웨이퍼 반송 기구(210)는, 진공 반송실(201)의 긴 변의 타방측에 접속된 산화막 에칭 장치(202), 표면 개질 처리 장치(203), 및 SiN막 에칭 장치(204), 그리고 다른 쪽 로드 로크실(205)에 대하여 웨이퍼 W의 반입출을 행할 수 있도록 되어 있다.
대기 반송실(206) 내에는, 웨이퍼 반송 기구(211)가 마련되어 있다. 반송 기구(211)는, 캐리어 C, 로드 로크실(205), 얼라인먼트 챔버(208)에 대하여 웨이퍼 W를 반송하도록 되어 있다.
처리 시스템(200)은, 또한 제어부(212)를 갖고 있다. 제어부(212)는 전형적으로는 컴퓨터로 이루어지고, 처리 시스템(200)의 각 구성부를 제어하는 CPU를 갖는 주제어부와, 입력 장치(키보드, 마우스 등), 출력 장치(프린터 등), 표시 장치(디스플레이 등), 기억 장치(기억 매체)를 갖고 있다. 제어부(212)의 주제어부는, 예를 들어 기억 장치에 내장된 기억 매체, 또는 기억 장치에 세트된 기억 매체에 기억된 처리 레시피에 기초하여, 처리 시스템(200)에, 소정의 동작을 실행시킨다.
이와 같은 처리 시스템(200)에서는, 도 8에 도시한 구조가 형성된 웨이퍼를 복수매 캐리어 C 내에 수납하여 처리 시스템(200)으로 반송한다. 처리 시스템(200)에 있어서는, 웨이퍼 반송 기구(211)에 의해 대기 반송실(206)에 접속된 캐리어 C로부터 웨이퍼 W를 취출하고, 어느 로드 로크실(205)의 게이트 밸브 G2를 개방하여 웨이퍼 W를 그 로드 로크실(205)에 반입한다. 게이트 밸브 G2를 폐쇄한 후, 로드 로크실(205) 내를 진공 배기한다.
그 로드 로크실(205)이, 소정의 진공도가 된 시점에서 게이트 밸브 G1을 개방하여, 웨이퍼 반송 기구(210)에 의해 로드 로크실(205)로부터 웨이퍼 W를 취출한다. 그리고, 산화막 에칭 장치(202)의 게이트 밸브 G를 개방하여, 웨이퍼 W를 산화막 에칭 장치(202)에 반입하고, SiO2막의 에칭을 행한다. SiO2막의 에칭을 COR 처리에 의해 행하는 경우에는, 상술한 바와 같이 AFS가 생성되므로, 이것을 승화시키기 위해, 표면 개질 처리 장치(203) 또는 별개로 마련한 열처리 장치에서 가열 처리를 행한다. 또는, 산화막 에칭 장치(202) 내에서 에칭과 가열 처리를 반복하여 행하여, 그 안에서 AFS의 제거를 행해도 된다.
SiO2막의 에칭이 종료된 후, 웨이퍼 반송 기구(210)에 의해 웨이퍼 W를 취출하고, 표면 개질 처리 장치(203)의 게이트 밸브 G를 개방하여, 웨이퍼 W를 표면 개질 처리 장치(203)에 반입하고, 표면 개질 처리를 행한다.
웨이퍼 W의 표면 개질 처리가 종료된 후, 웨이퍼 반송 기구(210)에 의해 웨이퍼를 취출하고, SiN막 에칭 장치(204)의 게이트 밸브 G를 개방하여, 웨이퍼 W를 SiN막 에칭 장치(204)에 반입하고, SiN막의 에칭을 행한다.
SiN막의 에칭 후, 필요에 따라, 표면 개질 처리 장치(203) 또는 별개로 마련한 열처리 장치 등에 의해, 에칭 잔사의 제거를 행한다.
그 후, 로드 로크실(205)의 게이트 밸브 G1을 개방하여, 웨이퍼 반송 기구(210)에 의해 SiN막 에칭 후의 웨이퍼 W를 로드 로크실(205)에 반입하고, 게이트 밸브 G1을 폐쇄하여 로드 로크실(205) 내를 대기압으로 복귀시킨다. 그 후, 게이트 밸브 G2를 개방하여, 웨이퍼 반송 기구(211)에 의해 로드 로크실(205) 내의 웨이퍼 W를 캐리어 C로 되돌린다.
이상과 같은 처리를, 복수의 웨이퍼 W에 대하여 동시 병행적으로 행하여, 소정 매수의 웨이퍼 W 처리가 완료된다.
다음에, 산화막 에칭 장치(202) 및 표면 개질 처리 장치(203)의 일례에 대하여 설명한다. 또한, SiN막 에칭 장치(204)는, 제1 실시 형태의 에칭 장치(105)와 동일한 구성이기 때문에 설명을 생략한다.
[산화막 에칭 장치]
처음에, 산화막 에칭 장치(202)의 일례에 대하여 설명한다.
도 12는 산화막 에칭 장치(202)의 일례를 도시하는 단면도이다.
본 예에서는, COR 처리에 의해 SiO2막을 에칭하는 COR 처리 장치를 예로 들어 설명한다. 이 경우, 장치의 기본 구성은, 제1 실시 형태에 있어서의 에칭 장치(105)와 동일하기 때문에, 도 4와 동일한 것에는 동일한 부호를 붙이고 설명을 생략한다.
산화막 에칭 장치(202)에 있어서는, 덮개 부재(155) 및 본체(157)의 상부 벽(157b)에는 샤워 헤드(156)의 공간(159)까지 관통되어 가스 도입로(161) 외에, 가스 도입로(162)도 형성되어 있다. 가스 도입로(161)에는 후술하는 가스 공급 기구(143')의 HF 가스 공급 배관(171)이 접속되어 있다. 또한, 가스 도입로(162)에는 NH3 가스 공급 배관(191)이 접속되어 있다.
가스 공급 기구(143')는, HF 가스를 공급하는 HF 가스 공급원(175) 및 불활성 가스를 공급하는 불활성 가스 공급원(176)을 갖고 있고, 이들에는 각각 HF 가스 공급 배관(171) 및 불활성 가스 공급 배관(172)의 일단이 접속되어 있다. HF 가스 공급 배관(171) 및 불활성 가스 공급 배관(172)에는, 유량 제어기(179)가 마련되어 있다. HF 가스 공급 배관(171)의 타단은, 가스 도입로(161)에 접속되어 있다. 또한, 불활성 가스 공급 배관(172)의 타단은 HF 가스 공급 배관(171)에 접속되어 있다.
가스 공급 기구(143')는 또한, NH3 가스를 공급하는 NH3 가스 공급원(195) 및 불활성 가스를 공급하는 불활성 가스 공급원(196)을 갖고 있고, 이들에는 각각 NH3 가스 공급 배관(191) 및 불활성 가스 공급 배관(192)의 일단이 접속되어 있다. NH3 가스 공급 배관(191) 및 불활성 가스 공급 배관(192)에는, 유량 제어기(179)와 마찬가지로 구성된 유량 제어기(199)가 마련되어 있다. NH3 가스 공급 배관(191)의 타단은, 가스 도입로(162)에 접속되어 있다. 또한, 불활성 가스 공급 배관(192)의 타단은 NH3 가스 공급 배관(191)에 접속되어 있다.
따라서, HF 가스는, HF 가스 공급원(175)으로부터 HF 가스 공급 배관(171)을 통해 샤워 헤드(156) 내에 공급되고, NH3 가스는, NH3 가스 공급원(195)으로부터 NH3 가스 공급 배관(191)을 통해 샤워 헤드(156) 내에 공급된다. 또한, 불활성 가스는, 불활성 가스 공급원(176 및 196)으로부터 불활성 가스 공급 배관(172 및 192)을 통해, 각각 HF 가스 공급 배관(171) 및 NH3 가스 공급 배관(191)에 이르러, 샤워 헤드(156)에 공급된다. 그리고, 이들 가스는, 샤워 헤드(156)의 가스 토출 구멍(162)으로부터 챔버(140) 내의 웨이퍼 W를 향하여 토출된다.
HF 가스 및 NH3 가스가 반응 가스로서 사용되고, 불활성 가스는 희석 가스 및 퍼지 가스로서 사용된다. HF 가스 및 NH3 가스, 또는 이들을 불활성 가스와 혼합하여 공급함으로써, 원하는 반응을 발생시킬 수 있다.
이와 같은 산화막 에칭 장치(202)에 있어서는, 예를 들어 도 8에 도시한 구조가 형성된 웨이퍼 W를 챔버(140) 내에 반입하여, 적재대(142)에 적재한다. 그리고, 챔버(140) 내의 압력을, 바람직하게는 133 내지 400Pa(1 내지 3Torr), 처리 온도를 바람직하게는 10 내지 130℃로 한다. 또한, HF 가스 유량, NH3 가스 유량, 및 불활성 가스 유량을, 바람직하게는 모두 20 내지 1000sccm으로 하여 이들 가스를 공급하고, HF 가스 및 NH3 가스와 SiO2를 반응시켜, AFS를 생성시킨다. 그리고, 웨이퍼 W를 적당한 장치 내에서 가열함으로써 SiO2막을 제거한다.
[표면 개질 처리 장치]
다음에, 표면 개질 처리 장치(203)의 일례에 대하여 설명한다.
도 13은 표면 개질 처리 장치(203)의 일례를 도시하는 단면도이다.
본 예에서는, 표면 개질 처리 장치(203)로서 열처리에 의해 막 중 불순물이나 부생성물을 제거하는 열처리 장치를 예로 들어 설명한다.
표면 개질 처리 장치(203)는, 도 13에 도시한 바와 같이, 진공화 가능한 챔버(220)와, 그 안에 웨이퍼 W를 적재하는 적재대(223)를 갖는다. 적재대(223)에는 히터(224)가 매설되어 있고, 이 히터(224)에 의해 SiO2막의 에칭 처리가 실시된 후의 웨이퍼 W를 가열하여 막 중에 존재하는 불순물이나 웨이퍼 W 표면에 부착되는 부생성물을 열분해 또는 휘발시켜 제거한다. 챔버(220)의 측면에는, 진공 반송실(201)과의 사이에서 웨이퍼를 반송하는 반입출구(234)가 마련되어 있고, 이 반입 출구(234)는 게이트 밸브 G에 의해 개폐 가능하게 되어 있다. 챔버(220)의 측벽 상부에는 가스 공급로(225)가 접속되고, 가스 공급로(225)는 불활성 가스 공급원(230)에 접속되어 있다. 또한, 챔버(220)의 저벽에는 배기로(227)가 접속되고, 배기로(227)는 진공 펌프(233)에 접속되어 있다. 가스 공급로(225)에는 유량 조절 밸브(231)가 마련되어 있고, 배기로(227)에는 압력 조정 밸브(232)가 마련되어 있고, 이들 밸브를 조정함으로써, 챔버(220) 내를 소정 압력의 N2 가스 분위기로 하여 열처리가 행해진다. 불활성 가스로서는 N2 가스나 Ar 가스 등의 희가스를 사용할 수 있다.
이와 같은 표면 개질 처리 장치(203)에 있어서는, SiO2막 에칭에 의해, 예를 들어 도 10의 (a)의 구조로 된 웨이퍼 W를 챔버(220) 내에 반입하여, 적재대(223)에 적재한다. 그리고, 챔버(220) 내에 N2 가스 등의 불활성 가스를 도입하여 소정의 감압 분위기로 하면서, 히터(224)에 의해 웨이퍼 W를 150 내지 400℃, 예를 들어 250℃로 가열한다. 이에 의해, 막 중의 불순물이나 웨이퍼 W에 부착되어 있는 NH4나 HF2 등의 부생성물을 열분해 또는 휘발시킬 수 있다.
또한, 챔버(220) 내에 H2O 증기를 도입하고, 바람직하게는 20 내지 100℃, 보다 바람직하게는 20 내지 80℃에서 반응 처리함으로써, 막 중의 불순물이나 웨이퍼 W에 부착되어 있는 부생성물을 H2O 가스와 반응시켜 제거하도록 해도 된다.
또한, 본 예에서는, 처리 시스템(200)으로서, 클러스터 타입의 것을 사용하여, SiO2막의 에칭, 표면 개질 처리, 및 SiN막의 에칭을 그 자리에서 행하는 예를 나타냈지만, 이들 장치를 단독으로 사용하여 그외 자리에서 행해도 된다.
또한, 상술한 바와 같이, 표면 개질 처리를 웨트 처리로 행하는 경우에는, 표면 개질 처리 장치의 일례로서, 도 14에 도시한 것을 사용할 수 있다. 이 도면에 도시한 바와 같이, 표면 개질 처리 장치(250)는, 액체 L을 저류하여 처리를 행하는 액 처리조(251)를 갖고 있다. 액 처리조(251)에 저류된 액체 L에, 웨이퍼 보유 지지 부재(252)에 보유 지지된 복수의 웨이퍼 W가 침지되도록 되어 있다. 웨이퍼 보유 지지 부재(252)는, 복수의 웨이퍼 보유 지지 막대(252a)를 갖고 있고, 이들 웨이퍼 보유 지지 막대(252a)에 의해 복수의 웨이퍼 W가 보유 지지된다. 웨이퍼 보유 지지 부재(252)는, 반송 장치(도시하지 않음)에 의해 상하 이동 및 수평 이동되어, 보유 지지한 복수의 웨이퍼 W가 반송되도록 되어 있다.
액 처리조(251) 내에는 노즐(253)이 마련되어 있고, 노즐(253)에는 액 공급 배관(254)이 접속되어 있다. 액 공급 배관(254)에는 액체 공급 기구(255)로부터 소정의 액체가 공급 가능하게 되어 있다.
액 처리조(251)의 저부에는 배액 배관(256)이 접속되어 있고, 배액 기구(257)에 의해 배액 배관(256)을 통해 액 처리조(251) 내의 액체를 배액하도록 되어 있다.
표면 개질 처리로서, 액체의 H2O(순수)에 의한 처리를 행하는 경우에는, 액체 공급 기구(255)로부터 공급하는 액체로서 순수를 사용한다. 또한, 표면 개질 처리로서, 웨이퍼 표면에 계면 활성제를 흡착시키는 공정과, H2O(순수)에 의한 웨트 세정 공정을 갖는 처리를 행하는 경우에는, 액체 공급 기구(255)로부터 공급하는 액체로서 순수 및 계면 활성제를 사용한다. 그리고, 이들을 선택적으로 공급할 수 있도록 하거나, 또는, 액 처리층(251)을 순수용과 계면 활성제용 2종류 준비한다.
이와 같이 구성되는 표면 개질 처리 장치(250)에 있어서는, 표면 개질 처리가 액체의 H2O(순수)에 의한 처리의 경우에는, 액 처리조(251) 내에 순수를 공급하고, 저류된 상태에서 복수매의 웨이퍼 W를 순수에 침지시킴으로써 행해진다. 또한, 표면 개질 처리가, 웨이퍼 표면에 계면 활성제를 흡착시키는 공정과, H2O(순수)에 의한 웨트 세정 공정을 갖는 처리의 경우에는, 이하와 같이 행해진다. 즉, 처음에, 액 처리조(251) 내에 계면 활성제를 공급하고, 저류된 상태에서, 복수매의 웨이퍼 W를 계면 활성제에 침지하고, 그 후, 액 처리조(251) 내에 공급하는 액체를 순수로 전환하여 순수를 저류한 상태에서, 복수매의 웨이퍼 W를 순수에 침지한다. 또는, 다른 액 처리조(251) 내에 순수를 공급하고, 저류된 상태에서, 복수매의 웨이퍼 W를 순수에 침지한다.
표면 개질 처리를 웨트 처리로 행하는 경우의 표면 개질 처리 장치의 다른 예로서, 도 15에 도시한 것을 사용할 수 있다. 이 도면에 도시한 바와 같이, 표면 개질 처리 장치(260)는, 챔버(261)와, 스핀 척(262)과, 모터(263)와, 노즐(264)과, 액체 공급 기구(265)를 갖고 있다. 스핀 척(262)은, 챔버(261) 내에서 웨이퍼 W를 회전 가능하게 보유 지지하고, 모터(263)는 스핀 척(262)을 회전시킨다. 노즐(264)은 스핀 척(262)에 보유 지지된 웨이퍼 W에 액체를 토출한다. 액체 공급 기구(265)는, 노즐(264)에 액체를 공급한다. 액체 공급 기구(265)로부터 노즐(264)로는, 액 공급 배관(266)에 의해 액체가 공급되도록 되어 있다. 액체 공급 기구(265)로부터는, 소정의 액체가 공급 가능하게 되어 있다.
표면 개질 처리로서, 액체의 H2O(순수)에 의한 처리를 행하는 경우에는, 액체 공급 기구(265)로부터 공급하는 액체로서 순수를 사용한다. 또한, 표면 개질 처리로서, 웨이퍼 표면에 계면 활성제를 흡착시키는 공정과, H2O(순수)에 의한 웨트 세정 공정을 갖는 처리를 행하는 경우에는, 액체 공급 기구(265)로부터 공급하는 액체로서 순수 및 계면 활성제를 사용하고, 이들을 선택적으로 공급할 수 있도록 한다.
챔버(261) 내에는, 스핀 척(262)에 보유 지지된 웨이퍼 W를 덮기 위한 컵(267)이 마련되어 있다. 컵(267)의 저부에는, 배기 및 배액을 위한 배기·배액관(268)이 챔버(261)의 하방으로 연장되도록 마련되어 있다. 챔버(261)의 측벽에는, 웨이퍼 W를 반입출하기 위한 반입출구(269)가 마련되어 있다.
이와 같이 구성되는 표면 개질 처리 장치(260)에 있어서는, 1매의 웨이퍼 W를 반송 장치(도시하지 않음)에 의해 챔버(261) 내에 반입하여, 스핀 척(262)에 장착한다. 이 상태에서, 모터(263)에 의해 스핀 척(262)과 함께 웨이퍼를 회전시키면서, 액체 공급 기구(265)로부터 액 공급 배관(266)을 통해 노즐(264)로부터 액체를 토출시켜, 액체를 웨이퍼 W의 표면 전체면에 공급한다.
표면 개질 처리로서, 액체의 H2O(순수)에 의한 처리를 행하는 경우에는, 액체 공급 기구(265)로부터 액 공급 배관(266) 및 노즐(264)을 통해, 회전되고 있는 웨이퍼 W 상에 순수를 공급하여, 웨이퍼 W의 전체면에 순수를 퍼트림으로써 행한다.
표면 개질 처리로서, 웨이퍼 표면에 계면 활성제를 흡착시키는 공정과, H2O(순수)에 의한 웨트 세정 공정을 갖는 처리를 행하는 경우에는, 이하와 같이 행해진다. 즉, 처음에, 액체 공급 기구(265)로부터 액 공급 배관(266) 및 노즐(264)을 통해, 회전하고 있는 웨이퍼 W 상에 계면 활성제를 공급하여, 웨이퍼 W의 전체면에 계면 활성제를 퍼트려 흡착시킨다. 계속해서, 액체 공급 기구(265)로부터 공급하는 액체를 순수로 전환하여, 웨이퍼 상에 순수를 공급하여 웨트 세정을 행한다.
<실험예>
다음에, 본 발명의 실험예에 대하여 설명한다.
(실험예 1)
여기에서는, SiN막으로서 디클로로실란(Si2H2Cl2) 가스 및 NH3 가스를 사용한 CVD에 의해 성막한 SiN막, 및 열산화막(SiO2막), 폴리실리콘막에 대하여, 에칭을 행하였다. 에칭은, 에칭 가스로서 HF 가스를 사용하고, 온도 및 압력을 변화시켜 행하였다. 에칭 시의 조건은, HF 가스의 유량 : 1500sccm, 압력 : 30Torr(4000Pa) 및 50Torr(6665Pa), 온도 : 50 내지 150℃로 하였다.
도 16은 온도 70℃일 때의, 압력과, 각 막의 에칭양(㎚) 및 SiN막의 열산화막에 대한 선택비 및 SiN막의 폴리실리콘막에 대한 선택비의 관계를 도시하는 도면이다. 또한, 도 17은 압력 50Torr일 때의, 온도와, 각 막의 에칭양(㎚) 및 SiN막의 열산화막 및 폴리실리콘막에 대한 선택비의 관계를 도시하는 도면이다.
도 16에 도시한 바와 같이, 압력이 높은 쪽이 SiN막의 에칭양이 증가하여, SiN막의 열산화막에 대한 선택비 및 SiN막의 폴리실리콘막에 대한 선택비가 높아짐을 알 수 있다. 또한, 도 17에 도시한 바와 같이, 온도가 50 내지 120℃의 범위가 선택비의 허용 범위이며, 특히 70℃에서 SiN막의 에칭양이 많아져, SiN막의 열산화막에 대한 선택비 및 SiN막의 폴리실리콘막에 대한 선택비가 높아짐을 알 수 있다. 압력 50Torr, 온도 70℃에 있어서, SiN막의 열산화막에 대한 선택비가 15 이상, SiN막의 폴리실리콘막에 대한 선택비가 100 이상으로 높은 값이 얻어졌다.
또한, 도 16 및 도 17에는 도시되어 있지 않지만, SiGe막에 대해서는 폴리실리콘막과 마찬가지의 경향을 나타내고, 압력 50Torr, 온도 70℃에 있어서, SiN막의 SiGe막의 선택비에 대해서도 100 이상의 높은 값이 얻어졌다.
(실험예 2)
여기에서는, CVD에 의한 SiO2막을 형성한 웨이퍼에 대하여, 처음에 HF 가스 및 NH3 가스를 사용하여, 압력 : 333Pa(2.5Torr), 온도 : 100℃의 조건에서 SiO2막의 COR 처리를 행하였다. 계속해서, 250℃의 가열 처리에 의해 AFS를 제거하여 SiO2막 에칭을 행하였다. 그 후, 이 웨이퍼에 대하여, 그대로 SiN막 에칭 조건의 처리(HF 가스 처리+가열 처리)를 행한 샘플(샘플 1)을 작성하였다. 또한, 순수 처리를 행한 후, SiN막 에칭 조건의 처리를 행한 샘플(샘플 2), 계면 활성제를 흡착시키는 공정과, H2O(순수)에 의한 웨트 세정 공정을 행한 후, SiN막 에칭 조건의 처리를 행한 샘플(샘플 3)도 작성하였다. 이들 샘플에 대하여, SiO2막의 표면 상태를 조사하였다.
또한, SiN막 에칭 조건의 처리는, HF 가스 유량 : 2000sccm, 압력 : 1333 내지 1995Pa(10 내지 15Torr), 온도 : 50 내지 75℃의 조건에서 가스 처리한 후, 250℃의 열처리를 행하는 것으로 하였다.
그 결과 샘플 1에서는, SiO2막 표면에 피팅이 많이 발생하고, 표면 러프니스도 나빴지만, 샘플 2에서는, SiO2막 표면의 피팅수가 20％ 정도 감소하고, 표면 러프니스의 개선도 보였다. 또한 샘플 3에서는 SiO2막 표면의 피팅이 보이지 않고, 표면 러프니스도 더욱 개선되었다.
<다른 적용>
이상, 실시 형태에 대하여 설명하였지만, 금회 개시된 실시 형태는, 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기 실시 형태는, 첨부의 특허 청구 범위 및 그 주지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다. 또한, 상기 다양한 실시 형태는, 적절히 조합하여 실시해도 된다.
예를 들어, 상기 실시 형태의 구조예는 어디까지나 예시이며, SiN막이, SiO2, Si, SiGe와 공존하고 있는 구조이면 적용 가능하다. 또한, 상기 처리 시스템이나 개별적인 장치의 구조에 대해서도 예시에 지나지 않고, 다양한 구성의 시스템이나 장치에 의해 본 개시의 에칭 방법을 실시할 수 있다.
11, 21, 31 : 실리콘 기판
12, 22a, 22b, 22c, 32 : Si막
13, 23, 33 : SiGe막
14, 16, 25, 35 : SiO2막
15, 26, 34 : SiN막
100, 200 : 처리 시스템
105 : 에칭 장치
202 : 산화막 에칭 장치
203, 250, 260 : 표면 개질 처리 장치
204 : SiN막 에칭 장치
W : 웨이퍼

Claims (22)

  1. 질화실리콘막, 산화실리콘막, 실리콘 및 실리콘 게르마늄을 갖는 피처리 기판을 챔버 내에 배치하는 공정과,
    상기 챔버 내의 압력을 1333Pa 이상으로 하는 공정과,
    상기 챔버 내에 불화수소 가스를 공급하여, 상기 질화실리콘막을, 상기 산화실리콘막, 실리콘 및 실리콘 게르마늄에 대하여 선택적으로 에칭하는 공정
    을 갖는 에칭 방법.
  2. 제1항에 있어서,
    상기 챔버 내의 압력을 1333 내지 11997Pa의 범위로 하는 에칭 방법.
  3. 제2항에 있어서,
    상기 챔버 내의 압력을 1333 내지 5332Pa의 범위로 하는 에칭 방법.
  4. 제1항에 있어서,
    상기 피처리 기판의 온도를 10 내지 120℃로 하는 에칭 방법.
  5. 제4항에 있어서,
    상기 피처리 기판의 온도를 30 내지 80℃로 하는 에칭 방법.
  6. 제1항에 있어서,
    상기 질화실리콘막의 상기 산화실리콘막에 대한 선택비가 5 이상인 에칭 방법.
  7. 제6항에 있어서,
    상기 질화실리콘막의 상기 산화실리콘막에 대한 선택비가 15 이상인 에칭 방법.
  8. 제1항에 있어서,
    상기 질화실리콘막의 상기 실리콘 및 실리콘 게르마늄에 대한 선택비가 50 이상인 에칭 방법.
  9. 제8항에 있어서,
    상기 질화실리콘막의 상기 실리콘 및 실리콘 게르마늄에 대한 선택비가 100 이상인 에칭 방법.
  10. 질화실리콘막 및 산화실리콘막을 갖는 피처리 기판에 대하여, 상기 질화실리콘막을 선택적으로 에칭하는 에칭 방법이며,
    상기 피처리 기판에 대해, 막 중의 불순물을 제거하는 표면 개질 처리를 행하는 공정과,
    계속해서, 표면 개질 처리 후의 피처리 기판을 1333Pa 이상의 압력 하에 유지하고, 상기 피처리 기판에 HF 가스를 공급하여 상기 질화실리콘막을 선택적으로 에칭하는 공정
    을 갖는 에칭 방법.
  11. 제10항에 있어서,
    상기 표면 개질 처리에 앞서서, 상기 산화실리콘막을 에칭하는 에칭 방법.
  12. 제10항에 있어서,
    상기 피처리 기판은, 추가로, 실리콘 및 실리콘 게르마늄을 갖고, 상기 질화실리콘막을, 상기 실리콘 및 상기 실리콘 게르마늄에 대하여 선택적으로 에칭하는 에칭 방법.
  13. 제10항에 있어서,
    상기 질화실리콘막의 에칭 시의 압력을 1333 내지 11997Pa의 범위로 하는 에칭 방법.
  14. 제13항에 있어서,
    상기 질화실리콘막의 에칭 시의 압력을 1333 내지 5332Pa의 범위로 하는 에칭 방법.
  15. 제10항에 있어서,
    상기 질화실리콘막의 에칭 시의 피처리 기판의 온도를 10 내지 120℃로 하는 에칭 방법.
  16. 제15항에 있어서,
    상기 질화실리콘막의 에칭 시의 피처리 기판의 온도를 30 내지 80℃로 하는 에칭 방법.
  17. 제10항에 있어서,
    상기 표면 개질 처리는, 불활성 분위기에서 150 내지 400℃의 범위의 열처리에 의해 행해지는 에칭 방법.
  18. 제10항에 있어서,
    상기 표면 개질 처리는, H2O를 사용한 20 내지 100℃의 범위의 반응 처리에 의해 행해지는 에칭 방법.
  19. 제10항에 있어서,
    상기 표면 개질 처리는, 피처리 기판의 표면에 계면 활성제를 흡착시키는 공정과, H2O에 의한 웨트 세정 공정을 갖는 에칭 방법.
  20. 질화실리콘막, 산화실리콘막, 실리콘 및 실리콘 게르마늄을 갖는 피처리 기판의 에칭 방법이며,
    처음에, 산화실리콘막을 에칭하는 공정과,
    계속해서, 막 중의 불순물 및 피처리 기판 표면의 부생성물을 제거하는 표면 개질 처리를 행하는 공정과,
    계속해서, 표면 개질 처리 후의 피처리 기판을 1333Pa 이상의 압력 하에 유지하고, 상기 피처리 기판에 HF 가스를 공급하여 상기 질화실리콘막을 선택적으로 에칭하는 공정
    을 갖는 에칭 방법.
  21. 제20항에 있어서,
    상기 산화실리콘막의 에칭은, HF 가스 및 NH3 가스를 사용하여 행해지는 에칭 방법.
  22. 제20항에 있어서,
    상기 산화실리콘막의 에칭은, 라디칼 처리에 의해 행해지는 에칭 방법.
KR1020197037632A 2017-05-30 2018-03-28 에칭 방법 KR102441239B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2017-106743 2017-05-30
JP2017106743 2017-05-30
JPJP-P-2017-162179 2017-08-25
JP2017162179A JP7109165B2 (ja) 2017-05-30 2017-08-25 エッチング方法
PCT/JP2018/012689 WO2018220973A1 (ja) 2017-05-30 2018-03-28 エッチング方法

Publications (2)

Publication Number Publication Date
KR20200010411A true KR20200010411A (ko) 2020-01-30
KR102441239B1 KR102441239B1 (ko) 2022-09-08

Family

ID=64958192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197037632A KR102441239B1 (ko) 2017-05-30 2018-03-28 에칭 방법

Country Status (3)

Country Link
US (1) US11127597B2 (ko)
JP (1) JP7109165B2 (ko)
KR (1) KR102441239B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210126542A (ko) * 2020-04-10 2021-10-20 주식회사 히타치하이테크 에칭 방법
KR20220032953A (ko) * 2020-09-08 2022-03-15 주식회사 유진테크 기판 처리 장치 및 기판 처리 장치의 운용 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200063242A (ko) * 2017-10-23 2020-06-04 램 리서치 아게 고 종횡비 구조체들의 정지 마찰을 방지하고 그리고/또는 고 종횡비 구조체들을 복구하기 위한 시스템들 및 방법들
US11469194B2 (en) * 2018-08-08 2022-10-11 Stmicroelectronics S.R.L. Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer
JP2022077419A (ja) * 2020-11-11 2022-05-23 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US20230386793A1 (en) * 2021-02-19 2023-11-30 Hitachi High-Tech Corporation Etching method and etching apparatus

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039185A (ja) 2003-06-24 2005-02-10 Tokyo Electron Ltd 被処理体処理装置、その被処理体処理方法、圧力制御方法、被処理体搬送方法、及び搬送装置
JP2008160000A (ja) 2006-12-26 2008-07-10 Tokyo Electron Ltd ガス処理装置およびガス処理方法ならびに記憶媒体
JP2010182730A (ja) * 2009-02-03 2010-08-19 Tokyo Electron Ltd 窒化珪素膜のドライエッチング方法
KR20130025357A (ko) * 2011-09-01 2013-03-11 텔 에피온 인크 복수의 재료에 대하여 타겟 에칭 프로세스 측정 기준을 달성하는 가스 클러스터 이온 빔 에칭 프로세스
JP2014197603A (ja) * 2013-03-29 2014-10-16 東京エレクトロン株式会社 エッチング方法
JP2015073035A (ja) 2013-10-03 2015-04-16 東京エレクトロン株式会社 エッチング方法
KR20150061163A (ko) * 2013-11-26 2015-06-04 삼성전자주식회사 표면 처리 방법, 반도체 제조 방법 및 이에 의해 제조된 반도체 장치
KR20150076099A (ko) * 2013-12-26 2015-07-06 도쿄엘렉트론가부시키가이샤 에칭 방법, 기억 매체 및 에칭 장치
US20170093130A1 (en) * 2015-09-30 2017-03-30 Commissariat A I'energie Atomique Et Aux Energies Alternatives Method of production of a semiconducting structure comprising a strained portion

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US43890A (en) * 1864-08-23 Improvement in sewing-machines
JP2003347279A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体装置の製造方法
JP4933789B2 (ja) * 2006-02-13 2012-05-16 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
US20110061810A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US9263339B2 (en) * 2010-05-20 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etching in the formation of epitaxy regions in MOS devices
JP2012089805A (ja) * 2010-10-22 2012-05-10 Toshiba Corp エッチング装置およびエッチング方法
JP2012119539A (ja) * 2010-12-01 2012-06-21 Ulvac Japan Ltd ラジカルクリーニング方法及びラジカルクリーニング装置
TWI492298B (zh) * 2011-08-26 2015-07-11 Applied Materials Inc 雙重圖案化蝕刻製程
JP5567087B2 (ja) * 2012-09-20 2014-08-06 株式会社東芝 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039185A (ja) 2003-06-24 2005-02-10 Tokyo Electron Ltd 被処理体処理装置、その被処理体処理方法、圧力制御方法、被処理体搬送方法、及び搬送装置
JP2008160000A (ja) 2006-12-26 2008-07-10 Tokyo Electron Ltd ガス処理装置およびガス処理方法ならびに記憶媒体
JP2010182730A (ja) * 2009-02-03 2010-08-19 Tokyo Electron Ltd 窒化珪素膜のドライエッチング方法
KR20130025357A (ko) * 2011-09-01 2013-03-11 텔 에피온 인크 복수의 재료에 대하여 타겟 에칭 프로세스 측정 기준을 달성하는 가스 클러스터 이온 빔 에칭 프로세스
JP2014197603A (ja) * 2013-03-29 2014-10-16 東京エレクトロン株式会社 エッチング方法
JP2015073035A (ja) 2013-10-03 2015-04-16 東京エレクトロン株式会社 エッチング方法
KR20150061163A (ko) * 2013-11-26 2015-06-04 삼성전자주식회사 표면 처리 방법, 반도체 제조 방법 및 이에 의해 제조된 반도체 장치
KR20150076099A (ko) * 2013-12-26 2015-07-06 도쿄엘렉트론가부시키가이샤 에칭 방법, 기억 매체 및 에칭 장치
US20170093130A1 (en) * 2015-09-30 2017-03-30 Commissariat A I'energie Atomique Et Aux Energies Alternatives Method of production of a semiconducting structure comprising a strained portion

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210126542A (ko) * 2020-04-10 2021-10-20 주식회사 히타치하이테크 에칭 방법
KR20220032953A (ko) * 2020-09-08 2022-03-15 주식회사 유진테크 기판 처리 장치 및 기판 처리 장치의 운용 방법

Also Published As

Publication number Publication date
JP2018207088A (ja) 2018-12-27
US20200111674A1 (en) 2020-04-09
JP7109165B2 (ja) 2022-07-29
KR102441239B1 (ko) 2022-09-08
US11127597B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
KR102441239B1 (ko) 에칭 방법
TWI648791B (zh) Etching method
CN109216186B (zh) 蚀刻方法和残渣去除方法
KR102282188B1 (ko) 에칭 방법 및 에칭 장치
US20080045030A1 (en) Substrate processing method, substrate processing system and storage medium
KR101802595B1 (ko) 에칭 방법 및 기억 매체
KR101974715B1 (ko) 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
KR101802580B1 (ko) 에칭 방법 및 기억 매체
CN110071040B (zh) 蚀刻方法
TWI608536B (zh) Etching method and memory medium
CN110942985A (zh) 蚀刻方法、蚀刻装置及存储介质
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
KR102244356B1 (ko) 기판 처리 방법
US10672617B2 (en) Etching method and etching apparatus
WO2020189288A1 (ja) 成膜方法および成膜装置
TWI756425B (zh) 蝕刻方法
TW201941283A (zh) 蝕刻方法
KR20200143260A (ko) 에칭 방법 및 에칭 장치
CN109891555B (zh) 低温外延层形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant