JP2012089805A - エッチング装置およびエッチング方法 - Google Patents

エッチング装置およびエッチング方法 Download PDF

Info

Publication number
JP2012089805A
JP2012089805A JP2010237732A JP2010237732A JP2012089805A JP 2012089805 A JP2012089805 A JP 2012089805A JP 2010237732 A JP2010237732 A JP 2010237732A JP 2010237732 A JP2010237732 A JP 2010237732A JP 2012089805 A JP2012089805 A JP 2012089805A
Authority
JP
Japan
Prior art keywords
sublimation
reaction product
etching
gas
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2010237732A
Other languages
English (en)
Inventor
Katsuhiko Tachibana
勝彦 橘
Kenta Yoshinaga
健太 吉永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010237732A priority Critical patent/JP2012089805A/ja
Priority to US13/278,651 priority patent/US20120100641A1/en
Publication of JP2012089805A publication Critical patent/JP2012089805A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】素子分離絶縁膜の上面の高さを、基板上の全面でほぼ均一にできるとともに、素子分離絶縁膜の上面を平坦化することができるエッチング装置を提供する。
【解決手段】実施形態によれば、反応室１１と、反応室１１とゲートバルブＧＶを介して接続される真空ポンプ１２と、加工対象を保持する保持部１９と、エッチングガス供給手段と、加熱部２０と、昇華量判定手段と、を備える。エッチングガス供給手段は、加工対象と反応して反応生成物を生成可能なエッチングガスを反応室１１内に供給する。加熱部２０は、反応生成物が昇華する温度以上に加工対象を加熱する。昇華量判定手段は、加熱部２０による昇華処理の経過による反応生成物の昇華の度合いに対応して変化する所定の物理量を昇華量対応変化値としてモニタする。
【選択図】図１

Description

本発明の実施形態は、エッチング装置およびエッチング方法に関する。
不揮発性半導体記憶装置の一種であるＮＡＮＤ型フラッシュメモリは、一般的に以下のように形成される。まず、半導体基板上に、ゲート絶縁膜と浮遊ゲート電極膜とを積層させた後、浮遊ゲート電極膜から半導体基板に至る深さを有し、ビット線方向に延在するトレンチを形成する。このトレンチ内を埋め込むようにシリコン酸化膜を形成した後、ＣＭＰ（Chemical Mechanical Polishing）処理によって浮遊ゲート電極膜の上面よりも上のシリコン酸化膜を除去し、さらにＲＩＥ（Reactive Ion Etching）法によって、所定の深さまでシリコン酸化膜をエッチングする。これによって、ワード線方向に隣接するメモリセルトランジスタ間を電気的に絶縁する素子分離絶縁膜が形成される。その後、浮遊ゲート電極膜と素子分離絶縁膜上に、ゲート間絶縁膜と制御ゲート電極膜とを積層した後、ＲＩＥ法によって、ビット線方向に隣接するメモリセルトランジスタ間を分離するように、ワード線方向に延在する形状で制御ゲート電極膜からゲート絶縁膜までの積層膜と素子分離絶縁膜とをワード線方向に延在するように加工する。以上によって、ＮＡＮＤ型フラッシュメモリが形成される。
また、基板上の薄膜を除去する方法として、除去対象の薄膜が形成された基板を真空槽内に配置し、真空槽内にＮＨ3とＨＦなどの反応物を導入して薄膜上に凝縮させ、所定の時間薄膜と反応物とを反応させて反応生成物を生成した後、反応物と反応生成物とを除去する方法が知られている。
特開２０１０−０８０４９７号公報 米国特許第５，２８２，９２５号明細書
不揮発性半導体記憶装置においては、各メモリセルトランジスタの素子特性が均一となるように、メモリセルトランジスタ間を分離する素子分離絶縁膜の高さはメモリセルアレイ内で均一であることが望ましく、また素子分離絶縁膜の上面は平坦化されていることが望ましい。
本発明の一つの実施形態は、素子分離絶縁膜の上面の高さを、基板上の全面でほぼ均一にできるとともに、素子分離絶縁膜の上面を平坦化することができるエッチング装置およびエッチング方法を提供することを目的とする。
本発明の一つの実施形態によれば、エッチング装置は、反応室と、前記反応室とゲートバルブを介して接続される排気手段と、加工対象を保持する保持手段と、エッチングガス供給手段と、加熱手段と、昇華量判定手段と、を備える。前記エッチングガス供給手段は、前記加工対象と反応して反応生成物を生成可能なエッチングガスを前記反応室内に供給する。前記加熱手段は、前記反応生成物が昇華する温度以上に前記加工対象を加熱する。そして、前記昇華量判定手段は、前記加熱手段による昇華処理の経過による前記反応生成物の昇華の度合いに対応して変化する所定の物理量を昇華量対応変化値としてモニタする。
図１は、実施形態によるエッチング装置の構成を模式的に示す図である。 図２は、実施形態によるエッチング方法の手順の一例を示すフローチャートである。 図３−１は、実施形態によるエッチング方法の手順の一例を模式的に示す断面図である（その１）。 図３−２は、実施形態によるエッチング方法の手順の一例を模式的に示す断面図である（その２）。 図３−３は、実施形態によるエッチング方法の手順の一例を模式的に示す断面図である（その３）。 図３−４は、実施形態によるエッチング方法の手順の一例を模式的に示す断面図である（その４）。 図４は、昇華処理時の反応室内の圧力の様子を模式的に示すグラフである。 図５は、昇華処理時の反応室内の圧力と圧力の微分値の様子を模式的に示すグラフである。 図６は、昇華処理時のゲートバルブの開度の様子を模式的に示す図である。 図７は、本実施形態によるエッチング方法の効果を示す模式図である。
以下に添付図面を参照して、実施形態にかかるエッチング装置およびエッチング方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられる半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。さらに、以下で示す膜厚は一例であり、これに限定されるものではない。
図１は、実施形態によるエッチング装置の構成を模式的に示す図である。この図に示されるように、エッチング装置１０は、ウェハなどの加工対象をガスによってエッチングする空間を構成する反応室１１を備える。反応室１１には、反応室１１内のガスを排気して真空にする排気手段である真空ポンプ１２が、ゲートバルブＧＶを介して接続されている。
また、反応室１１には、反応室１１内にガスを供給する配管１３−１〜１３−４が設けられている。この例では、Ｎ2ガスを供給する第１と第３の配管１３−１，１３−３と、ＮＨ3ガスを供給する第２の配管１３−２と、ＮＦ3ガスを供給する第４の配管１３−４と、が設けられる。第１と第３の配管１３−１，１３−３には図示しないＮ2ガス供給部が設けられ、第２の配管１３−２には図示しないＮＨ3ガス供給部が設けられ、第４の配管１３−４には図示しないＮＦ3ガス供給部が設けられている。また、第１〜第４の配管１３−１〜１３−４にはそれぞれガスの供給のオン／オフを切り替えるガスバルブＶ１〜Ｖ４が設けられている。
この例では、第１と第２の配管１３−１，１３−２は、反応室１１付近で一体化されて反応室１１に接続されるが、ガスバルブＶ１，Ｖ２と反応室１１との間の配管にはアプリケータ１４が設けられている。アプリケータ１４は、たとえば石英チューブとマイクロ波印加手段とからなり、ＮＨ3ガスを反応室１１内に導入する際に、石英チューブにマイクロ波を印加することで、ＮＨ3ガスを活性化させる機能を有する。また、第３と第４の配管１３−３，１３−４も、反応室１１付近で一体化されて反応室１１に接続される。なお、配管１３−１〜１３−４と、ＮＨ3ガス供給部と、ＮＦ3ガス供給部とは、エッチングガス供給手段となる。
さらに、反応室１１には、冷却手段であるチラー１５から供給される冷媒を循環させる冷媒流路である冷却用配管１６が設けられる。冷却用配管１６はたとえば反応室１１の外壁に接するように設けられる。チラー１５の冷媒吐出口１５ａと冷却用配管１６の一方の端部との間を接続する配管１７にはバルブＶ５が設けられ、チラー１５の冷媒回収口１５ｂと冷却用配管１６の他方の端部との間を接続する配管１８にはバルブＶ６が設けられている。チラー１５で温度調節された冷媒は冷媒吐出口１５ａから吐出され、冷却用配管１６内を冷媒が移動（循環）することによって、反応室１１（壁面）が冷却され、所定の温度に保たれる。なお、冷媒として、１００〜１３０℃の温度範囲で使用しても揮発しにくいものが望ましく、たとえばフロリナート（スリーエム社製、登録商標）やガルデン（SOLVAY SOLEXIS社製、登録商標）などを用いることができる。
エッチング装置１０は、ウェハなどの加工対象を保持する保持部１９と、加工対象のエッチング後の加熱処理時に、保持部１９に保持されている加工対象を加熱する加熱部２０と、加工対象の温度を計測する温度計測部２１と、反応室１１内の圧力を計測する圧力計測部２２と、を反応室１１内に備える。ここで、加熱部２０としては、たとえばランプヒータを用いることができ、温度計測部２１として、熱電対や赤外線放射温度計などを用いることができ、圧力計測部２２として、ピラニ真空計や電離真空計などの全圧計、または四重極型質量分析計などの分圧計などの真空計を用いることができる。
また、エッチング装置１０には、エッチング装置１０を所定のプログラムにしたがって制御して、エッチング処理を行う制御部３０が設けられている。制御部３０は、ガス導入制御部３１と、エッチング処理制御部３２と、温度制御部３３と、ゲートバルブ制御部３４と、昇華完了判定部３５と、昇華量対応変化情報記憶部３６と、を備える。
ガス導入制御部３１は、予め生成されたプログラムにしたがって、配管１３−１〜１３−４上に設けられたガスバルブＶ１〜Ｖ４のオープン／クローズを制御して反応室１１内への反応ガスの導入のオン／オフを制御し、また図示しないマスフローコントローラを制御して供給する流量を調節する。たとえば、反応生成物生成処理時には、ガスバルブＶ１〜Ｖ４をオープンにして第１〜第４の配管１３−１〜１３−４から、それぞれＮ2ガス、ＮＨ3ガス、Ｎ2ガスおよびＮＦ3ガスを反応室１１内に供給し、昇華処理時には、ガスバルブＶ２，Ｖ４をクローズにして第２と第４の配管１３−２，１３−４から反応室１１内へのＮＨ3ガスおよびＮＦ3ガスの供給を停止し、第１と第４の配管１３−１，１３−３から反応室１１内へのＮ2ガスの供給のみを行うように制御を行う。
エッチング処理制御部３２は、予め生成されたプログラムにしたがって、第２の配管１３−２へのＮＨ3ガスの供給時にＮＨ3ガスを活性化させるように、アプリケータ１４（マイクロ波印加手段）を作動させ、ＮＨ3ガスを活性化させる。
温度制御部３３は、エッチング処理時の反応室１１内（または保持部１９に保持されている加工対象）の温度を制御する。具体的には、予め生成されたプログラムにしたがって、温度計測部２１で計測された温度が所定の温度となるように、加熱部２０で加熱したり、冷却用配管１６に冷媒を流したりする処理を行う。たとえば反応生成物生成処理時は、反応室１１内の温度が３０℃程度の常温となるように、加熱部２０での加熱は行わず、冷却用配管１６に冷媒を流して、反応室１１を冷却する。一方、反応生成物生成処理後の昇華処理時は、反応室１１内の温度（加工対象の温度）が１００〜１３０℃以上となるように、加熱部２０で加熱を行う。
ゲートバルブ制御部３４は、予め生成されたプログラムにしたがって、反応室１１内を所定の真空度とするためゲートバルブＧＶの開度を調節する。これによって、真空ポンプ１２で反応室１１内から排気されるガスの量が調節される。なお、ガス導入制御部３１、エッチング処理制御部３２、温度制御部３３およびゲートバルブ制御部３４は切替手段となる。
昇華量対応変化情報記憶部３６は、反応生成物生成処理によって生成された反応生成物を加熱によって昇華させる際に、反応生成物の昇華の進行度に対応して変化する所定の物理量を昇華量対応変化情報として記憶する。昇華量対応変化情報として、バルブの開度を一定としたときの圧力（物理量）の昇華処理時間に対する変化や、圧力を一定としたときのバルブの開度（物理量）の昇華処理時間に対する変化、圧力計測部２２として四重極型質量分析計が設けられている場合に、ＳｉＦ4，ＮＨ3もしくはＮＦ3の濃度（量）の昇華処理時間に対する変化などを例示することができる。なお、昇華量対応変化情報記憶部３６は、昇華完了判定値記憶手段となる。
昇華完了判定部３５は、エッチングによって生成された反応生成物を加熱によって昇華させる際に、反応生成物の昇華に伴って変化する昇華量対応変化値をモニタして、加工対象上に残存している反応生成物の量が所定値以下となったかを判定する。たとえば、モニタされた昇華量対応変化値の時間による変化が、昇華量対応変化情報記憶部３６に記憶されている昇華量対応変化情報の挙動と一致しているか否かによって判定を行うことができる。具体的には、反応生成物が残存していると、その昇華によって反応室１１内の圧力が高くなることを利用し、その圧力変化を追跡することで、反応生成物の昇華の完了を判定する。なお、昇華完了判定部３５は、昇華量判定手段と昇華完了判定手段となる。
つぎに、エッチング方法について説明する。図２は、実施形態によるエッチング方法の手順の一例を示すフローチャートであり、図３−１〜図３−４は、実施形態によるエッチング方法の手順の一例を模式的に示す断面図である。なお、ここでは、半導体装置の製造方法として、不揮発性半導体記憶装置の製造方法、特にその中の素子分離絶縁膜の形成方法を例に挙げて説明する。
まず、図３−１（ａ）に示されるように、シリコン基板などの半導体基板１０１上に、ゲート絶縁膜１０２、フローティングゲート電極膜１０３およびマスク膜１１０を順に形成する。ゲート絶縁膜１０２としては、たとえば熱酸化技術を用いて、１０ｎｍ程度の膜厚の熱酸化膜を用いることができる。また、フローティングゲート電極膜１０３としては、たとえば減圧ＣＶＤ（Chemical Vapor Deposition）法などの方法で形成された、７０〜８０ｎｍ程度の膜厚のリンをドープした多結晶シリコン膜を例示することができる。さらに、マスク膜１１０は、フローティングゲート電極膜１０３から半導体基板１０１の所定の深さまでをエッチングすることが可能な材料によって構成される。このマスク膜１１０としては、たとえば減圧ＣＶＤ法などの方法で形成された、７０ｎｍ程度の膜厚のシリコン窒化膜を用いることができる。
ついで、マスク膜１１０上に図示しないレジストを塗布し、リソグラフィ技術によってレジストを所定の形状にパターニングする。ここでは、メモリセル形成領域上で、所定の方向（ビット線方向）に延在するラインアンドスペース状のレジストパターンを形成する。
その後、図３−１（ｂ）に示されるように、レジストパターンをマスクとして、たとえばＲＩＥ法などのエッチング技術を用いて、マスク膜１１０にパターンを転写し、さらにマスク膜１１０をマスクとして、フローティングゲート電極膜１０３、ゲート絶縁膜１０２および半導体基板１０１を所定の深さまでエッチングする。これによって、ビット線方向に延在し、半導体基板１０１の所定の深さまで達するトレンチ１１１が複数並行して形成される。
ついで、図３−１（ｃ）に示されるように、トレンチ１１１を埋め込むように素子分離絶縁膜１１２を形成する。具体的には、酸素雰囲気中で熱処理を行なってトレンチ１１１の内壁面に薄い熱酸化膜を形成した後、ＨＤＰ（High Density Plasma）法などの方法によって素子分離絶縁膜１１２としてのシリコン酸化膜をトレンチ１１１内に埋め込むように堆積する。その後、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、マスク膜１１０をストッパとしてマスク膜１１０の上面よりも上に形成されている素子分離絶縁膜１１２を除去する。そして、マスク膜１１０をたとえばウエットエッチングによって選択的に除去する。
以上の工程によって形成された素子分離絶縁膜１１２を有する半導体基板１０１が加工対象となり、この半導体基板１０１がエッチング装置１０の保持部１９に保持される。そして、図示しない搬送機構によって保持部１９が反応室１１の外部から反応室１１内へと搬送される（ステップＳ１１）。反応室１１内は、真空ポンプ１２による排気とゲートバルブＧＶの開度とによって、所定の真空度に設定されている。
ついで、図３−２（ａ）〜（ｂ）に示されるように、反応室１１内にエッチングガスが導入され、加工対象の反応生成物生成処理が行われる（ステップＳ１２）。具体的には、ガス導入制御部３１によって第１〜第４のガスバルブＶ１〜Ｖ４がオープンにされ、反応室１１内にＮ2ガス、ＮＨ3ガスおよびＮＦ3ガスが導入される。それぞれのガスの供給量は、予め設定された条件にしたがって、ガス導入制御部３１で制御される。また、エッチング処理制御部３２によってアプリケータ１４が作動され、反応室１１内に供給されるＮＨ3ガスは活性化される。さらに、温度制御部３３によってバルブＶ５，Ｖ６がオープンにされ、反応室１１が３０℃程度の常温となるように冷媒を循環させる。
このような状態の反応室１１内では、図３−２（ｂ）に示されるように、エッチングガス（ＮＨ3ガスおよびＮＦ3ガス）が加工対象と接触することによって、加工対象表面に反応生成物１１３が生成される。具体的には、ＮＨ3ガスとＮＦ3ガスを活性化させてシリコン酸化膜（素子分離絶縁膜１１２）と反応させ、素子分離絶縁膜１１２上に（ＮＨ4）2ＳｉＦ6が反応生成物１１３として生成される。また、反応室１１の温度を常温程度とすることで、シリコン酸化膜とエッチングガス（ＮＨ3ガスおよびＮＦ3ガス）との間の反応が促進される。なお、このエッチングガスとシリコン酸化膜との間で、粒状の反応生成物１１３が厚く成長しない程度にエッチング時間（エッチングガスに加工対象を曝す時間）が調整される。
ガス導入制御部３１は、所定の時間加工対象にエッチングガスを曝したか判定し（ステップＳ１３）、所定の時間が経過していない場合（ステップＳ１３でＮｏの場合）には、所定の時間が経過するまで待ち状態となる。所定の時間反応させた後（ステップＳ１３でＹｅｓの場合）、エッチングガスの反応室１１内への導入を停止し（ステップＳ１４）、続けて昇華処理が行われる（ステップＳ１５）。ここでは、まず、ステップＳ１４のエッチングガスの導入の停止処理として、ガス導入制御部３１は、第２および第４のガスバルブＶ２，Ｖ４をクローズにし、第１および第３のガスバルブＶ１，Ｖ３をオープンにした状態のままとして、反応室１１内にＮ2ガスを導入し、反応室１１内が所定の真空度となるように真空ポンプ１２で排気する。その後、ステップＳ１５の昇華処理として、温度制御部３３は、バルブＶ５，Ｖ６をクローズにして、冷媒の循環を停止するとともに、加熱部２０をオンにして反応室１１内を加熱する。なお、反応生成物（ＮＨ4）2ＳｉＦ6の昇華温度は、１００〜１３０℃であるので、加工対象が１００〜１３０℃以上となるように加熱部２０を制御する。
昇華処理では、加熱部２０による加熱が始まると、加工対象の温度が上昇する。この加熱によって、加工対象の温度は反応生成物の昇華温度以上となるので、加工対象上に生成された反応生成物（ＮＨ4）2ＳｉＦ6は昇華される。そして、昇華完了判定部３５によって、反応生成物１１３の残存量がほとんど存在しないと判定されるまで、昇華処理が行われる。
ここでは、ゲートバルブＧＶの開度を所定の値としながら、反応室１１内の圧力値をモニタして反応生成物１１３の残存量を判定する場合を例に挙げる。図４は、昇華処理時の反応室内の圧力の様子を模式的に示すグラフである。この図で、横軸は時間であり、縦軸は圧力である。この図の実線の曲線に示されるように、昇華処理前では、反応室１１内の圧力は所定の圧力ｐ1で一定となっているが、昇華処理を行うと、反応生成物１１３の昇華によって、反応室１１内の圧力が一時的に高まり、たとえば極大値ｐ2となる。昇華によって反応生成物１１３が除去（昇華）されていくにつれて、反応室１１内の圧力は低下し、再び元の圧力ｐ1に戻る。このように、昇華処理時は、圧力が所定値ｐ1から急激に上昇して極大値ｐ2を示した後、再び所定値ｐ1へと戻るのが一般的である。
そこで、ゲートバルブＧＶの開度を一定とした場合の一般的な時間に対する反応室１１内の圧力の変化を、昇華量対応変化情報として昇華量対応変化情報記憶部３６に記憶しておき、昇華完了判定部３５では、圧力が昇華量対応変化情報に記憶されているような振る舞いをしたかを確認することで、反応生成物１１３がほぼ完全に除去されたかを判定する（ステップＳ１６）。
具体的には、昇華完了判定部３５は、反応室１１内の圧力を圧力計測部２２によってモニタし、時間の経過とともに得られた圧力の変化が、昇華量対応変化情報記憶部３６中の昇華量対応変化情報に対応した挙動を示し、かつ所定の圧力値となっているかを判定する。たとえば、図４のように時間の経過とともに圧力値がｐ1からｐ2へと増加した後、再び低下してｐ1になっているかを判定する。つまり、圧力値が極大値を示した後、昇華が完了したと判定可能な値（以下、昇華完了判定値という。たとえばｐ1）を示す挙動を示した場合には、反応生成物１１３はほぼ昇華されたと判定する。
このような判定の手法で、圧力値が極大値を示さず、または圧力値が極大値を示したが昇華完了判定値になっていない場合（ステップＳ１６でＮｏの場合）には、まだ昇華が完全になされていないものと判断され、ステップＳ１５に戻る。また、圧力値が極大値を示した後、昇華完了判定値となっている場合（ステップＳ１６でＹｅｓの場合）には、図３−３（ａ）に示されるように昇華がほぼ完了したものと判断し、温度制御部３３は反応室１１を冷却する（ステップＳ１７）。具体的には、温度制御部３３は、加熱部２０をオフにするとともに、バルブＶ５，Ｖ６をオープンにして、冷媒の循環を開始して、反応室１１を室温まで冷却する。
なお、装置固有の誤差などにより、加工対象上で反応生成物１１３の昇華がなかなか進まず、たとえば図４の点線のように、圧力が徐々に上昇しているような場合には、圧力値が極大値ｐ3を示した後、昇華完了判定値以下となるまで待ってからつぎの処理に進む。また、ステップＳ１４でエッチングガスの導入を停止した後、所定の時間が経過しても圧力値が昇華完了判定値以下にならない場合には、異常と判断して警告を使用者に対して発し、処理を中止するようにしてもよい。
さらに、昇華完了の判定方法については、上記した例に限られず種々の方法を用いることができる。たとえば、圧力値が、ある値で極大となった後、ある値（昇華完了判定値とは異なる値であっても）で極小となるような場合に、昇華完了と判定するようにしてもよいし、単純に、圧力値が昇華完了判定値まで下がれば昇華完了と判定するようにしてもよい。
また、圧力値ではなく、圧力の微分値で判断してもよい。図５は、昇華処理時の反応室内の圧力と圧力の微分値の様子を模式的に示すグラフである。図５（ａ）は、圧力の時間の経過による変化の一例を示すグラフであり、横軸は時間を示し、縦軸は圧力を示している。また、図５（ｂ）は、（ａ）の圧力の時間に対する微分値の時間の経過による変化を示すグラフであり、横軸は時間であり、縦軸は圧力の時間に対する微分値である。
図５（ａ）の実線のように、反応室１１内の圧力は所定の圧力ｐ1で一定となっているが、時間ｔsで昇華処理をはじめると、反応生成物１１３の昇華によって反応室１１内の圧力が一時的に高まり、時間ｔpで極大値ｐ2を迎え、その後は所定の圧力ｐ4に向かって減少していく。そして、反応が終わった時間ｔe以降で圧力はｐ4で略一定となる。この圧力曲線について、時間に対する微分値を取ったものが図５（ｂ）の実線である。昇華処理が始まる時間ｔs前の圧力が一定のとき、圧力が極大値ｐ2を迎える時間ｔpのとき、反応が終わった時間ｔe以降で圧力が一定のときに、圧力の微分値が０となる。つまり、圧力の微分値についての昇華完了判定値を０として、昇華処理を開始した後、２回目に圧力の微分値が０となったときを昇華完了と判定するようにしてもよい。
なお、装置固有の誤差などによって、加工対象上で反応生成物１１３の昇華がなかなか進まず、たとえば図５（ａ）の点線のように、圧力が徐々に上昇し、時刻ｔrで極大値ｐ3を迎え、その後徐々に減少するような場合の圧力の微分値は、図５（ｂ）の点線のようになる。このような場合には、１回目に圧力の微分値が０を示した後、２回目に圧力の微分値が０となるまで待ってからつぎの処理に進む。また、ステップＳ１４でエッチングガスの導入を停止した後、所定の時間が経過しても圧力の微分値が０にならない場合には、異常と判断して警告を使用者に対して発し、処理を中止するようにしてもよい。
その後、エッチング処理が終了したかを判定する（ステップＳ１８）。ここでは、ステップＳ１２〜Ｓ１７で示される反応生成物生成処理と昇華処理とを含むエッチング処理が、予め定められたプログラムで規定された回数行われたかを判定する。エッチング処理が終了していない場合（ステップＳ１８でＮｏの場合）には、ステップＳ１２へと戻り、上述した処理が繰り返し実行される（図３−３（ｂ）、（ｃ））。また、エッチング処理が終了した場合（ステップＳ１８でＹｅｓの場合）には、図３−４（ａ）に示されるように、素子分離絶縁膜１１２の上面が、フローティングゲート電極膜１０３の上面から所定の深さだけ後退した状態となる。そして、保持部１９を反応室１１から外部に搬出し（ステップＳ１９）、エッチング処理が終了する。
上記ステップＳ１２〜Ｓ１７で行われる１回のエッチング処理で、素子分離絶縁膜１１２をエッチングする量（深さ）は、３〜１００ｎｍであることが望ましい。３ｎｍよりも浅いエッチング量では、最終的な深さを得るのに非常に時間を要してしまい効率が悪く、また、１００ｎｍよりも深いエッチング量では、エッチング時に生成される反応生成物１１３が成長しすぎて、エッチングに局所的なバラツキが発生してしまう恐れがある。そのため、１回のエッチング処理では、エッチング量が上記範囲内となるように制御することが望ましい。
上記のエッチング処理が行われた後、図３−４（ｂ）に示されるように、半導体基板１０１上にゲート間絶縁膜１０４と制御ゲート電極膜１０５を形成する。ゲート間絶縁膜としては、たとえばＯＮＯ（Oxide-Nitride-Oxide）膜を例示することができ、制御ゲート電極膜１０５としては、リンをドープした多結晶シリコン膜を例示することができる。その後、図示されていないが、リソグラフィ技術とエッチング技術とによって、ビット線方向とは異なる方向（ワード線方向）に延在するラインアンドスペース状のパターンとなるように、制御ゲート電極膜１０５からゲート絶縁膜１０２までをエッチングし、エッチングした領域に層間絶縁膜を埋め込む。これによって、不揮発性半導体記憶装置が得られる。
なお、上述した説明では、反応室１１内の圧力値を昇華量対応変化値として用いる場合を説明したが、反応室１１内の圧力値を所定の値に維持するように制御した場合に、ゲートバルブＧＶの開度を昇華量対応変化値として用いるようにしてもよい。つまり、圧力計測部２２によって得られる値が一定となるようにゲートバルブ制御部３４がゲートバルブＧＶの開度を制御する場合に、昇華完了判定部３５が、そのゲートバルブＧＶの開度を時間の経過とともにモニタし、そのモニタ結果に基づいて反応生成物１１３の昇華の有無を判定するようにしてもよい。
図６は、昇華処理時のゲートバルブの開度の様子を模式的に示す図である。この図で、横軸は時間であり、縦軸はゲートバルブＧＶの開度である。この図に示されるように、通常は、反応室１１内の圧力を一定値に保つため、ゲートバルブＧＶは所定の開度（全開でない開度）ａ1で開かれている。昇華処理を行うと、反応生成物の昇華によって、反応室１１内の圧力が一時的に高まり、反応室１１内の圧力を一定に保つために、ゲートバルブＧＶの開度が大きくなるように（すなわち、ガス排気量を高めるように）ゲートバルブ制御部３４によって制御される。その結果、ゲートバルブＧＶの開度は、大きくなりついには極大値ａ2となる。
昇華によって反応生成物が除去されていくにつれて、反応室１１内の圧力は低下していくが、この場合にも反応室１１内の圧力を一定に保つために、ゲートバルブＧＶの開度が小さくなるように（すなわち、ガス排気量を小さくするように）ゲートバルブ制御部３４によって制御される。そして、最終的にはゲートバルブＧＶの開度は、ほぼ昇華処理前の値ａ1へと戻る。このように、ゲートバルブＧＶの開度も、反応生成物の昇華量に対応して変化するので、ゲートバルブＧＶの開度の値が所定値よりも上昇し、極大値を記録してから昇華完了判定値となった場合に、反応生成物の昇華が完了したと判定することができる。また、装置固有の誤差等により、加工対象上で反応生成物１１３の昇華がなかなか進まず、たとえば図５の点線のように、ゲートバルブＧＶの開度が徐々に大きくなっているような場合には、開度が極大値ａ3を示した後、昇華完了判定値以下となるまで待ってからつぎの処理に進む。
また、圧力値とゲートバルブＧＶの開度以外のパラメータでも、昇華量と対応して変化するパラメータであれば、昇華量対応変化値として使用することができる。さらに、上記の例では、所定値から極大値を経て昇華完了判定値に至るパラメータを例に挙げたが、所定値から極小値を経て昇華完了判定値に至るパラメータであってもよい。
本実施形態では、素子分離絶縁膜１１２をエッチングガスに曝して反応生成物を生成する反応生成物生成工程と、この反応生成物を昇華させる昇華工程とを繰り返し実行して素子分離絶縁膜１１２をエッチングするようにした。また、昇華工程では反応生成物の昇華量に対応して変化する昇華量対応変化値をモニタし、昇華残りが加工対象上に残存しない状態で、つぎの工程に移るようにしたので、昇華残りによる素子分離絶縁膜１１２の高さの局所的なばらつきを抑えることができるという効果を有する。
図７は、本実施形態によるエッチング方法の効果を示す模式図である。図７（ａ）は、エッチングガスのエッチングの様子を模式的に示している。エッチングガス１２０は、加工対象上に均一に接触する。その結果、図７（ｂ）に示されるように、加工対象の素子分離絶縁膜１１２上には、粒状の反応生成物１１３が生成される。その後、昇華処理によって、粒状の反応生成物１１３を昇華させる。
このとき、上記した本実施形態のように昇華量対応変化値でモニタしないで、たとえば所定時間加熱処理を行うような場合には、場合によっては、図７（ｃ）に示されるように、素子分離絶縁膜１１２上に反応生成物１１３が残存してしまうこともある。このような状態でつぎの反応生成物生成処理を行った場合には、図７（ｄ）に示されるように、反応生成物１１３で覆われていない領域にエッチングガス１２０が入り込み、その他の領域にはエッチングガス１２０が入り込むことができない。その結果、反応生成物１１３で覆われていない領域のみエッチングが進行し、その他の領域ではエッチングが進行しないことになる。つまり、エッチングが不均一に進行し、素子分離絶縁膜１１２の上面の高さにバラツキが生じることになる。
一方、上記した本実施形態のように、昇華量対応変化値をモニタして昇華処理を行うことで、図７（ｅ）のように粒状の反応生成物１１３が素子分離絶縁膜１１２上にほとんどない状態とすることができる。そして、素子分離絶縁膜１１２上の反応生成物１１３をこのように昇華させることで、その後に行われるエッチング処理では、図７（ｆ）に示されるように、素子分離絶縁膜１１２の上面のほぼ全面が露出する状態となるので、均等にエッチングされる。これによって、素子分離絶縁膜１１２の上面の高さのばらつきを抑えることができ、その結果、不揮発性半導体記憶装置の素子特性のメモリセルによるばらつきを抑えることができるという効果を有する。
なお、上記した説明では、ＮＨ3ガスとＮＦ3ガスを利用した酸化膜エッチングの場合を例に挙げたが、シリコン酸化膜などの加工対象とエッチングガスとの接触によって反応生成物が生成され、その反応生成物が昇華可能なものであれば、本実施形態を適用することができる。たとえば、ＨＦガスとＮＨ3ガスを利用した酸化膜エッチングなどにも適用することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＧＶ…ゲートバルブ、Ｖ１〜Ｖ４…ガスバルブ、Ｖ５，Ｖ６…バルブ、１０…エッチング装置、１１…反応室、１２…真空ポンプ、１３−１〜１３−４…配管、１４…アプリケータ、１５…チラー、１５ａ…冷媒吐出口、１５ｂ…冷媒回収口、１６…冷却用配管、１７，１８…配管、１９…保持部、２０…加熱部、２１…温度計測部、２２…圧力計測部、３０…制御部、３１…ガス導入制御部、３２…エッチング処理制御部、３３…温度制御部、３４…ゲートバルブ制御部、３５…昇華完了判定部、３６…昇華量対応変化情報記憶部、１０１…半導体基板、１０２…ゲート絶縁膜、１０３…フローティングゲート電極膜、１０４…ゲート間絶縁膜、１０５…制御ゲート電極膜、１１０…マスク膜、１１１…トレンチ、１１１…素子分離絶縁膜、１１２…素子分離絶縁膜、１１３…反応生成物、１２０…エッチングガス。

Claims (17)

  1. 反応室と、
    前記反応室とゲートバルブを介して接続される排気手段と、
    加工対象を保持する保持手段と、
    前記加工対象と反応して反応生成物を生成可能なエッチングガスを前記反応室内に供給するエッチングガス供給手段と、
    前記反応生成物が昇華する温度以上に前記加工対象を加熱する加熱手段と、
    前記加熱手段による昇華処理の経過による前記反応生成物の昇華の度合いに対応して変化する所定の物理量を昇華量対応変化値としてモニタする昇華量判定手段と、
    を有することを特徴とするエッチング装置。
  2. 前記昇華量対応変化値の時間による変化から前記反応生成物の昇華が完了したかを判定する昇華完了判定手段をさらに備えることを特徴とする請求項１に記載のエッチング装置。
  3. 前記反応室内に前記エッチングガスを供給して前記反応生成物を生成させる反応生成物生成処理と、前記エッチングガスを排気した状態で前記加熱手段によって前記反応生成物を加熱して昇華させる昇華処理と、を切り替える切替手段をさらに備え、
    前記切替手段は、前記反応生成物生成処理と前記昇華処理とを切り替えて繰り返し実行させ、前記昇華処理から前記反応生成物生成処理への切り替えは、前記昇華完了判定手段によって前記昇華処理が完了したと判定された後に行うことを特徴とする請求項２に記載のエッチング装置。
  4. 前記反応生成物の昇華が完了したと判定する場合の前記所定の物理量である昇華完了判定値を記憶する昇華完了判定値記憶手段をさらに備え、
    前記昇華完了判定手段は、前記昇華量判定手段でモニタされた前記昇華量対応変化値を前記昇華完了判定値記憶手段中の前記昇華完了判定値と比較して、前記反応生成物の昇華が完了したかを判定することを特徴とする請求項２または３に記載のエッチング装置。
  5. 前記昇華量対応変化値は、前記加熱手段による昇華処理時の時間の経過による前記反応生成物の昇華の度合いに対応して変化する前記所定の物理量であることを特徴とする請求項１に記載のエッチング装置。
  6. 前記昇華量対応変化値は、前記昇華処理中に変化して極値を示した後、昇華が完了したと判定される昇華完了判定値まで戻る挙動を示すパラメータであり、
    前記昇華完了判定手段は、前記昇華量対応変化値が極値を経た後、前記昇華完了判定値に達したか否かによって、前記反応生成物の昇華が完了したかを判定することを特徴とする請求項２〜５のいずれか１つに記載のエッチング装置。
  7. 前記昇華量対応変化値は、前記ゲートバルブの開度を一定としたときの前記反応室内の圧力、または前記反応室内の圧力を一定としたときの前記ゲートバルブの開度であることを特徴とする請求項６に記載のエッチング装置。
  8. 前記加工対象は、シリコン酸化膜であり、
    前記エッチングガス供給手段は、ＮＨ3ガスとＮＦ3ガスとを含む前記エッチングガス、またはＨＦガスとＮＨ3ガスと含む前記エッチングガスを前記反応室内に供給することを特徴とする請求項１〜７のいずれか１つに記載のエッチング装置。
  9. 加工対象を、前記加工対象と反応して反応生成物を生成可能なエッチングガス雰囲気下に所定の時間置き、前記反応生成物を前記加工対象表面に生成させる反応生成物生成工程と、
    前記加工対象を前記エッチングガスが存在しない雰囲気下に置いた後、前記反応生成物を昇華させる昇華工程と、
    を含み、前記反応生成物生成工程から前記昇華工程までを繰り返し行い、
    前記昇華工程は、前記昇華処理の経過による前記反応生成物の昇華の度合いに対応して変化する所定の物理量を昇華量対応変化値としてモニタする昇華量判定工程を含むことを特徴とするエッチング方法。
  10. 前記昇華工程は、前記昇華量判定工程で得られた前記昇華量対応変化値の時間による変化から前記反応生成物の昇華が完了したかを判定する昇華完了判定工程をさらに含むことを特徴とする請求項９に記載のエッチング方法。
  11. 前記昇華工程から前記反応生成物生成工程への切り替えは、前記昇華完了判定工程によって前記昇華処理が完了したと判定された後に行うことを特徴とする請求項１０に記載のエッチング方法。
  12. 前記昇華完了判定工程で、前記昇華量判定工程でモニタされた前記昇華量対応変化値を、予め設定された前記反応生成物の昇華が完了したと判定する場合の前記所定の物理量である昇華完了判定値と比較して、前記反応生成物の昇華が完了したかを判定することを特徴とする請求項１０または１１に記載のエッチング方法。
  13. 前記昇華量対応変化値は、前記昇華工程での昇華処理の時間の経過による前記反応生成物の昇華の度合いに対応して変化する前記所定の物理量であることを特徴とする請求項９に記載のエッチング方法。
  14. 前記昇華量対応変化値は、前記昇華処理中に変化して極値を示した後、昇華が完了したと判定される昇華完了判定値まで戻る挙動を示すパラメータであり、
    前記昇華量判定工程では、前記昇華量対応変化値が極値を経た後、昇華完了判定値に達したか否かによって、前記反応生成物の昇華が完了したかを判定することを特徴とする請求項１０〜１４のいずれか１つに記載のエッチング方法。
  15. 前記加工対象は、排気手段がゲートバルブを介して接続された反応室内に配置され、
    前記昇華量判定工程では、前記昇華量対応変化値として、前記ゲートバルブの開度を一定としたときの前記反応室内の圧力、または前記反応室内の圧力を一定としたときの前記ゲートバルブの開度をモニタすることを特徴とする請求項９〜１４のいずれか１つに記載のエッチング方法。
  16. 前記加工対象は、シリコン酸化膜であり、
    前記エッチングガスは、ＮＨ3ガスとＮＦ3ガスとを含むガス、またはＨＦガスとＮＨ3ガスと含むガスであることを特徴とする請求項９〜１５のいずれか１つに記載のエッチング方法。
  17. 前記昇華工程では、前記反応生成物の昇華温度以上まで前記加工対象を加熱することを特徴とする請求項９〜１６のいずれか１つに記載のエッチング方法。
JP2010237732A 2010-10-22 2010-10-22 エッチング装置およびエッチング方法 Abandoned JP2012089805A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010237732A JP2012089805A (ja) 2010-10-22 2010-10-22 エッチング装置およびエッチング方法
US13/278,651 US20120100641A1 (en) 2010-10-22 2011-10-21 Etching apparatus and etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010237732A JP2012089805A (ja) 2010-10-22 2010-10-22 エッチング装置およびエッチング方法

Publications (1)

Publication Number Publication Date
JP2012089805A true JP2012089805A (ja) 2012-05-10

Family

ID=45973352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010237732A Abandoned JP2012089805A (ja) 2010-10-22 2010-10-22 エッチング装置およびエッチング方法

Country Status (2)

Country Link
US (1) US20120100641A1 (ja)
JP (1) JP2012089805A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018220973A1 (ja) * 2017-05-30 2018-12-06 東京エレクトロン株式会社 エッチング方法
JP2018207088A (ja) * 2017-05-30 2018-12-27 東京エレクトロン株式会社 エッチング方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088732A (ja) * 2013-09-27 2015-05-07 株式会社東芝 半導体記憶装置およびその製造方法
US10290553B2 (en) * 2015-06-24 2019-05-14 Tokyo Electron Limited System and method of determining process completion of post heat treatment of a dry etch process
KR20180101598A (ko) * 2016-02-01 2018-09-12 도쿄엘렉트론가부시키가이샤 건식 에칭 공정의 사후 열처리의 공정 완료를 결정하는 시스템 및 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282925A (en) * 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
JPH06224163A (ja) * 1993-01-26 1994-08-12 Hitachi Ltd 真空容器内セルフクリーニング方法
US5413940A (en) * 1994-10-11 1995-05-09 Taiwan Semiconductor Manufacturing Company Process of treating SOG layer using end-point detector for outgassing
TW374853B (en) * 1997-08-04 1999-11-21 Toshiba Corp Dry etching method of thin film and method for manufacturing thin film semiconductor device
TW448499B (en) * 1998-11-11 2001-08-01 Tokyo Electron Ltd Surface treatment method and surface treatment apparatus
JP2003077782A (ja) * 2001-08-31 2003-03-14 Toshiba Corp 半導体装置の製造方法
TW526545B (en) * 2002-02-05 2003-04-01 Winbond Electronics Corp Method for using pressure to determine the end point of gas cleaning and method of determination thereof
JP2006073751A (ja) * 2004-09-01 2006-03-16 Ulvac Japan Ltd プラズマクリーニング処理の終点検出方法及び終点検出装置
US7718032B2 (en) * 2006-06-22 2010-05-18 Tokyo Electron Limited Dry non-plasma treatment system and method of using
US7771606B2 (en) * 2007-02-22 2010-08-10 Applied Materials, Inc. Pulsed-plasma system with pulsed reaction gas replenish for etching semiconductors structures
JP4919860B2 (ja) * 2007-03-30 2012-04-18 東京エレクトロン株式会社 ガス分析装置及び基板処理装置
US8058179B1 (en) * 2008-12-23 2011-11-15 Novellus Systems, Inc. Atomic layer removal process with higher etch amount

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018220973A1 (ja) * 2017-05-30 2018-12-06 東京エレクトロン株式会社 エッチング方法
JP2018207088A (ja) * 2017-05-30 2018-12-27 東京エレクトロン株式会社 エッチング方法
US11127597B2 (en) 2017-05-30 2021-09-21 Tokyo Electron Limited Etching method
JP7109165B2 (ja) 2017-05-30 2022-07-29 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
US20120100641A1 (en) 2012-04-26

Similar Documents

Publication Publication Date Title
WO2015115002A1 (ja) 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
TWI436421B (zh) Substrate processing method and substrate processing device
TWI454600B (zh) Pattern formation method
TW201920749A (zh) 蝕刻方法及殘渣去除方法
WO2015026506A1 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
JP2012089805A (ja) エッチング装置およびエッチング方法
US11164724B2 (en) Seasoning process for establishing a stable process and extending chamber uptime for semiconductor chip processing
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
TW201511129A (zh) 用於昇華蝕刻製程之低溫電漿退火製程
KR20190022282A (ko) 에칭 방법 및 에칭 장치
US9384993B2 (en) Oxide etching method
JP2009094307A (ja) エッチング方法及び記録媒体
JP5941589B1 (ja) 基板処理装置、半導体装置の製造方法、プログラム及び記録媒体
TWI574311B (zh) A substrate processing apparatus, a manufacturing method and a program for a semiconductor device
KR20120067403A (ko) 기판 처리 방법 및 이를 수행하기 위한 기판 처리 시스템
KR101725711B1 (ko) 에칭 방법 및 기록 매체
US9558940B2 (en) Method and apparatus for forming silicon film
US10546753B2 (en) Method of removing silicon oxide film
KR20170090967A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US20170098561A1 (en) Method of manufacturing semiconductor device
US11926891B2 (en) Cleaning method and processing apparatus
KR100668182B1 (ko) 식각챔버의 수증기 공급 시스템 및 식각가스제거 방법
KR20180102203A (ko) 복수 유형의 챔버들을 갖는 통합형 층 식각 시스템
JP2016103597A (ja) 基板処理装置および基板処理方法
US9355866B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131002

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20140117