TW201511129A - 用於昇華蝕刻製程之低溫電漿退火製程 - Google Patents

用於昇華蝕刻製程之低溫電漿退火製程 Download PDF

Info

Publication number
TW201511129A
TW201511129A TW103125886A TW103125886A TW201511129A TW 201511129 A TW201511129 A TW 201511129A TW 103125886 A TW103125886 A TW 103125886A TW 103125886 A TW103125886 A TW 103125886A TW 201511129 A TW201511129 A TW 201511129A
Authority
TW
Taiwan
Prior art keywords
substrate
plasma
gas mixture
etching
material layer
Prior art date
Application number
TW103125886A
Other languages
English (en)
Inventor
Srinivas D Nemani
Sean Kang
Jeremiah T Pender
Chia-Ling Kao
Sergey G Belostotskiy
Lina Zhu
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201511129A publication Critical patent/TW201511129A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

茲提供使用低溫蝕刻製程連同後續的低溫電漿退火製程來蝕刻設置於基板上之材料層的方法。在一個實施例中，蝕刻設置於基板上之材料層的方法包括下列步驟：傳遞基板進入蝕刻處理腔室，該基板具有材料層設置於基板上；供應蝕刻氣體混合物進入該處理腔室；以遠端方式於蝕刻氣體混合物中產生電漿，以蝕刻設置於基板上之材料層；以及在低於攝氏100度之基板溫度下，電漿退火材料層。

Description

用於昇華蝕刻製程之低溫電漿退火製程
本發明的實施例一般關於用以形成半導體元件的方法。詳言之，本發明的實施例一般關於用以蝕刻設置於基板上之材料層的方法，該方法使用了用於製造半導體元件的低溫電漿退火製程。
可靠地製造次半微米(sub-half micron)以及更小的特徵結構是用於半導體元件的下一代超大型積體電路(very large scale integration，VLSI)以及極大型積體電路(ultra large-scale integration，ULSI)的關鍵技術挑戰之一。然而，隨電路技術的邊際受壓縮，在VLSI及ULSI互連技術的收縮維度(shrinking dimension)對處理能力有額外的需求。對VLSI及ULSI的成功，以及對增加電路密度及個別基板與晶粒之品質的後續努力而言，在基板上可靠形成閘結構是重要的。
經圖案化遮罩，如光阻層，慣用於藉由蝕刻製程在基板上形成結構，如閘結構、淺溝槽隔離區域(shallow trench isolation，STI)、位元線等類似結構。傳統上藉由使用微影製 程，以光學方式將具有期望臨界維度(critical dimension)的圖案轉移至光阻層，來製造經圖案化遮罩。接著顯影光阻層來移除光阻的非期望部分，從而在保留的光阻中產生開口。
為了能製造下一代的元件及結構，針對半導體元件而形成的經設計結構的幾何形狀限制已抵觸技術限制，對用於製造具有高縱橫比的小型臨界維度結構之精確製程控制的需求已變得越來越重要。蝕刻製程期間的不良製程控制將導致不規則的結構輪廓及線邊緣粗糙度，從而導致所形成結構之不良的線完整性。此外，不規則的輪廓及蝕刻期間所形成的蝕刻副產物之生長可能逐漸阻斷用來製造小型臨界維度結構的小型開口，從而導致具有弓形、歪斜、倒塌或扭曲輪廓的經蝕刻結構。
進而，介於針對硬式遮罩層選擇的材料與設置於膜堆疊中的鄰近層之間，且甚至與基板上的下層材料之間的相似性也可導致其間的類似蝕刻特性，從而導致蝕刻期間的不良選擇性。介於硬式遮罩層、鄰近層與基板上的材料之間的不良選擇性可能導致不均勻的、錐形的且變形的硬式遮罩層輪廓，從而造成不良圖案轉移且無法進行精確的結構維度控制。用於蝕刻製程中的化學蝕刻劑需要具有對膜堆疊中之材料層的較大蝕刻選擇性。也就是說，相較於能量敏感性光阻或設置於基板上的材料而言，化學蝕刻劑可以快得多的速率蝕刻膜堆疊的一或多個層。對膜堆疊的一或多個層的蝕刻選擇性超過對光阻的蝕刻選擇性可防止在完成圖案轉移之前消耗能量敏感性光阻。藉此，高選擇性蝕刻劑可增進精確的圖 案轉移。然而，傳統蝕刻劑的選擇性不足以穩健製造下一代的元件。
多數例子中，也利用慢速蝕刻製程，如低於每分鐘170Å的蝕刻速率，來增進蝕刻選擇性，以防止對下方結構的過度蝕刻。然而，慢速蝕刻製程會顯著衝擊蝕刻製程的產量，從而增加製造成本並減少製程循環時間。
因此，有需要用於蝕刻具高縱橫比的材料層之改良方法，所述材料層可用於製造具高蝕刻選擇性、高產量及精確製程及輪廓控制(profile control)的半導體元件。
茲提供使用低溫蝕刻製程與後續的低溫電漿退火製程一起蝕刻設置於基板上之材料層的方法。在一個實施例中，蝕刻設置於基板上之材料層的方法可包括：傳遞基板進入蝕刻處理腔室，基板具有材料層設置於基板上；供應蝕刻氣體混合物進入處理腔室；以遠端方式在蝕刻氣體混合物中產生電漿，以蝕刻設置於基板上之材料層；以及在低於攝氏100度之基板溫度下，電漿退火材料層。
在另一個實施例中，蝕刻設置於基板上之材料層的方法可包括：於處理腔室中進行蝕刻製程，以蝕刻由設置於基板上之經圖案化遮罩層所暴露的材料層，其中基板溫度於蝕刻製程期間被控制在低於約攝氏100度；以及在處理腔室中，於經蝕刻之材料層上進行電漿退火製程，其中基板溫度於電漿退火製程期間被控制在低於約攝氏100度。
在又一個實施例中，蝕刻基板上之材料層的方法可 包括：傳遞基板進入處理腔室，基板具有材料層；以遠端方式自蝕刻氣體混合物產生電漿，蝕刻氣體混合物包括氨氣及三氟化氮；控制基板溫度在低於約攝氏100度；利用蝕刻氣體混合物，從基板蝕刻材料層；隨後供應電漿退火氣體混合物進入處理腔室；施加低於約300瓦的RF偏壓功率至電漿退火氣體混合物；控制基板溫度在低於約攝氏100度；以及從基板昇華蝕刻副產物。
100‧‧‧腔室
112‧‧‧腔室本體
114‧‧‧狹縫閥開口
115‧‧‧通道
120‧‧‧襯墊
125‧‧‧孔
129‧‧‧泵送通道
130‧‧‧真空泵
131‧‧‧真空埠
132‧‧‧節流閥
140‧‧‧蓋組件
143‧‧‧第一電極
145‧‧‧第二電極
150‧‧‧空腔
152‧‧‧功率源
154‧‧‧氣體入口
155A‧‧‧上方部分
155B‧‧‧下方部分
155‧‧‧擴展區段
156‧‧‧上方區段
157‧‧‧內表面
160‧‧‧隔離環
165‧‧‧通孔
170‧‧‧配送板
172‧‧‧通孔
174‧‧‧通道
175‧‧‧阻斷板
176‧‧‧通孔
178‧‧‧蓋體凸緣
179‧‧‧通道
180‧‧‧支撐組件
181‧‧‧電極
183‧‧‧舉升機構
184‧‧‧RF偏壓功率源
185‧‧‧支撐構件
186‧‧‧RF偏壓功率源
187‧‧‧軸桿
188‧‧‧伸縮管
189‧‧‧匹配電路
190‧‧‧可移動的頂板
192‧‧‧穿孔
193‧‧‧舉升銷
195‧‧‧舉升環
196‧‧‧邊緣環
197‧‧‧導管
198‧‧‧流體通道
199‧‧‧導管
200‧‧‧系統
202、204‧‧‧負載鎖定腔室
210‧‧‧第一機械手臂
212、214、216‧‧‧處理腔室
222、224‧‧‧傳遞腔室
232、234、236、238‧‧‧處理腔室
230‧‧‧第二機械手臂
300‧‧‧製程序
302~310‧‧‧方塊
402‧‧‧基板
404‧‧‧材料層
406‧‧‧經圖案化遮罩層
408‧‧‧開口特徵結構
410‧‧‧部分
412‧‧‧固體蝕刻副產物
416‧‧‧開口特徵結構
為能詳細瞭解本發明以上所載特徵，可參閱多個實施例閱讀以上扼要整理之本發明的更具體說明內容，且部分實施例圖示於附圖中。然而應注意，該等附圖僅示出本發明的代表性實施例，故而不應視為本發明範圍之限制，本發明容許做出其他等效實施例。
第1圖為說明性處理腔室的剖面圖，本發明的實施例可實施於該說明性處理腔室中；第2圖為說明性多腔室處理系統的概要頂視圖；第3圖描繪根據本發明的一個實施例，使用低溫蝕刻製程及後續之低溫電漿退火製程來蝕刻材料層的流程圖；以及第4A至4C圖描繪根據本發明的一個實施例，設置於半導體基板上之材料層在蝕刻材料層的工序期間之剖面圖。
為幫助理解，盡可能地使用相同元件符號代表該等圖式中共有的相同元件。無需進一步詳述，便能思及可將一 個實施例的元件和特徵有利地併入其他實施例中。
然而應注意，該等附圖僅圖示本發明的示範性實施例，故而不應將該等附圖視為本發明範圍之限制，本發明容許做出其他等效實施例。
本文揭露了，用於低溫蝕刻材料層並接著進行低溫電漿退火製程的方法，所述方法可提供具有高蝕刻選擇性及精確的輪廓控制(profile control)的蝕刻製程。在一個實施例中，蝕刻製程包括使用低溫蝕刻製程與低溫電漿退火製程一起協助從基板移除蝕刻副產物。結合低溫蝕刻製程及隨後的低溫電漿退火製程可提供具有高蝕刻選擇性的蝕刻製程，同時相較於習用製程可維持製程產量，以最小化製造成本。
第1圖為適於進行蝕刻製程之說明性處理腔室100的剖面圖，所述蝕刻製程進一步描述於下文。腔室100經配置以從設置於基板表面上之材料層移除材料。腔室100特別有利於進行電漿輔助乾式蝕刻製程。適於實行本發明的一種處理腔室100為可購自美國加州聖大克勞拉市之Applied Materials的SiconiTM處理腔室。應注意的是，可從其他製造商獲得的其它真空處理腔室也可能適於實行本發明。
處理腔室100可加熱基板表面也可冷卻基板表面而不會破壞真空。在一個實施例中，處理腔室100可包括腔室本體112、蓋組件140及支撐組件180。蓋組件140設置於腔室本體112的上方端，而支撐組件180至少部分設置於腔室本體112內。
腔室本體112可包括狹縫閥開口114形成於腔室本體112的側壁中，以提供存取處理腔室100的內部。可選擇性地開啟或關閉狹縫閥開口114，以容許藉由晶圓操作機械手臂(未顯示)存取腔室本體112的內部。
在一或多個實施例中，腔室本體112可包括通道115形成於腔室本體112中，用於供熱傳遞流體流過通道115。熱傳遞流體可為加熱流體或冷卻劑，並可用以在處理期間控制腔室本體112的溫度。對於防止在腔室本體112的內部上之非期望的氣體或副產物凝結而言，控制腔室本體112的溫度是重要的。範例熱傳遞流體可包括水、乙二醇或前述流體的混合物。範例熱傳遞流體也可包括氮氣。
腔室本體112可進一步包括襯墊120，襯墊120圍繞支撐組件180。為了保養及清潔，襯墊120是可移除的。可用金屬(如鋁)、陶瓷材料或任何其它製程相容性材料來製造襯墊120。襯墊120可受到珠粒轟擊，以增加表面粗糙度及/或表面積，而表面積的增加可增加沉積於襯墊上的任何材料之附著力，從而防止材料剝落，材料剝落會導致處理腔室100的汙染。在一或多個實施例中，襯墊120可包括一或多個孔125，且泵送通道129形成於襯墊120中，泵送通道129與真空埠131流體連通。孔125可為進入泵送通道129的氣體提供流動路徑，泵送通道129則為處理腔室100內的氣體提供通往真空埠131的出口。
真空系統耦接真空埠131。真空系統可包括真空泵130及節流閥132，以調控通過處理腔室100的氣體流。真空 泵130耦接設置於腔室本體112中的真空埠131，且因此，真空泵130可與形成在襯墊120內的泵送通道129流體連通。除非另有註記，術語「氣體」及「多種氣體」可互換使用，並指稱一或多種前驅物、反應物、催化劑、載體、淨化劑、清潔劑、前述物質之組合，也可指稱導入腔室本體112的任何其它流體。
蓋組件140可包括至少兩個堆疊的部件，經配置而在所述至少兩個堆疊的部件之間形成電漿容積或空腔。在一或多個實施例中，蓋組件140可包括第一電極143(「上方電極」)垂直設置於第二電極145(「下方電極」)之上，限制了介於第一電極與第二電極之間的電漿容積或空腔150。第一電極143連接功率源152，如RF功率供應器，且第二電極145接地，而在這兩個電極143、145之間形成電容。
在一或多個實施例中，蓋組件140可包括一或多個氣體入口154(圖中僅示出一個)，所述氣體入口154至少部份形成於第一電極143的上方區段156內。一或多種製程氣體可透過一或多個氣體入口154進入蓋組件140。一或多個氣體入口154的第一端與電漿空腔150流體連通，且氣體入口154的第二端耦接一或多個上游氣體源及/或其它氣體遞送部件，如氣體混合器。
在一或多個實施例中，第一電極143具有擴展區段155，擴展區段155可作為電漿空腔150的邊界。在一或多個實施例中，擴展區段155為具有內表面或內徑157的環狀元件，內表面或內徑157可自擴展區段155的上方部分155A至 擴展區段155的下方部分155B逐漸增加。就此而言，介於第一電極143與第二電極145之間的距離會在擴展區段155的各處改變。變化的距離有助於控制在電漿空腔150內產生之電漿的形成及穩定性。
在一或多個實施例中，擴展區段155像是一個倒置的截錐(truncated cone)或「漏斗(funnel)」。在一或多個實施例中，擴展區段155的內表面157可自擴展區段155的上方部分155A至擴展區段155的下方部分155B逐漸傾斜。可基於製程需求及/或製程限制來改變內徑157的斜率或角度。也可基於特定製程需求及/或限制來改變擴展區段155的長度或高度。
如上文所提及，因為第一電極143的逐漸增加之內表面157的緣故，第一電極143的擴展區段155可改變介於第一電極143與第二電極145之間的垂直距離。變化的距離可直接影響電漿空腔150內的功率位準。不欲受限於理論，介於兩個電極143、145之間的距離的變化可容許電漿找到需要的功率位準，以在電漿空腔150的某部分(若不是在整個電漿空腔150各處的話)內支持電漿本身。所以電漿空腔150內的電漿較不依賴壓力，而容許在較寬的操作視窗(operating window)內產生並支持電漿。就此而言，可在蓋組件140內形成更具重複性且更可靠的電漿。由於電漿空腔150中所產生的電漿在進入支撐組件180上方的處理區(基板在處理區中進行處理)之前被界定於蓋組件140中，因為電漿是在處理區的遠端產生，而可將蓋組件140視為遠端電漿源。
如上所述，擴展區段155流體連通氣體入口154。一或多個氣體入口154的第一端可在擴展區段155的內徑之最頂點處開口進入電漿空腔150。類似地，一或多個氣體入口154的第一端可在沿著擴展區段155的內徑157之任何高度間隔(height interval)處開口進入電漿空腔150。儘管未顯示，可在擴展區段155的相對側處設置兩個氣體入口154，以生成渦流圖案或「漩渦(vortex)」流進入擴展區段155，而有助於在電漿空腔150內混合氣體。
蓋組件140可進一步包括隔離環160，隔離環160可電性隔離第一電極143與第二電極145。隔離環160可由氧化鋁或任何其它絕緣、製成相容性材料所製成。隔離環160至少圍繞或實質上至少圍繞擴展區段155。
蓋組件140可進一部包括與第二電極145相鄰的配送板170及阻斷板175。第二電極145、配送板170及阻斷板175可被堆疊並設置於蓋體凸緣178上，而蓋體凸緣178連接腔室本體112。可使用鉸鏈組件(未顯示)將蓋體凸緣178耦接至腔室本體112。蓋體凸緣178可包括埋設的通道或通道179用於循環熱傳遞介質。基於製程需求，熱傳遞介質可用來加熱、冷卻或二者皆進行。
在一或多個實施例中，第二電極或頂板145可包括在電漿空腔150下方形成的複數個氣體通道或通孔165，以容許來自電漿空腔150的氣體流過通孔165。配送板170為實質上碟型並且也包括複數個通孔172或通道，以配送氣體流過通孔172。可制定通孔172的尺寸並將通孔172定位在配送板 170周圍，以對腔室本體112的處理區提供受控制且均勻的流分佈，其中待處理基板位在處理區內。進而，通孔172可藉由減緩病重新導引流動氣體的速度曲線(velocity profile)來防止(多種)氣體直接碰撞於基板表面上，也可均勻地配送氣流，以提供遍及基板表面各處之氣體的均勻分佈。
在一或多個實施例中，配送板170可包括一或多個埋設的通道或通道174用於容置加熱器或加熱流體，以對蓋組件140提供溫度控制。可將電阻式加熱元件(未顯示)插設於通道174內來加熱配送板170。可將熱耦連接至配送板170，以調控配送板170的溫度。可將熱耦用於反饋回路，以控制施加到加熱元件的電流，如上所述。
或者，熱傳遞介質可經過通道174。若有需要的話，一或多個通道174可含有冷卻介質，以基於腔室本體112內的製程需求，更好的控制配送板170的溫度。可使用任何適當的熱傳遞介質，舉例而言，如氮、水、乙二醇或上述介質的混合物。
在一或多個實施例中，可使用一或多個加熱燈(未顯示)來加熱蓋組件140。典型地，加熱燈排列在配送板170的上表面周圍，以藉由輻射加熱蓋組件140的部件，包括配送板170。
可視情況將阻斷板175設置於第二電極145與配送板170之間。以可移除的方式將阻斷板175安裝在第二電極145的下表面。阻斷板175與第二電極145可有良好的熱接觸及電接觸。在一或多個實施例中，可使用螺栓或類似的固定 件將阻斷板175耦接至第二電極145。也可藉由螺紋或螺絲將阻斷板175耦接至第二電極145的外徑上。
阻斷板175可包括複數個通孔176，以提供自第二電極145至配送板170的複數個氣體通道。可制定通孔176的尺寸並將通孔176定位在阻斷板175周圍，以對配送板170提供受控制且均勻的流分佈。
支撐組件180可包括支撐構件185以在腔室本體112內支撐供處理的基板(未顯示於第1圖)。支撐構件185可經由軸桿187耦接舉升機構183，軸桿187延伸穿過置中定位的開口114，開口114形成於腔室本體112的底表面中。舉升機構183可藉由伸縮管(bellows)188而彈性地密封於腔室本體112，伸縮管188可防止發生於軸桿187附近的真空洩漏。舉升機構183可允許在腔室本體112內於處理位置及較低的傳遞位置之間垂直移動支撐構件185。傳遞位置稍低於腔室本體112的側壁中所形成的狹縫閥開口114，使能以機械手臂的方式從基板支撐構件185移出基板。
在一或多個實施例中，支撐構件185具有平坦的圓形表面或實質上平坦的圓形表面，以在支撐構件185上支撐待處理基板。可用鋁來建造支撐構件185。支撐構件185可包括由其它某些材料(如，矽或陶瓷材料)製成的可移動的頂板190，舉例而言，以減少基板的背側汙染。
在一或多個實施例中，可使用真空夾盤將基板(未顯示)固定至支撐構件185。在一或多個實施例中，可使用靜電夾盤將基板(未顯示)固定至支撐構件185。靜電夾盤典型包括 至少一種介電材料圍繞電極181，電極181可位於支撐構件185上或如支撐構件185的整合部分般形成。夾盤的介電質部分可將夾盤電極181與基板電性絕緣，並將夾盤電極181與支撐組件180的其它部分電性絕緣。
在一個實施例中，電極181可耦接複數個RF功率偏壓源184、186。RF偏壓功率源184、186可提供RF功率至電極181，電極181可激發並支持由設置在腔室本體的處理區中之氣體所形成的電漿放電。
在第1圖所描繪的實施例中，雙重RF偏壓功率源184、186經由匹配電路189耦接至設置於支撐構件185中的電極181。RF偏壓功率源184、186所產生的訊號可經由匹配電路189傳送至支撐構件185，透過單饋入(single feed)將電漿處理腔室100中提供的氣體混合物離子化，從而提供必需的離子能量用於進行沉積、蝕刻或其它電漿增進製程。RF偏壓功率源184、186通常能產生具有自約50kHz至約200MHz的頻率及介於約0瓦與約5000瓦之間的功率之RF訊號。可將額外的偏壓功率源耦接至電極181，以視需求控制電漿的特徵。
支撐構件185可包括穿過支撐構件185所形成的穿孔192，以容納舉升銷193，第1圖顯示其中一個穿孔192。各舉升銷193可由陶瓷材料或含陶瓷材料所建構，且可用於基板處理及運輸。當舉升銷193與設置在腔室本體112內的環狀舉升環195銜接時，舉升銷193可在所對應的穿孔192內移動。舉升環195是可移動的，使得當舉升環195處於上 方位置時，舉升銷193的上表面可延伸至支撐構件185的基板支撐表面以上。反之，當舉升環195處於下方位置時，舉升銷193的上表面位於支撐構件185的基板支撐表面下方。藉此，當舉升環195從下方位置移動至上方位置或從上方位置移動至下方位置時，各舉升銷193可在支撐構件185中的相應穿孔192中移動。
支撐組件180可進一步包括設置於支撐構件185周圍的邊緣環196。在一或多個實施例中，邊緣環196為適於覆蓋支撐構件185的外周長並保護支撐構件185不受沉積之環狀構件。邊緣環196可位在支撐構件185上或鄰近支撐構件185，以在支撐構件185的外徑與邊緣環196的內徑之間形成環狀淨化氣體通道。環狀淨化氣體通道可與經過支撐構件185及軸桿187形成的淨化氣體導管197流體連通。淨化氣體導管197可與淨化氣體供應器(未顯示)流體連通，以將淨化氣體提供至淨化氣體通道。可單獨或組合使用任何合適的淨化氣體(如氮、氬或氦)。在操作中，淨化氣體流經導管197，進入淨化氣體通道，並圍繞設置於支撐構件185上之基板的邊緣。因此，淨化氣體與邊緣環196的協同運作可防止沉積發生於基板的邊緣及/或背側處。
可藉由通過流體通道198循環的流體控制支撐組件180的溫度，流體通道198埋設於支撐構件185的本體中。在一或多個實施例中，流體通道198可與經過支撐組件180的軸桿187所設置之熱傳遞導管199流體連通。流體通道198可位於支撐構件185周圍，以對支撐構件185的基板接收表 面提供均勻的熱傳遞。流體通道198及熱傳遞導管199可流入熱傳遞流體，以加熱或冷卻支撐構件185和設置於支撐構件185上的基板。可使用任何合適的熱傳遞流體，如水、氮、乙二醇或前述流體之混合物。支撐構件185可進一步包括埋設的熱耦(未顯示)，用以監測支撐構件185的支撐表面之溫度，支撐表面之溫度可表示設置於支撐表面上之基板的溫度。舉例而言，可在反饋回路中使用來自熱耦的訊號，以控制經流體通道198循環之流體的溫度或流速。
可在腔室本體112內垂直移動支撐構件185，使得支撐構件185與蓋組件140之間的距離可受到控制。感測器(未顯示)可提供與支撐構件185在腔室100內之位置有關的訊息。
在操作中，可升高支撐構件185至極為接近蓋組件140處，以控制處理中基板的溫度。就此而言，可透過從配送板170所發出的輻射來加熱基板。或者，可使用由舉升環195啟動的舉升銷193，以舉升基板離開支撐構件185至極為接近經加熱的蓋組件140處。
可使用系統控制器(未顯示)來調控處理腔室100的操作。可在儲存於電腦的記憶體上之電腦程式的控制下操作系統控制器。電腦程式可包括多個指令，所述指令可使以下描述的製程在處理腔室100中進行。舉例而言，電腦程式可支配特定製程的製程順序及時點(timing)、氣體的混合、腔室壓力、RF功率等級、承座(susceptor)定位、狹縫閥開啟和關閉、基板冷卻及其它參數。
第2圖為可適於進行本文所揭示的製程之說明性多 腔室處理系統200的概要頂視圖，其中處理腔室100耦接系統200。系統200可包括用於傳遞基板進出系統200的一或多個負載鎖定腔室202、204。典型地，既然系統200處在真空下，負載鎖定腔室202、204可對導入系統200的基板「抽氣(pump down)」。第一機械手臂210可在負載鎖定腔室202、204及第一組一或多個基板處理腔室212、214、216、100(圖中顯示四個)之間傳遞基板。各處理腔室212、214、216、100經配置以進行至少一個基板處理操作，如蝕刻製程、循環層沉積(cyclical layer deposition，CLD)、原子層沉積(atomic layer deposition，ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、脫氣(degas)、定位及其它基板處理。被利用來進行蝕刻製程之處理腔室100相對於其它腔室212、214、216的位置僅供示意，且若期望的話，可視情況將處理腔室100的位置與處理腔室212、214、216中任一者的位置調換。
第一機械手臂210也可傳遞基板進/出一或多個傳遞腔室222、224。可用傳遞腔室222、224以在容許基板於系統200內傳遞的同時維持超高真空環境。第二機械手臂230可在傳遞腔室222、224及第二組一或多個處理腔室232、234、236、238之間傳遞基板。類似於處理腔室212、214、216、100，可裝備處理腔室232、234、236、238來進行各種基板處理操作，包括本文所述的乾式蝕刻製程及任何其它合適的製程，包括如，沉積、預清潔、脫氣及定位。若對於系統200所進行的特定製程而言非必需的話，可自系統200移去基板處理腔室212、214、216、100、232、234、236、238中的任 一者。
第3圖繪示製程序300，製程序300可用來進行蝕刻製程，以高蝕刻選擇性及良好的輪廓控制來蝕刻設置於基板上之材料層。第3圖所述之製程序對應第4A至4C圖所描繪的製造階段，第4A至4C圖繪示在製程序300所說明之蝕刻材料層404的不同階段期間，基板402(材料層404形成於基板402上)的概要剖面圖。
製程序300始於方塊302，傳遞基板(如第4A圖中描繪之基板402)進入處理腔室(如第1圖中所描繪之處理腔室100，或其它合適的處理腔室)。基板402可具有實質上平坦的表面、不平的表面或實質上平坦的表面(所述實質上平坦的表面上有結構形成)。第4A圖中所顯示的基板402包括形成於基板402上的材料層404。在一個實施例中，基板402可為諸如結晶矽(例如，Si<100>或Si<111>)、氧化矽、應變矽、矽鍺、經摻雜或無摻雜之多晶矽、經摻雜或無摻雜之矽晶圓及經圖案化或未經圖案化之晶圓、絕緣體上矽(SOI)、摻雜碳之氧化矽、氮化矽、經摻雜的矽、鍺、砷化鎵、玻璃、藍寶石等材料。基板402可具有各種維度(諸如，200mm、300mm或450mm直徑的晶圓)，也可為矩形或正方形片。除非另有註解，本文所描述的實施例及實例是在具有300mm直徑或450mm直徑的基板上進行。
在一個實施例中，在前端或後端製程中，可利用材料層404來形成閘結構、淺溝槽隔離區域(STI)結構、接觸結構、或互連結構。在一個實施例中，可在材料層404上進行 方法300，以在材料層404中形成淺溝槽隔離區域(STI)結構。材料層404可為介電層，所述介電層可選自由氧化物層、氮化物層、氮化鈦層、氧化物及氮化物的複合物層、至少一個或多個氧化物層包夾氮化物層及前述層之組合所組成的群組，也可為其它介電層。用於材料層404的其它合適材料也包括無摻雜矽玻璃(undoped silica glass，USG)如氧化矽或TEOS；硼矽酸玻璃(boron-silicate glass，BSG)；磷矽酸玻璃(phosphorus-silicate glass，PSG)；硼磷矽酸玻璃(boron-phosphorus-silicate glass，BPSG)及前述材料之組合。在此描繪的示範實施例中，材料層404為無摻雜矽玻璃(USG)層。在一個實施例中，材料層404的厚度可介於約100Å至約15000Å之間，如介於約200Å至約5000Å之間，例如約2000Å。
於材料層404上設置經圖案化遮罩層406。經圖案化遮罩層406具有開口特徵結構408，開口特徵結構408可暴露材料層404的部分410來進行蝕刻。在一個實施例中，遮罩層406可為硬式遮罩層、光阻遮罩或上述遮罩的組合。遮罩層406中的開口特徵結構408被用作蝕刻遮罩，以於材料層404中形成具期望縱橫比及輪廓的開口特徵結構416。本文所述之開口特徵結構416可包括溝槽、介層孔(via)、開口及類似結構。在遮罩層406為硬式遮罩層的一個實施例中，遮罩層406可為選自由矽、氧化矽、氮化矽、氮氧化矽、碳化矽、非晶矽及前述材料之組合所組成的群組中之材料。在某些實施例中，遮罩層406可為經圖案化光阻層，如經微影圖 案化的遮罩。光阻層可為正型光阻、負型光阻、UV微影光阻、i線(i-line)光阻、e-束光阻(例如，化學增幅光阻(chemically amplified resist，CAR))或其它合適的光阻。
在方塊304，可在基板402上進行遠端電漿蝕刻製程，以蝕刻基板402上的材料層404，如第4B圖所示。進行遠端電漿蝕刻製程以緩慢地從基板402移除由經圖案化遮罩層406所暴露的材料層404。可藉由在用於蝕刻材料層404的處理氣體流入之前，供應蝕刻氣體混合物進入電漿空腔150進入處理腔室100，於電漿空腔150中自處理氣體混合物形成遠端電漿源，以進行遠端電漿蝕刻製程。
在一個實施例中，用來移除材料層404的蝕刻氣體混合物可為氨(NH3)氣體及三氟化氮(NF3)氣體的混合物。可改變並調整導入處理腔室之各氣體的量，以適應例如，待移除之材料層404的厚度、待處理基板的幾何形狀、電漿空腔的體積容量、腔室本體的體積容量，還有耦接腔室本體之真空系統的能力。
由於是在電漿空腔150中以遠端方式產生電漿，來自遠端源電漿之從蝕刻氣體混合物解離的蝕刻劑相對輕微且溫和，以便緩慢、溫和且逐步地與材料層404進行化學反應，直到暴露出下方基板402為止。咸信在遠端電漿源中，氨(NH3)氣體及三氟化氮(NF3)氣體在遠端電漿空腔150中解離，形成氟化銨(NH4F)及/或氟化銨加上(NH4F.HF)。一旦將氟化銨(NH4F)及氟化銨加上HF(NH4F.HF)的蝕刻劑導入處理腔室的處理區內，抵達基板表面上時，氟化銨(NH4F)及氟化銨加上 HF(NH4F.HF)的蝕刻劑可與介電材料(如氧化矽)反應，形成多數為固態的(NH4)2SiF6。氟化銨(NH4F)及氟化銨加上HF(NH4F.HF)的蝕刻劑與材料層404進行化學反應，形成固態(NH4)2SiF6，稍後可使用低溫電漿退火製程從基板表面移除固態(NH4)2SiF6，將在方塊310進一步討論低溫電漿退火製程的細節。
在一或多個實施例中，為了提供蝕刻氣體混合物而加入的氣體所具有之氨(NH3)對三氟化氮(NF3)莫耳比為至少1：1。在一或多個實施例中，蝕刻氣體混合物的莫耳比(氨對三氟化氮)為至少約3：1。可在自約5：1至約30：1的莫耳比(氨對三氟化氮)下將氣體導入腔室100中。在又一實施例中，蝕刻氣體混合物的莫耳比(氨對三氟化氮)為自約5：1至約10：1。蝕刻氣體混合物的莫耳比(氨對三氟化氮)也可落在介於約10：1與約20：1之間。
在一個實施例中，也可在蝕刻氣體混合物中供應其它類型的氣體，如惰性氣體或載氣，以輔助攜帶蝕刻氣體混合物進入真空處理腔室100的處理區內。惰性氣體或載氣的合適範例包括Ar、He、N2、O2、N2O、NO2、NO及類似氣體中之至少一種。在一個實施例中，可供應進入真空處理腔室100的惰性氣體或載氣為體積流速介於約200sccm與約1500sccm之間的Ar或He。
於方塊306，當供應蝕刻氣體混合物以進行遠端電漿源蝕刻製程時，可將基板溫度維持在低溫範圍，如低於約攝氏100度，如介於約攝氏40度與約攝氏100度之間。咸信 將基板溫度維持在諸如低於攝氏100度之低溫範圍，可有助於增加蝕刻製程的蝕刻速率。咸信過高的溫度將會限制氨(NH3)與三氟化氮(NF3)之間的化學反應，所述化學反應可形成用於蝕刻之期望的蝕刻劑，氟化銨(NH4F)及/或氟化銨加上 HF (NH4F.HF)。由於在升高的溫度下，三氟化氮(NF3)在熱力學上相對較穩定，在蝕刻製程期間利用低溫可促成電漿物種發生電漿表面吸附至蝕刻中的材料層404上。因此，將基板溫度控制在低於約攝氏100度的範圍內可理想地增進蝕刻製程期間的蝕刻速率，從而增加整體蝕刻製程產量。
在蝕刻製程期間，數個製程參數可受到調控，以控制蝕刻製程。在一個示範實施例中，處理腔室100中的製程壓力被調控在介於約10mTorr與約5000mTorr之間，如介於約800mTorr與約5Torr。可施加約80KHz之頻率下的RF源功率，以在化學蝕刻氣體混合物中維持電漿。舉例而言，可施加介於約20瓦與約70瓦之間的RF源功率，以蝕刻氣體混合物。此處所指的RF源功率可為從功率源152供應至電極143、145的RF功率。在一個實施例中，RF源功率可具有約80KHz的頻率。此外，可將RF偏壓功率供應至電極181，以產生偏壓功率。舉例而言，可將介於約10瓦至約1000瓦之間、頻率約13MHz或60MHz之RF偏壓功率施加至蝕刻氣體混合物。可在介於約400sccm至約2000sccm之間的速率下將蝕刻氣體混合物流入腔室。
於方塊308，於低溫基板控制(如低於約攝氏100度)下供應蝕刻氣體混合物進入處理腔室之後，可接著蝕刻材料 層404，於基板表面上形成固體蝕刻副產物412，氟硅酸銨(NH4)2SiF6，如第4B圖所示。殘留在基板上的蝕刻副產物412，(NH4)2SiF6，具有相對低的熔點，如約攝氏100度，可藉由昇華製程從基板移除蝕刻副產物，這將在以下方塊310進一步討論。可持續進行蝕刻製程，直到設置於基板402上之材料層404已全部反應並轉換為終端副產物412(如，氟硅酸銨(NH4)2SiF6)為止。
在一個實施例中，可進行蝕刻製程達介於約60秒與約2000秒之間。
在方塊310，在完成蝕刻製程且材料層404已基本上反應並轉換為蝕刻副產物412(如，氟硅酸銨(NH4)2SiF6)之後，可進行低溫電漿退火製程，以昇華終端副產物412成為揮發態而從處理腔室被抽除。可在進行方塊308的低溫蝕刻製程之相同腔室(如上述之處理腔室100)中進行低溫電漿退火製程。或者，可是需求在系統200的獨立處理腔室進行低溫電漿退火製程。
在低溫電漿退火製程期間，可維持低的基板溫度，如低於約攝氏100度的低溫範圍。習用的高溫退火製程不僅可不利地增加整體製程時間(例如，額外的製程步驟或等待時間，以自低溫蝕刻製程將基板支撐構件溫度升至高溫，以進行退火)，還可影響退火製程期間的化學反應及蝕刻副產物移除速率。此外，習用的高溫退火製程通常會對基板造成損壞，並增加吸附在基板表面上的其它蝕刻副產物之凝結。因此，藉由利用低溫電漿退火製程，不僅可改良製程整體(例如，藉 由不需要從先前於方塊308進行的蝕刻製程改變溫度)，也可藉由如氟硅酸銨(NH4)2SiF6等蝕刻副產物412的低熔化(昇華)點本質，增進蝕刻副產物清潔效率。
在一個實施例中，低溫電漿退火製程可利用低的RF偏壓功率電漿處理製程，以溫和並輕微地處理基板，而不會損壞基板表面。在一個實施例中，低溫電漿製程可使用低RF偏壓功率(如低於約300瓦)，加上控制基板溫度低於約攝氏100度，以從基板表面昇華蝕刻副產物412。
可藉由將電漿退火氣體混合物供應進入腔室100，來進行低溫電漿退火製程。接著可自電漿退火氣體混合物形成電漿，以電漿退火基板402，形成揮發的氣體副產物，可立即從處理腔室100抽除揮發的氣體副產物。
在一個實施例中，電漿退火氣體混合物可包括含氫氣體、含氮氣體或惰性氣體中之至少一種。咸信在電漿退火氣體混合物中供應的含氫氣體、含氮氣體或惰性氣體可協助增加由電漿退火氣體混合物所形成之電漿中的離子的壽命，從而有效地從基板420移除蝕刻副產物412。增加的離子壽命可有助於與基板402上的活性蝕刻副產物412更徹底地反應，從而增進從基板402移除蝕刻副產物412。
在一個實施例中，供應進入處理腔室100的含氫氣體可包括H2、H2O及類似氣體中之至少一種。供應進入處理腔室100的含氮氣體可包括N2、N2O、NO2、NH3及類似氣體中之至少一種。供應進入處理腔室100的惰性氣體可包括Ar、He、Kr及類似氣體中之至少一種。在示範實施例中，供 應進入處理腔室100以進行處理製程的含氫氣體為H2氣體，且供應進入處理腔室100以進行處理製程的含氮氣體為N2氣體，且惰性氣體為He或Ar。
在電漿退火製程期間，數個製程參數可受到調控，以控制預處理製程。在一個示範實施例中，處理腔室100中的製程壓力被調控在介於約10mTorr至約5000mTorr之間，如介於約10mTorr與約200mTorr之間。可施加約13MHz之頻率下的RF偏壓功率，以在處理氣體混合物中維持電漿。舉例而言，可施加約20瓦至約300瓦的RF偏壓功率，以在處理腔室100內維持電漿。可在介於約100sccm至約1000sccm之間的速率下將電漿退火氣體混合物流入腔室。可將基板溫度維持在低於攝氏100度，例如介於約室溫至約攝氏100度之間，如介於約攝氏40度與約攝氏100度之間。在某些實施例中，沒有功率被施加至電極143、145。
藉此，提供了用於與低溫電漿退火製程一起進行之低溫蝕刻製程的方法及設備，所述製程具有高蝕刻選擇性及良好的輪廓控制。所述方法可在良好的介面控制下逐步蝕刻材料層，同時提供在可接受範圍內的整體蝕刻產量。
儘管以上內容導向本發明的實施例，然而在不偏離本發明基本範圍下，當可做出本發明的其它和進一步實施例，且本發明範圍係由後附申請專利範圍所界定。
402‧‧‧基板
404‧‧‧材料層
406‧‧‧經圖案化遮罩層
412‧‧‧固體蝕刻副產物
416‧‧‧開口特徵結構

Claims (20)

  1. 一種蝕刻設置於一基板上之一材料層的方法，包含下列步驟：傳遞一基板進入一蝕刻處理腔室，該基板具有一材料層設置於該基板上；供應一蝕刻氣體混合物進入該處理腔室；以遠端方式在該蝕刻氣體混合物中產生一電漿，以蝕刻設置於該基板上之該材料層；以及在低於攝氏100度之一基板溫度下，電漿退火該材料層。
  2. 如請求項1所述之方法，其中電漿退火該材料層之步驟進一步包含下列步驟：供應一電漿退火氣體混合物進入該處理腔室。
  3. 如請求項2所述之方法，其中供應該電漿退火氣體混合物之步驟進一步包含下列步驟：自該電漿退火氣體混合物產生一電漿，以電漿退火該基板。
  4. 如請求項2所述之方法，其中該電漿退火氣體混合物包括含氫氣體、一含氮氣體或一惰性氣體中之至少一種。
  5. 如請求項3所述之方法，其中在該電漿退火氣體混合物中產生該電漿之步驟進一步包含下列步驟： 施加低於300瓦之一RF偏壓功率至該電漿退火氣體混合物。
  6. 如請求項1所述之方法，其中供應該蝕刻氣體混合物之步驟進一步包含下列步驟：以約5：1至約30：1之一莫耳比於該蝕刻氣體混合物中供應一氨氣及一三氟化氮。
  7. 如請求項1所述之方法，其中供應該蝕刻氣體混合物之步驟進一步包含下列步驟：將一基板溫度維持在低於約攝氏100度。
  8. 如請求項1所述之方法，其中電漿退火該材料層之步驟進一步包含下列步驟：從該基板昇華一蝕刻副產物。
  9. 如請求項1所述之方法，其中該材料層係一氧化矽層。
  10. 如請求項1所述之方法，其中在該蝕刻氣體混合物中以遠端方式產生該電漿之步驟進一步包含下列步驟：施加一RF源功率，以遠端方式自該蝕刻氣體混合物產生該電漿。
  11. 如請求項10所述之方法，其中該RF源功率具有約80 KHz之一頻率。
  12. 一種蝕刻設置於一基板上之一材料層的方法，包含下列步驟：於一處理腔室中進行一蝕刻製程，以蝕刻一材料層，該材料層由設置於一基板上之一經圖案化遮罩層所暴露，其中一基板溫度於該蝕刻製程期間被控制在低於約攝氏100度；以及在該處理腔室中，於經蝕刻之該材料層上進行一電漿退火製程，其中該基板溫度於該電漿退火製程期間被控制在低於約攝氏100度。
  13. 如請求項12所述之方法，其中進行一蝕刻製程之步驟進一步包含下列步驟：以遠端方式自一蝕刻氣體混合物產生一電漿，以蝕刻該材料層。
  14. 如請求項13所述之方法，其中該蝕刻氣體混合物包括以約5：1至約30：1之一莫耳比所提供的一氨氣及一三氟化氮。
  15. 如請求項12所述之方法，其中進行該電漿退火製程之步驟進一步包含下列步驟：供應一電漿退火氣體混合物進入該處理腔室，其中該電漿退火氣體混合物包括含氫氣體、一含氮氣體或一惰性氣體 中之至少一種。
  16. 如請求項15所述之方法，進一步包含下列步驟：施加低於約300瓦之一RF偏壓功率，以自該電漿退火氣體混合物產生一電漿。
  17. 如請求項12所述之方法，其中於經蝕刻之該材料層上進行該電漿退火製程之步驟進一步包含下列步驟：從該基板昇華蝕刻副產物。
  18. 如請求項12所述之方法，其中該材料層係一氧化矽層，經配置以形成一淺溝槽隔離結構。
  19. 一種蝕刻一基板上之一材料層的方法，包含下列步驟：傳遞一基板進入一處理腔室，該基板具有一材料層；以遠端方式自一蝕刻氣體混合物產生一電漿，該蝕刻氣體混合物包括一氨氣及一三氟化氮；控制一基板溫度在低於約攝氏100度；利用該蝕刻氣體混合物，從該基板蝕刻該材料層；隨後供應一電漿退火氣體混合物進入該處理腔室；施加低於約300瓦之一RF偏壓功率至該電漿退火氣體混合物；控制該基板溫度在低於約攝氏100度；以及從該基板昇華一蝕刻副產物。
  20. 如請求項19所述之方法，其中該電漿退火氣體混合物包括含氫氣體、一含氮氣體或一惰性氣體中之至少一種。
TW103125886A 2013-08-30 2014-07-29 用於昇華蝕刻製程之低溫電漿退火製程 TW201511129A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/015,557 US20150064921A1 (en) 2013-08-30 2013-08-30 Low temperature plasma anneal process for sublimative etch processes

Publications (1)

Publication Number Publication Date
TW201511129A true TW201511129A (zh) 2015-03-16

Family

ID=52583836

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125886A TW201511129A (zh) 2013-08-30 2014-07-29 用於昇華蝕刻製程之低溫電漿退火製程

Country Status (3)

Country Link
US (1) US20150064921A1 (zh)
TW (1) TW201511129A (zh)
WO (1) WO2015030968A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160138161A1 (en) * 2014-11-19 2016-05-19 Applied Materials, Inc. Radical assisted cure of dielectric films
US10256076B2 (en) 2015-10-22 2019-04-09 Applied Materials, Inc. Substrate processing apparatus and methods
JP6704836B2 (ja) * 2016-10-28 2020-06-03 日本特殊陶業株式会社 加熱装置
JP6704834B2 (ja) * 2016-10-28 2020-06-03 日本特殊陶業株式会社 加熱装置
US11315787B2 (en) * 2019-04-17 2022-04-26 Applied Materials, Inc. Multiple spacer patterning schemes
US11171012B1 (en) * 2020-05-27 2021-11-09 Tokyo Electron Limited Method and apparatus for formation of protective sidewall layer for bow reduction
CN115732396B (zh) * 2022-11-28 2024-03-12 北京北方华创微电子装备有限公司 形成沟槽隔离结构的方法和半导体处理腔室

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346489B1 (en) * 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
US7291550B2 (en) * 2004-02-13 2007-11-06 Chartered Semiconductor Manufacturing Ltd. Method to form a contact hole
US7780793B2 (en) * 2004-02-26 2010-08-24 Applied Materials, Inc. Passivation layer formation by plasma clean process to reduce native oxide growth
US20060196527A1 (en) * 2005-02-23 2006-09-07 Tokyo Electron Limited Method of surface processing substrate, method of cleaning substrate, and programs for implementing the methods
KR100763228B1 (ko) * 2006-03-20 2007-10-04 삼성전자주식회사 비휘발성 반도체 메모리 소자의 제조 방법
WO2008125921A1 (en) * 2007-04-12 2008-10-23 Freescale Semiconductor, Inc. Etch method in the manufacture of a semiconductor device
US8252696B2 (en) * 2007-10-22 2012-08-28 Applied Materials, Inc. Selective etching of silicon nitride
US20100099263A1 (en) * 2008-10-20 2010-04-22 Applied Materials, Inc. Nf3/h2 remote plasma process with high etch selectivity of psg/bpsg over thermal oxide and low density surface defects
US8227344B2 (en) * 2010-02-26 2012-07-24 Tokyo Electron Limited Hybrid in-situ dry cleaning of oxidized surface layers
US20110253670A1 (en) * 2010-04-19 2011-10-20 Applied Materials, Inc. Methods for etching silicon-based antireflective layers
US8801952B1 (en) * 2013-03-07 2014-08-12 Applied Materials, Inc. Conformal oxide dry etch

Also Published As

Publication number Publication date
US20150064921A1 (en) 2015-03-05
WO2015030968A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
TWI605503B (zh) 利用主要蝕刻及循環蝕刻製程之組合在材料層中形成特徵之方法
TWI815809B (zh) 無水的蝕刻方法
TWI654683B (zh) 蝕刻雙鑲嵌結構中的介電阻隔層之方法
TWI631616B (zh) 利用循環蝕刻製程對蝕刻停止層進行蝕刻的方法
TWI640040B (zh) 用於穩定蝕刻後界面以減少下一處理步驟前佇列時間問題的方法
TWI492298B (zh) 雙重圖案化蝕刻製程
TW201511129A (zh) 用於昇華蝕刻製程之低溫電漿退火製程
JP6810059B2 (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
TWI645469B (zh) 使用氣體分配板熱之溫度躍升
TW201517122A (zh) 將用於離子植入製程之硬光罩層圖案化的方法
US10546753B2 (en) Method of removing silicon oxide film
US11107699B2 (en) Semiconductor manufacturing process
TWI768564B (zh) 用於蝕刻硬體之基於氫電漿清洗處理