TWI645469B - 使用氣體分配板熱之溫度躍升 - Google Patents

使用氣體分配板熱之溫度躍升 Download PDF

Info

Publication number
TWI645469B
TWI645469B TW104107774A TW104107774A TWI645469B TW I645469 B TWI645469 B TW I645469B TW 104107774 A TW104107774 A TW 104107774A TW 104107774 A TW104107774 A TW 104107774A TW I645469 B TWI645469 B TW I645469B
Authority
TW
Taiwan
Prior art keywords
substrate
etching
dielectric layer
temperature
gas
Prior art date
Application number
TW104107774A
Other languages
English (en)
Other versions
TW201545234A (zh
Inventor
貝羅斯特凱索爵Ｇ
丁慶恩
周清軍
奈馬尼史林尼法斯Ｄ
恩蓋葉安德魯
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201545234A publication Critical patent/TW201545234A/zh
Application granted granted Critical
Publication of TWI645469B publication Critical patent/TWI645469B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

茲提供蝕刻置於基板上的介電層的方法。方法包括在蝕刻處理腔室中，自靜電夾頭鬆開基板，及自靜電夾頭鬆開基板的同時，循環蝕刻介電層。循環蝕刻包括由供應到蝕刻處理腔室的蝕刻氣體混合物遠端產生電漿，以在第一溫度下蝕刻置於基板上的介電層。蝕刻介電層將產生蝕刻副產物。循環蝕刻亦包括在蝕刻處理腔室中，往氣體分配板垂直移動基板，及使昇華氣體從氣體分配板流向基板而使蝕刻副產物昇華。昇華係在第二溫度下進行，其中第二溫度高於第一溫度。

Description

使用氣體分配板熱之溫度躍升
本發明的實施例大體係關於電漿處理時溫度躍升的方法。更特別地，本發明的實施例大體係關於利用氣體分配板的熱供溫度躍升，以蝕刻介電材料的方法。
積體電路可由產生複雜精細圖案化材料層至基板表面的製程製作。在基板上產生圖案化材料需要控制移除露出材料的方法。化學蝕刻用於各種目的，包括將光阻圖案轉移到下層、薄化層或薄化已存於表面的特徵結構的橫向尺寸。通常，化學蝕刻會產生不當副產物或殘餘物，副產物或殘餘物接著昇華而自基板表面移除。儘管昇華溫度因待移除副產物而異，然一些昇華溫度將高於化學蝕刻本身所需溫度。因此，完成化學蝕刻後，必須提高基板溫度，使副產物從基板昇華。
習知技術藉由提高具基板夾持於上的靜電夾頭溫度來加熱基板。然用於靜電夾頭的接合材料大多不能以大於約1.5℃/秒的速率提高基板溫度(例如往上躍升)。此外，目前 靜電夾頭技術無法在高於約110℃的溫度下安全可靠操作，是以不宜在高於110℃的溫度下昇華，因為昇華製程要求待操作靜電夾頭超過設計極限。
因此，需要改善溫度躍升的方法，更特定言之為不只靠提高靜電夾頭溫度來躍升溫度的改善方法。
茲揭示蝕刻介電層、然後為昇華製程的方法，此能利用高溫，故可提高基板產量。
在一實施例中，蝕刻置於基板上的介電層的方法包括在蝕刻處理腔室中，自靜電夾頭鬆開(de-chuck)基板，及自靜電夾頭鬆開基板的同時，循環蝕刻介電層。循環蝕刻包括由供應到蝕刻處理腔室的蝕刻氣體混合物遠端產生電漿，以在第一溫度下蝕刻置於基板上的介電層。蝕刻介電層將產生蝕刻副產物。循環蝕刻亦包括在蝕刻處理腔室中，將基板從蝕刻位置往氣體分配板垂直移動到昇華位置，及使昇華氣體從氣體分配板流向基板而使蝕刻副產物昇華。昇華係在第二溫度下進行，其中第二溫度高於第一溫度。
在另一實施例中，蝕刻置於基板上的介電層的方法包括在蝕刻處理腔室中，對基板進行處理製程，其中基板夾持於靜電夾頭。蝕刻方法進一步包括自靜電夾頭鬆開基板，及蝕刻鬆開基板上的處理介電層。蝕刻鬆開基板上的處理介電層包括(a)由供應到蝕刻處理腔室的蝕刻氣體混合物遠端產生電漿，以在第一溫度與第一壓力位准下蝕刻置於基板上的介電層。蝕刻處理介電層將產生蝕刻副產物。蝕刻鬆開基板 上的處理介電層亦包括(b)在蝕刻處理腔室中，往氣體分配板垂直移動基板，及(c)使昇華氣體從氣體分配板流向基板，使蝕刻副產物在第二溫度與第二壓力位准下昇華。第二溫度高於第一溫度，第二壓力位准小於第一壓力位准，(a)-(c)係循環進行。
在又一實施例中，蝕刻置於基板上的介電層的方法包括在蝕刻處理腔室中，對基板進行處理製程，其中基板夾持於靜電夾頭。處理製程包括用離子通量轟擊介電層，以改變介電層的表面性質。蝕刻方法進一步包括自靜電夾頭鬆開基板，及蝕刻鬆開基板上的處理介電層。蝕刻鬆開基板上的處理介電層包括(a)由供應到蝕刻處理腔室的蝕刻氣體混合物遠端產生電漿，以在第一溫度與第一壓力位准下蝕刻置於基板上的介電層。蝕刻處理介電層將產生蝕刻副產物。蝕刻鬆開基板上的處理介電層亦包括(b)在蝕刻處理腔室中，往氣體分配板垂直移動基板，及(c)使昇華氣體從氣體分配板流向基板，使蝕刻副產物在第二溫度與第二壓力位准下昇華。第二溫度高於第一溫度，第二壓力位准小於第一壓力位准，(a)-(c)係循環進行。
100‧‧‧腔室
101‧‧‧基板
103‧‧‧夾持電極
105‧‧‧電源
112‧‧‧腔室主體
114‧‧‧流量閥開口
115‧‧‧管道
120‧‧‧襯層
125‧‧‧口孔
129‧‧‧泵送管道
130‧‧‧真空泵
131‧‧‧真空埠
132‧‧‧節流閥
140‧‧‧蓋組件
141‧‧‧處理區
143‧‧‧第一電極
145‧‧‧第二電極
150‧‧‧腔穴
152‧‧‧電源
154‧‧‧氣體入口
155‧‧‧擴展段
155A‧‧‧上部
155B‧‧‧下部
156‧‧‧上段
157‧‧‧直徑
160‧‧‧隔離環
165、172、176‧‧‧口孔
170‧‧‧氣體分配板
175‧‧‧阻隔板
178‧‧‧蓋緣
179‧‧‧通道
180‧‧‧支撐組件
181‧‧‧電極
183‧‧‧升降機構
184、186‧‧‧偏壓電源
185‧‧‧支撐構件
187‧‧‧軸桿
188‧‧‧波紋管
189‧‧‧匹配電路
190‧‧‧頂板
192‧‧‧內孔
193‧‧‧升降銷
195‧‧‧升降環
196‧‧‧邊緣環
197‧‧‧導管
198、199‧‧‧管道
200‧‧‧處理順序
202、204、206、208‧‧‧方塊
為讓本發明的上述概要特徵更明顯易懂，可配合參考實施例說明，部分實施例乃圖示在附圖。然應注意所附圖式僅說明本發明典型實施例，故不宜視為限定本發明範圍，因為本發明可接納其他等效實施例。
第1圖係可實踐本發明實施例的示例性處理腔室截 面圖；及第2圖係根據本發明一實施例的處理順序流程圖。
為助於理解，盡可能以相同的元件符號代表各圖中共同的相似元件。應理解某一實施例的元件和特徵結構當可有益地併入其他實施例，在此不另外詳述。
然應注意所附圖式僅說明本發明的示例性實施例，故不宜視為限定本發明範圍，因為本發明可接納其他等效實施例。
茲揭示蝕刻介電層、然後為昇華製程的方法。此方法能利用高蝕刻溫度，故可提高基板產量。
第1圖係示例性處理腔室100的截面圖，腔室100適於進行蝕刻製程，此將進一步描述於後。腔室100配置以自置於基板101表面的材料層移除材料。腔室100特別有益於進行電漿輔助選擇性乾式蝕刻製程。適於實踐本發明的處理腔室100為SICONITM處理腔室，此取自位於美國加州聖克拉拉的應用材料公司(Applied Materials,Inc.)。注意其他取自其他製造商的真空處理腔室亦適於實踐本發明。
腔室100能在不破真空的情況下加熱及冷卻基板101表面。在一實施例中，處理腔室100包括腔室主體112、蓋組件140和支撐組件180。蓋組件140設在腔室主體112的上端。支撐組件180至少部分設在腔室主體112內。
腔室主體112包括流量閥開口114，形成於腔室主體112的側壁中。流量閥開口114選擇性打開及關閉而容許 基板搬運機器人(未圖示)進入腔室主體112的內部體積。
在一或更多實施例中，腔室主體112包括管道115形成於腔室主體112中，以供熱傳流體流貫管道115。熱傳流體可為加熱流體或冷卻劑，並在處理期間用於控制腔室主體112的溫度。控制腔室主體112的溫度有助於防止氣體或副產物在腔室主體112的內部體積不當冷凝。在一實施例中，熱傳流體包括水、乙二醇或上述物質混合物。在另一實施例中，熱傳流體亦可包括氮氣。
腔室主體112可進一步包括襯層120，襯層120圍繞支撐組件180。襯層120可移除來維修及清洗。襯層120可由金屬(例如鋁)、陶瓷材料或任何其他製程相容材料製成。襯層120可經珠擊處理以增加表面粗糙度及/或表面積，從而提高任何沉積材料的附著性，及防止材料剝落而污染腔室100。在一或更多實施例中，襯層120包括一或更多口孔125和泵送管道129形成於內，泵送管道129流體連通真空埠131。口孔125提供流動路徑讓氣體進入泵送管道129。泵送管道129提供出口讓腔室100內的氣體流至真空埠131。
真空系統耦接至真空埠131。真空系統包括真空泵130和節流閥132。節流閥132調節通過腔室100的氣流。真空泵130耦接至設於腔室主體112的真空埠131。真空泵130流體連通形成於襯層120內的泵送管道129。除非另行說明，否則「一氣體」和「多個氣體」等用語可互換使用，並且指稱一或更多前驅物、反應物、催化劑、載氣、淨化、清洗、上述物質組合物和任何其他引入腔室主體112的流體。
蓋組件140包括至少二堆疊部件，配置至少二堆疊部件以於至少二堆疊部件之間形成電漿體積或腔穴。在一或更多實施例中，蓋組件140包括垂直設在第二電極145(「下電極」)上方的第一電極143(「上電極」)。在第一電極143和第二電極145之間界定電漿體積或腔穴150。第一電極143連接至電源152，例如RF電源。第二電極145則接地以在二電極143、145間形成電容。
在一或更多實施例中，蓋組件140包括一或更多氣體入口154(僅圖示一個)。一或更多氣體入口134至少部分形成在第一電極143的上段156內。一或更多處理氣體經由一或更多氣體入口154進入蓋組件140。一或更多氣體入口154於第一末端流體連通電漿腔穴150。一或更多氣體入口154於第二末端耦接至一或更多上游氣源及/或其他氣體輸送部件，例如氣體混合器。
在一或更多實施例中，第一電極143具有擴展段155，擴展段155制囿電漿腔穴150。在一或更多實施例中，擴展段155係具內面或直徑157的環形構件，直徑157從上部155A往下部155B逐漸增加。如此，第一電極143與第二電極145間的距離為可變橫越擴展段155。距離改變有助於控制形成及穩定電漿腔穴150內產生的電漿。
在一或更多實施例中，擴展段155像似倒截錐或「漏斗」。在一或更多實施例中，擴展段155的直徑157從擴展段155的上部155A往下部155B逐漸傾斜。直徑157的斜率或角度可視製程要求及/或製程限制而定。擴展段155的長度 或高度亦可視特定製程要求及/或限制而定。
如上所述，第一電極143的擴展段155因第一電極143的直徑157逐漸增加而改變第一電極143與第二電極145間的垂直距離。距離改變將直接影響電漿腔穴150內的功率大小。不期受理論侷限，若非遍及整個電漿腔穴150，則二電極143、145間的距離改變能使電漿找到所需功率大小，從而令自身維持在部分電漿腔穴150內。因此，電漿腔穴150內的電漿與壓力的相依性較小，故可在更寬的操作窗內產生電漿及維持。如此可在蓋組件140內形成更具再現性又可靠的電漿。由於電漿腔穴150內產生的電漿在進入支撐組件180上方的處理區141前被界定在蓋組件140，其中基板101繼續進行，因此蓋組件140視為遠端電漿源，因為電漿係在處理區141的遠端產生。
擴展段155流體連通上述氣體入口154。一或更多氣體入口154的第一末端可於擴展段155的內徑157的最上端展開到電漿腔穴150內。同樣地，一或更多氣體入口154的第一末端可於沿著擴展段155的直徑157的任何高度間隔展開到電漿腔穴150內。雖未圖示，但二氣體入口154可設在擴展段155的對側，以產生漩渦流動模式或「渦流」流入擴展段155，此有助於混合電漿腔穴150內的氣體。
蓋組件140亦可包括隔離環160，隔離環160電氣隔離第一電極143和第二電極145。隔離環160可由氧化鋁或任何其他製程相容絕緣材料製成。隔離環160圍繞或至少實質圍繞擴展段155。
蓋組件140亦可包括氣體分配板170和阻隔板175鄰接第二電極145。第二電極145、氣體分配板170和阻隔板175可堆疊或設在蓋緣178上，蓋緣178連接至腔室主體112。絞鏈組件(未圖示)可用於耦接蓋緣178與腔室主體112。蓋緣178可包括內埋管道或通道179供熱傳介質循環。視製程要求而定，熱傳介質可用於加熱、冷卻或二者。
在一或更多實施例中，第二電極或頂極板145包括複數個氣體通道或口孔165形成於電漿腔穴150下面，以讓電漿腔穴150的氣體流貫複數個氣體通道或口孔165。氣體分配板170實質呈盤狀，且亦包括複數個口孔172或通道來分配氣體流貫複數個口孔172或通道。氣體分配板170可加熱達約170℃至約190℃，例如約180℃。口孔172可按尺寸設在氣體分配板170四周，以提供控制及均勻流量分配到腔室主體112中待處理基板101所在的處理區141。另外，口孔172可藉由減慢及重新引導流動氣體的速度分布以及均勻分配氣流來防止氣體直接撞擊基板101的表面，而提供均勻分配氣體橫越基板101的表面。
在一或更多實施例中，氣體分配板170包括一或更多內埋管道或通道174來容納加熱器或加熱流體，以控制蓋組件140的溫度。電阻式加熱元件(未圖示)可插入通道174，以加熱氣體分配板170。熱電耦(未圖示)可連接至氣體分配板170，以調節氣體分配板170的溫度。熱電耦可用於反饋迴路，以控制施加至上述加熱元件的電流。
或者，熱傳介質可通過通道174。若有需要，一或 更多通道174可含有冷卻介質，以更佳地控制氣體分配板170的溫度，此視腔室主體112內的製程要求而定。任何適合的熱傳介質都可使用，例如氮、水、乙二醇或上述物質混合物。
在一或更多實施例中，利用一或更多加熱燈(未圖示)加熱蓋組件140。通常，加熱燈排列在氣體分配板170的上表面附近，以輻射加熱蓋組件140的部件，包括氣體分配板170。
阻隔板175可選擇性設在第二電極145與氣體分配板170之間。阻隔板175可拆式裝設在第二電極145的下表面。阻隔板175與第二電極145間有良好的熱和電接觸。在一或更多實施例中，阻隔板175利用螺釘或類似緊固件耦接至第二電極145。阻隔板175亦可帶螺紋或旋入第二電極145的外徑。
阻隔板175包括複數個口孔176，以提供複數個氣體通道從第二電極145到氣體分配板170。口孔176可按尺寸設在阻隔板175四周，以提供控制及均勻氣流分配到氣體分配板170。
支撐組件180可包括支撐構件185，以將基板101支撐在腔室主體112內處理。支撐構件185經由軸桿187耦接至升降機構183，軸桿187延伸穿過形成於腔室主體112底面的流量閥開口114。升降機構183可利用波紋管188彈性密封於腔室主體112，以防止軸桿187周圍真空洩漏。升降機構183容許支撐構件185在腔室主體112內的低傳送位置與一些升高處理位置間垂直移動。在一實施例中，傳送位置略 低於形成於腔室主體112側壁的流量閥開口114，如此基板101可機械移出基板支撐構件185。
支撐構件185可在腔室主體112內垂直移動，故處理期間可控制支撐構件185與蓋組件140間的距離。感測器(未圖示)可提供支撐構件185在腔室100內的位置相關資訊。
操作時，支撐構件185可升高成緊鄰蓋組件140，以控制待處理基板101的溫度。如此，可利用氣體分配板170發射的輻射加熱基板101。或者，可利用升降環195致動的升降銷193把基板101抬離支撐構件185並緊鄰已加熱蓋組件140。
在一或更多實施例中，支撐構件185具有平坦圓形表面或實質平坦圓形表面來支撐待處理基板101。支撐構件185可由鋁構成。支撐構件185可包括可拆式頂板190，以減少基板101的背側污染，頂板190由一些其他材料製成，例如矽或陶瓷材料。
在一或更多實施例中，利用真空夾頭將基板101固定於支撐構件185。在一或更多實施例中，利用靜電夾頭將基板101固定於支撐構件185。靜電夾頭通常包括至少一介電材料圍繞電漿功率電極181和夾持電極103，二者均可位於支撐構件185或為支撐構件185的整合零件。靜電夾頭的介電部分使得電漿功率電極181和夾持電極103與基板101和支撐組件180的其餘部分電氣絕緣。
在一實施例中，電漿功率電極181耦接至複數個RF 偏壓電源184、186。RF偏壓電源184、186提供RF功率至電漿功率電極181。電漿功率電極181激發及維持電漿放電，電漿放電由腔室主體112的處理區141中的氣體形成。
在第1圖所示實施例中，雙RF偏壓電源184、186經由匹配電路189耦接至置於支撐構件185的電漿功率電極181。RF偏壓電源184、186產生的訊號透過訊號饋入而由匹配電路189傳遞到支撐構件185，以離子化提供至腔室100的氣體混合物。離子化氣體混合物可提供進行沉積、蝕刻或其他電漿加強製程所需的離子能量。RF偏壓電源184、186通常能產生頻率約50千赫至約200兆赫、功率約0瓦至約5000瓦的RF訊號。附加偏壓電源可耦接至電漿功率電極181，以依需求控制電漿特性。
在一實施例中，夾持電極103耦接至RF電源105。RF電源105提供RF功率至夾持電極103。夾持電極103在靜電夾頭與基板101間產生靜電支持力。RF電源105通常能產生頻率約50千赫至約200兆赫(例如約2兆赫至約60兆赫)、功率約0瓦至約5000瓦的RF訊號。
支撐構件185可包括內孔192形成其中來容納升降銷193，第1圖圖示一個。各升降銷193由陶瓷或含陶瓷材料構成，並用於基板搬運及傳送。當嚙合置於腔室主體112的環狀升降環195時，升降銷193可在各內孔192內移動。當升降環195處於上位置時，升降環195可移動使升降銷193的上表面延伸到支撐構件185的基板支撐表面上方。反之，當升降環195處於下位置時，升降銷193的上表面會位在支 撐構件185的基板支撐表面下方。故當升降環195在下位置與上位置間移動時，各升降銷193在支撐構件185的各內孔192內移動。
支撐組件180可進一步包括邊緣環196設在支撐構件185四周。在一或更多實施例中，邊緣環196係環狀構件，該構件適於覆蓋支撐構件185外圍及避免支撐構件185遭到沉積。邊緣環196可設在支撐構件185上或旁，以於支撐構件185的外徑與邊緣環196的內徑間形成環狀淨化氣體管道。環狀淨化氣體管道流體連通形成穿過支撐構件185和軸桿187的淨化氣體導管197。淨化氣體導管197流體連通淨化氣體供應器(未圖示)，以提供淨化氣體至淨化氣體管道。任何適合的淨化氣體都可單獨或結合使用，例如氮、氬或氦。操作時，淨化氣體流過淨化氣體導管197、進入淨化氣體管道及至置於支撐構件185上的基板101邊緣附近。因此，配合邊緣環196作用的淨化氣體可防止在基板101的邊緣及/或背側沉積。
支撐組件180的溫度可由循環通過流體管道198的流體控制，流體管道198埋設在支撐組件180的主體。在一或更多實施例中，流體管道198流體連通熱傳導管199，導管199設置穿過支撐組件180的軸桿187。流體管道198設在支撐構件185四周，以提供均勻熱傳至支撐構件185的基板接收面。流體管道198和熱傳導管199讓熱傳流體流動而加熱或冷卻支撐構件185和放置於上的基板101。任何適合的熱傳流體都可使用，例如水、氮、乙二醇或上述物質混合物。支 撐構件185可進一步包括內埋熱電耦(未圖示)，以監測支撐構件185的支撐表面溫度，此指示放置於上的基板101的溫度。例如，出自熱電耦的訊號可用於反饋迴路，以控制循環通過流體管道198的流體溫度或流率。
系統控制器(未圖示)可用於調節處理腔室100的操作。系統控制器可在儲存於電腦記憶體的電腦程式控制下操作。電腦程式可包括能使下述製程在處理腔室100中進行的指令。例如，電腦程式可規定處理順序與時序、氣體混合物、腔室壓力、RF功率大小、基座定位、流量閥打開及關閉、基板冷卻和其他特定製程參數。
第2圖圖示處理順序200，用以進行蝕刻製程。在一實施例中，處理順序200用於以高蝕刻選擇性蝕刻置於基板101上的介電材料，例如低k材料。在此所用「低k材料」係指介電常數小於3.9的任何材料，即小於二氧化矽的介電常數。處理順序200對應第1圖所示腔室100，然應理解處理順序200可對應任何真空處理腔室。
處理順序200始於方塊202：將基板101傳送到腔室100。在一實施例中，基板101可為諸如結晶矽(例如Si<100>或Si<111>)、單晶矽、氧化矽、應變矽、矽鍺、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽晶圓與圖案化或未圖案化的晶圓、絕緣層上矽晶(SOI)、碳摻雜的氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃或藍寶石等材料。
基板101上的介電材料經遮蔽以進行通孔或溝槽蝕刻，且具有露出與未露出表面。在一實施例中，介電材料係 含碳矽層(SiC)、氮摻雜的含碳矽層(SiCN)或類似物。在另一實施例中，介電材料係低k材料，例如氟摻雜的二氧化矽、碳摻雜二氧化物、多孔二氧化矽、碳摻雜的多孔二氧化矽、旋塗矽石系聚合物介電質或旋塗有機聚合物介電質，但不以此為限。在一實施例中，介電材料係多孔SiCOH的低k材料，多孔SiCOH的塊體介電常數小於約2.7。
在方塊204中，進行處理製程，以改變介電材料的表面性質，及在後續化學蝕刻製程中協助移除介電材料。在一實施例中，處理製程包括用離子通量轟擊介電材料，以改變介電材料的表面性質。處理製程係異向性離子誘發處理，故在露出介電材料下面的區域不會接觸離子通量。離子通量可為一或更多種原子或分子物種。已處理介電材料則很容易與後續在方塊206中供應到處理腔室100的化學蝕刻氣體反應形成蝕刻副產物，蝕刻副產物後來將昇華及泵抽出處理腔室100。
在方塊204中進行的處理製程包括供應處理氣體混合物至腔室100。在一實施例中，處理氣體混合物可包括氦、氖、氙、氮、氬或上述物質組合物。接著由處理氣體混合物形成電漿，以電漿處理介電材料的露出表面。處理製程活化電漿中的離子物種而形成氦離子、氖離子、氙離子、氮離子或氬離子，例如Ar+。在一實施例中，離子物種具有低離子化電位，例如約2-4電子伏特(eV)，以降低離子通量的能量大小。例如，在一實施例中，氖和氦可加至氬離子與Ar+，以進一步調整離子通量能量。在介電材料係多孔SiCOH的低k材 料的實施例中，離子物種自矽-氧化物基質擊出碳物種。
在離子誘發處理製程期間，可調節數個製程參數，以控制處理製程。在一實施例中，基板101夾持於支撐構件185。處理腔室100內的製程壓力調節成小於約10毫托耳，例如小於約5毫托耳，例如約1.5毫托耳，以控制離子物種的方向性。約50瓦至約100瓦的RF功率可施加至蓋組件140，以維持處理腔室100內的電漿。基板101的溫度為約65℃至約95℃，例如約70℃至約90℃。雖已描述溫度範圍，但應注意離子誘發處理製程並非溫度易敏製程。
在方塊204的離子誘發處理製程結束後且在方塊206的後續化學蝕刻製程前，自基板支撐構件185的靜電夾頭鬆開基板101。在此所用「鬆開」係指減低或關閉施加至基板101的靜電力，又不會將基板101抬離支撐構件185。例如，可降低或關閉供給夾持電極103的功率，以減少或制止基板101與靜電夾頭間的靜電力。此外，關閉背側氣體，例如氦(He)。鬆開基板101有利於增加蓋組件140與基板101間的熱傳，因為鬆開基板101時，基板101與靜電夾頭間的熱傳將減少。鬆開有益於抑制靜電夾頭從基板101散熱的能力。基板101散熱將造成基板101的溫度上升比靜電夾頭冷卻還快，靜電夾頭例如係藉由增加供應至流體管道198的冷卻流體冷卻。然應注意當鬆開基板101時，供電給靜電夾頭的加熱元件仍會供熱給基板101。
在方塊206中，對基板101進行遠端電漿蝕刻製程，基板101已達預定溫度，以選擇性蝕刻置於基板101上的離 子處理介電材料。遠端電漿蝕刻製程係化學製程，用以移除基板101上的處理介電材料。遠端電漿化學蝕刻製程進行係藉由供應蝕刻氣體混合物至電漿腔穴150及進入處理腔室100，以在流入處理氣體來蝕刻改質介電材料前，於電漿腔穴150中由處理氣體混合物形成遠端電漿。
在一實施例中，用於移除處理介電材料的蝕刻氣體混合物為氨(NH3)與三氟化氮(NF3)氣體的混合物。可改變及調整引入處理腔室的各氣體量，以遷就待移除的處理介電材料厚度、待處理基板101的幾何形狀、電漿腔穴的體積容量、腔室主體的體積容量和耦接至腔室主體的真空系統能力。
由於電漿係在電漿腔穴150的遠端產生，自遠端源電漿的蝕刻氣體混合物解離的蝕刻劑較溫和，故可漸漸與處理介電材料產生化學反應，直到露出底下材料為止。在一實施例中，氨(NH3)氣與三氟化氮(NF3)氣體在遠端電漿腔穴150中解離形成氟化銨(NH4F)及/或氟化銨與HF(NH4F.HF)。當氟化銨和氟化銨與HF蝕刻劑引入處理腔室100的處理區141並抵達基板101表面時，氟化銨(NH4F)和氟化銨與HF(NH4F.HF)蝕刻劑會與介電材料反應形成(NH4)2SiF6，此係固態副產物。副產物後來將利用高溫昇華製程自基板101表面移除，此將進一步詳述於方塊208。
在一或更多實施例中，加入提供蝕刻氣體混合物的氣體具有莫耳比至少1：1的氨(NH3)與三氟化氮(NF3)。在一或更多實施例中，蝕刻氣體混合物的莫耳比為至少約3： 1(氨與三氟化氮)。氣體按約5：1(氨與三氟化氮)至約30：1的莫耳比引入腔室100。在又一實施例中，蝕刻氣體混合物的莫耳比為約5：1(氨與三氟化氮)至約10：1。蝕刻氣體混合物的莫耳比亦可落在約10：1(氨與三氟化氮)至約20：1之間。
在一實施例中，其他類型的氣體亦可供入蝕刻氣體混合物，例如鈍氣或載氣，以助於將蝕刻氣體混合物運送到真空處理腔室100的處理區141。適合的鈍氣或載氣實例包括Ar、He、N2、O2、N2O、NO2、NO等的至少一者。在一實施例中，供應至真空處理腔室100的鈍氣或載氣為Ar或He且體積流率為約200sccm(標準毫升每分鐘)至約1500sccm。
供應蝕刻氣體混合物以進行遠端電漿源蝕刻製程時，基板101的溫度可維持在約65℃至約95℃，例如約70℃至約90℃。咸信使基板101的溫度維持在上述範圍有助於提高蝕刻製程的蝕刻速率。咸信溫度過高將遏制氨(NH3)氣與三氟化氮(NF3)間化學反應形成用於蝕刻的預定蝕刻劑，氟化銨(NH4F)及/或氟化銨與HF(NH4F.HF)。因此，將基板101的溫度控制在約65℃至約95℃，例如約70℃至約90℃，預期可加強蝕刻製程期間的蝕刻速率，進而提高整體蝕刻製程產量。
蝕刻氣體混合物供應至處理腔室及接觸基板101後，接著蝕刻處理介電材料，以於基板101表面形成固體蝕刻副產物，例如氟矽酸銨((NH4)2SiF6)。蝕刻副產物將利用昇華製程自基板101移除，此將進一步詳述於方塊208。蝕刻 製程可持續進行，直到置於基板101上的處理介電材料反應並轉化成蝕刻副產物。
在蝕刻製程期間，可調節數個製程參數，以控制蝕刻製程。在一實施例中，腔室壓力可從先前方塊202中離子誘發處理製程的壓力位准提高成約1托耳以上，例如大於約1.5托耳。在如大於約1.5托耳的高壓下，從蓋組件140的氣體分配板170到基板101的熱傳將增加。因此，即使鬆開基板101，即不施加靜電力且不流入背側氣體，在蝕刻製程期間，高腔室壓力仍容許基板101與支撐構件185的靜電夾頭間有強大的熱耦合，使基板101維持在預定溫度。
可施加頻率約80千赫的RF源功率，以維持化學蝕刻氣體混合物中的電漿。例如，可施加約20瓦至約70瓦的RF源功率至蝕刻氣體混合物。在此所用「RF源功率」可為電源152供給電極143、145的RF功率。在一實施例中，RF源功率的頻率為約80千赫。蝕刻氣體混合物可按約400sccm至約2000sccm的流率流入腔室。在一實施例中，蝕刻製程進行約60秒至約2000秒。然應注意上述製程參數可視處理腔室100的尺寸而定。在一實施例中，在蝕刻製程前，氣體分配板170經預熱達高於約170℃，例如高於約180℃。
在方塊208中，蝕刻製程完成且處理介電材料實質反應並轉化成蝕刻副產物後，進行昇華製程，以移除蝕刻副產物。在進行昇華前，支撐構件185往上朝氣體分配板170垂直移動。如上所述，在一實施例中，在蝕刻製程前，氣體分配板170經預熱達高於約170℃，例如高於約180℃。因此， 在蝕刻製程期間，氣體分配板170已以預定溫度加熱。在一實施例中，基板101相距已加熱氣體分配板170約0.1吋至約0.5吋，例如約0.25吋至約0.3吋，相較於處理或蝕刻製程，此可更快傳熱至基板101。
在一實施例中，昇華壓力位准為約100毫托耳至約900毫托耳，例如約200毫托耳、約500毫托耳或約800毫托耳。昇華壓力位准將進一步詳述於後。在另一實施例中，處理腔室100內的壓力從遠端電漿蝕刻壓力位准降至約100毫托耳至約900毫托耳的昇華壓力位准，例如約200毫托耳、約500毫托耳或約800毫托耳。
昇華製程使蝕刻副產物昇華成揮發態而可泵抽出處理腔室100。在方塊208中，昇華製程自基板101移除蝕刻副產物，且在和進行方塊206的遠端電漿蝕刻製程一樣的腔室中進行，例如上述處理腔室100，即原位。
昇華製程進行係藉由在高溫下供應昇華氣體至腔室100，使蝕刻副產物昇華。在一實施例中，昇華氣體包括鈍氣，例如氦氣、氬氣或氮氣，但不以此為限。例如，昇華氣體可為按約600sccm供應的氦氣。依據特定蝕刻副產物選擇昇華溫度。在一實施例中，蝕刻副產物(例如(NH4)2SiF6)需昇華溫度高於約110℃，例如高於約120℃或高於約150℃。在另一實施例中，昇華溫度高於蝕刻製程溫度，例如高於110℃，例如高於約120℃或高於約150℃。在一實施例中，循環進行方塊206和208，直到達成預定結果為止。
如上所述，當腔室壓力位准提高時，從氣體分配板 170到基板101的熱傳將增加，反之亦然；當腔室壓力位准降低時，從氣體分配板170到基板101的熱傳將減少。同樣地，當腔室壓力位准提高時，從基板101到靜電夾頭的熱傳將增加，反之亦然；當腔室壓力位准降低時，從基板101到靜電夾頭的熱傳將減少。由於預期基板101溫度將提高以進行昇華製程，故高壓力位准與低壓力位准間的最佳壓力範圍乃期能使從氣體分配板到基板101的熱傳最佳化，且從基板101到靜電夾頭的熱傳減至最小。
因此，在約200毫托耳、約500毫托耳或約800毫托耳下，氣體分配板170可使鬆開基板101的溫度從先前蝕刻溫度範圍快速提高成高於約110℃，此為蝕刻副產物昇華所需。例如，在約200毫托耳下，經過約40秒後，可使設置相距氣體分配板170約0.3吋的鬆開基板101達約110℃。在約500毫托耳與約800毫托耳下，經過約20秒後，可使設置相距氣體分配板170約0.3吋的鬆開基板101達約110℃。
比起習知昇華技術(需約60秒至約120秒)，在高於約110℃下昇華約15秒至約65秒，例如約20秒至約30秒或約30秒至約60秒，有利蝕刻副產物更快昇華。此外，因基板自支撐構件185的靜電夾頭鬆開，故靜電夾頭不會被基板101有效加熱。靜電夾頭未加熱達高於110℃，是以可避免用於製造靜電夾頭的接合材料損壞。如此有益於提升靜電夾頭的可靠度。因此，在上述壓力與溫度範圍下控制基板101溫度可期提高昇華速率，進而提高整體昇華製程產量。
雖然以上描述處理順序200兼具：(i)在昇華製程期 間，提高基板101的溫度；及(ii)在昇華製程期間，降低腔室壓力位准，以達到預定昇華溫度，但應注意只進行(i)或(ii)仍可達到預定昇華溫度。
雖然以上係針對本發明實施例說明，但在不脫離本發明基本範圍的情況下，當可策劃本發明的其他和進一步實施例，因此本發明範圍視後附申請專利範圍所界定者為準。

Claims (20)

  1. 一種蝕刻置於一基板上的一介電層的方法，該方法包含以下步驟：在一蝕刻處理腔室中，自一靜電夾頭鬆開該基板，該基板置於該靜電夾頭上；及自該靜電夾頭鬆開該基板的同時，循環蝕刻該介電層，其中該循環蝕刻之步驟包含以下步驟：由供應到該蝕刻處理腔室的一蝕刻氣體混合物遠端產生一電漿，以在一第一溫度下蝕刻置於該基板上的該介電層，其中蝕刻該介電層將產生一蝕刻副產物；在該蝕刻處理腔室中，往一氣體分配板垂直移動該基板；及使一昇華氣體從該氣體分配板流向該基板，使該蝕刻副產物在一第二溫度下昇華，其中該第二溫度高於該第一溫度。
  2. 如請求項1所述之方法，其中該第一溫度為約65℃至約95℃，該第二溫度高於約110℃。
  3. 如請求項1所述之方法，其中蝕刻該介電層之步驟係在一第一壓力位准下進行，使該蝕刻副產物昇華之步驟係在一第二壓力位准下進行，其中該第二壓力位准小於該第一壓力位准。
  4. 如請求項1所述之方法，其中垂直移動該基板之步驟包含以下步驟：使該氣體分配板與該基板相距約0.1吋至約0.5吋。
  5. 如請求項1所述之方法，其中在蝕刻該介電層前，加熱該氣體分配板達約180℃。
  6. 如請求項1所述之方法，其中該蝕刻氣體混合物係氨(NH3)與三氟化氮(NF3)氣體的一混合物。
  7. 如請求項1所述之方法，其中該昇華氣體係一鈍氣。
  8. 如請求項2所述之方法，其中該第一溫度為約70℃至約90℃，該第二溫度高於約120℃。
  9. 如請求項3所述之方法，其中該第一壓力位准大於約1.5毫托耳，該第二壓力位准為約100毫托耳至900毫托耳。
  10. 一種蝕刻置於一基板上的一介電層的方法，該方法包含以下步驟：在一蝕刻處理腔室中，對具該介電層設置於上的該基板進行一處理製程，其中該基板夾持於一靜電夾頭；自該靜電夾頭鬆開該基板；及蝕刻該鬆開基板上的該處理介電層，其中該蝕刻之步驟 包含以下步驟：(a)由供應到該蝕刻處理腔室的一蝕刻氣體混合物遠端產生一電漿，以在一第一溫度與一第一壓力位准下蝕刻置於該基板上的該處理介電層，其中蝕刻該處理介電層將產生一蝕刻副產物；(b)在該蝕刻處理腔室中，往一氣體分配板垂直移動該基板；及(c)使一昇華氣體從該氣體分配板流向該基板，使該蝕刻副產物在一第二溫度與一第二壓力位准下昇華，其中該第二溫度高於該第一溫度，該第二壓力位准小於該第一壓力位准，其中(a)-(c)係循環進行。
  11. 如請求項10所述之方法，其中該處理製程包括用一離子通量轟擊該介電層，以改變該介電材料的一表面性質。
  12. 如請求項11所述之方法，其中該離子係一氬物種。
  13. 如請求項10所述之方法，其中該第二壓力位准為約200毫托耳、約500毫托耳或約800毫托耳。
  14. 如請求項10所述之方法，其中該介電層係一含碳矽層(SiC)、氮摻雜的含碳矽層(SiCN)或類似物。
  15. 如請求項10所述之方法，其中該昇華氣體供應約30秒 至約60秒。
  16. 如請求項10所述之方法，其中該介電層係一多孔SiCOH。
  17. 如請求項10所述之方法，其中垂直移動該基板之步驟包含以下步驟：使該基板與該氣體分配板相距約0.25吋至約0.3吋。
  18. 一種蝕刻置於一基板上的一介電層的方法，該方法包含以下步驟：在一蝕刻處理腔室中，對具該介電層設置於上的該基板進行一處理製程，其中該基板夾持於一靜電夾頭，其中該處理製程包括用一離子通量轟擊該介電層，以改變該介電層的一表面性質；自該靜電夾頭鬆開該基板；及蝕刻該鬆開基板上的該處理介電層，其中該蝕刻之步驟包含以下步驟：(a)由供應到該蝕刻處理腔室的一蝕刻氣體混合物遠端產生一電漿，以在一第一溫度與一第一壓力位准下蝕刻置於該基板上的該處理介電層，其中蝕刻該處理介電層將產生一蝕刻副產物；(b)在該蝕刻處理腔室中，往一氣體分配板垂直移動該基板；及(c)使一昇華氣體從該氣體分配板流向該基板，使該蝕 刻副產物在一第二溫度與一第二壓力位准下昇華，其中該第二溫度高於該第一溫度，該第二壓力位准小於該第一壓力位准，其中(a)-(c)係循環進行。
  19. 如請求項18所述之方法，其中該昇華氣體供應約30秒至約60秒。
  20. 如請求項18所述之方法，其中該離子係一氬物種。
TW104107774A 2014-03-14 2015-03-11 使用氣體分配板熱之溫度躍升 TWI645469B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461953593P 2014-03-14 2014-03-14
US61/953,593 2014-03-14

Publications (2)

Publication Number Publication Date
TW201545234A TW201545234A (zh) 2015-12-01
TWI645469B true TWI645469B (zh) 2018-12-21

Family

ID=54069640

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107774A TWI645469B (zh) 2014-03-14 2015-03-11 使用氣體分配板熱之溫度躍升

Country Status (6)

Country Link
US (1) US9368370B2 (zh)
JP (1) JP6585097B2 (zh)
KR (1) KR102488490B1 (zh)
CN (1) CN106133883B (zh)
TW (1) TWI645469B (zh)
WO (1) WO2015138399A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6285411B2 (ja) * 2015-12-25 2018-02-28 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
US10858727B2 (en) 2016-08-19 2020-12-08 Applied Materials, Inc. High density, low stress amorphous carbon film, and process and equipment for its deposition
WO2018051494A1 (ja) * 2016-09-16 2018-03-22 キヤノンアネルバ株式会社 加熱装置、基板加熱装置および半導体デバイスの製造方法
WO2018111333A1 (en) * 2016-12-14 2018-06-21 Mattson Technology, Inc. Atomic layer etch process using plasma in conjunction with a rapid thermal activation process
CN110114853A (zh) * 2016-12-21 2019-08-09 应用材料公司 通过化学气相沉积的保形密封膜沉积
US11613068B2 (en) * 2017-09-13 2023-03-28 Lg Chem, Ltd. Preparation method of patterned substrate
US11549183B2 (en) * 2019-05-24 2023-01-10 Applied Materials, Inc. Showerhead with inlet mixer
US11482432B2 (en) * 2019-07-03 2022-10-25 Applied Materials, Inc. Method and apparatus for semiconductor processing
CN110502049B (zh) * 2019-08-30 2021-05-07 北京北方华创微电子装备有限公司 卡盘温度控制方法、卡盘温度控制系统及半导体设备
US10692730B1 (en) * 2019-08-30 2020-06-23 Mattson Technology, Inc. Silicon oxide selective dry etch process
CN110993499B (zh) 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
TW202209480A (zh) * 2020-08-17 2022-03-01 日商東京威力科創股份有限公司 蝕刻方法及蝕刻裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050205110A1 (en) * 2004-02-26 2005-09-22 Applied Materials, Inc. Method for front end of line fabrication
US20080160210A1 (en) * 2004-02-26 2008-07-03 Haichun Yang Passivation layer formation by plasma clean process to reduce native oxide growth
US8475674B2 (en) * 2010-04-30 2013-07-02 Applied Materials, Inc. High-temperature selective dry etch having reduced post-etch solid residue

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6669783B2 (en) * 2001-06-28 2003-12-30 Lam Research Corporation High temperature electrostatic chuck
FR2856677B1 (fr) * 2003-06-27 2006-12-01 Saint Gobain Substrat revetu d'une couche dielectrique et procede pour sa fabrication
JP2007266455A (ja) * 2006-03-29 2007-10-11 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP5082338B2 (ja) * 2006-08-25 2012-11-28 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US8333842B2 (en) 2008-05-15 2012-12-18 Applied Materials, Inc. Apparatus for etching semiconductor wafers
KR101125430B1 (ko) * 2009-09-04 2012-03-28 주식회사 디엠에스 피처리물의 디척킹과 함께 반응 챔버 내부 및 정전 척의 드라이 클리닝을 실행하는 플라즈마 반응기의 피처리물 디척킹 장치 및 방법
US8263495B2 (en) 2009-12-18 2012-09-11 Global Unichip Corp. Release accumulative charges by tuning ESC voltages in via-etchers
US9324576B2 (en) * 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
KR101882531B1 (ko) * 2010-08-03 2018-07-26 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
US8580693B2 (en) 2010-08-27 2013-11-12 Applied Materials, Inc. Temperature enhanced electrostatic chucking in plasma processing apparatus
JP5642531B2 (ja) 2010-12-22 2014-12-17 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US9666414B2 (en) * 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
JP6262333B2 (ja) * 2014-03-26 2018-01-17 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
JP2016072465A (ja) * 2014-09-30 2016-05-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050205110A1 (en) * 2004-02-26 2005-09-22 Applied Materials, Inc. Method for front end of line fabrication
US20080160210A1 (en) * 2004-02-26 2008-07-03 Haichun Yang Passivation layer formation by plasma clean process to reduce native oxide growth
US8475674B2 (en) * 2010-04-30 2013-07-02 Applied Materials, Inc. High-temperature selective dry etch having reduced post-etch solid residue

Also Published As

Publication number Publication date
JP6585097B2 (ja) 2019-10-02
WO2015138399A1 (en) 2015-09-17
US20150262834A1 (en) 2015-09-17
KR102488490B1 (ko) 2023-01-13
US9368370B2 (en) 2016-06-14
TW201545234A (zh) 2015-12-01
JP2017509167A (ja) 2017-03-30
CN106133883B (zh) 2019-11-26
CN106133883A (zh) 2016-11-16
KR20160132090A (ko) 2016-11-16

Similar Documents

Publication Publication Date Title
TWI645469B (zh) 使用氣體分配板熱之溫度躍升
JP6440716B2 (ja) 周期的エッチング工程を用いたエッチング停止層のエッチング方法
TWI654683B (zh) 蝕刻雙鑲嵌結構中的介電阻隔層之方法
JP6469705B2 (ja) エッチング後のインターフェースを安定化し、次の処理ステップ前のキュータイム問題を最小化する方法
KR101744625B1 (ko) 에칭 방법
TWI605503B (zh) 利用主要蝕刻及循環蝕刻製程之組合在材料層中形成特徵之方法
US6337277B1 (en) Clean chemistry low-k organic polymer etch
US11164724B2 (en) Seasoning process for establishing a stable process and extending chamber uptime for semiconductor chip processing
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes