JP2016072465A - 半導体装置の製造方法および基板処理装置 - Google Patents
半導体装置の製造方法および基板処理装置 Download PDFInfo
- Publication number
- JP2016072465A JP2016072465A JP2014201229A JP2014201229A JP2016072465A JP 2016072465 A JP2016072465 A JP 2016072465A JP 2014201229 A JP2014201229 A JP 2014201229A JP 2014201229 A JP2014201229 A JP 2014201229A JP 2016072465 A JP2016072465 A JP 2016072465A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- silicon
- thin film
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】基板上のシリコン含有膜のエッチング処理を効率よく実施する半導体装置の製造方法および基板処理装置を提供する。
【解決手段】絶縁性薄膜114で被覆されシリコンを主成分とするシリコン含有膜を除去するシリコン含有膜除去工程を有する半導体装置の製造方法において、シリコン含有膜除去工程で、絶縁性薄膜114の一部を開口してシリコン含有膜を露出し、その露出されたシリコン含有膜をエッチングガスに晒し、シリコン含有膜を除去する。
【選択図】図6
【解決手段】絶縁性薄膜114で被覆されシリコンを主成分とするシリコン含有膜を除去するシリコン含有膜除去工程を有する半導体装置の製造方法において、シリコン含有膜除去工程で、絶縁性薄膜114の一部を開口してシリコン含有膜を露出し、その露出されたシリコン含有膜をエッチングガスに晒し、シリコン含有膜を除去する。
【選択図】図6
Description
本発明は、基板を処理する半導体装置の製造方法および基板処理装置に関する。
微細加工技術の進歩により、従来は、機械素子と電気素子の組み合わせによって形成していた電気部品や電気回路が、MEMS(Micro Electro Mechanical Systems)、すなわち、大規模集積回路(Large Scale Integrated Circuit:LSI)の一部、又はその補助的素子として実現化される傾向が進んでいる。例えば、アルミニウムを蒸着して加工したものを圧電素子に貼り付けて実現していたミラー素子は、直接半導体基板上へスパッタしたアルミニウム薄膜をエッチングして加工し、基板の熱的、電気的な変形によって動作させる方法へと変わりつつある。
また、既に、アナログ回路の分野では、インダクタ(L)、容量(C)、抵抗(R)をシリコン基板上に形成した一つのLSIデバイスに搭載することによって、部品点数を少なくすることに成功している。
同様の例として、医療分野においては、圧電素子を敷き詰めて、それを電気的に振動させた際に発生する音響反射を利用して、内部の状態を観察するエコー素子を、半導体基板上に形成したダイアフラムの振動素子(MEMSダイアフラム素子)に置き換える方法が試みられている。
このように、半導体の加工技術を取り入れるメリットは、人的な熟練を必要とする作業から、予めプログラムされた機械作業によって加工する作業へと変わる為、習熟度に依存せず再現性の良い品質で、素子を生産できることである。また、加工に用いる総資源量を減らすことができるため、省エネルギーにも効果を発揮する。
先に述べた、シリコン基板にダイアフラムを形成して音響素子を得る方法においては、ダイアフラムとなる部分が空隙となっているが、最初から空隙が形成されている訳ではなく、予め空隙となる部分に、後の工程で除去する薄膜、即ち、犠牲膜を形成しておく方法が採用されている。犠牲膜の周囲は、絶縁性の薄膜によって被覆されており、その絶縁性被覆膜の一部を開口して、そこから犠牲膜を除去する化学物質を導入することで、犠牲膜を除去する。除去に用いられる化学物質は、酸またはアルカリ性であり、ウェットエッチングによる手法が用いられている。
しかしながら、ウェットエッチングを用いる手法においては、水を含む溶液(エッチング液)を用いることから、乾燥させる過程において、液体特有の表面張力によって、ダイアフラムの上下の絶縁膜が張り付いてしまう問題が懸念される。また、ダイアフラムの空隙の幅が小さいほど、エッチング液を浸透させることが難しくなり、また、同時に乾燥させることも難しくなる。これが、ダイアフラムデバイスの歩留を下げる一因となる。
本発明の目的は、基板上の犠牲膜の除去を効率よく実施できる技術を提供することにある。
上記課題を解決するため、本願発明では、ドライエッチングにより基板上の犠牲膜の除去を行う。ドライエッチングでは、液体特有の表面張力が発生しない為、ダイアフラムの張り付きの問題が根本的に存在しない。また、微細な空間のエッチングにおいては、ガスの拡散を利用したドライエッチング方法が最も効果的である。
本願発明の半導体装置の製造方法の代表的な構成は、次のとおりである。すなわち、
絶縁性薄膜で被覆されシリコンを主成分とするシリコン含有膜を除去するシリコン含有膜除去工程を有する半導体装置の製造方法であって、
前記シリコン含有膜除去工程において、前記絶縁性薄膜の一部を開口して前記シリコン含有膜を露出し、その露出された前記シリコン含有膜をエッチングガスに晒し、前記シリコン含有膜を除去する半導体装置の製造方法。
絶縁性薄膜で被覆されシリコンを主成分とするシリコン含有膜を除去するシリコン含有膜除去工程を有する半導体装置の製造方法であって、
前記シリコン含有膜除去工程において、前記絶縁性薄膜の一部を開口して前記シリコン含有膜を露出し、その露出された前記シリコン含有膜をエッチングガスに晒し、前記シリコン含有膜を除去する半導体装置の製造方法。
また、本願発明の基板処理装置の代表的な構成は、次のとおりである。すなわち、
シリコンを主成分とするシリコン含有膜が絶縁性薄膜で被覆され、前記絶縁性薄膜の一部が開口されて前記シリコン含有膜が露出した基板を収容する処理室と、
前記基板にハロゲン元素を含む処理ガスを供給する処理ガス供給部と、
前記基板に加熱された不活性ガスを供給する不活性ガス供給部と、
前記処理ガスを前記処理室へ供給し、前記シリコン含有膜を前記処理ガスに晒して除去し、その後、前記加熱された不活性ガスを前記処理室へ供給するよう制御する制御部と、
を有する基板処理装置。
シリコンを主成分とするシリコン含有膜が絶縁性薄膜で被覆され、前記絶縁性薄膜の一部が開口されて前記シリコン含有膜が露出した基板を収容する処理室と、
前記基板にハロゲン元素を含む処理ガスを供給する処理ガス供給部と、
前記基板に加熱された不活性ガスを供給する不活性ガス供給部と、
前記処理ガスを前記処理室へ供給し、前記シリコン含有膜を前記処理ガスに晒して除去し、その後、前記加熱された不活性ガスを前記処理室へ供給するよう制御する制御部と、
を有する基板処理装置。
上記構成によれば、基板上の犠牲膜の除去を効率よく実施することができる。
次に、本発明の実施形態について説明する。
(1)基板処理装置の構成
図1は、半導体装置の製造方法を実施するための枚葉式基板処理装置(以下単に、基板処理装置という)における基板処理容器の概略縦断面図であり、基板処理時の状態を示す。図2は、同じく基板処理容器の概略縦断面図であり、基板搬送時の状態を示す。図2では、サセプタが、下降して搬送工程を行うことが可能な搬送位置にある。
(1)基板処理装置の構成
図1は、半導体装置の製造方法を実施するための枚葉式基板処理装置(以下単に、基板処理装置という)における基板処理容器の概略縦断面図であり、基板処理時の状態を示す。図2は、同じく基板処理容器の概略縦断面図であり、基板搬送時の状態を示す。図2では、サセプタが、下降して搬送工程を行うことが可能な搬送位置にある。
図1及び図2に示すように、基板処理装置は、シリコンウエハ等の円形の基板1を処理する処理容器30と、処理容器30と隣接してこれとの間で基板1が搬送される基板搬送容器39とを有する。
処理容器30は、上部が開口した容器本体31と、容器本体31の上部開口を塞ぐ蓋体32とから構成されて、内部に密閉構造の処理室50を形成している。なお、処理室50を、蓋体32とサセプタ2とで囲まれた空間(処理空間)で形成するようにしても良い。本実施形態の例では、容器本体31、蓋体32、処理室50は、いずれも、上面視(上方から見た形)が略円形である。
(ガス供給部)
蓋体32には、シャワーヘッド5と、処理ガス供給ライン6a,6bと、不活性ガス供給ライン12とが設けられる。シャワーヘッド5は、処理室50内の基板1と対向して設けられ、処理ガス供給ライン6a,6bからの処理ガスを、処理室50内に供給する。このシャワーヘッド5は、蓋体32の内面上部に設けられ、多数のガス孔を有してガスをシャワー状に分散させるガス分散板(図示省略)と、複数のガスを混合する混合室(図示省略)とを含むように構成される。処理ガス供給ライン6a,6bから複数種類の処理ガスを供給する場合は、上記混合室にて複数種類のガスが混合される。
蓋体32には、シャワーヘッド5と、処理ガス供給ライン6a,6bと、不活性ガス供給ライン12とが設けられる。シャワーヘッド5は、処理室50内の基板1と対向して設けられ、処理ガス供給ライン6a,6bからの処理ガスを、処理室50内に供給する。このシャワーヘッド5は、蓋体32の内面上部に設けられ、多数のガス孔を有してガスをシャワー状に分散させるガス分散板(図示省略)と、複数のガスを混合する混合室(図示省略)とを含むように構成される。処理ガス供給ライン6a,6bから複数種類の処理ガスを供給する場合は、上記混合室にて複数種類のガスが混合される。
処理ガス供給ライン6a,6bは、シャワーヘッド5の略中心部以外の部分に接続される。シャワーヘッド5の略中心部とは、基板1の中心部と対向する部分である。具体的には、処理ガス供給ライン6a,6bを構成する処理ガス供給管15a,15bは、シャワーヘッド5の上部かつ周辺部(中心部以外の部分)であって、上記混合室に開口する。
また、不活性ガス供給ライン12は、シャワーヘッド5の略中心部を貫通して設けられる。具体的には、不活性ガス供給ライン12を構成する不活性ガス供給管20は、基板1の中心部と対向するシャワーヘッド5の中心部を貫通して、処理室50に開口する。
このように、処理ガス供給ライン6a,6bは、シャワーヘッド5に接続され、シャワーヘッド5を介して、基板処理室50内へ、処理ガスを供給するように構成されている。また、不活性ガス供給ライン12は、シャワーヘッド5の略中心部を貫通して設けられ、シャワーヘッド5を介することなく、基板処理室50内へ、不活性ガスを供給するように構成されている。
処理ガス供給ライン6a,6bは、具体的には、それぞれ、シャワーヘッド5に接続されて上記混合室と連通する処理ガス供給管15a,15bと、処理ガス供給管15a,15bに設けられたガス流量制御器(マスフロコントローラ:MFC)16a,16bとを備えて、基板処理室50内に所望のガス種を所望のガス流量、所望のガス流量比率で供給することが可能となるように構成されている。本実施の形態では、処理ガス供給ライン6a,6bは、後述の犠牲膜をエッチングする処理ガスを供給する。この処理ガスは、本実施の形態では、ハロゲン元素含有ガスである。なお、処理ガスとして、例えばハロゲン元素含有ガスを不活性ガス(例えばN2ガス)で希釈したガスを用いてもよい。
なお、基板処理の内容に応じて、処理ガス供給ライン6a,6bから、互いに異なる処理ガスを供給するよう構成することも可能である。また、処理ガス供給ライン6a,6bのいずれか一方から、キャリアガスや希釈ガスとしての不活性ガスを供給するよう構成することも可能である。
不活性ガス供給ライン12は、不活性ガス供給管20と、MFC21とを備えており、処理室50内に供給する不活性ガスの流量を所望のガス流量で供給することが可能となるように構成されている。不活性ガス供給ライン12は、さらに、加熱部23を備えており、処理室50内に供給する不活性ガスの温度を加熱する。加熱部23は、後述の制御部500に接続され、制御部500からの制御を受けて、不活性ガスの温度を所望の温度とすることが可能である。本実施の形態では、不活性ガス供給ライン12から供給される不活性ガスは、N2(窒素)ガスである。
処理ガス供給管15a,15bと、MFC16a,16bと、シャワーヘッド5とを含むように、処理ガス供給部が構成される。なお、処理ガス供給源17a,17bを処理ガス供給部(処理ガス供給ライン)に含めて構成しても良い。
また、不活性ガス供給管20と、MFC21とを含むように、不活性ガス供給部が構成される。なお、不活性ガス供給源22を不活性ガス供給部(不活性ガス供給ライン)に含めて構成しても良い。
そして、処理ガス供給部と不活性ガス供給部とからガス供給部が構成される。
また、不活性ガス供給管20と、MFC21とを含むように、不活性ガス供給部が構成される。なお、不活性ガス供給源22を不活性ガス供給部(不活性ガス供給ライン)に含めて構成しても良い。
そして、処理ガス供給部と不活性ガス供給部とからガス供給部が構成される。
なお、後述の変性層(自然酸化膜)を除去可能なフッ化水素ガスなどの除去剤を基板1に供給する除去剤供給ラインや、クリーニング用のフッ化塩素(ClF3)ガス等を供給するクリーニングガス供給ライン等を、その必要に応じて蓋体32に設け、ガス供給部の一部とすることも可能である。
容器本体31の上側部には、排気口7が設けられる。排気口7は、容器本体31の上部内周に形成された環状路14と連通し、環状路14を介して基板処理室50内を排気するように構成されている。環状路14は、上面視が環状である。排気口7には、排気管(図示省略)が接続され、排気管にはAPCバルブV(自動圧力調整弁:図示省略)と真空ポンプP(図示省略)が設けられる。APCバルブVと上記ガス供給部のMFCとによってガス供給量と排気量を調整することにより、処理室50の圧力が所望の値に制御される。なお、排気口7と環状路14は、蓋体32の下側部に設けてもよい。
また、容器本体31の排気口7よりも下方の一側部には、搬送口8が設けられる。搬送口8は、搬送容器39内に形成される基板搬送室40から、処理容器30内の基板処理室50に、搬送口8を介して処理前の基板1を搬入し、または基板処理室50から基板搬送室40に処理後の基板1を搬出するように構成されている。なお、容器本体31の搬送口8には、基板搬送室40と基板処理室50との雰囲気隔離を行う開閉弁9が、開閉自在に設けられている。
また、処理容器30内に、ヒータユニットH(図示省略)を内蔵したサセプタ(基板載置台)2が設けられる。サセプタ2は、処理容器30の基板処理室50内に、昇降自在に設けられ、サセプタ2の表面に基板1が保持される。基板1は、ヒータユニットHによって加熱されるようになっている。
基板支持ピン上下機構11に複数の支持ピン4が立設される。これらの支持ピン4は、ヒータユニットH及びサセプタ2を貫通可能になっており、サセプタ2及び基板支持ピン上下機構11の昇降に応じて、サセプタ2の表面から出没自在になるように構成されている。
基板処理装置は、サセプタ2が下降して搬送工程を行うことが可能な位置にあるとき(図2に示す位置。以下、この位置を搬送位置Aという)、複数の支持ピン4がサセプタ2から突出して、複数の支持ピン4上に基板1を支持可能にし、基板処理室50と基板搬送室40との間で搬送口8を介して、基板1の搬送と搬出が行えるように構成されている。また、基板処理装置は、サセプタ2が上昇して、搬送位置Aより上方の中間位置を経て処理工程を行うことが可能な位置にあるとき(図1に示す位置。以下、この位置を基板処理位置Bという)、支持ピン4は基板1の支持に関与せず、サセプタ2上に基板1が載置されるように構成されている。
サセプタ2は、その支持軸24が昇降機構UD(図示省略)に連結されて基板処理室50内を昇降するように設けられている。支持軸24の外周には、上下運動する支持軸24をシールするためのベローズ(図示省略)が設けられる。昇降機構UDは、基板搬入工程、基板処理工程、基板搬出工程などの各工程で、基板処理室50内のサセプタ2の上下方向の位置(搬送位置A、基板処理位置B等)を多段階に調整できるよう構成されている。
また、サセプタ2は水平方向に回転可能になっている。すなわち、前述した筒状の支持軸24を回転機構R(図示省略)により回転自在とし、支持軸24を回転軸としてサセプタ2を回転自在に設け、基板1を保持した状態でサセプタ2を任意の速度で回転できるように構成されている。一方、サセプタ2内に設けた抵抗加熱のヒータユニットHは固定とし、筒状の支持軸24内に挿通した固定部(図示省略)によって支持している。このようにサセプタ2を回転自在とし、抵抗加熱ヒータHを固定とすることによって、抵抗加熱ヒータHに対してサセプタ2を相対回転させるようになっている。
なお、昇降機構UD、回転機構R、抵抗加熱ヒータH、MFC21、16(16a、16b)等の各部を制御する制御手段は、図示を省略してあるが、制御手段としてのコントローラ500の構成例は図3に示す。
上述したような基板処理装置において基板上の薄膜(犠牲膜)を除去するには、搬送工程で基板1を処理室50内に搬入し、処理工程で処理室50内に搬入された基板1にシャワーヘッド5を介して処理ガス(エッチングガス)を供給して基板1を処理し、搬出工程で処理された基板1を処理室50内から搬出する。
搬入工程において、サセプタ2は搬送位置Aにあって、基板1を支持ピン4が受け取り可能な状態にあり、処理容器30の開閉弁9は開いている。犠牲膜が形成された基板1は、搬送機構T(図示省略)により、基板搬送室40から基板処理室50に、搬送口8を介して搬入され、複数の支持ピン4に支持される(図2)。開閉弁9は基板搬入後に閉じられる。真空ポンプPによって、排気口7から環状路14を介して基板処理室50内が排気される。
処理工程において、まず昇降機構UDにより、サセプタ2は搬送位置A(図2)から基板処理位置B(図1)まで上昇するが、基板処理位置Bに到達する前に基板1が支持ピン4からサセプタ2に移載され、ヒータユニットHによりサセプタ2を介して基板1は加熱されるようになる。基板処理位置Bでサセプタ2上に移載された基板1は、シャワーヘッド5に対面する(図1)。この状態で、必要に応じてサセプタ2を回転機構Rにより回転させて基板1を回転させる。
そして、処理室50内の、回転する基板1の表面にシャワーヘッド5を介して処理ガス供給ライン6(6a,6b)から、図1の矢印に示すように処理ガスを供給しつつ排気口7から排気する。この過程で、基板1上に形成されていた犠牲膜が除去される。処理ガスは、基板1の中心部に対向するシャワーヘッド5の中心部以外の部分に接続された処理ガス供給ライン6a,6bから、シャワーヘッド5内に導入される。また、不活性ガスは、基板1の中心部に対向するシャワーヘッド5の中心部に接続された不活性ガス供給ライン12から処理室50内に供給される。
このとき、シャワーヘッド5の中心部以外の部分からシャワーヘッド5内に導入された処理ガスは、シャワーヘッド5の中心部から処理室50内に導入された不活性ガスによって、その流れが制御されるのが好ましい。不活性ガスによる処理ガスの制御は、シャワーヘッド5から基板1の中心部に供給される処理ガスの流れに淀みが生じないよう、又は基板1の中心部で処理ガス濃度分布の不均一に起因した処理ガス不足が生じないような形で行われるのが好ましい。このような基板1の中心部における処理ガス流の制御や処理ガス濃度分布の制御は、不活性ガスの流量に応じて調整して行われる。このため、不活性ガス供給管12に設けたMFC21によって、不具合が生じやすい基板1の中心部における膜厚もしくは膜質の調整が最適となるように、不活性ガス供給管20を通る不活性ガスの流量が調整される。
基板処理後、搬出工程において、サセプタ2は搬送位置Aまで降下する(図2)。降下の際、支持ピン4は再び基板1を突き上げ、サセプタ2と基板1との間に搬送のための隙間を作る。処理終了後の基板1は、搬送口8から搬送機構Tにより基板搬送室40へ運び出される。
(コントローラ)
コントローラ500は、上述の搬入工程、処理工程、搬出工程を行うように、上述の各部を制御する。
図3に示すように、制御部(制御手段)であるコントローラ500は、CPU(Central Processing Unit)500a、RAM(Random Access Memory)500b、記憶装置500c、I/Oポート500dを備えたコンピュータとして構成されている。RAM500b、記憶装置500c、I/Oポート500dは、内部バス500eを介して、CPU500aとデータ交換可能なように構成されている。コントローラ500には、例えばタッチパネル等として構成された入出力装置501が接続されている。
コントローラ500は、上述の搬入工程、処理工程、搬出工程を行うように、上述の各部を制御する。
図3に示すように、制御部(制御手段)であるコントローラ500は、CPU(Central Processing Unit)500a、RAM(Random Access Memory)500b、記憶装置500c、I/Oポート500dを備えたコンピュータとして構成されている。RAM500b、記憶装置500c、I/Oポート500dは、内部バス500eを介して、CPU500aとデータ交換可能なように構成されている。コントローラ500には、例えばタッチパネル等として構成された入出力装置501が接続されている。
記憶装置500cは、例えばフラッシュメモリ、HDD(Hard Disk Drive)等の記憶媒体で構成されている。記憶装置500c内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件などが記載されたプロセスレシピ等が、読み出し可能に格納されている。なお、プロセスレシピは、後述する基板処理工程(犠牲膜のエッチング処理工程)における各手順をコントローラ500に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プロセスレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、RAM500bは、CPU500aによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域(ワークエリア)として構成されている。
I/Oポート500dは、上述のヒータユニットH、基板支持ピン上下機構11、加熱部23、搬送機構T、APCバルブV、排気ポンプ(真空ポンプ)P、開閉弁9、MFC21,16a,16b、回転機構R、昇降機構UD等に接続されている。
CPU500aは、記憶装置500cから制御プログラムを読み出して実行すると共に、入出力装置501からの操作コマンドの入力等に応じて記憶装置500cからプロセスレシピを読み出し実行するように構成されている。そして、CPU500aは、読み出したプロセスレシピの内容に沿うように、基板支持ピン上下機構11による支持ピン4の上下動作、ヒータユニットHによる基板1の加熱・冷却動作、MFC21,16a,16bによる処理ガスの流量調整動作、等を制御するように構成されている。
なお、コントローラ500は、専用のコンピュータとして構成されている場合に限らず、汎用のコンピュータとして構成されていてもよい。例えば、上述のプログラムを格納した外部記憶装置(例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、CDやDVD等の光ディスク、MO等の光磁気ディスク、USBメモリ(USB Flash Drive)やメモリカード等の半導体メモリ)502を用意し、係る外部記憶装置502を用いて汎用のコンピュータにプログラムをインストールすること等により、本実施形態に係るコントローラ500を構成することができる。
なお、コンピュータにプログラムを供給するための手段は、外部記憶装置502を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用い、外部記憶装置502を介さずにプログラムを供給するようにしてもよい。なお、記憶装置500cや外部記憶装置502は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において記録媒体という言葉を用いた場合は、記憶装置500c単体のみを含む場合、外部記憶装置502単体のみを含む場合、または、その両方を含む場合がある。
次に、MEMSダイアフラム素子を製造する製造方法を構成する基板処理方法について、図4〜図9を用いて説明する。この基板処理方法の一部の工程として、犠牲膜のエッチング処理が、上述した処理容器30にて行われる。なお、MEMSダイアフラム素子製造の全ての工程を上述した処理容器30にて行うようにすることも可能である。その場合、処理容器30は、各処理に必要な処理条件を満たすための設備を備えるよう構成される。
基板処理方法に関する以下の説明において、半導体基板110の上に、第1の薄膜111、第2の薄膜112、第3の薄膜113、第4の薄膜114、第5の薄膜115、第6の薄膜116、第7の薄膜117が形成されたり、パターニングされるが、これらの膜の形成方法やパターニング方法には、以下で説明するような公知の方法を用いることができる。
図4は、本実施形態に係る第3の薄膜を形成した状態の基板断面図である。図4に示すように、まず、半導体基板110の上に電気的絶縁性を有する第1の薄膜111が形成され、次に、第1の薄膜111上に導電性の第2の薄膜112が形成され、第2の薄膜112が所定の形状に形成(パターニング)される。パターニングされた第2の薄膜112は、MEMSダイアフラム素子に電圧を印加させるための一方の電極である下部電極として用いられる。次に、パターニングされた第2の薄膜112の上に電気的絶縁性を有する第3の薄膜113が形成される。第3の薄膜113は、ダイアフラム素子の下面となる。
半導体基板110は、一般的には、p型の不純物をドーピングしたシリコン基板が用いられることが多いが、それに限定されず、デバイスの用途に応じて、任意に選択することが可能である。
第1の薄膜111は、例えば、シリコン窒化膜であり、膜厚は50〜500nm程度である。第1の薄膜111は、例えば、モノシランガスとアンモニアガスを用いて、温度400℃、圧力200Pa程度で、プラズマCVD法により形成される。
第2の薄膜112は、例えば、タングステンや、窒化チタン、アルミニウム、あるいはアルミニウムをタングステンや窒化チタンで挟んだ構造の膜であり、膜厚は100〜800nm程度である。この膜厚はダイアフラム素子の共振周波数によって決まる。第2の薄膜112は、例えば、圧力10Pa以下においてスパッタ法で形成される。
第2の薄膜112のパターニングは、公知のリソグラフィーとエッチングを用いて行われる。例えば、第2の薄膜112がアルミニウムの場合は塩素ガス、タングステンの場合はSF6ガスやフッ化炭素系ガスでエッチングされる。エッチング後の第2の薄膜112の寸法(縦寸法や横寸法)は、ダイアフラム素子の容量値に応じて変わるが、例えば、数十〜数百μm程度である。
第3の薄膜113は、例えば、シリコン窒化膜であり、膜厚は100〜500nm程度である。第3の薄膜113の材質や膜厚は、ダイアフラム素子の共振周波数で決まる。第3の薄膜113は、例えば、モノシランガスとアンモニアガスを用いて、温度400℃、圧力100Pa程度で、プラズマCVD法により形成される。
図5は、第3の薄膜113の上に犠牲膜119を形成し、パターニングした状態の基板断面図である。犠牲膜119は、その成分がほぼシリコンであるシリコン含有膜であり、例えば、アモルファスシリコン膜又はポリシリコン膜である。犠牲膜119は、例えば、膜厚が50〜300nm程度である。この膜厚は、ダイアフラム素子の共振周波数で決まる。犠牲膜119は、例えば、温度300〜600℃、圧力30〜200Paで、モノシランガス又はジシランガスを用いたプラズマCVD法、又は熱CVD法により形成される。
犠牲膜119のパターニングは、公知のリソグラフィーとエッチングを用いて行われる。例えば、三フッ化塩素(ClF3)などのフッ素系ガスでエッチングされる。エッチング後の犠牲膜119の寸法(縦寸法や横寸法)は、ダイアフラム素子の容量値に応じて変わるが、例えば、数百μm〜数mm程度である。エッチング後の犠牲膜119を上から見たときの形は、例えば、四角形、六角形、八角形などの多角形である。
図6は、犠牲膜119の上に電気的絶縁性を有する第4の薄膜114を形成した後、犠牲膜119を除去した状態の基板断面図である。第4の薄膜114は、ダイアフラム素子の上面となる。第4の薄膜114が形成されると、犠牲膜119は、第3の薄膜と第4の薄膜によって被覆された状態になる。
第4の薄膜114は、例えば、シリコン窒化膜であり、膜厚は100〜500nm程度である。第4の薄膜114の材質や膜厚は、ダイアフラム素子の共振周波数で決まる。第4の薄膜114は、例えば、モノシランガスとアンモニアガスを用いて、温度400℃、圧力100Pa程度で、プラズマCVD法により形成される。
その後、第4の薄膜114には、その一部に開口114aが形成され、犠牲膜119の一部が露出される。なお、本実施形態においては、露出させる場所は一箇所で記載しているが、加工したい空間の広がりによって、任意に露出させる数を変更してよい。
第4の薄膜114の開口114aは、公知のリソグラフィーとエッチングを用いて形成される。例えば、レジストでパターニングされた後、CF4ガスなどのF系ガスによってエッチングされて形成される。開口114aは、例えば、50〜100nm程度の直径の孔である。
その後、犠牲膜119が、ヨウ素とフッ素を含むガスによるドライガスエッチングによって除去され、空隙119aが形成される。エッチングガスは、第4の薄膜114の開口114aより侵入し、犠牲膜119を除去する。犠牲膜119のエッチング処理については詳細を後述する。
図7は、第4の薄膜114の上に電気的絶縁性を有する第5の薄膜115を形成した後、第2の薄膜112(下部電極)に到達する導電性のプラグ116pを形成した状態の基板断面図である。
上述したように犠牲膜119を除去した後、開口114aを埋め戻す為に、電気的絶縁性を有し段差被覆性の良くない第5の薄膜115が、第4の薄膜114の上に形成される。その後、第3の薄膜113と第4の薄膜114と第5の薄膜115とを貫通し第2の薄膜112まで届く穴116aが設けられ、穴116aを埋めるように導電性の第6の薄膜116が形成され、第6の薄膜116から不要な部分がエッチングによって除去されて、プラグ116pが形成される。
第5の薄膜115は、例えば、シリコン窒化膜であり、膜厚は100〜500nm程度である。第5の薄膜115の材質や膜厚は、ダイアフラム素子の共振周波数で決まる。第5の薄膜115は、例えば、モノシランガスとアンモニアガスを用いて、温度400℃、圧力100Pa程度で、プラズマCVD法により形成される。
穴116aは、公知のリソグラフィーとエッチングを用いて形成される。例えば、圧力100Pa以下、温度50℃以下で、CF4ガスなどのF系ガスによってエッチングされて形成される。
第6の薄膜116は、例えば、スパッタ法で窒化チタン(TiN)膜を形成した後、CVD法で六フッ化タングステン(WF6)膜を形成することにより形成される。窒化チタン膜の膜厚は、10〜100nm程度である。六フッ化タングステン膜の膜厚は、穴116aの直径次第であるが、100〜500nm程度である。
詳しくは、窒化チタン膜は、例えば、温度100〜400℃、圧力0.1〜100Paにおいて、チタンのターゲットをアルゴンガスと窒素ガスの混合雰囲気中で放電させることにより形成される。六フッ化タングステン膜は、例えば、温度300〜500℃、圧力100Pa程度でCVD法により形成される。なお、穴116aが極めて大きい場合、例えば、直径が数μmの大きさである場合は、CVD法では六フッ化タングステンを埋め込めないので、スパッタ法によりアルミニウムで埋める。
第6の薄膜116から不要な部分を除去するエッチングは、例えば、第6の薄膜116が窒化チタン膜と六フッ化タングステン膜との積層膜で構成されている場合は、SF6ガスなどのエッチングガスを用い、温度200℃以下、圧力100Pa以下でエッチングする。
図8は、第5の薄膜115の上に導電性の第7の薄膜117を形成した状態の基板断面図である。第5の薄膜115を形成しプラグ116pを形成した後、上部電極となる第7の薄膜117を形成する。
第7の薄膜117は、例えば、タングステン膜やアルミニウム膜であり、膜厚は100〜800nm程度である。この膜厚はダイアフラム素子の共振周波数によって決まる。第7の薄膜117は、例えば、温度が室温〜400℃、圧力10Pa以下においてスパッタ法で形成される。第7の薄膜117がアルミニウム膜の場合、その上下又はその一方に窒化チタン膜を設けることもある。
図9は、第7の薄膜117をパターニングして、上部電極117aと引出し電極117bとを形成した後の基板断面図である。引出し電極117bは、プラグ116pを介して、下部電極である第2の薄膜112と、電気的に接続される。
第7の薄膜117は、公知のリソグラフィーとエッチングを用いてパターニングされる。例えば、第7の薄膜117がアルミニウムの場合は塩素ガス、タングステンの場合はSF6ガスやフッ化炭素系ガスでエッチングされる。
上部電極117aと引出し電極117bとを形成した後、それらの上に、電極を保護する保護膜を形成し、保護膜の一部を開口することで、外部の配線と電気的接触を得る接続端子を形成する。保護膜は、吸湿防止層として機能する。その後、半導体基板110の背面(第1の薄膜111と反対側)をバックグライディングによって削って薄膜化し、MEMSダイアフラム素子を完成する。
保護膜は、例えば、シリコン窒化膜であり、膜厚は200〜1000nm程度である。保護膜は、例えば、モノシランガスとアンモニアガスを用いて、温度400℃、圧力100Pa程度で、プラズマCVD法により形成される。厚さや応力の調整目的で、酸化膜をシリコン窒化膜の下又は上に設けることもある。
保護膜の開口は、保護膜がシリコン窒化膜や酸化膜の場合は、圧力100Pa以下、温度50℃以下で、CF4ガスなどのF系ガスによりエッチングで形成される。保護膜の開口の加工寸法の精度が低くても良い場合は、レジストでパターニングした後、フッ酸やバッファードフッ酸でウェットエッチングして除去することもできる。
(2)犠牲膜のエッチング処理工程
続いて、図10を用いて、本実施形態にかかる半導体製造工程の一工程として実施される基板処理工程(犠牲膜119のエッチング処理工程)について説明する。かかる工程は、上述の基板処理装置により実施される。なお、以下の説明において、基板処理装置を構成する各部の動作は、コントローラ500により制御される。
続いて、図10を用いて、本実施形態にかかる半導体製造工程の一工程として実施される基板処理工程(犠牲膜119のエッチング処理工程)について説明する。かかる工程は、上述の基板処理装置により実施される。なお、以下の説明において、基板処理装置を構成する各部の動作は、コントローラ500により制御される。
(基板の搬入工程S10)
まず、図2に示すように、シリコンを主成分とする犠牲膜119を有する基板1が、基板搬送室40から搬送機構Tによって、搬送口8を介して、基板処理室50に搬送された後、支持ピン4上に支持される。この基板1は、半導体基板110の上に、第1の薄膜111、第2の薄膜112、第3の薄膜113、犠牲膜119、第4の薄膜114が積層され、第4の薄膜114に開口114aが形成された直後の状態である。つまり、図6において犠牲膜119が除去される前の状態である。
まず、図2に示すように、シリコンを主成分とする犠牲膜119を有する基板1が、基板搬送室40から搬送機構Tによって、搬送口8を介して、基板処理室50に搬送された後、支持ピン4上に支持される。この基板1は、半導体基板110の上に、第1の薄膜111、第2の薄膜112、第3の薄膜113、犠牲膜119、第4の薄膜114が積層され、第4の薄膜114に開口114aが形成された直後の状態である。つまり、図6において犠牲膜119が除去される前の状態である。
(犠牲膜除去工程S20)
次に、サセプタ2或いはサセプタ2及び基板支持ピン上下機構11を上昇させ、基板処理位置Bへ移動させ、サセプタ2上に基板1が載置されるようにする。サセプタ2に具備されたヒータHは、予め所定の温度に加熱されており、基板1を所定の基板温度になる様に加熱する。必要に応じて、過剰な熱(反応熱)を排熱するための冷却機構を併用するのが好ましい。ここで、所定の基板温度とは、処理ガス(犠牲膜119のエッチングガス)が十分に気化している温度帯であって、基板1に形成された膜特性が変質しない温度とする。
次に、サセプタ2或いはサセプタ2及び基板支持ピン上下機構11を上昇させ、基板処理位置Bへ移動させ、サセプタ2上に基板1が載置されるようにする。サセプタ2に具備されたヒータHは、予め所定の温度に加熱されており、基板1を所定の基板温度になる様に加熱する。必要に応じて、過剰な熱(反応熱)を排熱するための冷却機構を併用するのが好ましい。ここで、所定の基板温度とは、処理ガス(犠牲膜119のエッチングガス)が十分に気化している温度帯であって、基板1に形成された膜特性が変質しない温度とする。
基板1が所定の基板温度に達した後、所定時間、処理ガス供給管6a,6bから所定のエッチングガスを、シャワーヘッド5を介して基板1に供給し、基板1上の犠牲膜119のエッチング処理を行う。エッチングガスの温度は室温である。このとき、不活性ガス供給管20から、不活性ガスを基板1上に供給するようにしてもよい。犠牲膜119のエッチング処理に用いられたエッチングガスは、処理室50の側面に設けられた、環状路14と連通する排気口7より排出される。
エッチングガスの供給と同時に、APCバルブVによって排気量を調整することにより、基板処理室50内の圧力を所定の圧力に維持する。例えば、0.1〜200Paに維持する。エッチングガス流量は、0.1〜10SLM程度の範囲の内、所定の流量に設定する。例えば、3SLMに設定する。また、必要に応じて、一旦、基板処理室50の雰囲気を排気してからエッチングガスを供給しても良い。また、エッチングガスが供給され次第、犠牲膜119のエッチングが開始されるので、圧力やガス流量は速やかに所定の値に設定されることが望ましい。
エッチングガスとしては、ハロゲン含有ガスが用いられ、例えばフッ素(F)、塩素(Cl)、臭素(Br)、ヨウ素(I)のハロゲン元素を含むガスである。好ましくは、ハロゲン元素を2種類含むガスが用いられる。例えば、五フッ化ヨウ素(IF5)、七フッ化ヨウ素(IF7)、三フッ化臭素(BrF3)、五フッ化臭素(BrF5)、二フッ化キセノン(XeF2)、三フッ化塩素(ClF3)などが有る。
特に、ハロゲン元素を2種類含むガスは、シリコンを主成分とするシリコン膜を選択的に除去させることができる。ここで、「選択的」とは、例えば、シリコン膜のエッチングレートを他の膜(例えば金属膜)のエッチングレートよりも高くすることを言う。シリコンを主成分とするシリコン膜とは、シリコン成分が90%以上のシリコン膜を言う。
なお、シリコン膜である犠牲膜119上に、数原子程度の変性層が形成されている場合、処理ガス(犠牲膜119のエッチングガス)を供給する前に、変性層を除去するための変性層除去ガス(例えばフッ化水素ガス)を基板に供給することが好ましい。ここで、変性層とは、シリコン膜(犠牲膜119)上に形成された自然酸化膜である。この自然酸化膜は、数原子層の厚さであっても、上述の処理ガスで除去することができず、シリコン膜(犠牲膜119)の除去を阻害する。変性層除去ガスを供給することで、犠牲膜119や他の膜構成を維持したまま変性層を除去することができ、処理ガスによる犠牲膜119の微細な除去を可能にする。
所定時間、犠牲膜除去工程S20を行った後、処理ガスの供給を停止し、処理容器30内の雰囲気(ガス)を、排気口7から排出する。
(パージ工程S30)
犠牲膜除去工程S20の終了後、不活性ガス供給管20から、シャワーヘッド5の略中心部分の位置において、基板1上に不活性ガスである例えば窒素ガスが供給される。このとき、供給される窒素ガスは、加熱部23により加熱された状態、例えば90℃以上に加熱されて供給される。また、供給される不活性ガスは、前述のエッチングガスよりも高い温度に加熱されているとなお良い。このように、不活性ガスをエッチングガスよりも高い温度に加熱することによって、エッチングの際に発生する副生成物の除去効率を向上させることが可能となる。
犠牲膜除去工程S20の終了後、不活性ガス供給管20から、シャワーヘッド5の略中心部分の位置において、基板1上に不活性ガスである例えば窒素ガスが供給される。このとき、供給される窒素ガスは、加熱部23により加熱された状態、例えば90℃以上に加熱されて供給される。また、供給される不活性ガスは、前述のエッチングガスよりも高い温度に加熱されているとなお良い。このように、不活性ガスをエッチングガスよりも高い温度に加熱することによって、エッチングの際に発生する副生成物の除去効率を向上させることが可能となる。
更に、基板処理室50に供給する不活性ガスの温度は、エッチング工程で発生した副生成物と残渣のいずれか、もしくは両方の昇華温度、50℃以上、好ましくは100℃以上に加熱されて基板上に供給するとなお良い。これにより、エッチングの際に発生する副生成物の除去効率を更に向上させることが可能となる。
更に好ましくは、不活性ガスの温度は、基板上に形成された回路の耐熱温度又は基板処理室50の周囲に設けられたOリングの耐熱温度以下になるように加熱する。
更に好ましくは、不活性ガスの温度は、基板上に形成された回路の耐熱温度又は基板処理室50の周囲に設けられたOリングの耐熱温度以下になるように加熱する。
従来は、基板上のシリコンのエッチング時において、基板上に残った微小なシリコンである残渣や、シリコンとエッチングガスとの化合物である副生成物が発生することへの対策として、エッチング処理時に基板を加熱したり、エッチング処理後に基板をアニールチャンバに移動し、基板上に残った残渣や副生成物が昇華する温度まで基板を加熱していた。その結果、基板が加熱されることにより、エッチングの選択性が悪化し、エッチング時の残渣や副生成物が増加する傾向が生じたり、基板をアニールチャンバでアニール処理するのに手間がかかり、生産性の向上に支障となっていた。しかし、本実施形態では、上記残渣や副生成物の問題を、不活性ガスを加熱部23により加熱された状態で供給することにより解決することができる。
(基板搬出工程S40)
パージ工程S30の終了後、不活性ガスの供給を停止するとともに、処理容器30内の雰囲気を、排気口7から排出する。また、支持ピン4を上昇させ、基板1をサセプタ2から離して搬送可能な温度まで冷却する。
基板1が搬送可能な温度まで冷却され、処理室50から搬出する準備が整った後、上述の基板搬入工程S10の逆の手順で搬出する。
パージ工程S30の終了後、不活性ガスの供給を停止するとともに、処理容器30内の雰囲気を、排気口7から排出する。また、支持ピン4を上昇させ、基板1をサセプタ2から離して搬送可能な温度まで冷却する。
基板1が搬送可能な温度まで冷却され、処理室50から搬出する準備が整った後、上述の基板搬入工程S10の逆の手順で搬出する。
(4)本実施形態に係る効果
本実施形態によれば、少なくとも以下に示す効果を奏する。
本実施形態によれば、少なくとも以下に示す効果を奏する。
(a)絶縁性薄膜で被覆されたシリコン膜(犠牲膜)を除去するときに、絶縁性薄膜の一部を開口してシリコン含有膜を露出し、その露出されたシリコン膜をエッチングガスに晒し、シリコン膜を除去するように構成したので、MEMSデバイスを製造する際に、犠牲膜を除去することが容易になる。このとき、ウエットエッチングのように表面張力による乾燥時のダイアフラムの張り付きが発生しない為、高歩留を得ることができる。
(b)シリコン膜を除去するエッチングガスとしてハロゲン元素を2種類含むガスを用いるので、シリコン膜を被覆する絶縁性薄膜のエッチングを抑え、シリコン膜を効果的に除去することができる。
(c)シリコン膜のエッチング後に、加熱された不活性ガスを供給することにより、エッチングガスの供給時に発生する副生成物と残渣のいずれか又は両方を除去することが容易にできる。
(d)不活性ガスをエッチングガスよりも高い温度に加熱することによって、エッチングガスから発生する副生成物の除去効率をより向上させることができ、また、残渣の除去効率をより向上させることができる。
(e)不活性ガスをシャワーヘッドで分散させるのではなく、基板の中心側から供給することによって、不活性ガスの温度低下を抑制して基板に供給することができる。
(f)不活性ガスを基板の中心側から供給することによって、副生成物或いは残渣を基板中心側から基板の外側へ、効率的に排出することができる。
<本発明の他の実施形態>
以上、本発明の実施形態を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
以上、本発明の実施形態を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、本発明は、枚葉の基板処理装置以外にも、縦型や横型の基板処理装置等にも適用可能である。また、本発明は、シリコンウエハのような円形の基板だけでなく、方形など他の形状の基板にも適用可能である。
また、本発明は、本実施形態に係る基板処理装置のような半導体ウエハを処理する半導体製造装置などに限らず、ガラス基板を処理するLCD(Liquid Crystal Display)製造装置、太陽電池製造装置等の基板処理装置にも適用できる。例えば、LCDを駆動させるトランジスタや、太陽電池に用いられる単結晶シリコン、多結晶シリコン、アモルファスシリコンを加工する処理にも適用することができる。
<本発明の好ましい態様>
以下に、本発明の好ましい態様について付記する。
以下に、本発明の好ましい態様について付記する。
<付記1>
本発明の一態様によれば、
絶縁性薄膜で被覆されシリコンを主成分とするシリコン含有膜を除去するシリコン含有膜除去工程を有する半導体装置の製造方法であって、
前記シリコン含有膜除去工程において、前記絶縁性薄膜の一部を開口して前記シリコン含有膜を露出し、その露出された前記シリコン含有膜をエッチングガスに晒し、前記シリコン含有膜を除去する半導体装置の製造方法が提供される。
本発明の一態様によれば、
絶縁性薄膜で被覆されシリコンを主成分とするシリコン含有膜を除去するシリコン含有膜除去工程を有する半導体装置の製造方法であって、
前記シリコン含有膜除去工程において、前記絶縁性薄膜の一部を開口して前記シリコン含有膜を露出し、その露出された前記シリコン含有膜をエッチングガスに晒し、前記シリコン含有膜を除去する半導体装置の製造方法が提供される。
<付記2>
付記1に記載の半導体装置の製造方法であって、
絶縁性の第1の薄膜を形成する工程と、前記第1の薄膜の上に導電性の第2の薄膜を形成する工程と、前記第2の薄膜をリソグラフィ及びエッチングにより所定の形状にパターニングする工程と、を有する半導体装置の製造方法。
付記1に記載の半導体装置の製造方法であって、
絶縁性の第1の薄膜を形成する工程と、前記第1の薄膜の上に導電性の第2の薄膜を形成する工程と、前記第2の薄膜をリソグラフィ及びエッチングにより所定の形状にパターニングする工程と、を有する半導体装置の製造方法。
<付記3>
付記2に記載の半導体装置の製造方法であって、
前記第2の薄膜の上に絶縁性の第3の薄膜を形成する工程と、前記第3の薄膜の上に、犠牲膜としての前記シリコン含有膜を形成する工程と、前記シリコン含有膜をリソグラフィ及びエッチングにより所定の形状にパターニングする工程と、を有する半導体装置の製造方法が提供される。
付記2に記載の半導体装置の製造方法であって、
前記第2の薄膜の上に絶縁性の第3の薄膜を形成する工程と、前記第3の薄膜の上に、犠牲膜としての前記シリコン含有膜を形成する工程と、前記シリコン含有膜をリソグラフィ及びエッチングにより所定の形状にパターニングする工程と、を有する半導体装置の製造方法が提供される。
<付記4>
付記3に記載の半導体装置の製造方法であって、
前記シリコン含有膜の上に絶縁性の第4の薄膜を形成して、前記第4の薄膜の一部を開口して前記シリコン含有膜を露出し、その露出された前記シリコン含有膜をエッチングガスに晒し、前記シリコン含有膜を除去する工程を有する半導体装置の製造方法が提供される。
付記3に記載の半導体装置の製造方法であって、
前記シリコン含有膜の上に絶縁性の第4の薄膜を形成して、前記第4の薄膜の一部を開口して前記シリコン含有膜を露出し、その露出された前記シリコン含有膜をエッチングガスに晒し、前記シリコン含有膜を除去する工程を有する半導体装置の製造方法が提供される。
<付記5>
付記4に記載の半導体装置の製造方法であって、
前記シリコン含有膜を除去した後、前記絶縁性薄膜の開口を埋め戻すために絶縁性の第5の薄膜を形成する工程を有する半導体装置の製造方法が提供される。
付記4に記載の半導体装置の製造方法であって、
前記シリコン含有膜を除去した後、前記絶縁性薄膜の開口を埋め戻すために絶縁性の第5の薄膜を形成する工程を有する半導体装置の製造方法が提供される。
<付記6>
付記5に記載の半導体装置の製造方法であって、
前記第3の薄膜と前記第4の薄膜と前記第5の薄膜の積層膜に対し、リソグラフィ及びエッチングによって穴を設け、その後、導電性の第6の薄膜で前記穴を埋める工程を有する半導体装置の製造方法が提供される。
付記5に記載の半導体装置の製造方法であって、
前記第3の薄膜と前記第4の薄膜と前記第5の薄膜の積層膜に対し、リソグラフィ及びエッチングによって穴を設け、その後、導電性の第6の薄膜で前記穴を埋める工程を有する半導体装置の製造方法が提供される。
<付記7>
付記6に記載の半導体装置の製造方法であって、
前記第5の薄膜の上に導電性の第7の薄膜を形成する工程と、前記第7の薄膜をリソグラフィ及びエッチングによってパターニングし、上部電極と前記第2の薄膜と導通する引出し電極とを形成する工程とを有する半導体装置の製造方法が提供される。
付記6に記載の半導体装置の製造方法であって、
前記第5の薄膜の上に導電性の第7の薄膜を形成する工程と、前記第7の薄膜をリソグラフィ及びエッチングによってパターニングし、上部電極と前記第2の薄膜と導通する引出し電極とを形成する工程とを有する半導体装置の製造方法が提供される。
<付記8>
付記1に記載の半導体装置の製造方法であって、
前記エッチングガスは、ハロゲン元素を含むガスである半導体装置の製造方法が提供される。
付記1に記載の半導体装置の製造方法であって、
前記エッチングガスは、ハロゲン元素を含むガスである半導体装置の製造方法が提供される。
<付記9>
付記8に記載の半導体装置の製造方法であって、
前記ハロゲン元素を含むガスは、フッ素(F)、塩素(Cl)、臭素(Br)、ヨウ素(I)の中から選択されるガスを1つ以上含むガスである半導体装置の製造方法が提供される。
付記8に記載の半導体装置の製造方法であって、
前記ハロゲン元素を含むガスは、フッ素(F)、塩素(Cl)、臭素(Br)、ヨウ素(I)の中から選択されるガスを1つ以上含むガスである半導体装置の製造方法が提供される。
<付記10>
付記9に記載の半導体装置の製造方法であって、
前記ハロゲン元素を含むガスは、ハロゲン元素を2種類含むガスである半導体装置の製造方法が提供される。
付記9に記載の半導体装置の製造方法であって、
前記ハロゲン元素を含むガスは、ハロゲン元素を2種類含むガスである半導体装置の製造方法が提供される。
<付記11>
付記10に記載の半導体装置の製造方法であって、
前記ハロゲン元素を含むガスは、五フッ化ヨウ素(IF5)、七フッ化ヨウ素(IF7)、三フッ化臭素(BrF3)、五フッ化臭素(BrF5)、二フッ化キセノン(XeF2)、三フッ化塩素(ClF3)の中から選択されるガスである半導体装置の製造方法が提供される。
付記10に記載の半導体装置の製造方法であって、
前記ハロゲン元素を含むガスは、五フッ化ヨウ素(IF5)、七フッ化ヨウ素(IF7)、三フッ化臭素(BrF3)、五フッ化臭素(BrF5)、二フッ化キセノン(XeF2)、三フッ化塩素(ClF3)の中から選択されるガスである半導体装置の製造方法が提供される。
<付記12>
更に他の態様によれば、
シリコンを主成分とするシリコン含有膜が絶縁性薄膜で被覆され、前記絶縁性薄膜の一部が開口されて前記シリコン含有膜が露出した基板を収容する処理室と、
前記基板にハロゲン元素を含む処理ガスを供給する処理ガス供給部と、
前記基板に加熱された不活性ガスを供給する不活性ガス供給部と、
前記処理ガスを前記処理室へ供給し、前記シリコン含有膜を前記処理ガスに晒して、前記シリコン含有膜を除去し、その後、前記加熱された不活性ガスを前記処理室へ供給するよう制御する制御部と、
を有する基板処理装置が提供される。
更に他の態様によれば、
シリコンを主成分とするシリコン含有膜が絶縁性薄膜で被覆され、前記絶縁性薄膜の一部が開口されて前記シリコン含有膜が露出した基板を収容する処理室と、
前記基板にハロゲン元素を含む処理ガスを供給する処理ガス供給部と、
前記基板に加熱された不活性ガスを供給する不活性ガス供給部と、
前記処理ガスを前記処理室へ供給し、前記シリコン含有膜を前記処理ガスに晒して、前記シリコン含有膜を除去し、その後、前記加熱された不活性ガスを前記処理室へ供給するよう制御する制御部と、
を有する基板処理装置が提供される。
<付記13>
更に他の態様によれば、
絶縁性薄膜で被覆されシリコンを主成分とするシリコン含有膜を除去するエッチング方法であって、
前記絶縁性薄膜の一部を開口して前記シリコン含有膜を露出し、その露出された前記シリコン含有膜をエッチングガスに晒し、前記シリコン含有膜を除去するエッチング方法が提供される。
更に他の態様によれば、
絶縁性薄膜で被覆されシリコンを主成分とするシリコン含有膜を除去するエッチング方法であって、
前記絶縁性薄膜の一部を開口して前記シリコン含有膜を露出し、その露出された前記シリコン含有膜をエッチングガスに晒し、前記シリコン含有膜を除去するエッチング方法が提供される。
<付記14>
更に他の態様によれば、
絶縁性薄膜で被覆されシリコンを主成分とするシリコン含有膜を除去する手順を含むプログラムであって、
前記絶縁性薄膜の一部を開口して前記シリコン含有膜を露出する手順と、
前記露出された前記シリコン含有膜をエッチングガスに晒し、前記シリコン含有膜を除去する手順と、をコンピュータに実行させるプログラムが提供される。
更に他の態様によれば、
絶縁性薄膜で被覆されシリコンを主成分とするシリコン含有膜を除去する手順を含むプログラムであって、
前記絶縁性薄膜の一部を開口して前記シリコン含有膜を露出する手順と、
前記露出された前記シリコン含有膜をエッチングガスに晒し、前記シリコン含有膜を除去する手順と、をコンピュータに実行させるプログラムが提供される。
<付記15>
更に他の態様によれば、
絶縁性薄膜で被覆されシリコンを主成分とするシリコン含有膜を除去する手順を含むプログラムが記録された記録媒体であって、
前記絶縁性薄膜の一部を開口して前記シリコン含有膜を露出する手順と、
前記露出された前記シリコン含有膜をエッチングガスに晒し、前記シリコン含有膜を除去する手順と、をコンピュータに実行させるプログラムが記録された記録媒体が提供される。
更に他の態様によれば、
絶縁性薄膜で被覆されシリコンを主成分とするシリコン含有膜を除去する手順を含むプログラムが記録された記録媒体であって、
前記絶縁性薄膜の一部を開口して前記シリコン含有膜を露出する手順と、
前記露出された前記シリコン含有膜をエッチングガスに晒し、前記シリコン含有膜を除去する手順と、をコンピュータに実行させるプログラムが記録された記録媒体が提供される。
1…基板、2…サセプタ、4…支持ピン、5…シャワーヘッド、6a,6b…処理ガス供給ライン、7…排気口、8…搬送口、9…開閉弁、11…基板支持ピン上下機構、12…不活性ガス供給ライン、14…環状路、15a,15b…処理ガス供給管、16a,16b…MFC、17a,17b…処理ガス供給源、20…不活性ガス供給管、21…MFC、22…不活性ガス供給源、23…加熱部、24…支持軸、30…処理容器、31…容器本体、32…蓋体、39…基板搬送容器、40…基板搬送室、50…処理室、110…半導体基板、111…第1の薄膜、112…下部電極(第2の薄膜)、113…第3の薄膜、114…第4の薄膜、114a…開口、115…第5の薄膜、116…第6の薄膜、116a…穴、116p…プラグ、117…第7の薄膜、117a…上部電極、117b…引出し電極、119…犠牲膜、119a…空隙、500…コントローラ(制御部)、500a…CPU、500b…RAM、500c…記憶装置、500d…I/Oポート、500e…内部バス、501…入出力装置、502…外部記憶装置。
Claims (2)
- 絶縁性薄膜で被覆されシリコンを主成分とするシリコン含有膜を除去するシリコン含有膜除去工程を有する半導体装置の製造方法であって、
前記シリコン含有膜除去工程において、前記絶縁性薄膜の一部を開口して前記シリコン含有膜を露出し、その露出された前記シリコン含有膜をエッチングガスに晒し、前記シリコン含有膜を除去する半導体装置の製造方法。 - シリコンを主成分とするシリコン含有膜が絶縁性薄膜で被覆され、前記絶縁性薄膜の一部が開口されて前記シリコン含有膜が露出した基板を収容する処理室と、
前記基板にハロゲン元素を含む処理ガスを供給する処理ガス供給部と、
前記基板に加熱された不活性ガスを供給する不活性ガス供給部と、
前記処理ガスを前記処理室へ供給し、前記シリコン含有膜を前記処理ガスに晒して除去し、その後、前記加熱された不活性ガスを前記処理室へ供給するよう制御する制御部と、
を有する基板処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014201229A JP2016072465A (ja) | 2014-09-30 | 2014-09-30 | 半導体装置の製造方法および基板処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014201229A JP2016072465A (ja) | 2014-09-30 | 2014-09-30 | 半導体装置の製造方法および基板処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016072465A true JP2016072465A (ja) | 2016-05-09 |
Family
ID=55867273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014201229A Pending JP2016072465A (ja) | 2014-09-30 | 2014-09-30 | 半導体装置の製造方法および基板処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016072465A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017509167A (ja) * | 2014-03-14 | 2017-03-30 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | ガス分配プレート熱を使用する温度ランピング |
KR20180060945A (ko) * | 2016-11-29 | 2018-06-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 높은 시일 수율을 위한 다층 밀봉 필름 |
WO2023188013A1 (ja) * | 2022-03-29 | 2023-10-05 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置 |
-
2014
- 2014-09-30 JP JP2014201229A patent/JP2016072465A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017509167A (ja) * | 2014-03-14 | 2017-03-30 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | ガス分配プレート熱を使用する温度ランピング |
KR20180060945A (ko) * | 2016-11-29 | 2018-06-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 높은 시일 수율을 위한 다층 밀봉 필름 |
US10322928B2 (en) | 2016-11-29 | 2019-06-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-layer sealing film for high seal yield |
KR101992535B1 (ko) | 2016-11-29 | 2019-06-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 높은 시일 수율을 위한 다층 밀봉 필름 |
US10676343B2 (en) | 2016-11-29 | 2020-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-layer sealing film for high seal yield |
US11034578B2 (en) | 2016-11-29 | 2021-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-layer sealing film for high seal yield |
WO2023188013A1 (ja) * | 2022-03-29 | 2023-10-05 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置 |
JP7462065B2 (ja) | 2022-03-29 | 2024-04-04 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101955829B1 (ko) | 부착물의 제거 방법 및 드라이 에칭 방법 | |
WO2015115002A1 (ja) | 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体 | |
JP6881922B2 (ja) | 基板処理方法および基板処理装置 | |
US20160218012A1 (en) | Method of forming fine pattern, method of manufacturing semiconductor device, substrate processing apparatus and recording medium | |
JP6262333B2 (ja) | 基板処理装置、半導体装置の製造方法及びプログラム | |
WO2015016149A1 (ja) | 基板処理装置、半導体装置の製造方法および記録媒体 | |
JP6446563B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
JP2016063033A (ja) | 基板処理装置、半導体装置の製造方法および記録媒体 | |
JP2016072465A (ja) | 半導体装置の製造方法および基板処理装置 | |
JP5700538B2 (ja) | 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置 | |
KR102443968B1 (ko) | 클리닝 방법 및 성막 방법 | |
WO2017022086A1 (ja) | 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体 | |
JP2017157660A (ja) | 半導体装置の製造方法および基板処理装置 | |
WO2021011101A1 (en) | Gas phase etch with controllable etch selectivity of metals | |
JP5704192B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置並びに記憶媒体 | |
WO2015011829A1 (ja) | 基板処理装置及び半導体装置の製造方法 | |
WO2016157317A1 (ja) | 基板処理装置、半導体装置の製造方法および記録媒体 | |
WO2017026001A1 (ja) | 半導体装置の製造方法、基板処理装置および記録媒体 | |
JP6630237B2 (ja) | 半導体装置の製造方法、基板処理装置及びプログラム | |
WO2010070981A1 (ja) | 半導体製造方法と装置 | |
JP2022061860A (ja) | 基板処理方法及び基板処理装置 | |
JP6262430B2 (ja) | 基板処理装置および基板処理方法 | |
US20160244892A1 (en) | Method for Crystallizing Group IV Semiconductor, and Film Forming Apparatus |