JP6630237B2 - 半導体装置の製造方法、基板処理装置及びプログラム - Google Patents

半導体装置の製造方法、基板処理装置及びプログラム Download PDF

Info

Publication number
JP6630237B2
JP6630237B2 JP2016112732A JP2016112732A JP6630237B2 JP 6630237 B2 JP6630237 B2 JP 6630237B2 JP 2016112732 A JP2016112732 A JP 2016112732A JP 2016112732 A JP2016112732 A JP 2016112732A JP 6630237 B2 JP6630237 B2 JP 6630237B2
Authority
JP
Japan
Prior art keywords
dopant
film
gas
substrate
ligand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016112732A
Other languages
English (en)
Other versions
JP2017220526A (ja
JP2017220526A5 (ja
Inventor
匡史 北村
匡史 北村
芦原　洋司
洋司 芦原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2016112732A priority Critical patent/JP6630237B2/ja
Priority to KR1020170068180A priority patent/KR101922593B1/ko
Priority to US15/613,807 priority patent/US10388762B2/en
Publication of JP2017220526A publication Critical patent/JP2017220526A/ja
Publication of JP2017220526A5 publication Critical patent/JP2017220526A5/ja
Application granted granted Critical
Publication of JP6630237B2 publication Critical patent/JP6630237B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/80—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置の製造方法、基板処理装置及びプログラムに関する。
従来からＬＳＩ製造工程におけるトランジスタとして、シリコン基板上にトランジスタを構成する２次元構造であるプレーナ型トランジスタが用いられている。このプレーナ型トランジスタには短チャネル効果によるデバイス微細化の限界があり、近年、ＬＳＩ製造工程の微細化が進められている（例えば特許文献１参照）。
特開２００９−２７２５５８号公報
近年開発が進む３次元構造となるＦｉｎＦＥＴ構造では、Ｆｉｎの上部と側面に対して不純物を均一にドーピングする技術が求められている。通常のシリコン（Ｓｉ）結晶は、不純物を含まない完全な結晶体であるため絶縁性を示すが、シリコン中に不純物（ドーパント）を注入（ドーピング）すると、ドーパントがキャリアの役目を果たすため導電性を示すようになる。しかし、イオンは直進性のために、Ｆｉｎ構造の表面へ均一にドーパントをドーピングすることは難しい。
本発明は、Ｆｉｎ構造を有するシリコン基板に対して、均一にドーパントをドーピングする技術を提供するものである。
本発明の一態様によれば、シリコン膜と、シリコン酸化膜もしくはシリコン窒化膜を表面に有する基板に対して、ドーパント元素および第１のリガンドを含む第１のドーパント含有ガスを供給して、第１のドーパント含有層を形成する工程と、前記第１のドーパント含有層が形成された基板に対して、前記ドーパント元素および前記第１のリガンドとは異なり前記第１のリガンドと反応する第２のリガンドを含む第２のドーパント含有ガスを供給して、第２のドーパント含有層を形成する工程と、を所定回数行うことにより、前記シリコン膜上に前記ドーパント元素を含むドーパント膜を選択成長させる工程と、前記ドーパント膜が形成された基板に対して熱処理を行い、前記シリコン膜内に前記ドーパント元素を拡散させることにより、前記基板上にドープドシリコン膜を形成する工程と、を有する技術が提供される。
本発明によれば、Ｆｉｎ構造を有するシリコン基板に対して、均一にドーパントをドーピングする技術が提供される。
本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を図１のＡ−Ａ線断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本発明の一実施形態におけるガス供給のタイミングを示す図である。 本発明の一実施形態におけるガス供給のタイミングの変形例を示す図である。 本発明の一実施形態におけるガス供給のタイミングの変形例を示す図である。 本発明の一実施形態におけるガス供給のタイミングの変形例を示す図である。 本発明の一実施形態におけるガス供給のタイミングの変形例を示す図である。 実施例を用いて形成された膜のＡＦＭ（原子間力顕微鏡）による分析結果を示す図である。 実施例を用いて形成された膜のＳｉ基板、ＳｉＯ基板それぞれにおけるＸＲＦ（蛍光Ｘ線分析装置）による分析結果を示す図である。
以下、本発明の一実施形態について、図１〜図３を用いて説明する。
（１）基板処理装置の構成
図１に示すように、処理炉２０２は加熱系（温度調整部）としてのヒータ２０７を有する。ヒータ２０７は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ２０７は、ガスを熱で活性化（励起）させる活性化機構（励起部）としても機能する。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応管２０３が配設されている。反応管２０３は、例えば石英（ＳｉＯ2）または炭化シリコン（ＳｉＣ）等の耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。反応管２０３の下方には、反応管２０３と同心円状に、マニホールド２０９が配設されている。マニホールド２０９は、例えばステンレス（ＳＵＳ）等の金属からなり、上端および下端が開口した円筒形状に形成されている。マニホールド２０９の上端部は、反応管２０３の下端部に係合しており、反応管２０３を支持するように構成されている。マニホールド２０９と反応管２０３との間には、シール部材としてのＯリング２２０ａが設けられている。反応管２０３はヒータ２０７と同様に垂直に据え付けられている。主に、反応管２０３とマニホールド２０９とにより処理容器（反応容器）が構成される。処理容器の筒中空部には処理室２０１が形成されている。処理室２０１は、複数枚の基板としてのウエハ２００を収容可能に構成されている。
処理室２０１内には、ノズル２４９ａ，２４９ｂが、マニホールド２０９の側壁を貫通するように設けられている。ノズル２４９ａ，２４９ｂには、ガス供給管（配管）２３２ａ，２３２ｂが、それぞれ接続されている。
ガス供給管２３２ａ，２３２ｂには、上流側から順に、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４１ａ，２４１ｂおよび開閉弁であるバルブ２４３ａ，２４３ｂがそれぞれ設けられている。ガス供給管２３２ａ，２３２ｂのバルブ２４３ａ，２４３ｂよりも下流側には、不活性ガスを供給するガス供給管２３２ｃ，２３２ｄがそれぞれ接続されている。ガス供給管２３２ｃ，２３２ｄには、上流側から順に、ＭＦＣ２４１ｃ，２４１ｄおよびバルブ２４３ｃ，２４３ｄがそれぞれ設けられている。
ノズル２４９ａ，２４９ｂは、図２に示すように、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間に、反応管２０３の内壁の下部より上部に沿って、ウエハ２００の積載方向上方に向かって立ち上がるようにそれぞれ設けられている。ノズル２４９ａ，２４９ｂの側面には、ガスを供給するガス供給孔２５０ａ，２５０ｂがそれぞれ設けられている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の中心を向くようにそれぞれ開口しており、ウエハ２００に向けてガスを供給することが可能となっている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の下部から上部にわたって複数設けられている。
ガス供給管２３２ａからは、ドーパント元素としての例えばホウ素（Ｂ）を含み、かつ第１のリガンドを構成する元素としての例えばハロゲン元素としての塩素（Ｃｌ）を含む第１のドーパント含有ガスが、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。第１のドーパント含有ガスとしては、例えば、ＢとＣｌを含む三塩化ホウ素（ＢＣｌ3）ガスを用いることができる。
ガス供給管２３２ｂからは、ドーパント元素としてのＢを含み、かつ第２のリガンドを構成する元素としての例えば水素元素（Ｈ）を含む第２のドーパント含有ガスが、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。第２のドーパント含有ガスとしては、例えば、ＢとＨを含むジボラン（Ｂ2Ｈ6）ガスを用いることができる。
ガス供給管２３２ｃ，２３２ｄからは、不活性ガスとして、例えば、窒素（Ｎ2）ガスが、それぞれＭＦＣ２４１ｃ，２４１ｄ、バルブ２４３ｃ，２４３ｄ、ガス供給管２３２ａ及びガス供給管２３２ｂ、ノズル２４９ａ及びノズル２４９ｂを介して処理室２０１内へ供給される。
主に、ガス供給管２３２ａ、ＭＦＣ２４１ａ、バルブ２４３ａにより、第１のドーパント含有ガス供給系が構成される。主に、ガス供給管２３２ｂ、ＭＦＣ２４１ｂ、バルブ２４３ｂにより、第２のドーパント含有ガス供給系が構成される。第１のドーパント含有ガス供給系、第２のドーパント含有ガス供給系を合わせてガス供給系と称することもできる。また、主に、ガス供給管２３２ｃ，２３２ｄ、ＭＦＣ２４１ｃ，２４１ｄ、バルブ２４３ｃ，２４３ｄにより、不活性ガス供給系が構成される。不活性ガス供給系をガス供給系に含めて考えてもよい。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ２４３ａ〜２４３ｄやＭＦＣ２４１ａ〜２４１ｄ等が集積されてなる集積型供給システム２４８として構成されていてもよい。集積型供給システム２４８は、ガス供給管２３２ａ〜２３２ｄのそれぞれに対して接続され、ガス供給管２３２ａ〜２３２ｄ内への各種ガスの供給動作、すなわち、バルブ２４３ａ〜２４３ｄの開閉動作やＭＦＣ２４１ａ〜２４１ｄによる流量調整動作等が、後述するコントローラ１２１によって制御されるように構成されている。集積型供給システム２４８は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管２３２ａ〜２３２ｄ等に対して集積ユニット単位で着脱を行うことができ、集積型供給システム２４８のメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管２０３には、処理室２０１内の雰囲気を排気する排気管２３１が設けられている。排気管２３１には、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４４を介して、真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４４は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気および真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で、圧力センサ２４５により検出された圧力情報に基づいて弁開度を調節することで、処理室２０１内の圧力を調整することができるように構成されている。主に、排気管２３１、ＡＰＣバルブ２４４、圧力センサ２４５により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
マニホールド２０９の下方には、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、例えばＳＵＳ等の金属からなり、円盤状に形成されている。シールキャップ２１９の上面には、マニホールド２０９の下端と当接するシール部材としてのＯリング２２０ｂが設けられている。シールキャップ２１９の下方には、後述するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、反応管２０３の外部に設置された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ボート２１７を処理室２０１内外に搬入および搬出することが可能なように構成されている。ボートエレベータ１１５は、ボート２１７すなわちウエハ２００を、処理室２０１内外に搬送する搬送装置（搬送機構）として構成されている。
基板支持具としてのボート２１７は、複数枚、例えば２５〜２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料からなる。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料からなる断熱板２１８が多段に支持されている。
反応管２０３内には、温度検出器としての温度センサ２６３が設置されている。温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することで、処理室２０１内の温度が所望の温度分布となる。温度センサ２６３はＬ字型に構成されており、反応管２０３の内壁に沿って設けられている。
図３に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置１００の動作を制御する制御プログラムや、後述する成膜処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する成膜処理における各手順をコントローラ１２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、プロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ２４１ａ〜２４１ｄ、バルブ２４３ａ〜２４３ｄ、圧力センサ２４５、ＡＰＣバルブ２４４、真空ポンプ２４６、ヒータ２０７、温度センサ２６３、回転機構２６７、ボートエレベータ１１５等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピを読み出すように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ２４１ａ〜２４１ｄによる各種ガスの流量調整動作、バルブ２４３ａ〜２４３ｄの開閉動作、ＡＰＣバルブ２４４の開閉動作および圧力センサ２４５に基づくＡＰＣバルブ２４４による圧力調整動作、真空ポンプ２４６の起動および停止、温度センサ２６３に基づくヒータ２０７の温度調整動作、回転機構２６７によるボート２１７の回転および回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作等を制御するように構成されている。
コントローラ１２１は、外部記憶装置（例えば、ハードディスク等の磁気ディスク、ＣＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ等の半導体メモリ）１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程
上述の基板処理装置１００を用い、半導体装置（例えばＩＣ等）の製造方法における基板処理の一工程として、基板上に膜を形成するシーケンス例について、図４を用いて説明する。以下の説明において、基板処理装置１００を構成する各部の動作はコントローラ１２１により制御される。
本明細書において「ウエハ」という言葉を用いた場合は、「ウエハそのもの」を意味する場合や、「ウエハとその表面に形成された所定の層や膜等との積層体（集合体）」を意味する場合、すなわち、表面に形成された所定の層や膜等を含めてウエハと称する場合がある。また、本明細書において「ウエハの表面」という言葉を用いた場合は、「ウエハそのものの表面（露出面）」を意味する場合や、「ウエハ上に形成された所定の層や膜等の表面、すなわち、積層体としてのウエハの最表面」を意味する場合がある。
従って、本明細書において「ウエハ上に所定の層（または膜）を形成する」と記載した場合は、「ウエハそのものの表面上に所定の層（または膜）を直接形成する」ことを意味する場合や、「ウエハ上に形成されている層や膜等の上、すなわち、積層体としてのウエハの最表面の上に所定の層（または膜）を形成する」ことを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハ搬入ステップ）
Ｓｉ膜とＳｉＯ膜を表面に有する複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）されると、図１に示すように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内へ搬入（ボートロード）される。この状態で、シールキャップ２１９は、Ｏリング２２０ｂを介してマニホールド２０９の下端をシールした状態となる。
（圧力・温度調整ステップ）
処理室２０１内、すなわち、ウエハ２００が存在する空間が所望の圧力（真空度）となるように、真空ポンプ２４６によって真空排気（減圧排気）される。この際、処理室２０１内の圧力は圧力センサ２４５で測定され、この測定された圧力情報に基づきＡＰＣバルブ２４４がフィードバック制御される。真空ポンプ２４６は、少なくともウエハ２００に対する処理が終了するまでの間は常時作動させた状態を維持する。また、処理室２０１内のウエハ２００が所望の成膜温度となるようにヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電具合がフィードバック制御される。ヒータ２０７による処理室２０１内の加熱は、少なくともウエハ２００に対する処理が終了するまでの間は継続して行われる。また、回転機構２６７によるボート２１７およびウエハ２００の回転を開始する。回転機構２６７によるボート２１７およびウエハ２００の回転は、少なくともウエハ２００に対する処理が終了するまでの間は継続して行われる。
（成膜ステップ）
その後、以下のステップ１〜４を順次実行する。
［ステップ１］
このステップでは、処理室２０１内のウエハ２００に対して、ＢＣｌ3ガスを供給して排気する。具体的には、バルブ２４３ａを開き、ガス供給管２３２ａ内にＢＣｌ3ガスを流す。ＢＣｌ3ガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき同時にバルブ２４３ｃを開き、ガス供給管２３２ｃ内へＮ2ガスを流す。Ｎ2ガスは、ＭＦＣ２４１ｃにより流量調整され、ＢＣｌ3ガスと一緒に処理室２０１内へ供給され、排気管２３１から排気される。また、ノズル２４９ｂ内へのＢＣｌ3ガスの侵入を防止するため、バルブ２４３ｄを開き、ガス供給管２３２ｄ内へＮ2ガスを流す。Ｎ2ガスは、ガス供給管２３２ｄ、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。
このとき、処理室２０１内の圧力（成膜圧力）は、例えば１０〜５００Ｐａ、好ましくは１０〜３００Ｐａ、より好ましくは１０〜１００Ｐａの範囲内の所定の圧力とする。成膜圧力が１０Ｐａ未満となると、処理室２０１内に供給されたＢＣｌ3ガスの流速が大きく、未反応のまま処理室２０１外へ排出されてしまう場合がある。なお、例えば１０〜５００Ｐａは１０Ｐａ以上５００Ｐａ以下を意味する。以下、圧力以外の数値範囲についても同様である。また、成膜圧力が５００Ｐａを越えると、ＢＣｌ3ガスが熱分解され、Ｂが凝集されてパーティクルの要因となってしまう場合がある。ＢＣｌ3ガスの供給流量は、例えば１０〜２０００ｓｃｃｍの範囲内の所定の流量とする。ＢＣｌ3ガスの供給時間は、例えば１〜１０秒の範囲内の所定の時間とする。各ガス供給管より供給するＮ2ガスの供給流量は、例えば１００〜５０００ｓｃｃｍの範囲内の所定の流量とする。ウエハ２００の温度（成膜温度）は、例えば１５０〜２５０℃、好ましくは２００〜２５０℃の範囲内の所定の温度とする。
上述の条件下でウエハ２００に対してＢＣｌ3ガスを供給することにより、優先的に、ウエハ２００の表面に露出したＳｉ膜上に、ＢとＣｌを含むＢ含有層（第１層、ＢＣｌ3層）が形成される（選択成長される）。
［ステップ２］
ステップ１が終了した後、処理室２０１内の残留ガスを除去する。
具体的には、ステップ１により第１層が形成された後、バルブ２４３ａを閉じ、ＢＣｌ3ガスの供給を停止する。このとき、ＡＰＣバルブ２４４は開いたままとして、真空ポンプ２４６により処理室２０１内を真空排気し、処理室２０１内に残留する未反応もしくは第１層形成に寄与した後のＢＣｌ3ガスや副生成物を処理室２０１内から排除する。このとき、バルブ２４３ｃ〜２４３ｄは開いたままとして、Ｎ2ガスの処理室２０１内への供給を維持する。Ｎ2ガスはパージガスとして作用する。
［ステップ３］
ステップ２が終了した後、処理室２０１内のウエハ２００に対してＢ2Ｈ6ガスを供給する。具体的には、バルブ２４３ａを閉じた状態でバルブ２４３ｂを開き、ガス供給管２３２ｂ内にＢ2Ｈ6ガスを流す。バルブ２４３ｃ〜２４３ｄの開閉制御は、ステップ１におけるそれらと同様に制御する。Ｂ2Ｈ6ガスは、ＭＦＣ２４１ｂにより流量調整され、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＢ2Ｈ6ガスが供給される。Ｎ2ガスは、ＭＦＣ２４１ｄにより流量調整され、Ｂ2Ｈ6ガスと一緒に処理室２０１内へ供給され、排気管２３１から排気される。
このとき、処理室２０１内の圧力（成膜圧力）は、例えば１０〜５００Ｐａの範囲内の所定の圧力とする。成膜圧力が１０Ｐａ未満となると、処理室２０１内に供給されたＢ2Ｈ6ガスの流速が大きく、未反応のまま処理室２０１外へ排出されてしまう。また、成膜圧力が５００Ｐａを越えると、Ｂ2Ｈ6ガスが熱分解され、Ｂが凝集されてパーティクルの要因となってしまう。Ｂ2Ｈ6ガスの供給流量は、例えば１０〜２０００ｓｃｃｍの範囲内の所定の流量とする。Ｂ2Ｈ6ガスの供給時間は、例えば１〜１０秒の範囲内の所定の時間とする。各ガス供給管より供給するＮ2ガスの供給流量は、例えば１００〜５０００ｓｃｃｍの範囲内の所定の流量とする。ウエハ２００の温度（成膜温度）は、ステップ１と同様の温度とする。成膜温度が１５０℃未満となると、処理室２０１内に供給されたＢ2Ｈ6ガスが吸着せず、ウエハ２００上への第２層の形成が困難となる場合がある。また、成膜温度が２５０℃を越えると、Ｂ2Ｈ6ガスが熱分解され、Ｂが凝集されてパーティクルの要因となってしまう。
ウエハ２００に対して供給されたＢ2Ｈ6ガスは、ステップ１でウエハ２００の表面に露出したＳｉ膜上に形成された第１層の少なくとも一部と反応する。すなわち、ＢＣｌ3ガスのリガンドであった第１層に含まれるＣｌと、Ｂ2Ｈ6ガスのリガンドであるＨが互いに反応してＨＣｌとなって第１層から脱離し、代わりにＢ2Ｈ6ガスに含まれるＢが第１層に結合して、Ｓｉ上に不純物が少ないＢ層である第２層が形成される（選択成長される）。
［ステップ４］
ステップ３が終了した後、処理室２０１内の残留ガスを除去する。具体的には、第２層が形成された後、バルブ２４３ｂを閉じ、Ｂ2Ｈ6ガスの供給を停止する。このとき、ＡＰＣバルブ２４４は開いたままとして、真空ポンプ２４６により処理室２０１内を真空排気し、処理室２０１内に残留する未反応もしくは第２層形成に寄与した後のＢ2Ｈ6ガスや副生成物を処理室２０１内から排除する。このとき、バルブ２４３ｃ〜２４３ｄは開いたままとして、Ｎ2ガスの処理室２０１内への供給を維持する。Ｎ2ガスはパージガスとして作用する。
［所定回数実施］
上述したステップ１〜４を１サイクルとし、このサイクルを所定回数（ｎ回、ｎは１以上の整数）行うことにより、ウエハ２００上に、所定組成、所定膜厚のＢを含むドーパント膜（Ｂ膜）を形成することができる。ｎ＝１の場合は、ステップ４で形成されたＢ層である第２層がドーパント膜となる。
このとき形成されるＢ膜の膜厚は、１Å程度であって１原子層程度がより好ましい。１Åより厚くすると、その後の工程で阻害膜となってしまう可能性がある。したがって、必要な濃度分だけ形成し、その後の工程で拡散させることが好ましい。好ましくは、上述したステップを１サイクル（ｎ＝１）行う。
このように、それぞれ異なるリガンドを持ち、リガンド同士が反応するような２種類の原料ガスを交互に供給することで、リガンド同士の結合による副生成物が生成される。この副生成物はＢ膜から脱離して除去されるため、不純物（Ｃｌ、Ｈ等）の少ないＢ膜を形成することが可能となる。すなわち、ウエハ２００に形成された第１層に含まれるＣｌと、Ｂ2Ｈ6ガスに含まれるＨとが反応して、膜中からＣｌを除去して副生成物としてのハロゲン水素である塩化水素（ＨＣｌ）を生成し、膜中にはＢ2Ｈ6ガス由来のＢが残る。
また、原料ガスの熱分解による反応ではないため、ウエハ２００に対する選択性が良好であり、Ｓｉ膜とＳｉＯ膜が表面に露出したウエハ２００のＳｉ膜上に優先的に選択成長させることが可能となる。ＳｉＯ膜上にＢ膜が形成されにくい理由は、結晶化されたＢは、化学的に不活性であり、耐酸性があって、酸素（Ｏ）と結合しにくいためである。
所定膜厚のＢ膜が形成された後、Ｂ膜の上にキャップ膜としてＳｉＯ膜やＳｉＮ膜を形成してもよい。これにより、次のアニールステップにおいて、Ｂが揮発してしまうことを抑制することもできる。
（アニールステップ）
次に、Ｎ2雰囲気下において高温高圧でアニール処理を行う。具体的には、バルブ２４３ｃ〜２４３ｄを開いたまま、Ｎ2ガスの処理室２０１内への供給を維持しつつ、処理室２０１内を高温、高圧にし、ウエハ２００内へＢを拡散させてドーピングを行う。
このとき、処理室２０１内の圧力を、例えば１０〜１０００００Ｐａの範囲内の所定の圧力とする。処理室２０１内の温度は、例えば９００〜１２００℃、好ましくは１０００〜１２００℃の温度とする。処理時間は、例えば６０〜３６００秒、好ましくは６０〜６００秒の範囲内の所定の時間とする。Ｎ2ガスの供給流量は、例えば１００〜１００００ｓｃｃｍの範囲内の所定の流量とする。
処理室２０１内の温度が９００℃未満であったり、処理時間が６０秒未満の場合には、ＢがＳｉ膜内に拡散されないことがある。処理室２０１内の温度が１２００℃を越えたり、処理時間が３６００秒を越えた場合には、Ｓｉ膜が溶けたり、膜中のＢが昇華されてしまうことがある。成膜温度を例えば９００〜１２００℃、好ましくは１０００〜１２００℃とし、処理時間を例えば６０〜３６００秒、好ましくは６０〜６００秒とすることで、ウエハ２００中でＳｉの動きが激しくなり、乱れていた位置から元の単結晶になるよう移動し、Ｓｉ膜内にＢが拡散されて、ドープドシリコン膜の形成をより効率的に行うことが可能となる。
すなわち、ウエハ２００上にＢ膜を均一に形成させた後に、ウエハ２００内に拡散させることで、均一にドーピングすることが可能となる。また、Ｂ膜中にＣｌ、Ｈ、ＨＣｌ等が不純物として残留していた場合、このアニールステップにより除去される。
なお、ドーパント元素としてＢを用いる場合に、このアニールステップを処理室２０１内でない処理炉２０２外（Ｅｘ−ｓｉｔｕ）で行うと、Ｂ膜が酸化してＢＯ膜となり、アニールステップにおいてドープドＳｉＯ膜となってしまう可能性があり、成膜処理後、そのまま処理室２０１内（Ｉｎ−ｓｉｔｕ）で行うことが望ましい。ただし、上述したように、Ｂ膜の上にキャップ膜を形成した場合は、キャップ膜により酸化抑制される場合がある。このように、酸化抑制手段がある場合や酸化されたとしても許容範囲内と出来る場合はＥｘ−ｓｉｔｕでアニールステップを行ってもよい。
（アフターパージ・大気圧復帰ステップ）
アニール処理後、ガス供給管２３２ｃ〜２３２ｄのそれぞれからＮ2ガスを処理室２０１内へ供給し、排気管２３１から排気する。Ｎ2ガスはパージガスとして作用する。これにより、処理室２０１内がパージされ、処理室２０１内に残留するガスや反応副生成物が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ボートアンロードおよびウエハディスチャージ）
ボートエレベータ１１５によりシールキャップ２１９が下降され、マニホールド２０９の下端が開口される。そして、処理済のウエハ２００が、ボート２１７に支持された状態で、マニホールド２０９の下端から反応管２０３の外部に搬出される（ボートアンロード）。処理済のウエハ２００は、ボート２１７より取出される（ウエハディスチャージ）。
（３）効果
本実施形態によれば、以下に示す一つまたは複数の効果が得られる。
（ａ）本実施形態で形成されるＢ膜は、それぞれ異なるリガンドを持ち、リガンド同士が反応するような２種類の原料ガスを交互に供給し、リガンド同士の結合により生成された副生成物を除去しつつ形成するので、不純物が少なく、ステップカバレッジ（段差被覆性）が良好である。
（ｂ）原料ガスの熱分解による反応ではないため、ウエハ２００に対する選択性が良好であり、Ｓｉ膜とＳｉＯ膜（もしくはＳｉＮ膜）が表面に露出したウエハ２００のＳｉ膜上に優先的に選択成長させることが可能である。
（ｃ）本実施形態によりＢ膜を形成した後、アニール処理を行う前に、キャップ膜としてＳｉＯ膜やＳｉＮ膜を形成することにより、次のアニールステップにおいて、Ｂが揮発してしまうことを抑制することができる。
（ｄ）本実施形態によりＢ膜を形成した後、アニール処理を行うことにより、Ｓｉ膜上に形成されたドーパント膜のＢがＳｉ膜内に拡散されてステップカバレッジの良好なドープドＳｉ膜を形成することができる。
（ｅ）ステップ２及びステップ４の残留ガス除去工程において各原料ガスが除去されるため、成膜レートが低くなり、薄膜を形成するのに好適である。
（ｆ）ウエハ２００の表面が水素（Ｈ）終端されている場合、ステップ１でＢ2Ｈ6ガスより先にＢＣｌ3ガスを供給することにより、ＢＣｌ3ガスがウエハ２００上のＨと反応するためウエハ２００上に吸着しやすくなる。
（４）変形例
本実施形態における成膜処理のシーケンスでは、図４に示す態様に限定されず、以下に示す変形例のように変更することができる。
（変形例１）
図５に示すように、ステップ１としてＢ2Ｈ6ガスを先に供給し、ステップ２として残留ガスを除去し、ステップ３としてＢＣｌ3ガスを供給し、ステップ４として残留ガスを除去する工程を１サイクルとして、このサイクルを交互に行うサイクルを所定回数（ｎ回）行うようにしてもよい。
本変形例においても、図４に示す成膜シーケンスの（ａ）〜（ｅ）と同様の効果が得られる。
（変形例２）
図６に示すように、ステップ１としてＢＣｌ3ガスを供給し、ステップ２としてＢ2Ｈ6ガスを供給する工程を１サイクルとして、このサイクルを交互に行うサイクルを所定回数（ｎ回）行うようにしてもよい。第１の実施形態と異なる点は、各原料ガス供給工程の後に残留ガス除去工程を行わない点である。
本変形例においても、図４に示す成膜シーケンスの（ａ）〜（ｄ）及び（ｆ）と同様の効果が得られる。また、本変形例では、各原料ガス供給工程の後に残留ガス除去工程がないため、各ガスの反応が多く生じて成膜レートが高くなる。
（変形例３）
図７に示すように、ステップ１としてＢ2Ｈ6ガスを供給し、ステップ２としてＢＣｌ3ガスを供給する工程を１サイクルとして、このサイクルを交互に行うサイクルを所定回数（ｎ回）行うようにしてもよい。変形例２と同様に、各原料ガス供給工程の後に残留ガス除去工程を行わない。
本変形例においても、図４に示す成膜シーケンスの（ａ）〜（ｄ）と同様の効果が得られる。また、本変形例では、各原料ガス供給工程の後に残留ガス除去工程がないため、各ガスの反応が多く生じて成膜レートが高くなる。
（変形例４）
図８に示すように、ステップ１としてＢＣｌ3ガスとＢ2Ｈ6ガスとを同時に供給し、ステップ２として残留ガスを除去する工程を１サイクルとして、このサイクルを交互に行うサイクルを所定回数（ｎ回）行うようにしてもよい。このとき、「同時に供給する」とはＢＣｌ3ガスとＢ2Ｈ6ガスとが共に処理室２０１内に存在するタイミングがあればよい。ＢＣｌ3ガスを流し始めるタイミングはＢ2Ｈ6ガスを流し始めるタイミングと異なってもよい。ＢＣｌ3ガスの供給を止めるタイミングはＢ2Ｈ6ガスの供給を止めるタイミングと異なってもよい。
本変形例においても、図４に示す成膜シーケンスの（ａ）〜（ｄ）と同様の効果が得られる。また、ＢＣｌ3ガスとＢ2Ｈ6ガスを同時に供給するため、成膜レートが高くなり、厚膜を形成するのに好適である。
（５）実験結果
以下、上述の実施形態で得られる効果を裏付ける実験結果について説明する。
本実験においては、上述の実施形態における基板処理装置１００を用い、図４に示すシーケンスによりＢ膜を形成した。成膜処理の処理条件は下記のとおりである。
ヒータ２０７の温度：２００℃
処理室２０１内の圧力：６０Ｐａ
ＢＣｌ3ガスの供給流量：３００ｃｃ
ＢＣｌ3ガスの供給時間：５秒
Ｂ2Ｈ6ガスの供給流量：３００ｃｃ
Ｂ2Ｈ6ガスの供給時間：５秒
本実施形態により形成されたＢ膜について、膜厚および密度をそれぞれ測定した。測定はＸ線反射率（ＸＲＲ）法を用いて行った。本実施形態により形成されたＢ膜の膜厚は１．３８ｎｍ、密度が１．８２ｇ／ｃｍ3であった。
また、本実施形態により形成されたＢ膜について、平均面粗さを測定した。測定は原子間力顕微鏡（ＡＦＭ）を用いて行った。図９には、本実施形態により形成されたＢ膜のＡＦＭ像が示されている。このＢ膜の自乗平均面粗さ（ＲＭＳ）は０．２２ｎｍ、平均面粗さ（Ｒａ）は０．１７ｎｍであり、非常に平坦に近いことが分かる。
また、本実施形態により形成されたＢ膜をＳｉ基板、ＳｉＯ基板上で成長させ、Ｓｉ基板、ＳｉＯ基板それぞれにおけるＢの量を測定した。測定は蛍光Ｘ線分析装置（ＸＲＦ）を用いて行った。図１０に示すように、Ｓｉ基板上のＢの量はサイクル数とともに増加しているのに対して、ＳｉＯ基板上のＢは微量で変化もなかった。図１０によれば、本実施形態により形成されたＢ膜は選択性を有することが分かる。
＜本発明の他の実施形態＞
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能である。
例えば、上述の実施形態では、Ｂ膜を選択成長させる基板として、Ｓｉ膜とＳｉＯ膜を表面に有する基板を用いる例について説明したが、これに限らず、Ｓｉ膜とＳｉＮ膜を表面に有する基板を用いてもよい。この場合、Ｂ膜はＳｉ膜上に優先的に選択成長される。
例えば、上述の実施形態では、ドーパント元素としてホウ素（Ｂ）を用いる例について説明したが、これに限らず、リン（Ｐ）、ヒ素（Ａｓ）、インジウム（Ｉｎ）等を用いることもでき、その場合、ドーパント含有ガスとしては、Ｂ含有ガスの他、Ｐ含有ガス、Ａｓ含有ガス、Ｉｎ含有ガス等を用いることもできる。
また、上述の実施形態では、ドーパント含有ガスとして、ＢＣｌ3ガスとＢ2Ｈ6ガスを用いる例について説明したが、これに限らず、リガンド同士が結合して副生成物を生成するようなガスの組合せであればよく、特に、ハロゲン（Ｃｌ）ガスとＨ還元ガスとの組み合わせが好ましい。
また、上述の実施形態では、ハロゲン元素（Ｃｌ）を含むドーパント含有ガスとして、ＢＣｌ3ガスを用いる例について説明したが、これに限らず、五塩化リン（ＰＣｌ5）ガス、三塩化リン（ＰＣｌ3）ガス、三塩化ヒ素（ＡｓＣｌ3）等のハロゲン化物を用いることができる。
また、上述の実施形態では、水素元素（Ｈ）を含むドーパント含有ガスとして、Ｂ2Ｈ6ガスを用いる例について説明したが、これに限らず、ホスフィン（ＰＨ3）ガス、アルシン（ＡｓＨ3）ガス等を用いることができる。
また、上述の実施形態では、不活性ガスとして、Ｎ2ガスを用いる例について説明したが、これに限らず、アルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガス、ネオン（Ｎｅ）ガス、キセノン（Ｘｅ）ガス等の希ガスを用いることができる。
また、上述の実施形態では、一度に複数枚の基板を処理するバッチ式の基板処理装置を用いて成膜、アニール処理を行う例について説明したが、本発明はこれに限定されず、一度に１枚または数枚の基板を処理する枚葉式の基板処理装置を用いて成膜、アニール処理を行う場合にも、好適に適用できる。
以上、本発明の一実施形態について説明したが、本発明は上述の一実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
１００・・・・基板処理装置
１２１・・・・コントローラ（制御部）
２００・・・・ウエハ（基板）
２０１・・・・処理室
２０７・・・・ヒータ

Claims (11)

  1. （ａ―１）シリコン膜と、シリコン酸化膜もしくはシリコン窒化膜を表面に有する基板に対して、ドーパント元素および第１のリガンドを含む第１のドーパント含有ガスを供給して、第１のドーパント含有層を形成する工程と、
    （ａ―２）前記第１のドーパント含有層が形成された基板に対して、前記ドーパント元素および前記第１のリガンドとは異なり前記第１のリガンドと反応する第２のリガンドを含む第２のドーパント含有ガスを供給して、第２のドーパント含有層を形成する工程と、
    前記（ａ―２）の実行中に、前記（ａ―１）を実行する工程と、を所定回数行うことにより、前記シリコン膜上に前記ドーパント元素を含むドーパント膜を選択成長させる工程と、
    （ｂ）前記ドーパント膜が形成された基板に対して熱処理を行い、前記シリコン膜内に前記ドーパント元素を拡散させることにより、前記基板上にドープドシリコン膜を形成する工程と、
    を有する半導体装置の製造方法。
  2. 前記第２のリガンドはハロゲン元素もしくは水素元素のいずれかであり、前記第１のリガンドと前記第２のリガンドとは互いに反応してハロゲン化水素を生成する請求項１に記載の半導体装置の製造方法。
  3. 前記ドーパント元素は、ホウ素である請求項１または２に記載の半導体装置の製造方法。
  4. 前記ドーパント膜は、結晶化したホウ素膜である請求項３に記載の半導体装置の製造方法。
  5. 前記第１のドーパント含有ガスと、第２のドーパント含有ガスは、一方がＢＣｌ３で他方がＢ２Ｈ６である請求項３に記載の半導体装置の製造方法。
  6. 前記第１のドーパント含有ガスはＢＣｌ３であり、前記第１のドーパント含有層を形成する工程を、前記第２のドーパント含有層を形成する工程よりも先に行う請求項４に記載の半導体装置の製造方法。
  7. 前記第１のドーパント含有ガスは、Ｂ２Ｈ６であり、前記第１のドーパント含有層を形成する工程を、前記第２のドーパント含有層を形成する工程よりも先に行う請求項４に記載の半導体装置の製造方法。
  8. 前記基板上にドープドシリコン膜を形成する工程では、窒素雰囲気下で熱処理を行う請求項１乃至７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記第１のドーパント含有層を形成する工程の後、前記第１のドーパント含有ガスを除去する工程を行い、前記第２のドーパント含有層を形成する工程の後、前記第２のドーパント含有ガスを除去する工程を行う請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
  10. 基板を収容する処理室と、
    前記基板に対して、ドーパント元素および第１のリガンドを含む第１のドーパント含有ガス、前記ドーパント元素および前記第１のリガンドとは異なり前記第１のリガンドと反応する第２のリガンドを含む第２のドーパント含有ガスを供給するガス供給系と、
    前記基板を加熱する加熱系と、
    前記ガス供給系、前記加熱系を制御して、（ａ―１）前記処理室に収容されたシリコン膜と、シリコン酸化膜もしくはシリコン窒化膜を表面に有する基板に対して、前記第１のドーパント含有ガスを供給して、第１のドーパント含有層を形成する処理と、（ａ―２）前記第１のドーパント含有層が形成された基板に対して、前記第２のドーパント含有ガスを供給して、第２のドーパント含有層を形成する処理と、前記（ａ―２）の実行中に、前記（ａ―１）を実行する処理と、を所定回数行うことにより、前記シリコン膜上に前記ドーパント元素を含むドーパント膜を選択成長させる処理と、（ｂ）前記ドーパント膜が形成された基板に対して熱処理を行い、前記シリコン膜内に前記ドーパント元素を拡散させることにより、前記基板上にドープドシリコン膜を形成する処理と、を行うよう構成される制御部と、
    を有する基板処理装置。
  11. （ａ―１）シリコン膜と、シリコン酸化膜もしくはシリコン窒化膜を表面に有する基板に対して、ドーパント元素および第１のリガンドを含む第１のドーパント含有ガスを供給して、第１のドーパント含有層を形成する手順と、
    （ａ―２）前記第１のドーパント含有層が形成された基板に対して、前記ドーパント元素および前記第１のリガンドとは異なり前記第１のリガンドと反応する第２のリガンドを含む第２のドーパント含有ガスを供給して、第２のドーパント含有層を形成する手順と、
    前記（ａ―２）の実行中に、前記（ａ―１）を実行する手順と、を所定回数行うことにより、前記シリコン膜上に前記ドーパント元素を含むドーパント膜を選択成長させる手順と、
    （ｂ）前記ドーパント膜が形成された基板に対して熱処理を行い、前記シリコン膜内に前記ドーパント元素を拡散させることにより、前記基板上にドープドシリコン膜を形成する手順と、
    が実行される基板処理装置を、コンピュータによって制御させるためのプログラム。
JP2016112732A 2016-06-06 2016-06-06 半導体装置の製造方法、基板処理装置及びプログラム Active JP6630237B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016112732A JP6630237B2 (ja) 2016-06-06 2016-06-06 半導体装置の製造方法、基板処理装置及びプログラム
KR1020170068180A KR101922593B1 (ko) 2016-06-06 2017-06-01 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US15/613,807 US10388762B2 (en) 2016-06-06 2017-06-05 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016112732A JP6630237B2 (ja) 2016-06-06 2016-06-06 半導体装置の製造方法、基板処理装置及びプログラム

Publications (3)

Publication Number Publication Date
JP2017220526A JP2017220526A (ja) 2017-12-14
JP2017220526A5 JP2017220526A5 (ja) 2018-10-18
JP6630237B2 true JP6630237B2 (ja) 2020-01-15

Family

ID=60483946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016112732A Active JP6630237B2 (ja) 2016-06-06 2016-06-06 半導体装置の製造方法、基板処理装置及びプログラム

Country Status (3)

Country Link
US (1) US10388762B2 (ja)
JP (1) JP6630237B2 (ja)
KR (1) KR101922593B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443948B2 (en) 2018-08-11 2022-09-13 Applied Materials, Inc. Doping techniques

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3115393A (en) * 1961-04-25 1963-12-24 Gen Electric Process for boron production
JPH02132823A (ja) * 1987-12-30 1990-05-22 Fujitsu Ltd 浅い接合を形成する方法及びその浅い接合を有する半導体装置
US5183777A (en) 1987-12-30 1993-02-02 Fujitsu Limited Method of forming shallow junctions
JPH0457319A (ja) * 1990-06-27 1992-02-25 Toshiba Corp 単結晶薄膜の形成方法
JPH08330246A (ja) 1995-05-31 1996-12-13 Toshiba Corp 多結晶シリコン膜の成膜方法
US6555451B1 (en) * 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
US6664198B1 (en) * 2002-07-03 2003-12-16 Micron Technology, Inc. Method of forming a silicon nitride dielectric layer
US7232631B2 (en) 2003-05-08 2007-06-19 Dai Nippon Prinitng Co., Ltd. Mask for charged particle beam exposure, and method of forming the same
US7604830B2 (en) 2004-06-24 2009-10-20 Cook Incorporated Method and apparatus for coating interior surfaces of medical devices
JP5384852B2 (ja) 2008-05-09 2014-01-08 株式会社日立国際電気 半導体装置の製造方法及び半導体製造装置
US8012859B1 (en) * 2010-03-31 2011-09-06 Tokyo Electron Limited Atomic layer deposition of silicon and silicon-containing films
US8580664B2 (en) 2011-03-31 2013-11-12 Tokyo Electron Limited Method for forming ultra-shallow boron doping regions by solid phase diffusion
WO2012135599A1 (en) 2011-03-31 2012-10-04 Tokyo Electron Limited Method for forming ultra-shallow doping regions by solid phase diffusion
JP5815443B2 (ja) * 2012-03-19 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2014192485A (ja) 2013-03-28 2014-10-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
US20170352745A1 (en) 2017-12-07
US10388762B2 (en) 2019-08-20
JP2017220526A (ja) 2017-12-14
KR101922593B1 (ko) 2018-11-27
KR20170138046A (ko) 2017-12-14

Similar Documents

Publication Publication Date Title
JP5518499B2 (ja) 半導体デバイスの製造方法および基板処理装置
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
JP5393895B2 (ja) 半導体装置の製造方法及び基板処理装置
US10546761B2 (en) Substrate processing apparatus
JP6688850B2 (ja) 基板処理装置、半導体装置の製造方法、および、プログラム
JP5902073B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
US20190287829A1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
WO2020016914A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2014067796A5 (ja)
US10640869B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20190127848A1 (en) Processing Method, Method of Manufacturing Semiconductor Device and Non-transitory Computer-readable Recording Medium
TWI761758B (zh) 半導體裝置的製造方法、基板處理裝置及記錄媒體
US20230230845A1 (en) Substrate processing method, method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
JP6630237B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
US10714336B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
US20220178019A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP7539480B2 (ja) 基板処理方法、プログラム、基板処理装置及び半導体装置の製造方法
JP2009177202A (ja) 半導体装置の製造方法および基板処理装置
JP7440480B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
TWI857371B (zh) 基板處理裝置，半導體裝置的製造方法及程式
WO2017026001A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
US20240170310A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
KR102674572B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 프로그램 및 온도 조정 방법
JP2009289807A (ja) 半導体装置の製造方法
CN117758231A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191206

R150 Certificate of patent or registration of utility model

Ref document number: 6630237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250