KR20170138046A - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR20170138046A
KR20170138046A KR1020170068180A KR20170068180A KR20170138046A KR 20170138046 A KR20170138046 A KR 20170138046A KR 1020170068180 A KR1020170068180 A KR 1020170068180A KR 20170068180 A KR20170068180 A KR 20170068180A KR 20170138046 A KR20170138046 A KR 20170138046A
Authority
KR
South Korea
Prior art keywords
dopant
film
gas
substrate
ligand
Prior art date
Application number
KR1020170068180A
Other languages
English (en)
Other versions
KR101922593B1 (ko
Inventor
마사히토 키타무라
히로시 아시하라
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20170138046A publication Critical patent/KR20170138046A/ko
Application granted granted Critical
Publication of KR101922593B1 publication Critical patent/KR101922593B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/80—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Fin구조를 가지는 실리콘 기판에 대하여 균일하게 도펀트를 도핑하는 기술을 제공한다.
실리콘 산화막 또는 실리콘 질화막 중 적어도 하나와 실리콘막을 그 표면에 포함하는 기판에 대하여 도펀트 원소 및 제1 리간드를 포함하는 제1 도펀트 함유 가스를 공급하여 제1 도펀트 함유층을 형성하는 공정 및 상기 제1 도펀트 함유층이 형성된 기판에 대하여 상기 도펀트 원소 및 상기 제1 리간드와는 달라 상기 제1 리간드와 반응하는 제2 리간드를 포함하는 제2 도펀트 함유 가스를 공급하여 제2 도펀트 함유층을 형성하는 공정을 포함하는 사이클을 소정 횟수 수행하는 것에 의해서, 상기 실리콘막 상에 상기 도펀트 원소를 포함하는 도펀트 막을 선택 성장시키는 공정; 및 상기 도펀트 막이 형성된 기판에 대하여 열처리를 수행하여 상기 실리콘막 내에 상기 도펀트 원소를 확산시키는 것에 의해서, 상기 기판 상에 도프드 실리콘막을 형성하는 공정을 포함한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
실리콘 기판 상에 트랜지스터를 제조하는 2차원 구조인 플래너형(planar) 트랜지스터는 종래부터 LSI 제조 공정의 트랜지스터로서 이용된다. 플래너형 트랜지스터는 단채널(short channel) 효과에 따른 디바이스 미세화의 한계를 가진다. 한편 최근 LSI제조 공정의 미세화가 진행된다(예컨대 특허문헌1 참조).
1. 일본 특개 2009-272558호 공보
최근 개발이 진행되고 있는 3차원 구조인 FinFET구조(본 명세서에서 "Fin구조"라고도 지칭됨)를 제조하기 위해서, Fin의 상부와 측면에 대하여 불순물을 균일하게 도핑하는 기술이 요구된다. 통상의 실리콘(Si) 결정은 불순물을 포함하지 않는 완전한 결정체(結晶體)이기 때문에 절연성을 나타낸다. 그러나 실리콘 중에 불순물(도펀트)을 주입(도핑)하면, 도펀트가 캐리어의 역할을 하기 때문에 도전성을 나타낸다. 하지만 이온은 직진성을 가지기 때문에, Fin구조의 표면에 균일하게 도펀트를 도핑하는 것은 어렵다.
본 발명은 Fin구조를 가지는 실리콘 기판에 대하여 균일하게 도펀트를 도핑하는 기술을 제공하는 것이다.
본 발명의 일 형태에 의하면, 실리콘 산화막 또는 실리콘 질화막 중 적어도 하나와 실리콘막을 그 표면에 포함하는 기판에 대하여 도펀트 원소 및 제1 리간드를 포함하는 제1 도펀트 함유 가스를 공급하여 제1 도펀트 함유층을 형성하는 공정 및 상기 제1 도펀트 함유층이 형성된 기판에 대하여 상기 도펀트 원소 및 상기 제1 리간드와는 달라 상기 제1 리간드와 반응하는 제2 리간드를 포함하는 제2 도펀트 함유 가스를 공급하여 제2 도펀트 함유층을 형성하는 공정을 포함하는 사이클을 소정 횟수 수행하는 것에 의해서, 상기 실리콘막 상에 상기 도펀트 원소를 포함하는 도펀트 막을 선택 성장시키는 공정; 및 상기 도펀트 막이 형성된 기판에 대하여 열처리를 수행하여 상기 실리콘막 내에 상기 도펀트 원소를 확산시키는 것에 의해서, 상기 기판 상에 도프드 실리콘막을 형성하는 공정을 포함하는 기술이 제공된다.
본 발명에 따르면, Fin구조를 가지는 실리콘 기판에 대하여 균일하게 도펀트를 도핑하는 기술이 제공된다.
도 1은 본 발명의 일 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 종형(縱型) 처리로의 개략 구성도로서, 처리로 부분을 종단면도(縱斷面圖)로 도시하는 도면.
도 2는 본 발명의 일 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도로서, 처리로 부분을 도 1의 A-A선 단면도로 도시하는 도면.
도 3은 본 발명의 일 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 컨트롤러의 개략 구성도로서, 컨트롤러의 제어계를 블록도로 도시하는 도면.
도 4는 본 발명의 일 실시 형태에서의 가스 공급의 타이밍을 도시하는 도면.
도 5는 본 발명의 일 실시 형태에서의 가스 공급의 타이밍의 제1 변형예를 도시하는 도면.
도 6은 본 발명의 일 실시 형태에서의 가스 공급의 타이밍의 제2 1변형예를 도시하는 도면.
도 7은 본 발명의 일 실시 형태에서의 가스 공급의 타이밍의 제3 변형예를 도시하는 도면.
도 8은 본 발명의 일 실시 형태에서의 가스 공급의 타이밍의 제4 변형예를 도시하는 도면.
도 9는 본 발명의 실시예를 이용해서 형성된 막의 AFM(원자간력 현미경)에 의한 분석 결과를 도시하는 도면.
도 10은 본 발명의 실시예를 이용해서 형성된 막의 Si기판, SiO기판 각각에서의 XRF(형광 X선 분석 장치)에 의한 분석 결과를 도시하는 도면.
이하 본 발명의 일 실시 형태에 대해서 도 1 내지 도 3을 참조하여 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시된 바와 같이, 처리로(202)는 가열계(온도 조정부)인 히터(207)를 포함한다. 히터(207)는 원통 형상이며, 보지판(保持板)에 지지되는 것에 의해 수직으로 설치된다. 히터(207)는 가스를 열로 활성화[여기(勵起)]시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는 히터(207)와 동심원 형상으로 반응관(203)이 배설(配設)된다. 반응관(203)은 예컨대 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료로부터 이루어지며, 그 상단이 폐색(閉塞)되고 그 하단이 개구된 원통 형상으로 형성된다. 반응관(203)의 하방(下方)에는 반응관(203)과 동심원 형상으로 매니폴드(209)가 배설된다. 매니폴드(209)는 예컨대 스텐레스 스틸(SUS) 등의 금속으로 이루어지며 상단 및 하단이 개구한 원통 형상으로 형성된다. 매니폴드(209)의 상단부는 반응관(203)의 하단부에 맞물려져서(嵌合) 반응관(203)을 지지하도록 구성된다. 매니폴드(209)와 반응관(203) 사이에는 씰 부재인 O-링(220a)이 설치된다. 반응관(203)은 히터(207)와 마찬가지로 수직으로 설치된다. 주로 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통중공부(筒中空部)에는 처리실(201)이 형성된다. 처리실(201)은 복수 매의 기판인 웨이퍼(200)를 수용 가능하도록 구성된다.
처리실(201) 내에는 노즐(249a, 249b)이 매니폴드(209)의 측벽을 관통하도록 설치된다. 노즐(249a, 249b)에는 가스 공급관(232a, 232b)(배관)이 각각 접속된다.
가스 공급관(232a, 232b)에는 상류측으로부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241a, 241b)(MFC) 및 개폐 밸브인 밸브(243a, 243b)가 각각 설치된다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다 하류측에는 불활성 가스를 공급하는 가스 공급관(232c, 232d)이 각각 접속된다. 가스 공급관(232c, 232d)에는 상류측으로부터 순서대로 MFC(241c, 241d) 및 밸브(243c, 243d)가 각각 설치된다.
도 2에 도시된 바와 같이, 노즐(249a, 249b)은 반응관(203)의 내벽과 웨이퍼(200) 사이에서의 평면시에서 원환 형상[圓環狀]의 공간에 반응관(203)의 내벽의 하부로부터 상부를 따라 웨이퍼(200)의 적재 방향의 상방(上方)을 향해서 상승하도록 각각 설치된다. 노즐(249a, 249b)의 측면에는 가스를 공급하는 가스 공급공(250a, 250b)이 각각 설치된다. 가스 공급공(250a, 250b)은 반응관(203)의 중심을 향하도록 각각 개구하고 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능해진다. 가스 공급공(250a, 250b)은 반응관(203)의 하부로부터 상부에 걸쳐서 복수 설치된다.
가스 공급관(232a)으로부터는 도펀트 원소로서 예컨대 붕소(B)를 포함하고 제1 리간드를 구성하는 원소로서 예컨대 할로겐 원소인 염소(Cl)를 포함하는 제1 도펀트 함유 가스가 MFC(241a), 밸브(243a), 노즐(249a)을 개재해서 처리실(201) 내에 공급된다. 제1 도펀트 함유 가스로서는 예컨대 B와 Cl을 포함하는 3염화 붕소(BCl3) 가스를 이용할 수 있다.
가스 공급관(232b)으로부터는 도펀트 원소로서 B를 포함하고 또한 제2 리간드를 구성하는 원소로서 예컨대 수소 원소(H)를 포함하는 제2 도펀트 함유 가스가 MFC(241b), 밸브(243b) 및 노즐(249b)을 개재해서 처리실(201) 내에 공급된다. 제2 도펀트 함유 가스로서는 예컨대 B와 H를 포함하는 디보란(B2H6) 가스를 이용할 수 있다.
가스 공급관(232c, 232d)으로부터는 불활성 가스로서 예컨대 질소(N2) 가스가 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a) 및 가스 공급관(232b), 노즐(249a) 및 노즐(249b)을 개재해서 처리실(201) 내에 공급된다.
주로 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해 제1 도펀트 함유 가스 공급계가 구성된다. 주로 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해 제2 도펀트 함유 가스 공급계가 구성된다. 제1 도펀트 함유 가스 공급계 및 제2 도펀트 함유 가스 공급계를 합쳐서 가스 공급계라고 칭할 수도 있다. 또한 주로 가스 공급관(232c, 232d), MFC(241c, 241d) 및 밸브(243c, 243d)에 의해 불활성 가스 공급계가 구성된다. 불활성 가스 공급계를 가스 공급계에 포함시켜서 생각해도 좋다.
전술한 각종 공급계 중 어느 하나 또는 모든 공급계는 밸브(243a 내지 243d)나 MFC(241a 내지 241d) 등이 집적되어서 이루어지는 집적형 공급 시스템(248)으로 구성되어도 좋다. 집적형 공급 시스템(248)은 가스 공급관(232a 내지 232d)의 각각에 대하여 접속되고, 가스 공급관(232a 내지 232d) 내로의 각종 가스의 공급 동작, 즉 밸브(243a 내지 243d)의 개폐 동작이나 MFC(241a 내지 241d)에 의한 유량 조정 동작 등이 후술하는 컨트롤러(121)에 의해 제어되도록 구성된다. 집적형 공급 시스템(248)은 일체형 또는 분할형의 집적 유닛으로서 구성되고, 가스 공급관(232a 내지 232d) 등에 대하여 집적 유닛 단위로 탈착을 수행할 수 있고, 집적형 공급 시스템(248)의 메인터넌스, 교환 및 증설 등을 집적 유닛 단위로 수행하는 것이 가능하도록 구성된다.
반응관(203)에는 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치된다. 배기관(231)에는 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)인 압력 센서(245) 및 압력 조정기(압력 조정부)인 APC(Automatic Pressure Controller)밸브(244)를 개재해서 진공 배기 장치인 진공 펌프(246)가 접속된다. APC밸브(244)는 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐하는 것에 의해 처리실(201) 내의 진공 배기 및 진공 배기 정지를 수행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서 압력 센서(245)에 의해 검출된 압력 정보에 기초해서 밸브 개도(開度)를 조절하는 것에 의해 처리실(201) 내의 압력을 조정할 수 있도록 구성된다. 주로 배기관(231), APC밸브(244) 및 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함시켜서 생각해도 좋다.
매니폴드(209)의 하방에는 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구(爐口) 개체(蓋體)인 씰 캡(219)이 설치된다. 씰 캡(219)은 예컨대 SUS 등의 금속으로 이루어지고 원반 형상으로 형성된다. 씰 캡(219)의 상면에는 매니폴드(209)의 하단과 당접(當接)하는 씰 부재인 O-링(220b)이 설치된다. 씰 캡(219)의 하방에는 후술하는 보트(217)을 회전시키는 회전 기구(267)가 설치된다. 회전 기구(267)의 회전축(255)은 씰 캡(219)을 관통해서 보트(217)에 접속된다. 회전 기구(267)는 보트(217)를 회전시키는 것에 의해 웨이퍼(200)를 회전시키도록 구성된다. 씰 캡(219)은 반응관(203)의 외부에 설치된 승강 기구인 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성된다. 보트 엘리베이터(115)는 씰 캡(219)을 승강시키는 것에 의해 보트(217)를 처리실(201) 내외에 반입 및 반출하는 것이 가능하도록 구성된다. 보트 엘리베이터(115)는 보트(217), 즉 웨이퍼(200)를 처리실(201) 내외에 반송하는 반송 장치(반송 기구)로서 구성된다.
기판 지지구인 보트(217)는 복수, 예컨대 25장 내지 200장의 웨이퍼(200)를 수평 자세로 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜서 다단으로 지지하도록, 즉 간격을 두고 배열시키도록 구성된다. 보트(217)는 예컨대 석영이나 SiC 등의 내열성 재료로부터 이루어진다. 보트(217)의 하부에는 예컨대 석영이나 SiC 등의 내열성 재료로부터 이루어지는 단열판(218)이 다단으로 지지된다.
반응관(203) 내에는 온도 검출기인 온도 센서(263)가 설치된다. 온도 센서(263)에 의해 검출된 온도 정보에 기초해서 히터(207)로의 통전 상태를 조정하는 것에 의해 처리실(201) 내의 온도가 원하는 온도 분포가 된다. 온도 센서(263)는 L자형으로 구성되고 반응관(203)의 내벽을 따라 설치된다.
도 3에 도시된 바와 같이 제어부(제어 수단)인 컨트롤러(121)는 CPU(121a)(Central Processing Unit), RAM(121b)(Random Access Memory), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성된다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스(121e)를 개재해서 CPU(121a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(121)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(122)가 접속된다.
기억 장치(121c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성된다. 기억 장치(121c) 내에는 기판 처리 장치(100)의 동작을 제어하는 제어 프로그램이나 후술하는 성막 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하도록 격납된다. 프로세스 레시피는 후술하는 성막 처리에서의 각 순서를 컨트롤러(121)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하 프로세스 레시피나 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 말한다. 또한 프로세스 레시피를 단순히 레시피라고도 말한다. 본 명세서에서 프로그램이라는 단어를 이용한 경우는 레시피 단체(單體)만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우 또는 그들의 양방(兩方)을 포함하는 경우가 있다. RAM(121b)는 CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(121d)는 전술한 MFC(241a 내지 241d), 밸브(243a 내지 243d), 압력 센서(245), APC밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115) 등에 접속된다.
CPU(121a)는 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행하는 것과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 응해서 기억 장치(121c)로부터 레시피를 판독하도록 구성된다. CPU(121a)는 판독한 레시피의 내용을 따르도록 MFC(241a 내지 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243d)의 개폐 동작, APC밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성된다.
컨트롤러(121)는 외부 기억 장치(123)[예컨대 하드 디스크 등의 자기(磁氣) 디스크, CD 등의 광(光)디스크, MO 등의 광자기 디스크, USB메모리 등의 반도체 메모리]에 격납된 전술한 프로그램을 컴퓨터에 인스톨하는 것에 의해 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하 이들을 총칭하여 단순히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우 또는 그들의 양방을 포함하는 경우가 있다. 또한 컴퓨터로의 프로그램의 제공은 외부 기억 장치(123)를 이용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 이용해도 좋다.
(2) 기판 처리 공정
전술한 기판 처리 장치(100)를 이용해서 반도체 장치(예컨대 IC 등)의 제조 방법에서의 기판 처리의 일 공정으로서 기판 상에 막을 형성하는 시퀀스예에 대해서 도 4를 이용해서 설명한다. 이하의 설명에서 기판 처리 장치(100)를 구성하는 각(各) 부(部)의 동작은 컨트롤러(121)에 의해 제어된다.
본 명세서에서 「웨이퍼」라는 단어를 이용한 경우는 「웨이퍼 그 자체」를 의미하는 경우나 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등과의 적층체(집합체)」를 의미하는 경우, 즉 표면에 형성된 소정의 층이나 막 등을 포함시켜서 웨이퍼라고 칭하는 경우가 있다. 또한 본 명세서에서 「웨이퍼의 표면」이라는 단어를 이용한 경우는 「웨이퍼 바로 그 자체의 표면(노출면)」을 의미하는 경우나 「웨이퍼 상에 형성된 소정의 층이나 막 등의 표면, 즉 적층체인 웨이퍼의 최표면(最表面)」을 의미하는 경우가 있다.
따라서 본 명세서에서 「웨이퍼 상에 소정의 층(또는 막)을 형성한다」라고 기재한 경우는 「웨이퍼 그 자체의 표면 상에 소정의 층(또는 막)을 직접 형성한다」는 것을 의미하는 경우나「웨이퍼 상에 형성되는 층이나 막 등의 상, 즉 적층체인 웨이퍼의 최표면 상에 소정의 층(또는 막)을 형성한다」는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 단어를 이용한 경우도 「웨이퍼」라는 단어를 이용한 경우와 동일한 의미를 가진다.
(웨이퍼 반입 스텝)
Si막과 SiO막을 표면에 포함하는 복수 매의 웨이퍼(200)가 보트(217)에 장전(裝塡, charging)되면, 도 1에 도시된 바와 같이 복수 매의 웨이퍼(200)를 지지한 보트(217)는 보트 엘리베이터(115)에 의해 들어 올려서 처리실(201) 내에 반입(보트 로딩)된다. 이 상태에서 씰 캡(219)은 O-링(220b)을 개재해서 매니폴드(209)의 하단을 밀봉한 상태가 된다.
(압력·온도 조정 스텝)
처리실(201) 내, 즉 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)이 되도록 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때 처리실(201) 내의 압력은 압력 센서(245)에 의해 측정되고, 이 측정된 압력 정보에 기초해서 APC밸브(244)가 피드백 제어된다. 진공 펌프(246)는 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안은 상시 작동시킨 상태를 유지한다. 또한 처리실(201) 내의 웨이퍼(200)가 원하는 성막 온도가 되도록 히터(207)에 의해 가열된다. 이때 처리실(201) 내가 원하는 온도 분포가 되도록 온도 센서(263)가 검출한 온도 정보에 기초해서 히터(207)로의 통전 상태가 피드백 제어된다. 히터(207)에 의한 처리실(201) 내의 가열은 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안은 계속해서 수행된다. 또한 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전을 시작한다. 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전은 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안은 계속해서 수행된다.
(성막 스텝)
그 후, 이하의 스텝1 내지 4를 순차 실행한다.
[스텝1]
이 스텝에서는 처리실(201) 내의 웨이퍼(200)에 대하여 BCl3가스를 공급해서 배기한다. 구체적으로는 밸브(243a)를 열어 가스 공급관(232a) 내에 BCl3가스를 흘린다. BCl3가스는 MFC(241a)에 의해 유량 조정되고, 노즐(249a)을 개재해서 처리실(201) 내에 공급되어 배기관(231)으로부터 배기된다. 이때 동시에 밸브(243c)를 열어 가스 공급관(232c) 내에 N2가스를 흘린다. N2가스는 MFC(241c)에 의해 유량 조정되고, BCl3가스와 함께 처리실(201) 내에 공급되어 배기관(231)으로부터 배기된다. 또한 노즐(249b) 내로의 BCl3가스의 침입을 방지하기 위해서 밸브(243d)를 열어 가스 공급관(232d) 내에 N2가스를 흘린다. N2가스는 가스 공급관(232d), 노즐(249b)을 개재해서 처리실(201) 내에 공급되어 배기관(231)으로부터 배기된다.
이때 처리실(201) 내의 압력(성막 압력)은 예컨대 10Pa 내지 500Pa, 바람직하게는 10Pa 내지 300Pa, 보다 바람직하게는 10Pa 내지 100Pa의 범위 내의 소정의 압력으로 한다. 성막 압력이 10Pa 미만이 되면 처리실(201) 내에 공급된 BCl3가스의 유속이 커서 미반응 상태에서 처리실(201) 외로 배출되는 경우가 있다. 또한 예컨대 10Pa 내지 500Pa는 10Pa 이상 500Pa 이하를 의미한다. 이하 압력 이외의 수치 범위에 대해서도 마찬가지이다. 또한 성막 압력이 500Pa를 넘으면 BCl3가스가 열분해되고 B가 응집되어 파티클의 요인이 되는 경우가 있다. BCl3가스의 공급 유량은 예컨대 10sccm 내지 2000sccm의 범위 내의 소정의 유량으로 한다. BCl3가스의 공급 시간은 예컨대 1초 내지 10초의 범위 내의 소정의 시간으로 한다. 각 가스 공급관으로부터 공급하는 N2가스의 공급 유량은 예컨대 100sccm 내지 5000sccm의 범위 내의 소정의 유량으로 한다. 웨이퍼(200)의 온도(성막 온도)는 예컨대 150℃ 내지 250℃, 바람직하게는 200℃ 내지 250℃의 범위 내의 소정의 온도로 한다.
전술한 조건 하에서 웨이퍼(200)에 대하여 BCl3가스를 공급하는 것에 의해 우선적으로 웨이퍼(200)의 표면에 노출한 Si막 상에 B와 Cl을 포함하는 B함유층(제1층, BCl3층)이 형성된다(선택 성장된다).
[스텝2]
스텝1이 종료된 후, 처리실(201) 내의 잔류 가스를 제거한다.
구체적으로는 스텝1에 의해 제1층이 형성된 후, 밸브(243a)를 닫아 BCl3가스의 공급을 정지한다. 이때 APC밸브(244)는 열림(開) 상태로 하여 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 미반응 또는 제1층 형성에 기여한 후의 BCl3가스나 부생성물을 처리실(201) 내로부터 배제한다. 이때 밸브(243c 내지 243d)는 열림 상태로 하여 N2가스의 처리실(201) 내로의 공급을 유지한다. N2가스는 퍼지 가스로서 작용한다.
[스텝3]
스텝2가 종료된 후, 처리실(201) 내의 웨이퍼(200)에 대하여 B2H6가스를 공급한다. 구체적으로는 밸브(243a)를 닫힘(閉) 상태로 하고 밸브(243b)를 열어 가스 공급관(232b) 내에 B2H6가스를 흘린다. 밸브(243c 내지 243d)의 개폐 제어는 스텝1에서의 그들과 마찬가지로 제어한다. B2H6가스는 MFC(241b)에 의해 유량 조정되고, 노즐(249b)을 개재해서 처리실(201) 내에 공급되어 배기관(231)으로부터 배기된다. 이때 웨이퍼(200)에 대하여 B2H6가스가 공급된다. N2가스는 MFC(241d)에 의해 유량 조정되고, B2H6가스와 함께 처리실(201) 내에 공급되어 배기관(231)으로부터 배기된다.
이때 처리실(201) 내의 압력(성막 압력)은 예컨대 10Pa 내지 500Pa의 범위 내의 소정의 압력으로 한다. 성막 압력이 10Pa 미만이 되면 처리실(201) 내에 공급된 B2H6가스의 유속이 커서 미반응 상태에서 처리실(201) 외로 배출된다. 또한 성막 압력이 500Pa를 넘으면 B2H6가스가 열분해되고 B가 응집되어 파티클의 요인이 된다. B2H6가스의 공급 유량은 예컨대 10sccm 내지 2000sccm의 범위 내의 소정의 유량으로 한다. B2H6가스의 공급 시간은 예컨대 1초 내지 10초의 범위 내의 소정의 시간으로 한다. 각 가스 공급관으로부터 공급하는 N2가스의 공급 유량은 예컨대 100sccm 내지 5000sccm의 범위 내의 소정의 유량으로 한다. 웨이퍼(200)의 온도(성막 온도)는 스텝1과 마찬가지인 온도로 한다. 성막 온도가 150℃ 미만이 되면 처리실(201) 내에 공급된 B2H6가스가 흡착되지 않고, 웨이퍼(200) 상으로의 제2층의 형성이 곤란해지는 경우가 있다. 또한 성막 온도가 250℃를 넘으면 B2H6가스가 열분해되고 B가 응집되어 파티클의 요인이 된다.
웨이퍼(200)에 대하여 공급된 B2H6가스는 스텝1에서 웨이퍼(200)의 표면에 노출한 Si막 상에 형성된 제1층의 적어도 일부와 반응한다. 즉 BCl3가스의 리간드이었던 제1층에 포함되는 Cl과 B2H6가스의 리간드인 H가 서로 반응해서 HCl이 되어서 제1층으로부터 이탈하고, 대신 B2H6가스에 포함되는 B가 제1층에 결합해서 Si 상에 불순물이 적은 B층인 제2층이 형성된다(선택 성장된다).
[스텝4]
스텝3이 종료된 후, 처리실(201) 내의 잔류 가스를 제거한다. 구체적으로는 제2층이 형성된 후, 밸브(243b)를 닫아 B2H6가스의 공급을 정지한다. 이때 APC밸브(244)는 열림 상태로 하여 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 미반응 또는 제2층 형성에 기여한 후의 B2H6가스나 부생성물을 처리실(201) 내로부터 배제한다. 이때 밸브(243c 내지 243d)는 연 상태로 하여 N2가스의 처리실(201) 내로의 공급을 유지한다. N2가스는 퍼지 가스로서 작용한다.
[소정 횟수 실시]
전술한 스텝1 내지 4를 1사이클로 하고 이 사이클을 소정 횟수(n회, n은 1 이상의 정수) 수행하는 것에 의해 웨이퍼(200) 상에 소정 조성, 소정 막 두께의 B를 포함하는 도펀트 막(B막)을 형성할 수 있다. n=1의 경우는 스텝4에서 형성된 B층인 제2층이 도펀트 막이 된다.
이때 형성되는 B막의 막 두께는 1Å 정도이며 1원자층 정도가 보다 바람직하다. 1Å보다 두껍게 하면, 그 후의 공정에서 저해 막이 되는 가능성이 있다. 따라서 필요한 농도 분량만큼만 형성하고, 그 후의 공정에서 확산시키는 것이 바람직하다. 바람직하게는 전술한 스텝을 1사이클(n=1) 수행한다.
이와 같이 각각 다른 리간드를 가지고 리간드끼리가 반응하는 2종류의 원료 가스를 교호(交互)적으로 공급하는 것에 의해 리간드끼리의 결합에 의한 부생성물이 생성된다. 이 부생성물은 B막으로부터 이탈해서 제거되기 때문에 불순물(Cl, H 등)의 적은 B막을 형성하는 것이 가능해진다. 즉 웨이퍼(200)에 형성된 제1층에 포함되는 Cl과 B2H6가스에 포함되는 H가 반응해서 막 중으로부터 Cl을 제거해서 부생성물로서 할로겐 수소인 염화수소(HCl)를 생성하고, 막 중에는 B2H6가스 유래의 B가 잔류한다.
또한 원료 가스의 열분해에 의한 반응이 아니기 때문에 웨이퍼(200)에 대한 선택성이 양호하며 Si막과 SiO막이 표면에 노출한 웨이퍼(200)의 Si막 상에 우선적으로 선택 성장시키는 것이 가능해진다. SiO막 상에 B막이 형성되기 어려운 이유는 결정화된 B는 화학적으로 불활성이며, 내산성이 있고 산소(O)와 결합하기 어렵기 때문이다.
소정 막 두께의 B막이 형성된 후, B막 상에 캡 막으로서 SiO막이나 SiN막을 형성해도 좋다. 이에 의해 다음 어닐링 스텝에서 B가 휘발되는 것을 억제할 수도 있다.
(어닐링 스텝)
다음으로 N2분위기 하에서 고온 고압으로 어닐링 처리를 수행한다. 구체적으로는 밸브(243c 내지 243d)를 연 상태에서 N2가스의 처리실(201) 내로의 공급을 유지하면서 처리실(201) 내를 고온, 고압으로 하여 웨이퍼(200) 내에 B를 확산시켜서 도핑을 수행한다.
이때 처리실(201) 내의 압력을 예컨대 10Pa 내지 100000Pa의 범위 내의 소정의 압력으로 한다. 처리실(201) 내의 온도는 예컨대 900℃ 내지 1200℃, 바람직하게는 1000℃ 내지 1200℃의 온도로 한다. 처리 시간은 예컨대 60초 내지 3600초, 바람직하게는 60초 내지 600초의 범위 내의 소정의 시간으로 한다. N2가스의 공급 유량은 예컨대 100sccm 내지 10000sccm의 범위 내의 소정의 유량으로 한다.
처리실(201) 내의 온도가 900℃ 미만이거나 처리 시간이 60초 미만의 경우에는 B가 Si막 내에 확산되지 않는 일이 있다. 처리실(201) 내의 온도가 1200℃를 넘거나 처리 시간이 3600초를 넘은 경우에는 Si막이 녹거나 막 중의 B가 승화되는 일이 있다. 성막 온도를 예컨대 900℃ 내지 1200℃, 바람직하게는 1000℃ 내지 1200℃로 하고, 처리 시간을 예컨대 60초 내지 3600초, 바람직하게는 60초 내지 600초로 하는 것에 의해 웨이퍼(200) 중에서 Si의 움직임이 심해지며 흐트러진 위치로부터 원래의 단결창(單結晶)이 되도록 이동하고, Si막 내에 B가 확산되어서 도프드 실리콘막의 형성을 보다 효율적으로 수행하는 것이 가능해진다.
즉 웨이퍼(200) 상에 B막을 균일하게 형성시킨 후에 웨이퍼(200) 내에 확산시키는 것에 의해 균일하게 도핑하는 것이 가능해진다. 또한 B막 중에 Cl, H, HCl 등이 불순물로서 잔류한 경우, 이 어닐링 스텝에 의해 제거된다.
또한 도펀트 원소로서 B를 이용하는 경우에 이 어닐링 스텝을 처리실(201) 내가 아닌 처리로(202) 외(Ex-situ)에서 수행하면 B막이 산화돼서 BO막이 되고, 어닐링 스텝에서 도프드 SiO막이 되는 가능성이 있어 성막 처리 후, 그대로 처리실(201) 내(In-situ)에서 수행하는 것이 바람직하다. 단, 전술한 바와 같이 B막 상에 캡 막을 형성한 경우는 캡 막에 의해 산화 억제되는 경우가 있다. 이와 같이 산화 억제 수단이 있는 경우나 산화되어도 허용 범위 내로 할 수 있는 경우는 Ex-situ에서 어닐링 스텝을 수행해도 좋다.
(애프터 퍼지·대기압 복귀 스텝)
어닐링 처리 후, 가스 공급관(232c 내지 232d)의 각각으로부터 N2가스를 처리실(201) 내에 공급하고 배기관(231)으로부터 배기한다. N2가스는 퍼지 가스로서 작용한다. 이에 의해 처리실(201) 내가 퍼지되어 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스에 치환되어(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로딩 및 웨이퍼 디스차징)
보트 엘리베이터(115)에 의해 씰 캡(219)이 하강되어 매니폴드(209)의 하단이 개구된다. 그리고 처리 완료된 웨이퍼(200)가 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부에 반출된다(보트 언로딩). 처리 완료된 웨이퍼(200)는 보트(217)로부터 취출(取出)된다(웨이퍼 디스차징).
(3) 효과
본 실시 형태에 의하면 이하에 기재된 하나 또는 복수의 효과를 얻을 수 있다.
(a) 본 실시 형태에서 형성되는 B막은 각각 다른 리간드를 가지고 리간드끼리가 반응하는 2종류의 원료 가스를 교호적으로 공급하고 리간드끼리의 결합에 의해 생성된 부생성물을 제거하면서 형성되므로, 불순물이 적고 스텝 커버리지[단차(段差) 피복성]이 양호하다.
(b) 원료 가스의 열분해에 의한 반응이 아니기 때문에, 웨이퍼(200)에 대한 선택성이 양호하며 Si막과 SiO막(또는 SiN막)이 표면에 노출한 웨이퍼(200)의 Si막 상에 우선적으로 선택 성장시키는 것이 가능하다.
(c) 본 실시 형태에 의해 B막을 형성한 후 어닐링 처리를 수행하기 전에 캡 막으로서 SiO막이나 SiN막을 형성하는 것에 의해서, 다음 어닐링 스텝에서 B가 휘발되는 것을 억제할 수 있다.
(d) 본 실시 형태에 의해 B막을 형성한 후 어닐링 처리를 수행하는 것에 의해서, Si막 상에 형성된 도펀트 막의 B가 Si막 내에 확산되어서 스텝 커버리지가 양호한 도프드 Si막을 형성할 수 있다.
(e) 스텝2 및 스텝4의 잔류 가스 제거 공정에서 각 원료 가스가 제거되기 때문에, 성막 레이트가 낮아져 박막을 형성하는 데에 바람직하다.
(f) 웨이퍼(200)의 표면이 수소(H) 종단(終端)되는 경우, 스텝1에서 B2H6가스보다 먼저 BCl3가스를 공급하는 것에 의해 BCl3가스가 웨이퍼(200) 상의 H와 반응하기 때문에 웨이퍼(200) 상에 흡착하기 쉬워진다.
(4) 변형예들
본 실시 형태에서의 성막 처리의 시퀀스에서는 도 4에 도시된 형태에 한정되지 않고, 이하에 설명되는 변형예들과 같이 변경할 수 있다.
(제1 변형예)
도 5에 도시된 바와 같이 스텝1로서 B2H6가스를 먼저 공급하고, 스텝2로서 잔류 가스를 제거하고, 스텝3으로서 BCl3가스를 공급하고, 스텝4로서 잔류 가스를 제거하는 공정을 1사이클로 하고, 이 사이클을 교호적으로 수행하는 사이클을 소정 횟수(n회) 수행하도록 해도 좋다.
제1 변형예에서도 도 4에 도시하는 성막 시퀀스의 (a) 내지 (e)와 같은 효과를 얻을 수 있다.
(제2 변형예)
도 6에 도시된 바와 같이 스텝1로서 BCl3가스를 공급하고, 스텝2로서 B2H6가스를 공급하는 공정을 1사이클로 하고, 이 사이클을 교호적으로 수행하는 사이클을 소정 횟수(n회) 수행하도록 해도 좋다. 제1 실시 형태와 다른 점은 각 원료 가스 공급 공정 후에 잔류 가스 제거 공정을 수행하지 않는 점이다.
제2 변형예에서도 도 4에 도시하는 성막 시퀀스의 (a) 내지 (d) 및 (f)와 같은 효과를 얻을 수 있다. 또한 제2 변형예에서는 각 원료 가스 공급 공정 후에 잔류 가스 제거 공정이 없기 때문에 각 가스의 반응이 많이 발생해서 성막 레이트가 높아진다.
(제3 변형예)
도 7에 도시된 바와 같이 스텝1로서 B2H6가스를 공급하고, 스텝2로서 BCl3가스를 공급하는 공정을 1사이클로 하고, 이 사이클을 교호적으로 수행하는 사이클을 소정 횟수(n회) 수행하도록 해도 좋다. 제2 변형예2와 마찬가지로 각 원료 가스 공급 공정 후에 잔류 가스 제거 공정을 수행하지 않는다.
제3 변형예에서도 도 4에 도시하는 성막 시퀀스의 (a) 내지 (d)와 마찬가지인 효과를 얻을 수 있다. 또한 제3 변형예에서는 각 원료 가스 공급 공정 후에 잔류 가스 제거 공정이 없기 때문에 각 가스의 반응이 많이 발생해서 성막 레이트가 높아진다.
(제4 변형예)
도 8에 도시된 바와 같이 스텝1로서 BCl3가스와 B2H6가스를 동시에 공급하고, 스텝2로서 잔류 가스를 제거하는 공정을 1사이클로 하고, 이 사이클을 교호적으로 수행하는 사이클을 소정 횟수(n회) 수행하도록 해도 좋다. 이때 「동시에 공급한다」라는 BCl3가스와 B2H6가스가 함께 처리실(201) 내에 존재하는 타이밍이 있으면 좋다. BCl3가스를 흘리기 시작하는 타이밍은 B2H6가스를 흘리기 시작하는 타이밍과 달라도 좋다. BCl3가스의 공급을 멈추는 타이밍은 B2H6가스의 공급을 멈추는 타이밍과 달라도 좋다.
제4 변형예에서도 도 4에 도시하는 성막 시퀀스의 (a) 내지 (d)와 마찬가지인 효과를 얻을 수 있다. 또한 BCl3가스와 B2H6가스를 동시에 공급하기 때문에 성막 레이트가 높아져 후막(厚膜)을 형성하는 데에 바람직하다.
(5) 실험 결과
이하 전술한 실시 형태에서 얻을 수 있는 효과를 뒷받침하는 실험 결과에 대해서 설명한다. 본 실험에서는 전술한 실시 형태에서의 기판 처리 장치(100)를 이용해서 도 4에 도시하는 시퀀스에 의해 B막을 형성했다. 성막 처리의 처리 조건은 다음과 같다.
히터(207)의 온도: 200℃
처리실(201) 내의 압력: 60Pa
BCl3가스의 공급 유량: 300cc
BCl3가스의 공급 시간: 5초
B2H6가스의 공급 유량: 300cc
B2H6가스의 공급 시간: 5초
본 실시 형태에 의해 형성된 B막에 대해서 막 두께 및 밀도를 각각 측정했다. 측정은 X선 반사율(XRR)법을 이용해서 수행했다. 본 실시 형태에 의해 형성된 B막의 막 두께는 1.38nm, 밀도가 1.82g/cm3이었다.
또한 본 실시 형태에 의해 형성된 B막에 대해서 평균면 조도(粗度, roughness)를 측정했다. 측정은 원자간력 현미경(AFM, Atomic-force microscopy)을 이용해서 수행했다. 도 9에는 본 실시 형태에 의해 형성된 B막의 AFM 상(像)이 도시된다. 이 B막의 제곱 평균면 조도(RMS)는 0.22nm, 평균면 조도(Ra)는 0.17nm이며, 상당히 평탄에 가까운 것을 알 수 있다.
또한 본 실시 형태에 의해 형성된 B막을 Si기판 및 SiO기판 상에서 각각 성장시켜 Si기판 및 SiO기판 각각에서의 B의 양을 측정했다. 측정은 형광 X선 분석 장치(XRF, X-ray fluorescence analyzer)를 이용해서 수행했다. 도 10에 도시된 바와 같이 Si기판 상의 B의 양은 사이클수와 함께 증가하는 것에 대해서 SiO기판 상의 B는 미량이고 변화도 없었다. 도 10에 의하면 본 실시 형태에 의해 형성된 B막은 선택성을 가지는 것을 알 수 있다.
<본 발명의 다른 실시 형태>
이상 본 발명의 실시 형태를 구체적으로 설명했다. 하지만 본 발명은 전술한 실시 형태에 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 갖가지 변경이 가능하다.
예컨대 전술한 실시 형태에서는 B막을 선택 성장시키는 기판으로서 Si막과 SiO막을 표면에 포함하는 기판을 이용하는 예에 대해서 설명했지만 이에 한정되지 않고, Si막과 SiN막을 표면에 포함하는 기판을 이용해도 좋다. 이 경우, B막은 Si막 상에 우선적으로 선택 성장된다.
예컨대 전술한 실시 형태에서는 도펀트 원소로서 붕소(B)를 이용하는 예에 대해서 설명했지만 이에 한정되지 않고, 인(P), 비소(As), 인듐(In) 등을 이용할 수도 있고, 그 경우, 도펀트 함유 가스로서는 B함유 가스 외에 P함유 가스, As함유 가스, In함유 가스 등을 이용할 수도 있다.
또한 전술한 실시 형태에서는 도펀트 함유 가스로서 BCl3가스와 B2H6가스를 이용하는 예에 대해서 설명했지만 이에 한정되지 않고, 리간드끼리가 결합해서 부생성물을 생성하는 가스의 조합이면 좋고, 특히 할로겐(Cl) 가스와 H환원 가스와의 조합이 바람직하다.
또한 전술한 실시 형태에서는 할로겐 원소(Cl)를 포함하는 도펀트 함유 가스로서 BCl3가스를 이용하는 예에 대해서 설명했지만 이에 한정되지 않고, 5염화 인(PCl5) 가스, 3염화 인(PCl3) 가스, 3염화 비소(AsCl3) 등의 할로겐화물을 이용할 수 있다.
또한 전술한 실시 형태에서는 수소 원소(H)를 포함하는 도펀트 함유 가스로서 B2H6가스를 이용하는 예에 대해서 설명했지만 이에 한정되지 않고, 파스핀(phosphine)(PH3) 가스, 아르신(AsH3) 가스 등을 이용할 수 있다.
또한 전술한 실시 형태에서는 불활성 가스로서 N2가스를 이용하는 예에 대해서 설명했지만 이에 한정되지 않고, 아르곤(Ar) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 크세논(Xe) 가스 등의 희가스를 이용할 수 있다.
또한 전술한 실시 형태에서는 한 번에 복수 매의 기판을 처리하는 뱃치식의 기판 처리 장치를 이용해서 성막, 어닐링 처리를 수행하는 예에 대해서 설명했지만 본 발명은 이에 한정되지 않고, 한 번에 1매 또는 복수 매의 기판을 처리하는 매엽식(枚葉式)의 기판 처리 장치를 이용해서 성막, 어닐링 처리를 수행하는 경우에도 바람직하게 적용할 수 있다.
이상 본 발명의 일 실시 형태에 대해서 설명했지만 본 발명은 전술한 일 실시 형태에 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 갖가지 변경 가능하다.
100: 기판 처리 장치 121: 컨트롤러(제어부)
200: 웨이퍼(기판) 201: 처리실 207: 히터

Claims (12)

  1. 실리콘 산화막 또는 실리콘 질화막 중 적어도 하나와 실리콘막을 그 표면에 포함하는 기판에 대하여 도펀트 원소 및 제1 리간드를 포함하는 제1 도펀트 함유 가스를 공급하여 제1 도펀트 함유층을 형성하는 공정 및 상기 제1 도펀트 함유층이 형성된 기판에 대하여 상기 도펀트 원소 및 상기 제1 리간드와는 달라 상기 제1 리간드와 반응하는 제2 리간드를 포함하는 제2 도펀트 함유 가스를 공급하여 제2 도펀트 함유층을 형성하는 공정을 포함하는 사이클을 소정 횟수 수행하는 것에 의해서, 상기 실리콘막 상에 상기 도펀트 원소를 포함하는 도펀트 막을 선택 성장시키는 공정; 및
    상기 도펀트 막이 형성된 기판에 대하여 열처리를 수행하여 상기 실리콘막 내에 상기 도펀트 원소를 확산시키는 것에 의해서, 상기 기판 상에 도프드 실리콘막을 형성하는 공정;
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제2 리간드는 할로겐 원소 및 수소 원소 중의 어느 하나이며,
    상기 제1 리간드와 상기 제2 리간드와는 서로 반응해서 할로겐화 수소를 생성하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 도펀트 원소는 붕소인 반도체 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 도펀트 막은 결정화한 붕소막인 반도체 장치의 제조 방법.
  5. 제3항에 있어서,
    상기 제1 도펀트 함유 가스와 제2 도펀트 함유 가스는 일방(一方)이 BCl3이며, 타방이 B2H6인 반도체 장치의 제조 방법.
  6. 제4항에 있어서,
    상기 제1 도펀트 함유 가스는 BCl3이며,
    상기 제1 도펀트 함유층을 형성하는 공정을 상기 제2 도펀트 함유층을 형성하는 공정보다 먼저 수행하는 반도체 장치의 제조 방법.
  7. 제4항에 있어서,
    상기 제1 도펀트 함유 가스는 B2H6이며,
    상기 제1 도펀트 함유층을 형성하는 공정을 상기 제2 도펀트 함유층을 형성하는 공정보다 먼저 수행하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 기판 상에 도프드 실리콘막을 형성하는 공정에서는 질소 분위기 하에서 열처리를 수행하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 제1 도펀트 함유층을 형성하는 공정과 상기 제2 도펀트 함유층을 형성하는 공정을 동시에 수행하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 사이클은
    상기 제1 도펀트 함유층을 형성하는 공정 후, 상기 제1 도펀트 함유 가스를 제거하는 공정; 및
    상기 제2 도펀트 함유층을 형성하는 공정 후, 상기 제2 도펀트 함유 가스를 제거하는 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  11. 기판을 수용하는 처리실;
    상기 기판에 대하여 도펀트 원소 및 제1 리간드를 포함하는 제1 도펀트 함유 가스와 상기 도펀트 원소 및 상기 제1 리간드와는 달라 상기 제1 리간드와 반응하는 제2 리간드를 포함하는 제2 도펀트 함유 가스를 공급하는 가스 공급계;
    상기 기판을 가열하는 가열계; 및
    상기 가스 공급계와 상기 가열계를 제어하여, 상기 처리실에 수용된 실리콘 산화막 또는 실리콘 질화막 중 적어도 하나와 실리콘막을 그 표면에 포함하는 기판에 대하여 상기 제1 도펀트 함유 가스를 공급하여 제1 도펀트 함유층을 형성하는 처리와, 상기 제1 도펀트 함유층이 형성된 기판에 대하여 상기 제2 도펀트 함유 가스를 공급하여 제2 도펀트 함유층을 형성하는 처리를 포함하는 사이클을 소정 횟수 수행하는 것에 의해서, 상기 실리콘막 상에 상기 도펀트 원소를 포함하는 도펀트 막을 선택 성장시키는 처리; 및 상기 도펀트 막이 형성된 기판에 대하여 열처리를 수행하여 상기 실리콘막 내에 상기 도펀트 원소를 확산시키는 것에 의해서, 상기 기판 상에 도프드 실리콘막을 형성하는 처리를 수행하도록 구성되는 제어부;
    를 포함하는 기판 처리 장치.
  12. 실리콘 산화막 또는 실리콘 질화막 중 적어도 하나와 실리콘막을 그 표면에에 포함하는 기판에 대하여 도펀트 원소 및 제1 리간드를 포함하는 제1 도펀트 함유 가스를 공급하여, 제1 도펀트 함유층을 형성하는 순서 및 상기 제1 도펀트 함유층이 형성된 기판에 대하여 상기 도펀트 원소 및 상기 제1 리간드와는 다르고 상기 제1 리간드와 반응하는 제2 리간드를 포함하는 제2 도펀트 함유 가스를 공급하여, 제2 도펀트 함유층을 형성하는 순서를 포함하는 사이클을 소정 횟수 수행하는 것에 의해서, 상기 실리콘막 상에 상기 도펀트 원소를 포함하는 도펀트 막을 선택 성장시키는 순서; 및
    상기 도펀트 막이 형성된 기판에 대하여 열처리를 수행하여 상기 실리콘막 내에 상기 도펀트 원소를 확산시키는 것에 의해서, 상기 기판 상에 도프드 실리콘막을 형성하는 순서;
    가 실행되는 기판 처리 장치를 컴퓨터에 의해 실행시키기 위해 기록 매체에 저장된 프로그램.
KR1020170068180A 2016-06-06 2017-06-01 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR101922593B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-112732 2016-06-06
JP2016112732A JP6630237B2 (ja) 2016-06-06 2016-06-06 半導体装置の製造方法、基板処理装置及びプログラム

Publications (2)

Publication Number Publication Date
KR20170138046A true KR20170138046A (ko) 2017-12-14
KR101922593B1 KR101922593B1 (ko) 2018-11-27

Family

ID=60483946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170068180A KR101922593B1 (ko) 2016-06-06 2017-06-01 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (3)

Country Link
US (1) US10388762B2 (ko)
JP (1) JP6630237B2 (ko)
KR (1) KR101922593B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112567497A (zh) 2018-08-11 2021-03-26 应用材料公司 掺杂技术

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3115393A (en) * 1961-04-25 1963-12-24 Gen Electric Process for boron production
JPH02132823A (ja) * 1987-12-30 1990-05-22 Fujitsu Ltd 浅い接合を形成する方法及びその浅い接合を有する半導体装置
US5183777A (en) 1987-12-30 1993-02-02 Fujitsu Limited Method of forming shallow junctions
JPH0457319A (ja) * 1990-06-27 1992-02-25 Toshiba Corp 単結晶薄膜の形成方法
JPH08330246A (ja) 1995-05-31 1996-12-13 Toshiba Corp 多結晶シリコン膜の成膜方法
US6555451B1 (en) * 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
US6664198B1 (en) * 2002-07-03 2003-12-16 Micron Technology, Inc. Method of forming a silicon nitride dielectric layer
US7232631B2 (en) 2003-05-08 2007-06-19 Dai Nippon Prinitng Co., Ltd. Mask for charged particle beam exposure, and method of forming the same
US7604830B2 (en) 2004-06-24 2009-10-20 Cook Incorporated Method and apparatus for coating interior surfaces of medical devices
JP5384852B2 (ja) 2008-05-09 2014-01-08 株式会社日立国際電気 半導体装置の製造方法及び半導体製造装置
US8012859B1 (en) * 2010-03-31 2011-09-06 Tokyo Electron Limited Atomic layer deposition of silicon and silicon-containing films
WO2012135599A1 (en) 2011-03-31 2012-10-04 Tokyo Electron Limited Method for forming ultra-shallow doping regions by solid phase diffusion
US8580664B2 (en) 2011-03-31 2013-11-12 Tokyo Electron Limited Method for forming ultra-shallow boron doping regions by solid phase diffusion
JP5815443B2 (ja) * 2012-03-19 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2014192485A (ja) 2013-03-28 2014-10-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
KR101922593B1 (ko) 2018-11-27
JP2017220526A (ja) 2017-12-14
US20170352745A1 (en) 2017-12-07
JP6630237B2 (ja) 2020-01-15
US10388762B2 (en) 2019-08-20

Similar Documents

Publication Publication Date Title
JP5518499B2 (ja) 半導体デバイスの製造方法および基板処理装置
JP5393895B2 (ja) 半導体装置の製造方法及び基板処理装置
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
US10640869B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN112838003A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR102111210B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체
US20210305058A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20210117950A (ko) 기화 장치, 기판 처리 장치, 클리닝 방법 및 반도체 장치의 제조 방법
US20230335404A1 (en) Substrate processing method, non-transitory computer-readable recording medium, substrate processing apparatus and method of manufacturing semiconductor device
JP2012186275A (ja) 基板処理装置及び半導体装置の製造方法
KR101922593B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US20220178019A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11898247B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
WO2022064549A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
US10714336B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
CN115989338A (zh) 半导体装置的制造方法、记录介质以及基板处理装置
JP2022052053A (ja) 半導体装置の製造方法、プログラム、基板処理装置および基板処理方法
JP7440480B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
WO2022059170A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
EP4357481A1 (en) Method of processing substrate, method of manufacturing semiconductor device, program, and substrate processing apparatus
WO2023037452A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
EP4117023A1 (en) Method of processing substrate, substrate processing apparatus, and recording medium
JP2022136221A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20240038582A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR20230041586A (ko) 기판 처리 방법, 프로그램, 기판 처리 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant