JPH02132823A

JPH02132823A - 浅い接合を形成する方法及びその浅い接合を有する半導体装置

Info

Publication number: JPH02132823A
Application number: JP63329099A
Authority: JP
Inventors: Masahiko Toki; 雅彦土岐; Michiko Takei; 美智子竹井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-12-30
Filing date: 1988-12-28
Publication date: 1990-05-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔ヰ既　　要〕浅い接合（シャロージャンクション）を形成する方法及
び該浅い接合を有する半導体装置に係り、特に薄い厚さ
と高い不純物濃度を有するシリコン層を具備する半導体
装置における浅い接合を形成する方法及び浅い接合を有
するバイポーラ及びＭＯＳトランジスタ等の半導体装置
に関し、上記問題点を低減させて、基板にダメージを与
えることなく、厚さ１０００人以下の浅い接合をもち不
純物濃度が１０１８〜１０２１ｃｆｆｌ−３の不純物拡
散層を形成すること、及び該浅い接合を有する半導体装
置を提供することを目的とし、シリコン基板上にボロン、リン及びヒ素の群から選択さ
れた１元素との水素化合物を含有する膜を数原子層〜１
０００人の厚さに形成する工程、及び該膜をアニールす
る工程、を含み、その結果該シリコン層の表層に１０００人以下
の深さで１０Ｉ８〜１０１８ｃｍ−３の不純物領域を形
成することを構成とする。

〔産業上の利用分野〕

本発明は浅い接合（シャロージャンクション）を形成す
る方法及び該浅い接合を有する半導体装置に係り、特に
薄い厚さと高い不純物濃度を有するシリコン層を具備す
る半導体装置における浅い接合を形成する方法及び浅い
接合を有するバイポーラ及びＭＯＳ　トランジスタ等の
半導体装置に関する。

？従来の技術及び発明が解決しようとする課題〕一般に
、半導体装置は半導体基板面に不純物拡！ｔＩｌ層を形
成して半導体累子を作成しているが、その不純物拡散層
は、例えば、半導体基板表面にＳｉｎ２（酸化シリコン
）膜を熱酸化して生成し、これをフォ｝　ＩＪソグラフ
ィ技術によってパターンニングし、そのパターンニング
されたＳｉＯ■膜をマスクにして露出基仮面に選択的に
不純物を熱拡散、あるいは、イオン注入して形成する方
法が採られている。

ところが、そのような従来の形成法のうち、熱拡散法は
高温度の熱処理（アニール）をおこなうために、不純物
が深さ方向と共に横方向にも拡がっ−Ｃ、不純物の深さ
方向拡散のみを制御することが困難である。特に、拡散
係数の大きい不純物、例えば、硼素（Ｂ　；　Ｂｏｒｏ
ｎ）を拡散する場合は横方向、深さ方向ともに不純物拡
散が大きくて、浅い接合の形成は一層困難である。

又、イオン注入法の場合には、注入後に不純物を活性化
し、ダメージを回復するための長時間のアニールが必要
で、そのため、注入イオンの再分布が起こり、また、結
晶方位によってはチャンネリング現象も起こって、熱拡
散法と同様に浅い接合を形成することが難しい。更に、
このチャネリング現象を低減させるために、垂直方向か
ら７゜の角度でイオン注入をおこなう方法も知られてい
るが、ゲート電極部などの段差ある部分では影部分がで
きる。従って、上記従来の熱拡散法やイオン注入法では
Ｏ．　ｌｍ　（１０００人）あるいはそれ以下の深さの
不純物拡散層を安定して形成することが困難であった。

具体的な実施例、例えば高不純物濃度すなわちＩＸＩＯ
”ないしｌ　ＸＩＯ”ｃｍ−３を有するｎｐｎ型バイボ
ーラトランジスタとホットキャリア効果を防止するため
にＬＤＤ（Ｌｉｇｈｔｌｙ　ｄｏｐｅｄ　ｄｒａｉｎ）
を有する短チャンネル型電界効果トランジスタ（ＦεＴ
）を説明ずろ。

まず、従来のｎｐｎ型バイポーラトランジスタおよびそ
の製造方法について、第１１図を参照して説明する。

第１１図参照ｐ型半導体基板１上にｎ゛型埋め込み層２を形成し、そ
の上に、コレクタをなすｎ型半導体層３を形成し、さら
に、素子分離用ｐ゛型半導体層４を形成する。

次にベース形成領域に開口を有するレジストマスク（図
示せず）を使用してベース形成領域のみに例えばボロン
をイオン注入してベース５を形成し、次にエミック形成
領域に開口を有するレジストマスク（図示せず）を使用
して例えばヒ素をイオンをエミッタ形成領域に注入して
エミツタ６を形成する。

第１１図において、８はフィールド絶縁膜であり、Ｃ．
Ｂ．Ｅは、それぞれ、コレクタ電極、ベース電極、エミ
ッタ電極である。

半導体装置の電気的特性は下記をもって表わされる。

ここで、 β　はベース輸送効率であり、Ｗ，はベース幅（ベース層の厚さ）であり、ＬｎＢはベ
ース拡散長であり、ｈＦＥはエミッタ接地電流増幅率であり、Ｔ　はエミッ
タ注入効率であり、ｆ，はカットオフ周波数である。

式（ａ）は、ベース幅（ベース層の厚さ＞ＷＢを狭くす
れば、ベース輸送効率βが大きくなり、式（ｂ）は、ベ
ース輸送効率βが大きくなれば、エミッタ接地電流増幅
率ｈＦＥが大きくなることを示す。また、式（Ｃ）は、
ベース幅（ベース層の厚さ）Ｗ，を狭くすれば、トラン
ジスタの動作周波数限界を示すカットオフ周波数ｆ，が
高くなることを示す。

このように、ベース幅（ベース層の厚さ）ＷＢを狭《す
ることは、半導体装置の諸特性を改善する上で非常に重
要なことである。ベース幅《ベース層の厚さ）Ｗａを狭
《形成する方法として、不純物イオンのイオン注入加速
エネルギーを小さくすることが考えられるが、この場合
は、チャンネリング現象が発生して、ベース幅（ベース
暦の厚さ）は、第１２図に曲線（ｐ）をもって示すよう
に、半導体基板内部にまで拡散する。従って２．　００
０〜３．　０００人厚以下の厚さＷａを有するベース層
に形成すること事実上困難である。曲線Ａ及びＲはエミ
ッタ領域及びコレクタ領域の不純物濃度分布を示す。

次に第１３図を参照して、ＬＤＤを有する従来の電界効
果トランジスタについて略述する。

第１３図において、１１はｎ型シリコン基板またはｎ型
シリコンエピタキシャル層等ｎ型シリコン層であり、１
２は素子分離領域をなす厚い二酸化シリコン層でありｌ
３は厚さが２００人程度の二酸化シリコン層でありゲー
ト絶縁膜をなす。ｌ４は多結晶シリコン層でありゲート
電極をなす。

１６はｐ゛ソース領域をなし、１７もｐ゛　ドレイン領
域をなす。１８と１９とがｐ一領域であり上記せるＬＤ
Ｄである。

半導体装置に使用される電圧は素子の大きさにか＼わら
ず一般的に一定であるので、短チャンネル電界効果トラ
ンジスタにおいては、ドレイン領域近傍においてキャリ
ャの速度が過大となり、ホットキャリャ効果が発生して
ゲート電極・ドレイン間の絶縁が破られるおそれがある
。この現象は、キャリャが電子であるｎチャンネル型電
界効果トランジスタにおいて特に顕著であるが、ｐチャ
ンネル型電界効果トランジスタにおいても同様な現象が
認められる。

このホットキャリャ効果を抑制する手段として開発され
たものがＬＤＤであり、第１３図に示すように、ドレイ
ン１７チャンネルとの間に低不純物濃度領域（ＬＤＤ）
　ｌ　９を形成しておくもので、この領域の電界強度が
低下してホットキャリャ効果が抑制される。

か一るＬＤＤは厚さが薄く、ｉ．０００人以下である？
とが望ましいが、ボロン、ヒ素、リン等をイオン注入し
て形成すると、チャンネリング現象等の影響もあり、Ｌ
囲をなす低不純物濃度領域の厚さを２，　５００人以下
にすることは容易ではない。

また、ＬＤＤはイオン注入法に代えて、熱ＣＶ［１法（
ｐ型の場合、反応ガスにはＢＣＩ３またはＢ２Ｈ６を使
用）やプラズマＣＶＤ法（ｐ型の』合、反応ガスにはＳ
ｉＨ４とＢ２Ｈ６と０２とＮ２０とを使用）を使用して
ボロン酸化膜を堆積した後熱処理する方法によっても形
成される。前者にあってはスクッキングフォールト　（
積層欠陥）エッチングレートが発生し、後者にあっては
ＳｉＯ■よりＢＳＧの方が小さいため工程上、現実的に
すぐれた手段とは云い難い。さらに、ＢＳＧ膜は吸湿性
の膜であり経時変化が大きいという欠点もある。

本発明は上記問題点を低減させて、基板にダメージを与
えることなく、厚さ１０００人以下の浅い接合をもち不
純物濃度が１０１８〜ＩＱ２１ｃ『３の不純物拡散層を
形成すること、及び該浅い接合を有する半導体装置を提
供することを目的とする。

〔課題を解決するための手段〕

上記課題は本発明によればシリコン基板上にボロン、リ
ン及びヒ紫の群から選択された１元岩との水素化合物を
含有する膜を数原子層〜１０００人の厚さに形成する工
程、及び該膜をアニールする工程を含み、その結果該シリコン層
の表層に１０００人以下の深さで１０１８〜１０２１ｃ
ｍ−’の不純物領域を形成することを特徴とする浅い接
合を形成する方法によって達成される。

更に上記課題は本発明によれば浅い接合を有するバイポ
ーラトランジスタを製造する方法において；コレククとして作用する第１導電型シリコン層上にボロ
ン、リン及びヒ素の群から選択された１元素との水素化
合物を含有する膜を形成する工程、該膜とシリコン層を
アニールし該膜に含有する該１つの元累を第２導電ｎ型
シリコンに拡散し、１０００人以下の厚さのベースを形
成する工程及び前記第１導電型不純物を含有するシリコ
ン層のエミッタを該ベースの上に形成する工程、を含む
浅い接合を有するバイボーラトランジスタを製造する方
法によって解決される。

更に上記課題は本発明によれば、浅いソース、ドレインを有するＭＩＳ｝ランジスクを製
造する方法において；ゲート絶縁層とゲート電極を第１導電型シリコン層上に
形成する工程、ボロン、リン及びヒ素の群から選択された１つの元素と
の水素化合物を含有する膜を前記第１導電型シリコン層
に形成する工程、該ゲート電極の側壁にドレイン形成マスクを形成する工
程、及び該ゲート電極とその側壁をマスクとして用いて第２導電
型不純物を前記第１導電型シリコン層内に導入する工程
、を含む浅いソース及びドレインを有するＭｉｓトランジ
スタを製造する方法によって解決される。

更に上記課題は不発明によれば１０００人以下の厚さを
有し１０１８ないし１　０２　＋　ａｍ−ｓの不純物濃
度を有する浅いベース、シリフン層を含むパイポーラト
ランジスク、及び１０００人以下の厚さを存し、１０１
８ないし１０２１ｃｍ−３の不純物濃度を有する浅いソ
ース及びドレインシリコン層を含むＭＩＳトランジスタ
によって解決される。

〔作　用〕

本発明に係る、厚さは１．　０００人以下で極めて薄《
、しかも、不純物濃度は１０１８〜１０２Ｉｃｍ叩程度
と高いシリコン層の製造方法においては、ノンパーイア
ス・発散磁場型エレクトロンサイクロトロンレゾナンス
プラズマＣＶＤ法を使用すること＼されているので、イ，ボロン、リン、ヒ素等の不純物となる原子が主に水
素化物の形で極めて低エネルギー（１０〜２０Ｖ）をも
って、シリコン層１１上に堆積することができ、口，この堆積工程中シリコン層の温度は１５０℃以下に
保持される結果となり、ハ．その結果、ボロン、リン、と零等の不純物となる原
子は、シリコン層中に進入することがなく、シリコン層
の表面に、原子層レベル（すなわち数原子層から２００
人の厚さ）の薄膜として堆積することができる。

そして、この原子層レベルの薄膜として堆積した、ボロ
ン、リン、ヒ素等の不純物となる原子の層は、酸化を防
止しながら、７００〜９００℃の低温で真空熱処理また
は酸素分圧零での熱処理がなされることＮされているの
で、欠陥の発生をともなうことなく、厚さは１．　００
０人以下と極めて薄く、しかも、不純物濃度１０１８〜
１０２１程度の濃度に、上記のボロン、リン、ヒ素等の
不純物となる原子をシリコン層中に拡散することができ
浅い接合を安定して形成することができる。シリコン層
の表面に形成した原子層レベルの例えばボロン薄膜は、
ほぼ全てシリコン層中に拡散される。

〔実施例〕

以下、図面を参照して、本発明の実施例について説明す
る。

第１例シリコン層の表層に、厚さが１，０００人以下で極めて
薄く、しかも、不純物濃度が１０１８〜１ｏ２１ｃｍ−
３程度と高いシリコン層を形成する方法について説明す
る。

第１図参照図は、本発明に係るボロン、リン、ヒ素等の不純物とな
る原子の薄膜を形成するに使用されるノンバイアス・発
散磁場型エレクトロンサイクロトロンレゾナンスプラズ
マＣＶＤ装置の概略構造を示す構造図である。

図において、２１は例えば２．４５ＧＨｚの励起用マイ
クロ波Ａを導入する導波管であり、励起用マイクロ波Ａ
は、透光性アルミナ等よりなるマイクロ波導入窓２１ａ
を介してプラズマ発生室２４に導入される。２３はプラ
ズマ発生用磁界発生手段であり、通常８７５ガウスが供
される。ガス供給口２４ａを介して送入される反応性ガ
スを、上記励起用マイクロ波により、プラズマ化する。

２６はプラズマ送出用開口２２を有する反応室であり、
その中にシリコン基板２０を支持ずる支持手段２５が設
けられており、該支持手段２５は冷却手段２５ａにより
温度制御され反応に関与した反応ガスは排気系２７を介
して排出される。

上記のノンバイアス・発散磁場型エレクトロンサイクロ
トロンレゾナンスプラズマＣＶＤ装置の特徴は、その中
に存在するプラズマの有するエネルギーが、第２図に示
すように、プラズマ発生室から右側に向かって急激に低
下することにある。支持手段２５近傍においては、反応
性ガスのプラズマの有するエネルギーは１０〜２５Ｖに
低下する。

ｐ型の不純物を拡散して、ｐ型のシリコン層を製造する
場合は、反応ガスとして、Ｂ２Ｈ６と不活性ガス例えば
Ａｒ，　Ｈｅ，　Ｈ２等との混合ガス、を使用する。ま
た、ｎ型の不純物を拡散して、ｎ型のシリコン層を製造
する場合は、反応ガスとして、ＰＨ３と不活性ガス例え
ばＡｒ，Ｈｅ，Ｈ２等との混合ガス、または、＾ｓＨ，
を使用する。またソースガスの濃度、成長時間、アニー
ル温度等を制御することにより、活性層の濃度を制御す
ることができる。

シリコン基板２０を支持手段２５に支持させた後、上記
の反応ガスを内圧が０．１〜０．２Ｐａになるように送
入する。次に磁界と励磁用マイクロ波を供給すると、ボ
ロン、リン、ヒ累等が、シＩＪ　コン基仮２０上に堆積
する。ここで、ボロン、リン、ヒ累等の原子の有するエ
ネルギーは１０〜２０Ｖと極めて低いので、シリコン基
板２０の温度は１５０℃以下であり、原子層オーダーの
極めて薄い膜としてダメージなしにシリコン基板２０上
に第３Ａ図に示すように堆積する。

ボロン、リン、ヒ素等の薄膜を形成した後、９００℃以
下の温度で真空アニールずると、ボロン、リン、ヒ素等
の薄膜をなすロン、リン、ヒ素等が、深さが１．　００
０　Ａ以下に拡散し、深さが１．０００人以下であり、
しかも、不純物濃度が１０１８〜１０１８ｃｍ−”のｐ
型またはｎ型のシリコン層が第３Ｂ図に示すように形成
される。

第２例上記第１例で説明されたシリコン層よりなるＬＯＤを有
する電界効果トランジスタの製造方法について第４八図
ないし第４Ｆ図に基づいて説明する。

第４Ａ図参照ＬＯＣＯＳ法を使用して、ｎ型シリコン層１１の表面の
素子分離領域に厚い二酸化シリコン層１２を形成する。

つ＼゛いて、ＣＶＤ法を使用して、厚さが１００〜２０
０人の二酸化シリコン層１３ａをシリコン層ｌ１上に形
成し、次に、厚さが５，　０００　Ａの多結晶シリコン
層１４ａを形成する。

第４Ｂ図参照上記の二酸化シリコン層１３ａと多結晶シリコンｆｉｌ
ｌ４ａとの１６体をパターニングして、ゲート絶縁膜１
３とゲート電極１４とを形成する。

第４Ｃ図参照第１実施例に示したと同様に、反応性ガスは８　２Ｈ　
，と不活性ガス例えばＡｒ，　Ｈｅ，　Ｈ２等との混合
ガスを使用してなすノンバイアス・発敗磁場型エレクト
ロンサイクロトロンレゾナンスプラズマＣＶＤ法を使用
して、厚さ１，　Ｏ’００人以下程度に、ボロン層３０
を形成する。ボロン層３０の形成に用いられたマイクロ
波の波長は例えば２．４５ＧＨｚであり、磁界強度は８
７５ガウスであり、装置内圧は０．１〜０．２Ｐａであ
り、堆積時間は、マイクロ波のパワーが２００〜ｌｈ程
度の場合約２０秒である。

第４Ｄ図参照９００℃以下の窒素雰囲気中で約３０分間真空熱処理を
なすと、ボロン、リン、ヒ素等の薄膜３０をなすボロン
、リン、ヒ素等が、深さが１．ＱＯＯ人以下に拡散し、
厚さがｔ．ｏｏｏ人以下であり、ｐ型不純物濃度が１０
１９ａｍ−３のｐ型領域３１が形成される。

第４Ｅ図参照公知のＣｖＤ法を使用して、厚さ約３。０００人二酸化
シリコン層３２を形成する。

第４Ｆ図参照反応性イオンエッチング（Ｒｌε）法を使用して、二酸
化シリコン層３２をエッチングして、二酸化シリコン層
３３をゲート電極１４の側壁に残留する。

ここで、ＢＦ２またはＢをイオン注入する。打ち込み圧
力は４０ＫｅＶ程度であり、ドーズ量は３×１（）　＋
　ｓ　Ｃｍ−２程度テアル。

９００℃程度の窒素中でてニールを行ない、ｐ゛層より
なるソース・ドレイン１６・１７を形成する。

このイオン注人工、程において、二酸化シリコン層３３
によってカバーされていた領域のｐ型領域３０がＬＤ０
　１ｇ・１９となる。

このようにして不純物濃度が１０１９ｃｍ−３程度で１
０００八以下の厚さのＬＤＤ　１８・１９を有ずるＦＥ
Ｔが得られる。該ＬＤＤは浅い接合として作用する。

第３例以下、第５八図ないし第５Ｂ図を参照しつ５、本発明に
係るバイボーラトランジスタの製造方法について説明す
る。

第５Ａ図参照ｐ型シリコン基板３５上に、ｎ＋型埋め込み層３６を形
成し、その上に、ｎ型シリコン単結晶層３７を形成し、
素子分離領域にｐ型不純物を導入して、素子分離用ｐ゜
型シリコン層３８を形成する。

表面を熱酸化することにより二酸化シリコン膜を形成し
、これを一部ベース形成領域から除去して、ベース形成
領域に開口３９を有するベース形成用マスク４０を形成
ずる。

ここで、プラズマ生成室２４および反応室２６内の圧力
を６　ｘ　１０−３Ｔｏｒｒ以下とし、静電チャック等
からなる半導体基板支持手段２５を用いて上記のシリコ
ン基板３５を第１図のように支持し、シリコン基板３５
の温度が２０℃以上１５０℃以下になるように半導体基
板冷却手段２５ａを制御し、さらに、シリコン基板３５
に対してはバイアス電圧を印加しない状態にする。

ジボラン（８２Ｈ６）を１〜５％含有するアルゴンガス
を、例えば体債が８．　５　Ｘ　８．　５　ＸπＸ１９
．７ＣＩＴｌ又は５．７ｎであるプラズマ生成室２４に
約３　０　ｃｃ／ｍｉｎの供給速度で供給し、厚さ１２
ｍｍの透光性アルミナよりなるマイクロ波導入窓２１ａ
を介して、周波数が２．４５Ｇｔｌｚであり、電力が２
００〜８００Ｗのマイクロ波を、数秒〜５分間、上記の
プラズマ生成室２４に導入する。

以上の工程により、上記のプラズマ生成室２４内には、
発散型磁場形成手段２３により形成される発散型磁場が
、第６図に示すように発生する。

すなわち、プラズマ生成室２４人口側にけおる磁束密度
は約８７５ガウスであり、プラズマ供給開口２２近辺に
おける磁束密度は約３００ガウス程度であり、第６図に
示すように磁東密度が次第に減少する。

その結果、ガス供給口２４ａから供給されるジボラン（
８２Ｈ６）は励起され、励起されたボロン（ボロン原子
、ボロンラジカル、ボロンイオン等）は、プラズマ生成
室２４内に発生ずるプラズマとともに、反応室２６中に
移動する。

第５Ｂ図参照励起状態のボロンの並進運動完了後、２０Ｖ程度の低い
加速エネルギーによって加速される程度の低い速度をも
ってシリコン基板３５に衝突し、シリコン基板３５上の
ベース形成領域に数１００人厚のボロンの薄膜４ｌを形
成する。この成膜工程に要する時間は数秒乃至数分であ
り、このボロンの薄膜４１は、非メタリック状であり、
原子状である。

第５Ｃ図参照得られたシリコン基板３５を、１〜４　Ｔｏｒｒ程度の
減圧下において、窒素または水素ガス雲囲気中において
、８００〜９００℃の温度に加熱し、３０分程度アニー
ルを行ないコレクタをなすｎ型シリコン層３７の結晶性
を損なわず、良好な薄いｐ型ベース４２が形成される。

このベース４２の厚さは１，　０００人以下である。

第５Ｄ図参照次に、ベース４２上に、二酸化シリコン膜を形成し、こ
れをベース４２の一部領域（エミッタ領域）から除去し
て、エミッタ形成用マスク４３を形成ずる。上記のエミ
ッタ領域のみに多結晶シリコン膜を形成した後、ｎ型不
純物を導入してエミンタ４４ａを形成する。

第５Ｅ図参照上記のエミック４４ａ上に二酸化シリコン膜を形成した
後、コレクタ電極形成領域とベース電極形成領域とエミ
ッタ電極形成領域とに電極コンタクト窓（図示せず）を
形成し、アルミニウム膜を全面に形成した後、これをパ
ターニングして、コレクタ電橘Ｃ、ベース電極Ｂ、エミ
ック電極Ｅを形成して、本発明の一実施例に係るシャロ
一ベース型バイボーラトランジスタを完成する。

上記の如きプロセスにより形成した本発明のシャロ一ベ
ース型バイポーラトランジスタの不純物濃度プロファイ
ルの１例を第７図に示す。

（Ｓ）はベースの不純物濃度プロファイルであり、この
例ではベース幅が４Ｑｎｍであり、濃度が３　ＸＩＯ”
ｃｍ　’になッテイル。

（Ｔ）はベースの上に形成したエミッタ層の不純物濃度
プロファイルである。

（Ｕ）はコレクタの不純物濃度プロファイルである。

次に、実施データによって、本発明にかかる形成方法の
特色を説明する。第８図はボロン膜成長工程においてマ
イクロ波電力を２００ＷからＩＫＷまで変化させて、熱
処理を減圧Ｎ２雰囲気中で９００℃、３０分おこなった
場合の成長時間（秒）とシート抵抗Ｐｓ（Ω／口）との
関係を示す。この図からシート抵抗はマイクロ波電力に
殆ど依存しないことが判る。

第９図はボロン膜成長工程におけるプラズマ生成室に酸
素の有無の場合の表面抵抗ρＳ（Ω／口）と成長時間（
秒，）との関係を示している。曲線Ｉが酸素のない場合
、曲線■が酸素のある場合である。成長条件はガス流入
ｉ１８２８８　１％含有Ａｒガス３０ｃｃ／分、熱処理
は減圧Ｎ２中９００℃、３０分であるが、酸素含有量は
そのガス流入ｆｆｉ　３　０　ｃｃに酸素ｌ　ｃｃを添
加したものである。これより、若干の酸素を含有しても
表面抵抗ρＳが極端に変化し、高濃度な不純物拡散層の
形成が不可になることが判る。

次に、第１０Ａ図、第１０Ｂ図は二次イオン質量分析器
（Ｓ［ＭＳ）測定による深さ方向の不純物濃度（　／　
ｃＩｌ１）を示している。条件はマイクロ波電力−２０
０Ｗ、成長時間２０秒、ガス流入量はＢ２Ｈ６　１％含
有Ａｒガス３０ｃｃ／分、熱処理（アニール）は減圧Ｎ
２中８５０℃、３０分である。第１０Ａ図は酸素のない
雰囲気における成長法で、表面濃度２×１０１９／ｃｆ
ｆｌ，深さ１０００人程度のｐ型不純物拡散層が形成さ
れるが、第１０Ｂ図の酸素が含まれた場合の成長法では
表面不純物濃度ＩＸＩＯ”／ｃＩＴｆ、深さ３４０人程
度になって、表面濃度、深さの減少が著しくなっている
。なお、このＳＩＭＳによる測定から本発明にかかる形
成法ではチャンネリング現象が起こっていないことも証
明される。

〔発明の効果〕

以上説明したように、本発明によれば不純物拡散層を従
来より極めて浅く制御性良く形成でき、シャロージャン
クション形成による半導体デバイスの微細化ひいてはデ
バイスの高速化に寄与する。

【図面の簡単な説明】

第１図は本発明に係るノンバイアス発散磁場型エレクト
ロンサイクトロン（εＣＲ）プラズマＣｖＤ装置の概略
断面図であり、第２図はプラズマ生成室と反応室のプラズマ強度のグラ
フであり、第３Ａ図は本発明に係るシリコン基板上の薄膜の断面図
であり、第３Ｂ図は１０００人以下の厚さを有する薄い（浅い）
シリコン層を説明する断面図であり、第４八図ないし第
４Ｆ図は本発明に係るＭＯＳトランジスタを製造する方
法を説明する断面図であり、第５八図ないし第５Ｅ図は本発明に係るバイボーラトラ
ンジスタを製造する方法を説明する断面図であり、第６図は本発明に係るＢＣＲプラズマＣＶＤ装置におけ
る磁束密度を示すグラフであり、第７図は本発明に係るシャロ一ベース型バイボーラトラ
ンジスタの不純物濃度プロファイルを示すグラフであり
、第８図は２００ＷからＩＫＷにマイクロ波電力を変えた
シート抵抗ρＳ（Ω／口）と成長時間（秒）との関係を
示すグラフであり、第９図は表面抵抗ρＳ（Ω／口）と成長時間との？係を
示すグラフであり、第１０八図及び第１０Ｂ図はＳｔ！，Ｉｓによる測定で
得られた深さ方向の不純物濃度（ｃｎｒ’）を示すグラ
フであり、第１１図は従来のｎｐｎバイポーラトランジスタの断面
図であり、第１２図はエミック（Ｅ）；ベース（Ｂ）及びコレクタ
（Ｃ）領域の不純物濃度分布を示すグラフであり、第１３図は従来のＭＯＳＩ−ランジスタの断面図である
。１・・・ｐ型半導体基阪、　２・・・ｎ″型埋め込みＩ
Ｚ、３・・・ｎ型半導体層、４・・・素子分離用ｐ゛型半−導体層、５・・・ベース
、　　　　　　６・・・エミッタ、８・・・フィールド
絶縁膜、１１・・・ｎ型シリコン基板、１２・・・ＳｉＯ■層、１３・・・ゲート絶縁膜（Ｓ１０■）、１４・・・多結
晶シリコン層（ゲート電極）、１６・・・ｐ゛ソース領
域、１７・・・ｐ゜　ドレイン領域、１８．１９・・・ｐ″′領域（ＬＤＤ）２０・・・シリ
コン基板、２１・・・導波管、２１ａ・・・マイクロ波導入窓、２３・・・プラズマ発生用磁界発生手段、２４・・・プ
ラズマ発生室、２５・・・支持手段、　　　２５ａ・・・冷却手段、２
６・・・反応室、　　　　　２７・・・排気系、３０・
・・薄膜（Ｂ．Ｐ，Ａｓ等）、３ｌ・・・ｐ型領域、　　　３２・・・ＳｉＯ。層、３
５・・・ｐ型シリコン基板、３６・・・ｎ゛型埋め込み層、３７・・・ｎ型シリコンー単結晶層、３８・・・素子分離用ｐ゛型シリコン層、３９・・・開
口、　　　　　　４０・・・マスク、４１・・・ボロン
薄膜、　　　４２・・・ベース、４３・・・エミック形
成用マスク、４４・・・エミック。従来例勅１３国第国暗４Ａ図劾４Ｂロｌ４弓４Ｃ国第回第３八国第３Ｂ面第４Ｄワら４Ｅ国第４Ｆ同第５Ａ図箒５Ｂ国第５０国１−Ｅ−←日一一一〇深さ　（ｎｍ１弟コ第５Ｄ− 暑う　５Ｅｌ］成長時間（ＳＥＣ１戒長時間　（ＳＥＣＩ帛国箒＋ＯＡ図リ１うＩＯＢ口

Claims

【特許請求の範囲】１、シリコン基板上にボロン、リン及びヒ素の群から選
択された１元素との水素化合物を含有する膜を数原子層
〜１０００Åの厚さに形成する工程、及び該膜をアニールする工程、を含み、その結果該シリコン層の表層に１０００Å以下
の深さで１０＾１＾８〜１０＾２＾１ｃｍ＾−＾３の不
純物領域を形成することを特徴とする浅い接合を形成す
る方法。２、浅い接合を有するバイポーラトランジスタを製造す
る方法において；コレクタとして作用する第１導電型シリコン層上にボロ
ン、リン及びヒ素の群から選択された１元素との水素化
合物を含有する膜を形成する工程、該膜とシリコン層を
アニールし該膜に含有する該１つの元素を前記第１導電
型と反対の第２導電型のシリコンに拡散し、１０００Å
以下の厚さのベースを形成する工程及び前記第１導電型不純物を含有するシリコン層のエミッタ
を該ベースの上に形成する工程、を含む浅い接合を有するバイポーラトランジスタを製造
する方法。３、浅いソース、ドレインを有するＭＩＳトランジスタ
を製造する方法において；ゲート絶縁層とゲート電極を第１導電型シリコン層上に
形成する工程、ボロン、リン及びヒ素の群から選択された１つの元素と
の水素化合物を含有する膜を前記第１導電型シリコン層
に形成する工程、該膜と前記第１導電型シリコン層をアニールし、ボロン
、リン及びヒ素の群から選択された１つの元素を前記シ
リコン層に拡散させ、それによって１０００Å以下の厚
さと１０＾１＾８ないし１０＾２＾１ｃｍ＾−＾３の不
純物濃度を有する第２導電型シリコン層を前記第１導電
型シリコン層内に形成する工程、該ゲート電極の側壁にドレイン形成マスクを形成する工
程、及び該ゲート電極とその側壁をマスクとして用いて第２導電
型不純物を前記第１導電型シリコン層内に導入する工程
、を含む浅いソース及びドレインを有するＭＩＳトランジ
スタを製造する方法。４、１０００Å以下の厚さを有し１０＾１＾８ないし１
０＾２＾１ｃｍ＾−＾３の不純物濃度を有する浅いベー
スシリコン層を含むバイポーラトランジスタ。５、１０００Å以下の厚さを有し、１０＾１＾８ないし
１０＾２＾１ｃｍ＾−＾３の不純物濃度を有する浅いソ
ース及びドレインシリコン層を含むＭＯＳトランジスタ
。