JPS60253217A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60253217A JPS60253217A JP10856484A JP10856484A JPS60253217A JP S60253217 A JPS60253217 A JP S60253217A JP 10856484 A JP10856484 A JP 10856484A JP 10856484 A JP10856484 A JP 10856484A JP S60253217 A JPS60253217 A JP S60253217A
- Authority
- JP
- Japan
- Prior art keywords
- implanted
- ion
- ions
- implantation
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000009826 distribution Methods 0.000 claims abstract description 21
- 238000002513 implantation Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 150000002500 ions Chemical class 0.000 abstract description 23
- 238000005468 ion implantation Methods 0.000 abstract description 14
- 239000012535 impurity Substances 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000007943 implant Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 19
- 229910052796 boron Inorganic materials 0.000 description 19
- 230000001133 acceleration Effects 0.000 description 9
- 230000005465 channeling Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、不純物のイオン注入により所望の導電型層を
形成する工程を含む半導体装置、の製造方法に関する。
形成する工程を含む半導体装置、の製造方法に関する。
近年、 ＶＬＳＩの集積度の増加と共にデバイス面積の
縮小化と共にスケーリング則により１例えば。
縮小化と共にスケーリング則により１例えば。
ＭＯＳ−ＦＥＴのソース、ドレインの接合を浅くする必
要性が急速に高まっている。また集積度の増加に伴い、
消費電力の小さい０ＭＯ８の重要性が高まりつつある。
要性が急速に高まっている。また集積度の増加に伴い、
消費電力の小さい０ＭＯ８の重要性が高まりつつある。
０ＭＯ８化の１つの問題点として、ＰチャネルＭＯ８−
ＦＥＴのソース、ドレインの浅い接合形成が挙げられる
。すなわち、硼素をＳｌにイオン注入すると、イオン半
径が小さいため、Ｓｌの結晶軸方向にチャネリングが起
こり、硼素の注入分布は、ＬＳＳ理論から予測される注
入分布とかけはなれた分布となる。
ＦＥＴのソース、ドレインの浅い接合形成が挙げられる
。すなわち、硼素をＳｌにイオン注入すると、イオン半
径が小さいため、Ｓｌの結晶軸方向にチャネリングが起
こり、硼素の注入分布は、ＬＳＳ理論から予測される注
入分布とかけはなれた分布となる。
従って浅い注入分布を得るためには、単にボロンのイオ
ン注入加速エネルギーを低下させるだけでは、不十分で
あり、例えば５ＫｅＶという低加速でＳｌ中での硼素の
ピーク濃度が、〜１０２０ｃｊＩＬ−３になるようにイ
オン注入しても、１０ ｃｍ に濃度が低下する深さは
〜ｏ、ｔｓ師となる。
ン注入加速エネルギーを低下させるだけでは、不十分で
あり、例えば５ＫｅＶという低加速でＳｌ中での硼素の
ピーク濃度が、〜１０２０ｃｊＩＬ−３になるようにイ
オン注入しても、１０ ｃｍ に濃度が低下する深さは
〜ｏ、ｔｓ師となる。
このような問題に対処して、浅いＰ十Ｎ接合を得るだめ
に、接合付近のＮ型不純物濃度を高めて。
に、接合付近のＮ型不純物濃度を高めて。
接合深さを決定する不純物濃度のレベルを高めるなどの
工夫が考えられるが、接合付近の不純物濃度が高くなる
だめ、接合容量の増加を招いてしまう。
工夫が考えられるが、接合付近の不純物濃度が高くなる
だめ、接合容量の増加を招いてしまう。
また、イオン注入量を低下させることにより接合深さは
、浅くなるが金属電極と低抵抗接触を得るには、１０〜
１０ ｃｍ のレベルの硼素濃度が必要であるため、注
入量の低下も限界がある。
、浅くなるが金属電極と低抵抗接触を得るには、１０〜
１０ ｃｍ のレベルの硼素濃度が必要であるため、注
入量の低下も限界がある。
８１基板におけるボロン注入層で０．１５μｍ以下の分
布幅を容易に得る方法として、ボロン注入前に半導体基
板をＳｔ注入などで非晶質化し、ボロンのチャネリング
を完全に阻止する方法があるが、完全にチャネリングを
阻止できる程、深くまで非晶質化してしまうと、熱処理
により、Ｓ１注入による非晶質層と単結晶基板の界面付
近の非晶質になりきらない損傷領域の結晶回復が遅いだ
め、接合リークが増大してしまう。接合リークが、十分
減少するまでアニールするとＳｔ注入なしの時と同じく
らφボロンの分布幅が広がってしまう。
布幅を容易に得る方法として、ボロン注入前に半導体基
板をＳｔ注入などで非晶質化し、ボロンのチャネリング
を完全に阻止する方法があるが、完全にチャネリングを
阻止できる程、深くまで非晶質化してしまうと、熱処理
により、Ｓ１注入による非晶質層と単結晶基板の界面付
近の非晶質になりきらない損傷領域の結晶回復が遅いだ
め、接合リークが増大してしまう。接合リークが、十分
減少するまでアニールするとＳｔ注入なしの時と同じく
らφボロンの分布幅が広がってしまう。
本発明は、上記の点に鑑み、チャネリングを抑えつつ、
かつ接合リークを増大させることなく、浅いイオン注入
層を得ることを可能とし、もって素子の微細化、高集積
化を可能とした半導体装置の製造方法を提供することを
目的とする。
かつ接合リークを増大させることなく、浅いイオン注入
層を得ることを可能とし、もって素子の微細化、高集積
化を可能とした半導体装置の製造方法を提供することを
目的とする。
本発明は、半導体基板に対し、導電型及び導電率に影響
を与えない第１のイオン種をイオン注入し、その後に、
前記半導体基板の導電型を決定する第２のイオン種をイ
オン注入し、所望の導電型層を形成するにあたって、第
２のイオンのイオン注入分布幅が第１のイオン種の注入
分布幅より大きくなるようにイオン注入する工程を設け
たことを特徴とする。
を与えない第１のイオン種をイオン注入し、その後に、
前記半導体基板の導電型を決定する第２のイオン種をイ
オン注入し、所望の導電型層を形成するにあたって、第
２のイオンのイオン注入分布幅が第１のイオン種の注入
分布幅より大きくなるようにイオン注入する工程を設け
たことを特徴とする。
本発明によれば、予め基板の導電型や導電率に影響を与
えないイオン種をイオン注入して基板表面部に照射損傷
を形成し、その損傷領域に所望の導電型を得るためのイ
オン注入を行なう事によって損傷領域の結晶性の乱れの
結果として、チャネリングが防止される。そして、本発
明の特徴は。
えないイオン種をイオン注入して基板表面部に照射損傷
を形成し、その損傷領域に所望の導電型を得るためのイ
オン注入を行なう事によって損傷領域の結晶性の乱れの
結果として、チャネリングが防止される。そして、本発
明の特徴は。
照射損傷形成イオン種の注入分布幅より若干深く、導電
型決定不純物イオン種が、分布するようにイオン注入す
る事である。この方法を用いる事により、接合深さを浅
くシ、かつ接合リーク電流を増大させない接合形成が可
能となる。
型決定不純物イオン種が、分布するようにイオン注入す
る事である。この方法を用いる事により、接合深さを浅
くシ、かつ接合リーク電流を増大させない接合形成が可
能となる。
本発明をＭＯ８ＬＳＩ適用した実施例につき１図面を参
照して説明する。第１図は、そのＰ−チャネルＭＯ８Ｆ
ＥＴ部分の製造工程に従ってフィールド酸化膜２を形成
した後、ゲート酸化膜３を介して、多結晶Ｓ１からなる
ゲート電極４を形成する（第１図（ａ））。このｆｆｌ
、 Ｐ 型不純物のイオン注入に先立って、Ｓｔ＋イオ
ンを加速エネルギー１５ＫｅＶ、ドーズ量ｌＸｌ０ （
Ｉｎ でイオン注入し、ソース、ドレイン形成領域の基
板表面部に損傷領域５．６を形成する（第１図（ｂ））
。この後、熱処理をすることなく、Ｂ イオ／を加速エ
ネルギー５ＫｅＶ、ドーズ量１×１０ｃ１ｒＬ イオン
注入し、損傷領域５．６より若干深くＢイオン注入層７
，８を形成する（第１図（Ｃ））。この後、８００°０
の熱処理を行ない不純物の活性化と注入層の結晶性回復
とを行ない、ソースドレインとなるＰ＋層９，１０を形
成する（第１図（ｄ））。この後は、図示しないがｓ
ＣＶｌ） ５ｔ０２膜で全面をおおい、コンタクトホー
ルをあけて電極配線付を行なう。
照して説明する。第１図は、そのＰ−チャネルＭＯ８Ｆ
ＥＴ部分の製造工程に従ってフィールド酸化膜２を形成
した後、ゲート酸化膜３を介して、多結晶Ｓ１からなる
ゲート電極４を形成する（第１図（ａ））。このｆｆｌ
、 Ｐ 型不純物のイオン注入に先立って、Ｓｔ＋イオ
ンを加速エネルギー１５ＫｅＶ、ドーズ量ｌＸｌ０ （
Ｉｎ でイオン注入し、ソース、ドレイン形成領域の基
板表面部に損傷領域５．６を形成する（第１図（ｂ））
。この後、熱処理をすることなく、Ｂ イオ／を加速エ
ネルギー５ＫｅＶ、ドーズ量１×１０ｃ１ｒＬ イオン
注入し、損傷領域５．６より若干深くＢイオン注入層７
，８を形成する（第１図（Ｃ））。この後、８００°０
の熱処理を行ない不純物の活性化と注入層の結晶性回復
とを行ない、ソースドレインとなるＰ＋層９，１０を形
成する（第１図（ｄ））。この後は、図示しないがｓ
ＣＶｌ） ５ｔ０２膜で全面をおおい、コンタクトホー
ルをあけて電極配線付を行なう。
第２図には、この実施例で得られるＰ層のボロン原子濃
度分布を従来による方法と比較して示す。
度分布を従来による方法と比較して示す。
第２図には、Ｓｌ＋イオン注入を行なわず、基板を７０
傾けて上記実施例と同じ条件で直接Ｂ イオン注入を行
なった従来の方法囚を破線で示す。又ボロン分布より深
くまでＳｔ＋注入ダメージを形成した（ Ｓｌ の加速
エネルギー４０ ＫｅＶ ｓ ドーズ１×１０１５ｃＩ
ｒＬ−２）従来の方法の）を実線で示す。本発明による
方法（ｃ）すなわち、ボロン分布よ抄若干表面側に８１
＋注入ダメ一ジ層が形成されるように加速エネルギーを
選定した場合のボロン注大分布をＸ印で示す。従来何回
の場合、チャネリングトより原子濃度が１×１０ σ
に低下する深ざは、１５００Ｘ付近である。これに対し
、チャネリングを完全に阻止した従来例（Ｂ）の場合、
原子濃度がＩ Ｘ １０”ａｍ−３に低下する深さは、
６００Ｘとなる。本発明の場合ボロン分布の裾部をＳｔ
注入損傷層より深く分布させていて、従来例の）と比べ
ると１５０Ｘ程度ボロン分布幅は、深くなっているが、
第３図に示すように接合リーク電流は、従来例＠）より
８桁以上低く、極めて効果的に改善されている事がわか
る。第３図は、４００Ｘ２８０μゴの接合面積を有する
Ｐ＋Ｎ接合に逆方向バイアス５ｖを加えた時の接合リー
ク電流をタ′メージ形成用Ｓ１ 注入の加速エネルギー
に対してプロットしたものである。Ｓｌ の加速が２０
ＫｅＶ以上になると、 ８１＋注入後のＢ＋注入によ
るボロン分布は、Ｓｌ注入層内に含まれてしまい、空乏
層中に残存する２次欠陥の量が、Ｓｌの加速エネルギー
と共に増大するため接合リーク電流は増大してし甘う。
傾けて上記実施例と同じ条件で直接Ｂ イオン注入を行
なった従来の方法囚を破線で示す。又ボロン分布より深
くまでＳｔ＋注入ダメージを形成した（ Ｓｌ の加速
エネルギー４０ ＫｅＶ ｓ ドーズ１×１０１５ｃＩ
ｒＬ−２）従来の方法の）を実線で示す。本発明による
方法（ｃ）すなわち、ボロン分布よ抄若干表面側に８１
＋注入ダメ一ジ層が形成されるように加速エネルギーを
選定した場合のボロン注大分布をＸ印で示す。従来何回
の場合、チャネリングトより原子濃度が１×１０ σ
に低下する深ざは、１５００Ｘ付近である。これに対し
、チャネリングを完全に阻止した従来例（Ｂ）の場合、
原子濃度がＩ Ｘ １０”ａｍ−３に低下する深さは、
６００Ｘとなる。本発明の場合ボロン分布の裾部をＳｔ
注入損傷層より深く分布させていて、従来例の）と比べ
ると１５０Ｘ程度ボロン分布幅は、深くなっているが、
第３図に示すように接合リーク電流は、従来例＠）より
８桁以上低く、極めて効果的に改善されている事がわか
る。第３図は、４００Ｘ２８０μゴの接合面積を有する
Ｐ＋Ｎ接合に逆方向バイアス５ｖを加えた時の接合リー
ク電流をタ′メージ形成用Ｓ１ 注入の加速エネルギー
に対してプロットしたものである。Ｓｌ の加速が２０
ＫｅＶ以上になると、 ８１＋注入後のＢ＋注入によ
るボロン分布は、Ｓｌ注入層内に含まれてしまい、空乏
層中に残存する２次欠陥の量が、Ｓｌの加速エネルギー
と共に増大するため接合リーク電流は増大してし甘う。
これに対して％ Ｓｔ注入層より若干基板側にボロン分
布の裾を侵入させる条件では、Ｓ１注入を行なわない場
合と同レベルのリーク電流が得られる。尚第３図に於い
て、ボロンイオンの注入量はｌＸｌ０ ｒｘ 、熱処理
は８００°（１，３０分の条件で行なわれだ。
布の裾を侵入させる条件では、Ｓ１注入を行なわない場
合と同レベルのリーク電流が得られる。尚第３図に於い
て、ボロンイオンの注入量はｌＸｌ０ ｒｘ 、熱処理
は８００°（１，３０分の条件で行なわれだ。
以上のように、本実施例によれば高濃度で浅く。
かつ接合リーグ電流の少ないＰ＋Ｎ接合を形成でき、８
００ ’Ｏ熱処理により得られるボロン注入層幅（ＩＸ
Ｉ Ｑ１７ｃＩＩＬ−３ｉｃ低下する深す）は、約ｔ
ｏｏｏＸであり、容易にサブミクロンのＰチャネルＭＯ
８、ＦＥＴが実現できる。
００ ’Ｏ熱処理により得られるボロン注入層幅（ＩＸ
Ｉ Ｑ１７ｃＩＩＬ−３ｉｃ低下する深す）は、約ｔ
ｏｏｏＸであり、容易にサブミクロンのＰチャネルＭＯ
８、ＦＥＴが実現できる。
尚、本発明は、上記実施例に限られるものではない例え
ば、Ｂ注大の代わりにＢＦ２ 注入を行なってもよく、
又、Ｐ型層形成不純物に限らず例えば、 Ｓｌ基板に対
してｎ型導電型を与えるリンや）、ヒ素（Ａ８）等のイ
オン注入を行なう場合にも適用する事が、可能である。
ば、Ｂ注大の代わりにＢＦ２ 注入を行なってもよく、
又、Ｐ型層形成不純物に限らず例えば、 Ｓｌ基板に対
してｎ型導電型を与えるリンや）、ヒ素（Ａ８）等のイ
オン注入を行なう場合にも適用する事が、可能である。
さらに基板の導電型及び導電率に影響を与えないイオン
種としては、Ｓｌ基板に対してはＳｔ以外に他のＩｖ族
元素Ｇｏ 、 Ｓｎ 、Ｐｂ等のイオンを用いてもよい
。また基板は、単結晶でな多結晶であってもよい。
種としては、Ｓｌ基板に対してはＳｔ以外に他のＩｖ族
元素Ｇｏ 、 Ｓｎ 、Ｐｂ等のイオンを用いてもよい
。また基板は、単結晶でな多結晶であってもよい。
第１図は本発明の一実施例によるＰチャネルＭＯ８ＦＥ
Ｔ部の製造工程を示す工程断面図、第２図は本発明によ
るソース、ドレイン不純物濃度分布を従来例と比較して
示す特性図、第３図はシリコンイオンの注入の加速エネ
ルギーと接合リーク電流の関係を示す特性図である。 １・・・ｎ型Ｓ１基板、２・・・フィールド酸化膜。 ３・・・ゲート酸化膜、４・・・ゲート電極、５．６・
・・Ｓ１イオン注入層％ ７．８・・・Ｂイオン注入層
。 ９．１０・・・Ｖ層。 第 １ 図 第 ２ 図 ２祭さ〔に〕 第 ３ 図 Ｓｌｔ力ロ連エネｒ４−ＣＫｅｖ）
Ｔ部の製造工程を示す工程断面図、第２図は本発明によ
るソース、ドレイン不純物濃度分布を従来例と比較して
示す特性図、第３図はシリコンイオンの注入の加速エネ
ルギーと接合リーク電流の関係を示す特性図である。 １・・・ｎ型Ｓ１基板、２・・・フィールド酸化膜。 ３・・・ゲート酸化膜、４・・・ゲート電極、５．６・
・・Ｓ１イオン注入層％ ７．８・・・Ｂイオン注入層
。 ９．１０・・・Ｖ層。 第 １ 図 第 ２ 図 ２祭さ〔に〕 第 ３ 図 Ｓｌｔ力ロ連エネｒ４−ＣＫｅｖ）
Claims (2)
- （１）半導体基板に対し、導電型及び導電率に影響を与
えない第１のイオン種をイオン注入し、その後に前記半
導体基板の導電型を決定する第２のイオン種をイオン注
入し、所望の導電型層を形成する工程において、前記第
２のイオン種の注入分布幅が、第１のイオン種の注入分
布幅より大きいことを特徴とする半導体装置の製造方法
。 - （２）第２のイオン種の最大濃度が基板原子の２００Ｐ
ＰＭ （０，０２原子チ）以上であることを特徴とする
特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108564A JPH0611034B2 (ja) | 1984-05-30 | 1984-05-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108564A JPH0611034B2 (ja) | 1984-05-30 | 1984-05-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60253217A true JPS60253217A (ja) | 1985-12-13 |
| JPH0611034B2 JPH0611034B2 (ja) | 1994-02-09 |
Family
ID=14488020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59108564A Expired - Lifetime JPH0611034B2 (ja) | 1984-05-30 | 1984-05-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611034B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113667A (ja) * | 1985-11-12 | 1987-05-25 | ヤマハ発動機株式会社 | 自動二輪車等の車両における燃料装置 |
| JPS6454764A (en) * | 1987-06-11 | 1989-03-02 | Gen Electric | Manufacture of metal oxde semiconductor device |
| JPH02132823A (ja) * | 1987-12-30 | 1990-05-22 | Fujitsu Ltd | 浅い接合を形成する方法及びその浅い接合を有する半導体装置 |
| JPH0521448A (ja) * | 1991-07-10 | 1993-01-29 | Sharp Corp | 半導体装置の製造方法 |
-
1984
- 1984-05-30 JP JP59108564A patent/JPH0611034B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| JAPANESE JOURNAL OF APPLIED PHYSICS=1983 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113667A (ja) * | 1985-11-12 | 1987-05-25 | ヤマハ発動機株式会社 | 自動二輪車等の車両における燃料装置 |
| JPS6454764A (en) * | 1987-06-11 | 1989-03-02 | Gen Electric | Manufacture of metal oxde semiconductor device |
| JPH02132823A (ja) * | 1987-12-30 | 1990-05-22 | Fujitsu Ltd | 浅い接合を形成する方法及びその浅い接合を有する半導体装置 |
| JPH0521448A (ja) * | 1991-07-10 | 1993-01-29 | Sharp Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0611034B2 (ja) | 1994-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8187959B2 (en) | Semiconductor substrate with solid phase epitaxial regrowth with reduced junction leakage and method of producing same | |
| JP3164076B2 (ja) | 半導体装置の製造方法 | |
| JPH07508371A (ja) | 縦型ｄｍｏｓデバイスにおける閾値調整 | |
| JPH05218081A (ja) | 浅い半導体接合の形成方法 | |
| US6399452B1 (en) | Method of fabricating transistors with low thermal budget | |
| US4839301A (en) | Blanket CMOS channel stop implant employing a combination of n-channel and p-channel punch-through implants | |
| US5932919A (en) | MOSFETs with improved short channel effects | |
| US5677213A (en) | Method for forming a semiconductor device having a shallow junction and a low sheet resistance | |
| US4786955A (en) | Semiconductor device with source and drain depth extenders and a method of making the same | |
| US20040041170A1 (en) | Low dose super deep source/drain implant | |
| US4252574A (en) | Low leakage N-channel SOS transistors and method of making them | |
| JPH0259624B2 (ja) | ||
| TW466704B (en) | Integrated circuit | |
| JPS60253217A (ja) | 半導体装置の製造方法 | |
| JPH02191341A (ja) | Ｍｏｓ形電界効果トランジスタの製造方法 | |
| JPS6097663A (ja) | 集積回路 | |
| Sharma et al. | A 1 μm CMOS technology with low temperature processing | |
| KR100212010B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH0552069B2 (ja) | ||
| JPH02224223A (ja) | 半導体装置 | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| JPS59123274A (ja) | 半導体装置の製造方法 | |
| JPS63117459A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JP3231475B2 (ja) | 半導体装置の製造方法 | |
| JP3120428B2 (ja) | Ｍｏｓ型半導体装置の製造方法 |