JPH05218081A - 浅い半導体接合の形成方法 - Google Patents
浅い半導体接合の形成方法Info
- Publication number
- JPH05218081A JPH05218081A JP4322805A JP32280592A JPH05218081A JP H05218081 A JPH05218081 A JP H05218081A JP 4322805 A JP4322805 A JP 4322805A JP 32280592 A JP32280592 A JP 32280592A JP H05218081 A JPH05218081 A JP H05218081A
- Authority
- JP
- Japan
- Prior art keywords
- metal silicide
- substrate
- silicide layer
- layer
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 72
- 230000015572 biosynthetic process Effects 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 111
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 111
- 229910052751 metal Inorganic materials 0.000 claims abstract description 97
- 239000002184 metal Substances 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 239000012535 impurity Substances 0.000 claims abstract description 58
- 150000002500 ions Chemical class 0.000 claims abstract description 21
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 230000005669 field effect Effects 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 239000007943 implant Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 9
- 238000002513 implantation Methods 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000012421 spiking Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009684 ion beam mixing Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Abstract
(57)【要約】
【目的】 金属ケイ化物からの拡散により第１の伝導形
式の単結晶シリコンの基板のなかに、改善された接合特
性を有する浅い接合を形成する。また、浅いソースおよ
びドレイン領域を有する電界効果トランジスタを製造す
る。 【構成】 基板の表面に沿って金属ケイ化物の層を形成
する過程と、第１の伝導形式の不純物と反対の第２の伝
導形式の不純物により金属ケイ化物をドープする過程
と、第２の伝導形式の不純物のイオンを金属ケイ化物層
を通じてまた基板のなかへ埋め込む過程と、接合を形成
するべく金属ケイ化物層から基板のなかへ不純物を拡散
させる過程とを含んでいる。
式の単結晶シリコンの基板のなかに、改善された接合特
性を有する浅い接合を形成する。また、浅いソースおよ
びドレイン領域を有する電界効果トランジスタを製造す
る。 【構成】 基板の表面に沿って金属ケイ化物の層を形成
する過程と、第１の伝導形式の不純物と反対の第２の伝
導形式の不純物により金属ケイ化物をドープする過程
と、第２の伝導形式の不純物のイオンを金属ケイ化物層
を通じてまた基板のなかへ埋め込む過程と、接合を形成
するべく金属ケイ化物層から基板のなかへ不純物を拡散
させる過程とを含んでいる。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
の浅い接合を形成する方法、一層詳細には、改善された
漏れおよび降伏特性を有する浅い接合を形成する方法に
関する。
の浅い接合を形成する方法、一層詳細には、改善された
漏れおよび降伏特性を有する浅い接合を形成する方法に
関する。
【０００２】
【従来の技術】サブミクロン金属酸化物半導体電界効果
トランジスタ（ＭＯＳＦＥＴ）の製造にあたって、トラ
ンジスタに非常に浅い（１５０ｎｍ以下の深さ）ソース
／ドレイン領域（接合）を設けることは望ましい。浅い
接合は低い漏れ電流においてより低いシートおよびコン
タクト抵抗を有する。ケイ化された浅い接合は金属‐酸
化物抵抗および拡散シート抵抗の双方を下げることが見
い出されており、また、必要とされる低い注入量(dose)
のために、それらはイオン注入と結び付けられる基板損
傷を減ずる可能性を有する。これまで、浅いケイ化接合
は単結晶シリコンの基板の表面に沿ってコバルト、チタ
ン、タングステン、タンタルまたはモリブデンのケイ化
物のような金属ケイ化物の層を形成することにより形成
されてきた。ケイ化物の層はイオン注入により所望の伝
導性の不純物によりドープされる。デバイスは次いで浅
い接合を形成するべくケイ化物から基板のなかへドーパ
ントを拡散させるべく加熱される。このプロセスは米国
特許第 4,788,160号(R.H.Havemann 、１９８８年１１月
２９日）および米国特許第 4,816,423号(Havemann 、１
９８９年３月２８日）明細書に記載されている。高い注
入量（典型的に５×１０15不純物／ｃｍ2）の低い注入
エネルギーが専らケイ化物へのドーパントの注入を局限
するのに使用される。ドーパントは次いで基板のなかへ
拡散されるので、さもなければアニールアウトされなけ
ればならない基板への注入損傷は存在しない。
トランジスタ（ＭＯＳＦＥＴ）の製造にあたって、トラ
ンジスタに非常に浅い（１５０ｎｍ以下の深さ）ソース
／ドレイン領域（接合）を設けることは望ましい。浅い
接合は低い漏れ電流においてより低いシートおよびコン
タクト抵抗を有する。ケイ化された浅い接合は金属‐酸
化物抵抗および拡散シート抵抗の双方を下げることが見
い出されており、また、必要とされる低い注入量(dose)
のために、それらはイオン注入と結び付けられる基板損
傷を減ずる可能性を有する。これまで、浅いケイ化接合
は単結晶シリコンの基板の表面に沿ってコバルト、チタ
ン、タングステン、タンタルまたはモリブデンのケイ化
物のような金属ケイ化物の層を形成することにより形成
されてきた。ケイ化物の層はイオン注入により所望の伝
導性の不純物によりドープされる。デバイスは次いで浅
い接合を形成するべくケイ化物から基板のなかへドーパ
ントを拡散させるべく加熱される。このプロセスは米国
特許第 4,788,160号(R.H.Havemann 、１９８８年１１月
２９日）および米国特許第 4,816,423号(Havemann 、１
９８９年３月２８日）明細書に記載されている。高い注
入量（典型的に５×１０15不純物／ｃｍ2）の低い注入
エネルギーが専らケイ化物へのドーパントの注入を局限
するのに使用される。ドーパントは次いで基板のなかへ
拡散されるので、さもなければアニールアウトされなけ
ればならない基板への注入損傷は存在しない。
【０００３】しかし、基板のなかに注入損傷が存在しな
いにもかかわらず、拡散された接合の漏れおよび降伏特
性はしばしば満足でない。このことは、プロセスが低温
処理と組み合わせて使用される時に特に真である。たと
えば、粗いケイ化物／シリコン基板と組み合わせてのケ
イ化物からの不十分な拡散はケイ化物スパイキングを惹
起し得る。その結果、接合の漏れを劣化させるショット
キダイオードが生成する。加えて、高いトーピングレベ
ルおよび非常に浅い接合深さでは、トンネリングを介し
てのソフトブレークダウンの危険も増大する。
いにもかかわらず、拡散された接合の漏れおよび降伏特
性はしばしば満足でない。このことは、プロセスが低温
処理と組み合わせて使用される時に特に真である。たと
えば、粗いケイ化物／シリコン基板と組み合わせてのケ
イ化物からの不十分な拡散はケイ化物スパイキングを惹
起し得る。その結果、接合の漏れを劣化させるショット
キダイオードが生成する。加えて、高いトーピングレベ
ルおよび非常に浅い接合深さでは、トンネリングを介し
てのソフトブレークダウンの危険も増大する。
【０００４】これらの問題のいくつかを克服するべく試
みられてきた１つの公知の方法は、拡散を助長するよう
に熱サイクルを増すことである。しかし、ケイ化物はケ
イ化物からシリコンのなかへドーパントをドライブする
のに必要とされるアニールサイクルに対して熱的に安定
でなければならない。非常にしばしばケイ化物が集塊
し、それにより界面の粗さを増させる。このことは望ま
しくないケイ化物スパイキングを助長する。また、他の
処理およびデバイスデザインが、使用され得る熱サイク
ルを制限し得る。
みられてきた１つの公知の方法は、拡散を助長するよう
に熱サイクルを増すことである。しかし、ケイ化物はケ
イ化物からシリコンのなかへドーパントをドライブする
のに必要とされるアニールサイクルに対して熱的に安定
でなければならない。非常にしばしばケイ化物が集塊
し、それにより界面の粗さを増させる。このことは望ま
しくないケイ化物スパイキングを助長する。また、他の
処理およびデバイスデザインが、使用され得る熱サイク
ルを制限し得る。
【０００５】他の公知の方法はケイ化物を通じてシリコ
ンのなかへのドーパントテイルの注入である。この方法
は、良好な接合を形成するためにケイ化物から拡散によ
り供給されなければならないドーパントの量を減ずる。
しかし、注入テイルはケイ化物の厚みの変動に非常に敏
感であるので、この方法を制御することは非常に困難で
あることが見い出されてきた。また、それはチャネリン
グによるケイ化物モルフォロジーに非常に関係する。こ
の方法の他の欠点は、注入ピークおよび注入テイルの濃
度が互いに無関係でないことである。こうして、ケイ化
物からの拡散のために必要とされるドーパントの量（す
なわち注入ピーク）およびケイ化物／シリコン基板界面
におけるドーパントの量（すなわち注入テイル）が無関
係に最適化され得ない。
ンのなかへのドーパントテイルの注入である。この方法
は、良好な接合を形成するためにケイ化物から拡散によ
り供給されなければならないドーパントの量を減ずる。
しかし、注入テイルはケイ化物の厚みの変動に非常に敏
感であるので、この方法を制御することは非常に困難で
あることが見い出されてきた。また、それはチャネリン
グによるケイ化物モルフォロジーに非常に関係する。こ
の方法の他の欠点は、注入ピークおよび注入テイルの濃
度が互いに無関係でないことである。こうして、ケイ化
物からの拡散のために必要とされるドーパントの量（す
なわち注入ピーク）およびケイ化物／シリコン基板界面
におけるドーパントの量（すなわち注入テイル）が無関
係に最適化され得ない。
【０００６】さらに他の公知の方法は、注入ピークをケ
イ化物／シリコン基板界面の近くに有することである。
この方法はイオンビーム混合効果を最大化し、その結果
として界面を滑らかにし、またそれによりケイ化物スパ
イキングの危険を減ずる。しかし、金属ケイ化物からシ
リコン基板のなかへのかなりの金属ノックオンと接合に
おける結晶損傷とがこの方法の欠点である。また、注入
条件で生成されるストラグルと損傷を除去するのに必要
とされる延長された熱処理（アニーリング）とのために
接合がかなり深い。このことはこの方法を比較的深い
（１５０ｎｍ以上の）接合に制限する。
イ化物／シリコン基板界面の近くに有することである。
この方法はイオンビーム混合効果を最大化し、その結果
として界面を滑らかにし、またそれによりケイ化物スパ
イキングの危険を減ずる。しかし、金属ケイ化物からシ
リコン基板のなかへのかなりの金属ノックオンと接合に
おける結晶損傷とがこの方法の欠点である。また、注入
条件で生成されるストラグルと損傷を除去するのに必要
とされる延長された熱処理（アニーリング）とのために
接合がかなり深い。このことはこの方法を比較的深い
（１５０ｎｍ以上の）接合に制限する。
【０００７】別の公知の方法は、ケイ化物を通じての注
入を深くすることである。この方法ではドーパントのフ
ルドーズがケイ化物を通じてシリコンのなかへ高いエネ
ルギーで注入される。この方法はそれにより深い接合の
みに制限され、また、すべての高ドーズ注入と同様に、
それは基板のなかに著しい結晶損傷を発生する。また、
延長された熱処理が注入損傷を除去するのに必要とされ
る。
入を深くすることである。この方法ではドーパントのフ
ルドーズがケイ化物を通じてシリコンのなかへ高いエネ
ルギーで注入される。この方法はそれにより深い接合の
みに制限され、また、すべての高ドーズ注入と同様に、
それは基板のなかに著しい結晶損傷を発生する。また、
延長された熱処理が注入損傷を除去するのに必要とされ
る。
【０００８】
【発明が解決しようとする課題】本発明の課題は、金属
ケイ化物からの拡散により第１の伝導形式の単結晶シリ
コンの基板（基板）のなかに、改善された接合特性を有
する浅い接合を形成する方法を提案することである。
ケイ化物からの拡散により第１の伝導形式の単結晶シリ
コンの基板（基板）のなかに、改善された接合特性を有
する浅い接合を形成する方法を提案することである。
【０００９】本発明の他の課題は、浅いソースおよびド
レイン領域を有する電界効果トランジスタを製造する方
法を提案することである。
レイン領域を有する電界効果トランジスタを製造する方
法を提案することである。
【００１０】
【課題を解決するための手段】上記の課題は、基板の表
面に沿って金属ケイ化物の層を形成する過程と、第１の
伝導形式の不純物と反対の第２の伝導形式の不純物によ
り金属ケイ化物をドープする過程と、第２の伝導形式の
不純物のイオンを金属ケイ化物層を通じて基板のなかへ
埋め込む過程と、接合を形成するべく金属ケイ化物層か
ら基板のなかへ不純物を拡散させる過程とを含んでいる
ことを特徴とする浅い接合の形成方法により解決され
る。
面に沿って金属ケイ化物の層を形成する過程と、第１の
伝導形式の不純物と反対の第２の伝導形式の不純物によ
り金属ケイ化物をドープする過程と、第２の伝導形式の
不純物のイオンを金属ケイ化物層を通じて基板のなかへ
埋め込む過程と、接合を形成するべく金属ケイ化物層か
ら基板のなかへ不純物を拡散させる過程とを含んでいる
ことを特徴とする浅い接合の形成方法により解決され
る。
【００１１】また、上記の課題は、第１の伝導形式の単
結晶シリコンの基板の表面に沿ってシリコン二酸化物の
間隔をおかれた絶縁領域を形成する過程と、絶縁領域の
間の基板の表面の少なくとも一部分の上に薄いゲート誘
電体層を形成する過程と、ゲート誘電体層の上にまた絶
縁領域から間隔をおかれて導電性ポリシリコンのゲート
を形成する過程と、ゲートの各側と隣接する絶縁領域と
の間に基板の表面に沿って金属ケイ化物の分離した層を
形成する過程と、第１の伝導形式と反対の第２の伝導形
式の不純物により金属ケイ化物層をドープする過程と、
次いで第２の伝導形式の不純物のイオンを金属ケイ化物
層を通じて基板のなかへ埋め込む過程と、ソースおよび
ドレイン領域を形成するべく金属ケイ化物層から基板の
なかへ不純物を拡散させる過程とを含んでいることを特
徴とする電界効果トランジスタの製造方法により解決さ
れる。
結晶シリコンの基板の表面に沿ってシリコン二酸化物の
間隔をおかれた絶縁領域を形成する過程と、絶縁領域の
間の基板の表面の少なくとも一部分の上に薄いゲート誘
電体層を形成する過程と、ゲート誘電体層の上にまた絶
縁領域から間隔をおかれて導電性ポリシリコンのゲート
を形成する過程と、ゲートの各側と隣接する絶縁領域と
の間に基板の表面に沿って金属ケイ化物の分離した層を
形成する過程と、第１の伝導形式と反対の第２の伝導形
式の不純物により金属ケイ化物層をドープする過程と、
次いで第２の伝導形式の不純物のイオンを金属ケイ化物
層を通じて基板のなかへ埋め込む過程と、ソースおよび
ドレイン領域を形成するべく金属ケイ化物層から基板の
なかへ不純物を拡散させる過程とを含んでいることを特
徴とする電界効果トランジスタの製造方法により解決さ
れる。
【００１２】
【実施例】本発明は、添付図面を参照しての以下の一層
詳細な説明から一層よく理解されよう。なお図面は正し
い尺度では描かれていない。
詳細な説明から一層よく理解されよう。なお図面は正し
い尺度では描かれていない。
【００１３】いま図１を参照すると、本発明の方法に従
って（ソースおよびドレイン領域に対する）浅い接合を
形成されるべき金属酸化物半導体（ＭＯＳ）電界効果ト
ランジスタ（ＦＥＴ）１０（ＭＯＳＦＥＴとして知られ
ている）の出発構造の断面図が示されている。トランジ
スタ１０は約１×１０16不純物／ｃｍ3の典型的な不純
物濃度および表面１４を有する単結晶の基板（基板）１
２で出発する。ｎチャネルＭＯＳＦＥＴ１０（絶縁ゲー
ト電界効果トランジスタ（ＩＧＦＥＴ）と呼ばれる）に
対しては、基板１２はｐ形式の伝導性であり、またソー
スおよびドレイン領域はｎ形式の伝導性である。表面１
４の上に、トランジスタ１０が形成されるべき表面１４
の部分をカバーするマスキング層１６が設けられてい
る。マスキング層１６は一般にシリコン窒化物であり、
単独にもしくはシリコン二酸化物の層の上に設けられて
いる。間隔をおいてシリコン二酸化物の絶縁領域１８が
マスキング層１６の各側で表面１４に形成されている。
絶縁領域は、シリコン二酸化物を形成するべく酸化雰囲
気中で基板１２を加熱することにより形成される。
って（ソースおよびドレイン領域に対する）浅い接合を
形成されるべき金属酸化物半導体（ＭＯＳ）電界効果ト
ランジスタ（ＦＥＴ）１０（ＭＯＳＦＥＴとして知られ
ている）の出発構造の断面図が示されている。トランジ
スタ１０は約１×１０16不純物／ｃｍ3の典型的な不純
物濃度および表面１４を有する単結晶の基板（基板）１
２で出発する。ｎチャネルＭＯＳＦＥＴ１０（絶縁ゲー
ト電界効果トランジスタ（ＩＧＦＥＴ）と呼ばれる）に
対しては、基板１２はｐ形式の伝導性であり、またソー
スおよびドレイン領域はｎ形式の伝導性である。表面１
４の上に、トランジスタ１０が形成されるべき表面１４
の部分をカバーするマスキング層１６が設けられてい
る。マスキング層１６は一般にシリコン窒化物であり、
単独にもしくはシリコン二酸化物の層の上に設けられて
いる。間隔をおいてシリコン二酸化物の絶縁領域１８が
マスキング層１６の各側で表面１４に形成されている。
絶縁領域は、シリコン二酸化物を形成するべく酸化雰囲
気中で基板１２を加熱することにより形成される。
【００１４】いま図２を参照すると、トランジスタ１０
を製造する次のステップを示すトランジスタ１０の断面
図が示されている。マスキング層１６が適当なエッチン
グ剤により除去される。次いで、絶縁領域１８の間の表
面１４の上にシリコン二酸化物の薄いゲート誘電体層２
０を形成するべく、基板１２が酸化雰囲気中で加熱され
る。ドープされたポリシリコンのゲート２２が次いで絶
縁領域１８の間の表面１４の一部分を覆ってゲート誘電
体層２０の上に形成される。ゲート２２は、ゲート誘電
体層２０および絶縁領域１８の全表面を覆ってポリシリ
コンの層をデポジットし、またポリシリコン層をｎ形式
伝導性に対するリンのような所望の伝導形式の不純物で
ドープすることにより形成される。シリコン二酸化物、
シリコン窒化物もしくは両者の組み合わせのマスキング
層２４が次いで、ゲートを形成すべきポリシリコン層の
部分を覆って形成される。ポリシリコン層の残りの部分
が次いで適当なエッチング剤により除去されて、ゲート
２２を残す。
を製造する次のステップを示すトランジスタ１０の断面
図が示されている。マスキング層１６が適当なエッチン
グ剤により除去される。次いで、絶縁領域１８の間の表
面１４の上にシリコン二酸化物の薄いゲート誘電体層２
０を形成するべく、基板１２が酸化雰囲気中で加熱され
る。ドープされたポリシリコンのゲート２２が次いで絶
縁領域１８の間の表面１４の一部分を覆ってゲート誘電
体層２０の上に形成される。ゲート２２は、ゲート誘電
体層２０および絶縁領域１８の全表面を覆ってポリシリ
コンの層をデポジットし、またポリシリコン層をｎ形式
伝導性に対するリンのような所望の伝導形式の不純物で
ドープすることにより形成される。シリコン二酸化物、
シリコン窒化物もしくは両者の組み合わせのマスキング
層２４が次いで、ゲートを形成すべきポリシリコン層の
部分を覆って形成される。ポリシリコン層の残りの部分
が次いで適当なエッチング剤により除去されて、ゲート
２２を残す。
【００１５】シリコン二酸化物もしくはシリコン窒化物
の側壁スペーサ２６が次いでゲート２２の側面に沿って
形成され得る。これは、ゲート２２の各側にゲート２２
およびゲート誘電体層２０を覆って材料の層をデポジッ
トすることにより達成される。この層は次いで基板１２
の表面１４に実質的に垂直にエッチする異方性のエッチ
によりエッチされる。これは側壁スペーサ２６を除いて
層のすべてを除去する。また、ゲート２２の各側におけ
る基板表面１４の上のゲート誘電体層２０の部分が、表
面１４を露出するべくエッチングにより除去される。
の側壁スペーサ２６が次いでゲート２２の側面に沿って
形成され得る。これは、ゲート２２の各側にゲート２２
およびゲート誘電体層２０を覆って材料の層をデポジッ
トすることにより達成される。この層は次いで基板１２
の表面１４に実質的に垂直にエッチする異方性のエッチ
によりエッチされる。これは側壁スペーサ２６を除いて
層のすべてを除去する。また、ゲート２２の各側におけ
る基板表面１４の上のゲート誘電体層２０の部分が、表
面１４を露出するべくエッチングにより除去される。
【００１６】コバルト、チタン、タングステン、タンタ
ルまたはモリブデンのような適当な金属の層２８が次い
で側壁スペーサ２６と絶縁領域１８との間の露出された
基板表面１４の上にデポジットされる。これは選択的な
デポジションにより、または全デバイスを覆って金属を
被覆しまたフォトリトグラフィおよびエッチングにより
ゲート２２および絶縁領域１８の上から金属を除去する
ことにより達成され得る。デバイスは次いで、側壁スペ
ーサ２６と絶縁領域１８との間の基板表面１４に沿って
金属ケイ化物層３０を形成するべく金属層２８を基板１
２のシリコンと反応させるように、使用される金属に関
係して約７００〜８００°Ｃの適当な温度で加熱され
る。加熱ステップは、約５０ｎｍの厚みの金属ケイ化物
層３０を形成するべく、使用される金属に関係して、約
３０秒以上または以下の時間にわたり行われる。もし所
望であれば、金属層２８のすべての超過金属が適当なエ
ッチング剤により除去され得る。しかし、金属ケイ化物
層３０の上にこのような超過金属を残すことにより、金
属ケイ化物層３０への良好な接触が可能にされる。
ルまたはモリブデンのような適当な金属の層２８が次い
で側壁スペーサ２６と絶縁領域１８との間の露出された
基板表面１４の上にデポジットされる。これは選択的な
デポジションにより、または全デバイスを覆って金属を
被覆しまたフォトリトグラフィおよびエッチングにより
ゲート２２および絶縁領域１８の上から金属を除去する
ことにより達成され得る。デバイスは次いで、側壁スペ
ーサ２６と絶縁領域１８との間の基板表面１４に沿って
金属ケイ化物層３０を形成するべく金属層２８を基板１
２のシリコンと反応させるように、使用される金属に関
係して約７００〜８００°Ｃの適当な温度で加熱され
る。加熱ステップは、約５０ｎｍの厚みの金属ケイ化物
層３０を形成するべく、使用される金属に関係して、約
３０秒以上または以下の時間にわたり行われる。もし所
望であれば、金属層２８のすべての超過金属が適当なエ
ッチング剤により除去され得る。しかし、金属ケイ化物
層３０の上にこのような超過金属を残すことにより、金
属ケイ化物層３０への良好な接触が可能にされる。
【００１７】いま図３を参照すると、本発明による方法
の次のステップの間のトランジスタ１０の断面図が示さ
れている。シリコン二酸化物もしくはシリコン窒化物の
薄いキャッピング層３２が次いで絶縁領域１８、金属ケ
イ化物層３０およびゲート２２を覆ってデポジットされ
る。金属ケイ化物層３０が次いで、トランジスタ１０の
そこに形成されるべきソースおよびドレイン領域に対す
る所望の伝導形式の高い濃度の不純物でドープされる。
矢印３４により示されているように、これはイオン注入
により達成される。イオン注入は約２０ｋｅＶの比較的
低い注入エネルギーでヒ素のような所望の不純物で約５
×１０15不純物／ｃｍ2の高い濃度で行われる。低いエ
ネルギーが使用されるのは、不純物が金属ケイ化物層に
のみ注入され、基板１２を貫かないようにするためであ
る。
の次のステップの間のトランジスタ１０の断面図が示さ
れている。シリコン二酸化物もしくはシリコン窒化物の
薄いキャッピング層３２が次いで絶縁領域１８、金属ケ
イ化物層３０およびゲート２２を覆ってデポジットされ
る。金属ケイ化物層３０が次いで、トランジスタ１０の
そこに形成されるべきソースおよびドレイン領域に対す
る所望の伝導形式の高い濃度の不純物でドープされる。
矢印３４により示されているように、これはイオン注入
により達成される。イオン注入は約２０ｋｅＶの比較的
低い注入エネルギーでヒ素のような所望の不純物で約５
×１０15不純物／ｃｍ2の高い濃度で行われる。低いエ
ネルギーが使用されるのは、不純物が金属ケイ化物層に
のみ注入され、基板１２を貫かないようにするためであ
る。
【００１８】いま図４を参照すると、本発明による方法
の次のステップの間のトランジスタ１０の断面図が示さ
れている。矢印３６により示されているように、金属ケ
イ化物層３０のなかに注入されたものと同一の不純物の
イオンが次いで金属層２８および金属ケイ化物層３０を
通じて金属ケイ化物層３０のすぐ下の基板１２の領域の
なかへ注入される。注入はヒ素の３×１０14不純物／ｃ
ｍ2のドーズのような低ドーズで行われ、使用可能な範
囲は１×１０14〜１×１０15不純物／ｃｍ2のオーダー
である。しかし、注入は、金属ケイ化物層３０を貫くよ
うに、より高いエネルギー、典型的には約１５０ｋｅＶ
で行われる。
の次のステップの間のトランジスタ１０の断面図が示さ
れている。矢印３６により示されているように、金属ケ
イ化物層３０のなかに注入されたものと同一の不純物の
イオンが次いで金属層２８および金属ケイ化物層３０を
通じて金属ケイ化物層３０のすぐ下の基板１２の領域の
なかへ注入される。注入はヒ素の３×１０14不純物／ｃ
ｍ2のドーズのような低ドーズで行われ、使用可能な範
囲は１×１０14〜１×１０15不純物／ｃｍ2のオーダー
である。しかし、注入は、金属ケイ化物層３０を貫くよ
うに、より高いエネルギー、典型的には約１５０ｋｅＶ
で行われる。
【００１９】いま図５を参照すると、本発明による方法
の最終ステップを示すトランジスタ１０の断面図が示さ
れている。基板１２は次いで、金属ケイ化物層３０から
基板１２のなかへ不純物を拡散させるべく、約５分間に
わたり約９００°Ｃの温度で加熱することにより熱処理
される。これは基板１２のなかにソースおよびドレイン
領域３８を形成する。ソースおよびドレイン領域３８は
各々、金属ケイ化物層３０から不純物により形成された
金属ケイ化物層３０に隣接して高濃度にドープされた浅
い領域４０を有する。高濃度にドープされた領域４０の
下に勾配伝導性領域４２が低ドーズ注入により発生され
る。基板１２の熱処理の間に、キャッピング層３２が金
属ケイ化物層３０から周囲への不純物の拡散を防止す
る。トランジスタ１０がソースおよびドレイン領域３８
およびゲート２２への接触（図示せず）を形成すること
により完成される。ｎチャネルトランジスタ１０に対し
ては、ドレインおよびソース領域３８は共にｎ形式伝導
性であり、また基板１２はｐ形式伝導性である。従っ
て、ドレインおよびソース領域３８の各々はその外縁３
８ａにおいて基板１２とｐ‐ｎ接合を形成する。
の最終ステップを示すトランジスタ１０の断面図が示さ
れている。基板１２は次いで、金属ケイ化物層３０から
基板１２のなかへ不純物を拡散させるべく、約５分間に
わたり約９００°Ｃの温度で加熱することにより熱処理
される。これは基板１２のなかにソースおよびドレイン
領域３８を形成する。ソースおよびドレイン領域３８は
各々、金属ケイ化物層３０から不純物により形成された
金属ケイ化物層３０に隣接して高濃度にドープされた浅
い領域４０を有する。高濃度にドープされた領域４０の
下に勾配伝導性領域４２が低ドーズ注入により発生され
る。基板１２の熱処理の間に、キャッピング層３２が金
属ケイ化物層３０から周囲への不純物の拡散を防止す
る。トランジスタ１０がソースおよびドレイン領域３８
およびゲート２２への接触（図示せず）を形成すること
により完成される。ｎチャネルトランジスタ１０に対し
ては、ドレインおよびソース領域３８は共にｎ形式伝導
性であり、また基板１２はｐ形式伝導性である。従っ
て、ドレインおよびソース領域３８の各々はその外縁３
８ａにおいて基板１２とｐ‐ｎ接合を形成する。
【００２０】本発明の方法では、低ドーズ注入は基板１
２の表面１４のなかの結晶損傷を避けるのに十分に低い
が、接合形成を達成するのには十分に高い。これは基板
１２のなかへ金属ケイ化物層３０のなかへ不純物の高い
ドーゼージを拡散させるステップの間にケイ化物スパイ
キングおよびショットキダイオード生成を抑制する。ま
た、ソース／ドレイン領域３８の勾配領域４２は改善さ
れた接合特性を与える。また、金属ケイ化物層３０およ
び基板１２の界面における粗さおよび拡散条件に関係し
て、注入パラメータは高ドーズ注入から独立して最適化
され得る。加えて、低ドーズ注入は、絶縁領域１８の縁
の下にドープされた領域４４を有する領域３８を形成す
るべく、金属ケイ化物層３０を貫くだけでなく絶縁領域
１８の縁をも貫く。これは接合３８の周辺における漏れ
特性を改善すると共にエリア接合漏れを減じ、またソフ
トブレークダウンを抑制する。こうして本発明の方法は
改善された漏れ特性および抑制された降伏特性を有する
浅いソースおよびドレイン領域を形成する。
２の表面１４のなかの結晶損傷を避けるのに十分に低い
が、接合形成を達成するのには十分に高い。これは基板
１２のなかへ金属ケイ化物層３０のなかへ不純物の高い
ドーゼージを拡散させるステップの間にケイ化物スパイ
キングおよびショットキダイオード生成を抑制する。ま
た、ソース／ドレイン領域３８の勾配領域４２は改善さ
れた接合特性を与える。また、金属ケイ化物層３０およ
び基板１２の界面における粗さおよび拡散条件に関係し
て、注入パラメータは高ドーズ注入から独立して最適化
され得る。加えて、低ドーズ注入は、絶縁領域１８の縁
の下にドープされた領域４４を有する領域３８を形成す
るべく、金属ケイ化物層３０を貫くだけでなく絶縁領域
１８の縁をも貫く。これは接合３８の周辺における漏れ
特性を改善すると共にエリア接合漏れを減じ、またソフ
トブレークダウンを抑制する。こうして本発明の方法は
改善された漏れ特性および抑制された降伏特性を有する
浅いソースおよびドレイン領域を形成する。
【００２１】いま図６を参照すると、従来の方法を使用
して製造された多数のトランジスタおよび本発明の方法
を使用して製造されたトランジスタに対して縦軸に接合
電流（アンペア）、横軸に接合バイアス（ボルト）をと
ったグラフが示されている。破線（ａ）は、コバルトケ
イ化物の層のなかへ低いエネルギー（２０ｋｅＶ）で高
ドーズのヒ素（５×１０15不純物／ｃｍ2）を注入し、
次いで２分間にわたり９００°Ｃでシリコン基板のなか
へヒ素を拡散させることにより製造されたトランジスタ
に対する特性を示す。このトランジスタは高い漏れ電流
を有することが見られる。これは主に不十分な拡散によ
り惹起されるケイ化物スパイキングの結果である。
して製造された多数のトランジスタおよび本発明の方法
を使用して製造されたトランジスタに対して縦軸に接合
電流（アンペア）、横軸に接合バイアス（ボルト）をと
ったグラフが示されている。破線（ａ）は、コバルトケ
イ化物の層のなかへ低いエネルギー（２０ｋｅＶ）で高
ドーズのヒ素（５×１０15不純物／ｃｍ2）を注入し、
次いで２分間にわたり９００°Ｃでシリコン基板のなか
へヒ素を拡散させることにより製造されたトランジスタ
に対する特性を示す。このトランジスタは高い漏れ電流
を有することが見られる。これは主に不十分な拡散によ
り惹起されるケイ化物スパイキングの結果である。
【００２２】鎖線（ｂ）は、高いエネルギー（１５０ｋ
ｅＶ）で金属ケイ化物層を通じて完全に高ドーズのヒ素
（５×１０15不純物／ｃｍ2）を注入し、また２分間に
わたり９００°Ｃで熱処理することにより製造されたト
ランジスタの特性を示す。これはまだ、イオン注入によ
り生ずるシリコン基板中の結晶損傷の結果として高い漏
れ電流を生ずる。
ｅＶ）で金属ケイ化物層を通じて完全に高ドーズのヒ素
（５×１０15不純物／ｃｍ2）を注入し、また２分間に
わたり９００°Ｃで熱処理することにより製造されたト
ランジスタの特性を示す。これはまだ、イオン注入によ
り生ずるシリコン基板中の結晶損傷の結果として高い漏
れ電流を生ずる。
【００２３】点線（ｃ）は、熱処理ステップの温度サイ
クルが４０分間、８００°Ｃにより続かれる５分間、９
００°Ｃに増されたことを例外として線（ａ）に対する
仕方と類似の仕方で製造されたトランジスタの特性を示
す。これは約＋５Ｖまでの逆漏れに改善を示すが、＋５
Ｖ以上で望ましくなく高く、また増大するする漏れによ
り特徴付けられている。
クルが４０分間、８００°Ｃにより続かれる５分間、９
００°Ｃに増されたことを例外として線（ａ）に対する
仕方と類似の仕方で製造されたトランジスタの特性を示
す。これは約＋５Ｖまでの逆漏れに改善を示すが、＋５
Ｖ以上で望ましくなく高く、また増大するする漏れによ
り特徴付けられている。
【００２４】実践（ｄ）は、前記のように本発明に従っ
て製造されたトランジスタの特性を示す。逆接合漏れが
全電圧範囲にわたって数桁も減ぜられており、またソフ
トブレークダウンの形跡が存在しないことが見られる。
本発明のこの方法は改善されたｐ‐ｎ接合を有する浅い
ソースおよびドレイン領域を有するＭＯＳ電界効果トラ
ンジスタを製造し得る。順方向バイアス領域（０〜−２
Ｖ）では、線ｂ）およびｃ）は線ｄ）およびａ）とそれ
ぞれ合致する。
て製造されたトランジスタの特性を示す。逆接合漏れが
全電圧範囲にわたって数桁も減ぜられており、またソフ
トブレークダウンの形跡が存在しないことが見られる。
本発明のこの方法は改善されたｐ‐ｎ接合を有する浅い
ソースおよびドレイン領域を有するＭＯＳ電界効果トラ
ンジスタを製造し得る。順方向バイアス領域（０〜−２
Ｖ）では、線ｂ）およびｃ）は線ｄ）およびａ）とそれ
ぞれ合致する。
【００２５】本発明の特別な実施例は単に本発明の一般
的原理の例であることは理解されよう。種々の変形が前
記の原理に従って行われ得る。たとえば、絶縁領域１８
は基板１２の表面１４の酸化以外の方法により形成され
得る。さらに、ソースおよびドレイン接合３８を形成す
るのに使用される不純物は所望の伝導形式に関係して変
更され得る。さらに、不純物の濃度および注入のために
使用されるエネルギーは所望の不純物の濃度および注入
の深さに関係して多少変更され得る。
的原理の例であることは理解されよう。種々の変形が前
記の原理に従って行われ得る。たとえば、絶縁領域１８
は基板１２の表面１４の酸化以外の方法により形成され
得る。さらに、ソースおよびドレイン接合３８を形成す
るのに使用される不純物は所望の伝導形式に関係して変
更され得る。さらに、不純物の濃度および注入のために
使用されるエネルギーは所望の不純物の濃度および注入
の深さに関係して多少変更され得る。
【図１】本発明の方法の１つのステップでのＭＯＳ電界
効果トランジスタの断面図。
効果トランジスタの断面図。
【図２】本発明の方法の１つのステップでのＭＯＳ電界
効果トランジスタの断面図。
効果トランジスタの断面図。
【図３】本発明の方法の１つのステップでのＭＯＳ電界
効果トランジスタの断面図。
効果トランジスタの断面図。
【図４】本発明の方法の１つのステップでのＭＯＳ電界
効果トランジスタの断面図。
効果トランジスタの断面図。
【図５】本発明の方法の１つのステップでのＭＯＳ電界
効果トランジスタの断面図。
効果トランジスタの断面図。
【図６】従来の方法および本発明の方法により製造され
た種々のトランジスタに対する接合電界効果トランジス
タと接合バイアスとの間の関係を示すグラフ。
た種々のトランジスタに対する接合電界効果トランジス
タと接合バイアスとの間の関係を示すグラフ。
１０ ＭＯＳ電界効果トランジスタ １２ 基板 １４ 表面 １６ マスキング層 １８ 絶縁領域 ２０ 誘電体領域 ２２ ゲート ２６ 側壁スペーサ ２８ 金属層 ３０ 金属ケイ化物層 ３２ キャッピング層
フロントページの続き (72)発明者 ハインリツヒ イヨツト ツアイニンガー アメリカ合衆国 05452 ヴアーモント エセツクス ジヤンクシヨン サンセツト ドライブ ６ (72)発明者 ウイルフリート ハンシユ アメリカ合衆国 05445 ヴアーモント チヤーロツテ アールアール２ ボツクス 2078
Claims (31)
- 【請求項１】 基板の表面における第１の伝導形式のシ
リコンの基板のなかに浅い接合を形成する方法におい
て、 基板の表面に沿って金属ケイ化物の層を形成する過程
と、 第１の伝導形式の不純物と反対の第２の伝導形式の不純
物により金属ケイ化物をドープする過程と、 第２の伝導形式の不純物のイオンを金属ケイ化物層を通
じて基板のなかへ埋め込む過程と、 接合を形成するべく金属ケイ化物層から基板のなかへ不
純物を拡散させる過程とを含んでいることを特徴とする
浅い半導体接合の形成方法。 - 【請求項２】 金属ケイ化物層のなかへのみ１つの伝導
形式のイオンを注入することにより金属ケイ化物がドー
プされることを特徴とする請求項１記載の方法。 - 【請求項３】 金属ケイ化物層が約５×１０15不純物／
ｃｍ2の濃度に、また約２０ｋｅＶのエネルギーでドー
プされることを特徴とする請求項２記載の方法。 - 【請求項４】 イオンがイオン注入により金属ケイ化物
層を通じて基板のなかへ埋め込まれることを特徴とする
請求項２記載の方法。 - 【請求項５】 金属ケイ化物層を通じて基板のなかへ注
入されるイオンの濃度が金属ケイ化物層のなかへ注入さ
れる不純物の濃度よりも小さく、またより高いエネルギ
ーで実行されることを特徴とする請求項４記載の方法。 - 【請求項６】 金属ケイ化物層を通じて基板のなかへ注
入されるイオンの濃度が約３×１０14不純物／ｃｍ2で
あり、また約１５０ｋｅＶのエネルギーで実行されるこ
とを特徴とする請求項５記載の方法。 - 【請求項７】 金属ケイ化物層が約５×１０15不純物／
ｃｍ2の濃度にドープされ、また約２０ｋｅＶのエネル
ギーで実行されることを特徴とする請求項６記載の方
法。 - 【請求項８】 金属ケイ化物層が、基板の表面上に金属
の層をデポジットし、またケイ化物を形成する温度に基
板を加熱することにより形成されることを特徴とする請
求項５記載の方法。 - 【請求項９】 基板を加熱することにより不純物が金属
ケイ化物から基板のなかへ拡散されることを特徴とする
請求項８記載の方法。 - 【請求項１０】 不純物を金属ケイ化物層から基板のな
かへ拡散させるべく基板が約９００°Ｃで約５分間にわ
たり加熱されることを特徴とする請求項９記載の方法。 - 【請求項１１】 浅いソースおよびドレイン領域を有す
る電界効果トランジスタを製造する方法において、 第１の伝導形式の単結晶シリコンの基板の表面に前記表
面から絶縁されている伝導性のゲートを形成する過程
と、 基板の表面に沿って前記ゲートの各側に金属ケイ化物の
層を形成する過程と、 第１の伝導形式の不純物と反対の第２の伝導形式の不純
物により金属ケイ化物層をドープする過程と、 第２の伝導形式の不純物のイオンを金属ケイ化物層を通
じて基板のなかへ埋め込む過程と、 ソースおよびドレイン領域を形成するべく金属ケイ化物
層から基板のなかへ不純物を拡散させる過程とを含んで
いることを特徴とする電界効果トランジスタの製造方
法。 - 【請求項１２】 金属ケイ化物層のなかへのみ１つの伝
導形式のイオンを注入することにより金属ケイ化物層が
ドープされることを特徴とする請求項１１記載の方法。 - 【請求項１３】 金属ケイ化物層が約５×１０15不純物
／ｃｍ2の濃度に、また約２０ｋｅＶのエネルギーでド
ープされることを特徴とする請求項１２記載の方法。 - 【請求項１４】 イオンがイオン注入により金属ケイ化
物層を通じて基板のなかへ埋め込まれることを特徴とす
る請求項１２記載の方法。 - 【請求項１５】 金属ケイ化物層を通じて基板のなかへ
注入されるイオンの濃度が金属ケイ化物層のなかへ注入
される不純物の濃度よりも小さく、またより高いエネル
ギーで実行されることを特徴とする請求項１４記載の方
法。 - 【請求項１６】 金属ケイ化物層を通じて基板のなかへ
注入されるイオンの濃度が約３×１０14不純物／ｃｍ2
であり、また約１５０ｋｅＶのエネルギーで実行される
ことを特徴とする請求項１５記載の方法。 - 【請求項１７】 金属ケイ化物層が、基板の表面上に金
属の層をデポジットし、またケイ化物を形成する温度に
基板を加熱することにより形成されることを特徴とする
請求項１５記載の方法。 - 【請求項１８】 基板を加熱することにより不純物が金
属ケイ化物層から基板のなかへ拡散されることを特徴と
する請求項１６記載の方法。 - 【請求項１９】 不純物を金属ケイ化物層から基板のな
かへ拡散させるべく基板が約９００°Ｃで約５分間にわ
たり加熱されることを特徴とする請求項１８記載の方
法。 - 【請求項２０】 金属ケイ化物層の形成に先立ってシリ
コン二酸化物の側壁スペーサがゲートの側に沿って形成
され、また金属ケイ化物層が側壁スペーサに隣接して形
成されることを特徴とする請求項１１記載の方法。 - 【請求項２１】 浅いソースおよびドレイン領域を有す
る電界効果トランジスタを製造する方法において、 第１の伝導形式の単結晶シリコンの基板の表面に沿って
シリコン二酸化物の間隔をおかれた絶縁領域を形成する
過程と、 絶縁領域の間の基板の表面の少なくとも一部分の上に薄
いゲート誘電体層を形成する過程と、 ゲート誘電体層の上にまた絶縁領域から間隔をおかれて
導電性ポリシリコンのゲートを形成する過程と、 ゲートの各側と隣接する絶縁領域との間に基板の表面に
沿って金属ケイ化物の分離した層を形成する過程と、 第１の伝導形式と反対の第２の伝導形式の不純物により
金属ケイ化物層をドープする過程と、次いで第２の伝導
形式の不純物のイオンを金属ケイ化物層を通じて基板の
なかへ埋め込む過程と、 ソースおよびドレイン領域を形成するべく金属ケイ化物
層から基板のなかへ不純物を拡散させる過程とを含んで
いることを特徴とする電界効果トランジスタの製造方
法。 - 【請求項２２】 金属ケイ化物層のなかへのみ１つの伝
導形式のイオンを注入することにより金属ケイ化物層が
ドープされることを特徴とする請求項２１記載の方法。 - 【請求項２３】 イオンがイオン注入により金属ケイ化
物層を通じて基板のなかへ埋め込まれることを特徴とす
る請求項２２記載の方法。 - 【請求項２４】 金属ケイ化物層を通じて基板のなかへ
注入されるイオンの濃度が金属ケイ化物層のなかへ注入
されるイオンの濃度よりも小さいことを特徴とする請求
項２３記載の方法。 - 【請求項２５】 金属ケイ化物層に注入されるイオンの
濃度が約５×１０15不純物／ｃｍ2であり、また約２０
ｋｅＶのエネルギーで注入され、また金属ケイ化物層を
通じて基板のなかへ注入されるイオンの濃度が約３×１
０14不純物／ｃｍ2であり、また約１５０ｋｅＶのエネ
ルギーで注入されることを特徴とする請求項２４記載の
方法。 - 【請求項２６】 金属ケイ化物層が、基板の表面上に金
属の層をデポジットし、またケイ化物を形成する温度に
基板を加熱することにより形成されることを特徴とする
請求項２３記載の方法。 - 【請求項２７】 基板を加熱することにより不純物が金
属ケイ化物層から基板のなかへ拡散されることを特徴と
する請求項２６記載の方法。 - 【請求項２８】 金属ケイ化物層の形成に先立って側壁
スペーサがゲートの各側に沿って形成され、また金属ケ
イ化物層が側壁スペーサと絶縁領域との間に形成される
ことを特徴とする請求項２７記載の方法。 - 【請求項２９】 請求項１のプロセスにより製造された
電界効果トランジスタ。 - 【請求項３０】 請求項１１のプロセスにより製造され
た電界効果トランジスタ。 - 【請求項３１】 請求項２１のプロセスにより製造され
た電界効果トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/790953 | 1991-11-12 | ||
| US07/790,953 US5268317A (en) | 1991-11-12 | 1991-11-12 | Method of forming shallow junctions in field effect transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218081A true JPH05218081A (ja) | 1993-08-27 |
| JP3704164B2 JP3704164B2 (ja) | 2005-10-05 |
Family
ID=25152224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32280592A Expired - Lifetime JP3704164B2 (ja) | 1991-11-12 | 1992-11-06 | 浅い半導体接合の形成方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5268317A (ja) |
| EP (1) | EP0543223B1 (ja) |
| JP (1) | JP3704164B2 (ja) |
| KR (1) | KR100268979B1 (ja) |
| AT (1) | ATE194881T1 (ja) |
| DE (1) | DE69231271D1 (ja) |
| HK (1) | HK1003750A1 (ja) |
| TW (1) | TW241384B (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181219A (ja) * | 1992-12-15 | 1994-06-28 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| US6498080B1 (en) * | 1993-11-05 | 2002-12-24 | Agere Systems Guardian Corp. | Transistor fabrication method |
| US5395787A (en) * | 1993-12-01 | 1995-03-07 | At&T Corp. | Method of manufacturing shallow junction field effect transistor |
| KR0135163B1 (ko) * | 1993-12-16 | 1998-04-22 | 문정환 | 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 |
| US5413957A (en) * | 1994-01-24 | 1995-05-09 | Goldstar Electron Co., Ltd. | Method for fabricating MOS transistor having source/drain region of shallow junction and silicide film |
| US5439831A (en) * | 1994-03-09 | 1995-08-08 | Siemens Aktiengesellschaft | Low junction leakage MOSFETs |
| US5444024A (en) * | 1994-06-10 | 1995-08-22 | Advanced Micro Devices, Inc. | Method for low energy implantation of argon to control titanium silicide formation |
| US5648673A (en) * | 1994-12-28 | 1997-07-15 | Nippon Steel Corporation | Semiconductor device having metal silicide film on impurity diffused layer or conductive layer |
| US5624867A (en) * | 1995-05-24 | 1997-04-29 | National Science Council | Low temperature formation of palladium silicided shallow junctions using implant through metal/silicide technology |
| US5569624A (en) * | 1995-06-05 | 1996-10-29 | Regents Of The University Of California | Method for shallow junction formation |
| JPH0982814A (ja) * | 1995-07-10 | 1997-03-28 | Denso Corp | 半導体集積回路装置及びその製造方法 |
| US20020197838A1 (en) * | 1996-01-16 | 2002-12-26 | Sailesh Chittipeddi | Transistor fabrication method |
| US5766998A (en) * | 1996-12-27 | 1998-06-16 | Vanguard International Semiconductor Corporation | Method for fabricating narrow channel field effect transistors having titanium shallow junctions |
| WO1998032176A1 (en) * | 1997-01-21 | 1998-07-23 | Advanced Micro Devices, Inc. | As/P HYBRID nLDD JUNCTION AND MEDIUM Vdd OPERATION FOR HIGH SPEED MICROPROCESSORS |
| TW396646B (en) | 1997-09-11 | 2000-07-01 | Lg Semicon Co Ltd | Manufacturing method of semiconductor devices |
| KR100425147B1 (ko) * | 1997-09-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| US6096616A (en) * | 1998-05-18 | 2000-08-01 | Advanced Micro Devices, Inc. | Fabrication of a non-ldd graded p-channel mosfet |
| US6022771A (en) * | 1999-01-25 | 2000-02-08 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions |
| US5998248A (en) * | 1999-01-25 | 1999-12-07 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions with tapered spacer in isolation region |
| US6025242A (en) * | 1999-01-25 | 2000-02-15 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions including an insulating spacer by thermal oxidation creating taper-shaped isolation |
| US5998273A (en) * | 1999-01-25 | 1999-12-07 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions |
| JP3381252B2 (ja) * | 1999-06-30 | 2003-02-24 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3991564B2 (ja) * | 2000-08-25 | 2007-10-17 | 株式会社村田製作所 | 圧電磁器組成物及び圧電素子 |
| KR100940530B1 (ko) * | 2003-01-17 | 2010-02-10 | 삼성전자주식회사 | 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치 |
| KR100446622B1 (ko) * | 2002-01-10 | 2004-09-04 | 삼성전자주식회사 | 실리콘 광소자 및 이를 적용한 발광 디바이스 장치 |
| KR100612875B1 (ko) * | 2004-11-24 | 2006-08-14 | 삼성전자주식회사 | 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치 |
| KR20060059327A (ko) * | 2004-11-27 | 2006-06-01 | 삼성전자주식회사 | 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치 |
| US9006104B2 (en) | 2013-06-05 | 2015-04-14 | Globalfoundries Inc. | Methods of forming metal silicide regions on semiconductor devices using millisecond annealing techniques |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4622735A (en) * | 1980-12-12 | 1986-11-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device utilizing self-aligned silicide regions |
| DE3175081D1 (en) * | 1980-12-12 | 1986-09-11 | Toshiba Kk | Method of manufacturing a semiconductor device of the mis type |
| US4558507A (en) * | 1982-11-12 | 1985-12-17 | Nec Corporation | Method of manufacturing semiconductor device |
| JPH0695563B2 (ja) * | 1985-02-01 | 1994-11-24 | 株式会社日立製作所 | 半導体装置 |
| CA1216962A (en) * | 1985-06-28 | 1987-01-20 | Hussein M. Naguib | Mos device processing |
| US4843023A (en) * | 1985-09-25 | 1989-06-27 | Hewlett-Packard Company | Process for forming lightly-doped-drain (LDD) without extra masking steps |
| JPH07101677B2 (ja) * | 1985-12-02 | 1995-11-01 | 株式会社東芝 | 半導体装置の製造方法 |
| DE3765844D1 (de) * | 1986-06-10 | 1990-12-06 | Siemens Ag | Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen. |
| US5028554A (en) * | 1986-07-03 | 1991-07-02 | Oki Electric Industry Co., Ltd. | Process of fabricating an MIS FET |
| US4788160A (en) * | 1987-03-31 | 1988-11-29 | Texas Instruments Incorporated | Process for formation of shallow silicided junctions |
| US4816423A (en) * | 1987-05-01 | 1989-03-28 | Texas Instruments Incorporated | Bicmos process for forming shallow npn emitters and mosfet source/drains |
| US4774204A (en) * | 1987-06-02 | 1988-09-27 | Texas Instruments Incorporated | Method for forming self-aligned emitters and bases and source/drains in an integrated circuit |
| JPS63313818A (ja) * | 1987-06-17 | 1988-12-21 | Hitachi Ltd | 半導体装置の製造方法 |
| US4900688A (en) * | 1987-06-25 | 1990-02-13 | The United States Of America As Represented By The Secretary Of The Air Force | Pseudo uniphase charge coupled device fabrication by self-aligned virtual barrier and virtual gate formation |
| US4914500A (en) * | 1987-12-04 | 1990-04-03 | At&T Bell Laboratories | Method for fabricating semiconductor devices which include sources and drains having metal-containing material regions, and the resulting devices |
| US4922311A (en) * | 1987-12-04 | 1990-05-01 | American Telephone And Telegraph Company | Folded extended window field effect transistor |
| US4912053A (en) * | 1988-02-01 | 1990-03-27 | Harris Corporation | Ion implanted JFET with self-aligned source and drain |
| US4835112A (en) * | 1988-03-08 | 1989-05-30 | Motorola, Inc. | CMOS salicide process using germanium implantation |
| JP2706460B2 (ja) * | 1988-03-14 | 1998-01-28 | 富士通株式会社 | イオン注入方法 |
| JPH0324733A (ja) * | 1989-06-22 | 1991-02-01 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1991
- 1991-11-12 US US07/790,953 patent/US5268317A/en not_active Expired - Lifetime
-
1992
- 1992-11-04 DE DE69231271T patent/DE69231271D1/de not_active Expired - Lifetime
- 1992-11-04 AT AT92118906T patent/ATE194881T1/de not_active IP Right Cessation
- 1992-11-04 EP EP92118906A patent/EP0543223B1/en not_active Expired - Lifetime
- 1992-11-06 JP JP32280592A patent/JP3704164B2/ja not_active Expired - Lifetime
- 1992-11-11 TW TW081109028A patent/TW241384B/zh not_active IP Right Cessation
- 1992-11-12 KR KR1019920021174A patent/KR100268979B1/ko not_active IP Right Cessation
-
1998
- 1998-04-04 HK HK98102868A patent/HK1003750A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69231271D1 (de) | 2000-08-24 |
| KR930011273A (ko) | 1993-06-24 |
| EP0543223A2 (en) | 1993-05-26 |
| EP0543223B1 (en) | 2000-07-19 |
| TW241384B (ja) | 1995-02-21 |
| JP3704164B2 (ja) | 2005-10-05 |
| HK1003750A1 (en) | 1998-11-06 |
| ATE194881T1 (de) | 2000-08-15 |
| US5268317A (en) | 1993-12-07 |
| KR100268979B1 (ko) | 2000-10-16 |
| EP0543223A3 (en) | 1996-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704164B2 (ja) | 浅い半導体接合の形成方法 | |
| US6104063A (en) | Multiple spacer formation/removal technique for forming a graded junction | |
| US4908326A (en) | Process for fabricating self-aligned silicide lightly doped drain MOS devices | |
| US4855247A (en) | Process for fabricating self-aligned silicide lightly doped drain MOS devices | |
| US7179703B2 (en) | Method of forming shallow doped junctions having a variable profile gradation of dopants | |
| US8187959B2 (en) | Semiconductor substrate with solid phase epitaxial regrowth with reduced junction leakage and method of producing same | |
| KR100440840B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6051473A (en) | Fabrication of raised source-drain transistor devices | |
| JPH04225529A (ja) | 微量の不純物を添加したドレイン（ｌｄｄ）を有する集積回路構造体を製作する改良された方法 | |
| US4841347A (en) | MOS VLSI device having shallow junctions and method of making same | |
| JPH10125920A (ja) | Ｍｏｓトランジスタおよびその形成方法 | |
| JP2701762B2 (ja) | 半導体装置及びその製造方法 | |
| JP2957757B2 (ja) | トランジスタ製作方法 | |
| US6797593B2 (en) | Methods and apparatus for improved mosfet drain extension activation | |
| US6734109B2 (en) | Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon | |
| KR20010023944A (ko) | 반도체장치의 제조방법 | |
| JPH07122657A (ja) | 半導体メモリとその製法 | |
| JP3529634B2 (ja) | デバイスの製造方法 | |
| JPH09172176A (ja) | Ｍｏｓデバイス製造方法 | |
| US5817564A (en) | Double diffused MOS device and method | |
| JP2733082B2 (ja) | Ｍｏｓ装置の製法 | |
| JPH10125919A (ja) | 半導体素子の電極形成方法 | |
| JP4186247B2 (ja) | 半導体装置の製造方法および導電性シリコン膜の形成方法 | |
| JP2808945B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JP2608627B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050722 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130729 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130729 Year of fee payment: 8 |