KR930011273A - 반도체 셸로우 접합 형성방법과 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법 - Google Patents

반도체 셸로우 접합 형성방법과 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법 Download PDF

Info

Publication number
KR930011273A
KR930011273A KR1019920021174A KR920021174A KR930011273A KR 930011273 A KR930011273 A KR 930011273A KR 1019920021174 A KR1019920021174 A KR 1019920021174A KR 920021174 A KR920021174 A KR 920021174A KR 930011273 A KR930011273 A KR 930011273A
Authority
KR
South Korea
Prior art keywords
metal silicide
silicide layer
impurities
field effect
effect transistor
Prior art date
Application number
KR1019920021174A
Other languages
English (en)
Other versions
KR100268979B1 (ko
Inventor
우도 쉬발케
크리스토프 젤러
하인리히-요트 자이닝어
빌프리트 한쉬
Original Assignee
피켄셔, 네테부쉬
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피켄셔, 네테부쉬, 지멘스 악티엔게젤샤프트 filed Critical 피켄셔, 네테부쉬
Publication of KR930011273A publication Critical patent/KR930011273A/ko
Application granted granted Critical
Publication of KR100268979B1 publication Critical patent/KR100268979B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

개선된 브레이크다운 및 리키지 특성으로 셸로우 소스 및 드레인 영역을 갖는 M0S 전제 효과 트랜지스터를 제조하는 방법은, 표면으로 부터 절연되는 게이트의 각 표면에 있는 실리콘의 몸체 표면을 따라 금속 규화물의층을 형성하는 단계를 포함한다. 소정의 도전형인 고농도 불순물은 상기 금속 규화물 층으로만 주입된다. 상기 낮은 농도의 불순물은 상기 금속 규화물 층을 통해서 금속 규화물 층 바로 밑의 몸체로 주입된다. 상기 몸체는 금속 규화물 층으로 부터 상기 몸체로 불순물을 확산시켜 접합을 형성하는 온도로 아닐된다.

Description

반도체 셸로우 접합 형성방법과 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1내지 5도는 본 발명의 방법의 여러 단계를 예시하도록 형성된 여러단에서의 MOS 전계 효과 트랜지스터에 대한 횡단면도.

Claims (31)

  1. 몸체의 표면에서 제1도전형을 갖는 실리콘 몸체에 셸로우 접합을 형성하는 방법에 있어서, 상기 몸체의 표면을 따라 금속 규화물 층을 형성하고, 금속 규화물을 제1도전형의 불순물과 반대인 제2도전형의 불순물로 도핑하며, 금속 규화물을 통해서 상기 몸체로 제2도전형의 불순물을 넣으며, 상기 규화물 층으로 부터 상기 몸체로 불순물을 확산시켜 접합을 형성하는 단계를 구비하는 것을 특징으로 하는 셸로우 접합 형성방법.
  2. 제1항에 있어서, 상기 금속 규화물은, 하나의 도전형 불순물인 이온을 금속 규화물층으로만 주입하여 도프되는 것을 특징으로 하는 셸로우 접합 형성방법.
  3. 제2항에 있어서, 상기 금속 규화물 층은 약 5×1015불순물/㎠의 농도 및 약 20kev의 에너지로 도프되는것을 특징으로 하는 셸로우 접합 형성방법.
  4. 제2항에 있어서, 상기 이온은 이온 주입법에 의해 금속 규화물 층을 통해서 상기 몸체로 들어가는 것을 특징으로 하는 셸로우 접합 형성방법.
  5. 제4항에 있어서, 상기 금속 규화물을 통해서 상기 몸체로 주입되는 이온의 농도는 금속 규화물 층으로 주입되는 불순물 농도 보다 낮으며 더 높은 에너지로 이온 주입이 수행되는 것을 특징으로 하는 셸로우 접합 형성방법.
  6. 제5항에 있어서, 상기 금속 규화물 층을 통해서 상기 몸체로 주입되는 이온의 농도는 약 3×1015불순물/㎠이며 약150kev의 에너지로 이온 주입되는 것을 특징으로 하는 셸로우 접합 형성방법.
  7. 제6항에 있어서, 상기 금속 규화물 층은 약 5×1015불순물/㎠ 의 농도로 도프되며 약 20kev의 에너지로 도핑되는 것을 특징으로 하는 셸로우 접합 형성방법.
  8. 제5항에 있어서, 상기 금속 규화물 층은 상기 몸체의 표면상에서 금속층을 증착시키고 규화물을 형성하는 온도로 상기 몸체를 가열하여 형성되는 것을 특징으로 하는 셸로우 접합 형성방법.
  9. 제8항에 있어서, 상기 불순물은, 상기 몸체를 가열하므로 상기 금속 규화물로 부터 상기 몸체로 확산되는것을 특징으로 하는 셸로우 접합 형성방법.
  10. 제9항에 있어서, 상기 몸체는 약 5분동안 약 900℃의 온도로 가열되어 불순물을 상기 금속 규화물로 부터 상기 몸체로 확산하게 되는 것을 특징으로 하는 셸로우 접합 형성방법.
  11. 셸로우 소스 및 드레인 영역을 갖는 전계효과 트랜지스터 제조방법에 있어서, 제1도전형의 단결정 실리콘몸체의 표면에 표면으로 부터 절연되는 도전성 게이트를 형성하며, 게이트 각 측면의 몸체의 표면을 따라서 금속규화물 층을 형성하며, 상기 금속 규화물 층을, 제1도전형의 불순물과 반대인 제2도전형의 불순물로 도핑하며, 게이트 각 측면의 몸체의 표면을 따라서 금속 규화물 층을 형성하며, 상기 금속 규화물 층을 제1도전형의 불순물과 반대인 제2도전형의 불순물로 도핑하며, 금속규화물 층을 퉁해서 상기 몸체로 제2도전형의 불순물인 이온을 넣으며, 상기 금슥 규화물 부터 상기 몸체로 불순물을 확산시켜 소스 및 드레인을 형성하는 것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  12. 제11항에 있어서, 금속 규화물 층은 하나의 전도형의 불순물인 이온을 금속 규화물 층으로만 주입하여 도프되는 것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  13. 제12항에 있어서, 금속 규화물 충은 약 5×1015불순물/㎠의 농도로 그리고 20kev의 에너지로 도핑되는것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  14. 제12항에 있어서, 상기 이온은 이온 주입에 의해서 금속 규화물 층을 통해 상기 몸체를 들어가는 것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  15. 제14항에 있어서, 금속 규화물 층을 통해서 상기 몸체로 주입된 온의 농도는 금속 규화물 층으로 주입된 불순물의 농도보다 낮으며 더 높은 에너지에서 이온 주입되는 것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  16. 제15항에 있어서, 상기 금속 규화물 층을 통해 상기 몸체로 주입된 이온의 농도는 약 3×1014불순물/㎠이며 약 150kev의 에너지로 이온 주입이 수행되는 것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계효과 트랜지스터 제조방법.
  17. 제15항에 있어서, 상기 금슥 규화물 층은 상기 몸체의 표면에 금속 층을 증착하고 규화물을 형성하는 온도로 상기 몸체를 가얼하여 형성되는 것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  18. 제16항에 있어서, 상기 불순물은, 상기 몸체를 가열하므로 상기 금속 규화물로 부터 상기 몸체로 확산되는 것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  19. 제18항에 있어서, 상기 몸체는 약 5분동안 약 900℃의 온도로 가열되어 불순물을 상기 금속 규화물로 부터 상기 몸체로 확산하게 하는 것을 특징으로 하는 셸로우 소스 및 드래인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  20. 제11항에 있어서, 금속 규화물 층을 형성하기 진에, 실리콘 이산화물의 사이드월스페이서가 게이트의 측면을 따라서 형성되며, 금속 규화물 층은 사이드월스페이서에 인접하여 형성되는 것을 특징으로 하는 셸로우 소스및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  21. 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조 방법에 있어서, 제1도전형 단결정 실리콘의 몸체 표면을 따라 실리콘 이산화물의 이격된 절연 영역을 형성하고, 상기 절연 영역사이 몸체 표면의 저경도 일부에 얇은 게이트유전체 층을 형성하고, 게이트유전체 층상에 그리고 절연 영역으로부터 이격되어 도전성 폴리실리콘 게이트를 형성하며, 각각의 게이트 측면과 인접 절연 영역사이의 표면을 따라 금슥 규화물의 분리층을 형성하며, 상기 금속 규화물 층을, 제1도전형과 반대인 제2도전형의 불순물로 도핑하며, 각각의 금속 규화물 층을 통해서 상기 몸체로 제2도전형의 불순물인 이온을 넣으며, 상기 금속 규화물 층으로부터 상기 몸체로 불순물을 확산시켜 소스 및 드레인 영역을 형성하는 단계를 구비하는 것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  22. 제21항에 있어서, 상기 금속 규화물 층은 하나의 도전형인 이온을 상기 금속 규화물 층으로만 주입하므로 도핑되는 것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  23. 제22항에 있어서, 상기 이온은 이온주입에 의해서 상기 금속 규화물 층으로부터 상기 몸체로 들어가는 것을 특징으로 하는 섈로우 소스 및 영역을 갖는 전게 효과 트랜지스터 제조방법.
  24. 제23항에 있어서, 상기 금속 규화물 층을 통해서 상기 몸체로 주입되는 이온의 농도는 상기 금속 규화물층으로 주입된 이온의 농도 보다 낮은 것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  25. 제24항에 있어서, 상기 금속 규화물 층으로 주입된 이온 농도는 약 5×1015불순물/㎠이며 약 20kev의 에너지로 이온 주입되며, 상기 금속 규화물 층을 통해서 상기 몸체로 주입된 이온 농도는 3×1014불순물/㎠이며 약 150kev의 에너지로 이온 주입되는 것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  26. 제23항에 있어서, 상기 금속 규화물 층은, 규화물을 형성하기 위해서 상기 몸체의 표면에 금속 층을 증착하고 상기 몸체를 가열하므로 형성되는 것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  27. 제26항에 있어서, 상기 불순물은 상기 몸체를 가열하므로 상기 금속 규화물 층으로 부터 상기 몸체로 확산되는 것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  28. 제27항에 있어서, 상기 금속 규화물 층을 형성하기 전에 사이드월 스페이서는 각각의 게이트 측면을 따라서 한정되며, 상기 금속 규화물 층은 상기 사이드월 스페이서와 상기 절연 영역사이에 형성되는 것을 특징으로 하는 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법.
  29. 제1항의 공정에 의해 제조된 전계 효과 트랜지스터.
  30. 제11항의 공정에 의해 제조된 전계 효과 트랜지스터.
  31. 제21항의 공정에 의해 제조된 전계 효과 트랜지스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920021174A 1991-11-12 1992-11-12 반도체 셸로우 접합형성 방법과 셸로우소스 및 드레인 영역을 갖는 전계효과트랜지스터 제조방법 KR100268979B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/790,953 1991-11-12
US07/790,953 US5268317A (en) 1991-11-12 1991-11-12 Method of forming shallow junctions in field effect transistors

Publications (2)

Publication Number Publication Date
KR930011273A true KR930011273A (ko) 1993-06-24
KR100268979B1 KR100268979B1 (ko) 2000-10-16

Family

ID=25152224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920021174A KR100268979B1 (ko) 1991-11-12 1992-11-12 반도체 셸로우 접합형성 방법과 셸로우소스 및 드레인 영역을 갖는 전계효과트랜지스터 제조방법

Country Status (8)

Country Link
US (1) US5268317A (ko)
EP (1) EP0543223B1 (ko)
JP (1) JP3704164B2 (ko)
KR (1) KR100268979B1 (ko)
AT (1) ATE194881T1 (ko)
DE (1) DE69231271D1 (ko)
HK (1) HK1003750A1 (ko)
TW (1) TW241384B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434419B1 (ko) * 2000-08-25 2004-06-04 가부시키가이샤 무라타 세이사쿠쇼 압전 세라믹 조성물 및 압전 소자

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181219A (ja) * 1992-12-15 1994-06-28 Kawasaki Steel Corp 半導体装置の製造方法
US6498080B1 (en) * 1993-11-05 2002-12-24 Agere Systems Guardian Corp. Transistor fabrication method
US5395787A (en) * 1993-12-01 1995-03-07 At&T Corp. Method of manufacturing shallow junction field effect transistor
KR0135163B1 (ko) * 1993-12-16 1998-04-22 문정환 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법
US5413957A (en) * 1994-01-24 1995-05-09 Goldstar Electron Co., Ltd. Method for fabricating MOS transistor having source/drain region of shallow junction and silicide film
US5439831A (en) * 1994-03-09 1995-08-08 Siemens Aktiengesellschaft Low junction leakage MOSFETs
US5444024A (en) * 1994-06-10 1995-08-22 Advanced Micro Devices, Inc. Method for low energy implantation of argon to control titanium silicide formation
US5648673A (en) * 1994-12-28 1997-07-15 Nippon Steel Corporation Semiconductor device having metal silicide film on impurity diffused layer or conductive layer
US5624867A (en) * 1995-05-24 1997-04-29 National Science Council Low temperature formation of palladium silicided shallow junctions using implant through metal/silicide technology
US5569624A (en) * 1995-06-05 1996-10-29 Regents Of The University Of California Method for shallow junction formation
JPH0982814A (ja) * 1995-07-10 1997-03-28 Denso Corp 半導体集積回路装置及びその製造方法
US20020197838A1 (en) * 1996-01-16 2002-12-26 Sailesh Chittipeddi Transistor fabrication method
US5766998A (en) * 1996-12-27 1998-06-16 Vanguard International Semiconductor Corporation Method for fabricating narrow channel field effect transistors having titanium shallow junctions
WO1998032176A1 (en) * 1997-01-21 1998-07-23 Advanced Micro Devices, Inc. As/P HYBRID nLDD JUNCTION AND MEDIUM Vdd OPERATION FOR HIGH SPEED MICROPROCESSORS
TW396646B (en) 1997-09-11 2000-07-01 Lg Semicon Co Ltd Manufacturing method of semiconductor devices
KR100425147B1 (ko) * 1997-09-29 2004-05-17 주식회사 하이닉스반도체 반도체소자의제조방법
US6096616A (en) * 1998-05-18 2000-08-01 Advanced Micro Devices, Inc. Fabrication of a non-ldd graded p-channel mosfet
US6022771A (en) * 1999-01-25 2000-02-08 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions
US5998248A (en) * 1999-01-25 1999-12-07 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions with tapered spacer in isolation region
US6025242A (en) * 1999-01-25 2000-02-15 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions including an insulating spacer by thermal oxidation creating taper-shaped isolation
US5998273A (en) * 1999-01-25 1999-12-07 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions
JP3381252B2 (ja) * 1999-06-30 2003-02-24 日本電気株式会社 半導体装置及びその製造方法
KR100940530B1 (ko) * 2003-01-17 2010-02-10 삼성전자주식회사 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치
KR100446622B1 (ko) * 2002-01-10 2004-09-04 삼성전자주식회사 실리콘 광소자 및 이를 적용한 발광 디바이스 장치
KR100612875B1 (ko) * 2004-11-24 2006-08-14 삼성전자주식회사 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치
KR20060059327A (ko) * 2004-11-27 2006-06-01 삼성전자주식회사 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치
US9006104B2 (en) 2013-06-05 2015-04-14 Globalfoundries Inc. Methods of forming metal silicide regions on semiconductor devices using millisecond annealing techniques

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
DE3175081D1 (en) * 1980-12-12 1986-09-11 Toshiba Kk Method of manufacturing a semiconductor device of the mis type
US4558507A (en) * 1982-11-12 1985-12-17 Nec Corporation Method of manufacturing semiconductor device
JPH0695563B2 (ja) * 1985-02-01 1994-11-24 株式会社日立製作所 半導体装置
CA1216962A (en) * 1985-06-28 1987-01-20 Hussein M. Naguib Mos device processing
US4843023A (en) * 1985-09-25 1989-06-27 Hewlett-Packard Company Process for forming lightly-doped-drain (LDD) without extra masking steps
JPH07101677B2 (ja) * 1985-12-02 1995-11-01 株式会社東芝 半導体装置の製造方法
DE3765844D1 (de) * 1986-06-10 1990-12-06 Siemens Ag Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen.
US5028554A (en) * 1986-07-03 1991-07-02 Oki Electric Industry Co., Ltd. Process of fabricating an MIS FET
US4788160A (en) * 1987-03-31 1988-11-29 Texas Instruments Incorporated Process for formation of shallow silicided junctions
US4816423A (en) * 1987-05-01 1989-03-28 Texas Instruments Incorporated Bicmos process for forming shallow npn emitters and mosfet source/drains
US4774204A (en) * 1987-06-02 1988-09-27 Texas Instruments Incorporated Method for forming self-aligned emitters and bases and source/drains in an integrated circuit
JPS63313818A (ja) * 1987-06-17 1988-12-21 Hitachi Ltd 半導体装置の製造方法
US4900688A (en) * 1987-06-25 1990-02-13 The United States Of America As Represented By The Secretary Of The Air Force Pseudo uniphase charge coupled device fabrication by self-aligned virtual barrier and virtual gate formation
US4914500A (en) * 1987-12-04 1990-04-03 At&T Bell Laboratories Method for fabricating semiconductor devices which include sources and drains having metal-containing material regions, and the resulting devices
US4922311A (en) * 1987-12-04 1990-05-01 American Telephone And Telegraph Company Folded extended window field effect transistor
US4912053A (en) * 1988-02-01 1990-03-27 Harris Corporation Ion implanted JFET with self-aligned source and drain
US4835112A (en) * 1988-03-08 1989-05-30 Motorola, Inc. CMOS salicide process using germanium implantation
JP2706460B2 (ja) * 1988-03-14 1998-01-28 富士通株式会社 イオン注入方法
JPH0324733A (ja) * 1989-06-22 1991-02-01 Toshiba Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434419B1 (ko) * 2000-08-25 2004-06-04 가부시키가이샤 무라타 세이사쿠쇼 압전 세라믹 조성물 및 압전 소자

Also Published As

Publication number Publication date
DE69231271D1 (de) 2000-08-24
JPH05218081A (ja) 1993-08-27
EP0543223A2 (en) 1993-05-26
EP0543223B1 (en) 2000-07-19
TW241384B (ko) 1995-02-21
JP3704164B2 (ja) 2005-10-05
HK1003750A1 (en) 1998-11-06
ATE194881T1 (de) 2000-08-15
US5268317A (en) 1993-12-07
KR100268979B1 (ko) 2000-10-16
EP0543223A3 (en) 1996-07-17

Similar Documents

Publication Publication Date Title
KR930011273A (ko) 반도체 셸로우 접합 형성방법과 셸로우 소스 및 드레인 영역을 갖는 전계 효과 트랜지스터 제조방법
US5200352A (en) Transistor having a lightly doped region and method of formation
US4835112A (en) CMOS salicide process using germanium implantation
US5270226A (en) Manufacturing method for LDDFETS using oblique ion implantion technique
KR960006004A (ko) 반도체 소자 및 그 제조방법
KR20010020140A (ko) 감소된 마스크 단계들을 이용하는 ｎｍｏｓ와 ｐｍｏｓ 장치 제조 방법
KR950010065A (ko) 반도체 장치 및 그 제조방법
KR19990062730A (ko) 이온주입을 이용한 반도체 장치의 제조방법
US6080630A (en) Method for forming a MOS device with self-compensating VT -implants
JPH11102919A (ja) Ｄｍｏｓトランジスタの製造方法
KR100427959B1 (ko) 반도체디바이스및그제조방법
US6261885B1 (en) Method for forming integrated circuit gate conductors from dual layers of polysilicon
US6475868B1 (en) Oxygen implantation for reduction of junction capacitance in MOS transistors
US6372588B2 (en) Method of making an IGFET using solid phase diffusion to dope the gate, source and drain
US20070114604A1 (en) Double-extension formation using offset spacer
JPH10214888A (ja) 半導体装置の製造方法
US6630386B1 (en) CMOS manufacturing process with self-amorphized source/drain junctions and extensions
WO1999065070A3 (en) Method of manufacturing a semiconductor device comprising a mos transistor
JPH0366165A (ja) 半導体基板への不純物拡散方法
KR950026029A (ko) Mos트랜지스터 반도체 장치 및 그의 제조방법
JPH0548110A (ja) 半導体素子の製造方法
KR19990073669A (ko) 모스 트랜지스터 제조방법 및 구조
KR950008260B1 (ko) 엘디디 엔채널 모스 트랜지스터의 제조방법
KR100468695B1 (ko) 짧은채널효과를개선시키기위한채널도우핑프로파일을갖는고성능모스트랜지스터제조방법
KR940006672B1 (ko) Mos트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 13

EXPY Expiration of term