JPS60138974A - 絶縁ゲ−ト型電界効果トランジスタの製造方法 - Google Patents

絶縁ゲ−ト型電界効果トランジスタの製造方法

Info

Publication number
JPS60138974A
JPS60138974A JP24713583A JP24713583A JPS60138974A JP S60138974 A JPS60138974 A JP S60138974A JP 24713583 A JP24713583 A JP 24713583A JP 24713583 A JP24713583 A JP 24713583A JP S60138974 A JPS60138974 A JP S60138974A
Authority
JP
Japan
Prior art keywords
thin film
boron
gate electrode
oxide film
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24713583A
Other languages
English (en)
Other versions
JPH0558257B2 (ja
Inventor
Akinori Shimizu
了典 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Corporate Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Corporate Research and Development Ltd filed Critical Fuji Electric Corporate Research and Development Ltd
Priority to JP24713583A priority Critical patent/JPS60138974A/ja
Publication of JPS60138974A publication Critical patent/JPS60138974A/ja
Publication of JPH0558257B2 publication Critical patent/JPH0558257B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明lin形半尋体基板にp形のソース、ドレイン領
域を有する絶縁ゲート型電界効果トランジスタ(以下M
ISFETと記す)の製造方法に関するO〔従来技術と
その問題点〕 この種の技術としては、従来第1図(荀乃至(貞に示す
よう表製造方法によるのが一般的であった。
すなわち、第1図(a) a 、素子形成領域を除くシ
リコン基板1表面を選択的に厚いフィールド酸化膜2で
被った後ゲート酸化M3および多結晶シリコンゲート電
゛極4からなるゲート電極部を形成する工程、゛第i’
g(b)は、フィールド酸化jl!2とゲート電&―と
をマスクとして熱拡散法本しくは、イオ法(黛下い■法
と記す)による層間酸化膜を堆積すると1ともに、第1
図(b)に示した工程で注入したtlう素を熱的に活性
化し、拡散させてソース、ドレイン領域’61.62を
形成する工程、第1図(d) d、ソース、ドレイン領
域上にコンタクトホールを鮨孔した後、アルきニウム、
もしくはアルミニウムを生成釡とする合金によシ゛°配 、 線7を形成すふ工程とプラズマCVD飽化膜から成
: るパツ゛シベーション換8を堆積する工程とである
・上記の方法下問題となるのは、第1図(b)に示しだ
シリコン基板への#1う素の注入工程である。熱拡散法
においては拡散表面濃度は拡散温度でめはう素のシリコ
ンへの固溶限に達するので、温度のばらつきに左右され
やすい点や析出−や欠陥の発生を伴いゃ、−!いという
欠点がある。また、イオン注入法では、表面濃度やその
均一性を極めて良く制御でき、浅い接合も可能であると
いう利点をもつ反面、注入による損傷を回覆しきれず、
多数の表面欠陥が発生するという問題がある0ただ、と
の損傷の同腹は高温長時間のアニールでかなシの程度可
能であるが、イオン注入法の特徴である浅い接合が損わ
れてしまうという新たな問題が起って:aる。
従って、従来の#1う素注入技術で形成したソース、ド
レイン領域は、その接合を浅く形成すると、接合を横切
る欠陥のためにもれ電流が増大したル、欠陥の発生を押
えるために注入量を低減するとコンタクト抵抗が増加す
るという欠点があったO〔発明の目的〕 本、発明は、上記の欠点を除去し、極めて高い表面濃度
や浅い接合を有することも可能なソース。
ドレイン領域を、ゲート電極によって自己整合的・に形
成し、しかも接合のもれ電流が少なく、低いコンタクト
抵抗の得られるMISFETの製造方法を提供すること
を目的とする。
〔発明の効果〕
本、発QQKよれば、接合形成のための不純物導入、を
、プラズマ生成はう素薄膜を拡散源として行うもので、
イオン注入のような表面欠陥が生ぜず、非常に浅く、シ
かも極めて高表1iIa度で表面欠陥のない、また均一
性のよい拡散接合が形成でき、接合のもれ一流が少く、
−低いコンタクト抵抗の得られる充分な不純物注入量−
も有するソース、ドレイン領域を、ゲート電極によル自
己整合的に形成することが可能となった0しかも拡散源
として用いた11う素薄膜は堅牢で、耐酸性、耐アルカ
リ性また、本発明は上記の実施例ばかシではなく、例え
ばゲート金属にアルミニウムのような低融点金属を用−
た場合にでも、アルゴンプラズマを用いて形成したほう
素薄膜から、ゲート電極をマスクとして基板の表面にi
tう素を注入、活性化してp形ソース、ドレイン領域を
形成するという他の実施例にも適用できる。すなわち、
アルミニウムのような低融点金属ゲート電極でも、自己
整合的に極めて浅いソース、ドレイン領域の形成が可能
となる。
【図面の簡単な説明】
第1図は、従来の絶縁ゲート型電界効果トランジスタの
製造工程を示す断面図、第2図は、本発明の一実施例の
工程を示す断面図である。 1・・・・・・n形シリコン基板、2・・・・・・フィ
ールド酸化膜、3・・・・・・ゲート酸化膜、4・・・
・・・多結晶シリコレゲート電極、5・・・・・・#1
う素膜、61.62・・・・・・ソース、ドレイン領域
。 才1[2m 72図

Claims (1)

  1. 【特許請求の範囲】 1)n形の半導体基板の主表面の所定の領域に絶縁ぽを
    介してゲート電極、他の所定の領域に絶□縁層をそれぞ
    れ形成する工程と、前記半導体基板、の前記主表面を#
    B素を含むプラズマに曝するし′□“とによ1う素を主
    成分とする薄膜□を堆積する工1と、核薄膜を拡散源と
    し、前記ゲート電極およ゛び □絶縁層をマスクとして
    ほう素拡散領域よシなるソ 、。 −ス、ドレイン領域を形成する工程とを含むとと l:
    を特徴とする絶縁ゲート型電界効果トランジス:1仁の
    製造方法0
JP24713583A 1983-12-27 1983-12-27 絶縁ゲ−ト型電界効果トランジスタの製造方法 Granted JPS60138974A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24713583A JPS60138974A (ja) 1983-12-27 1983-12-27 絶縁ゲ−ト型電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24713583A JPS60138974A (ja) 1983-12-27 1983-12-27 絶縁ゲ−ト型電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS60138974A true JPS60138974A (ja) 1985-07-23
JPH0558257B2 JPH0558257B2 (ja) 1993-08-26

Family

ID=17158950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24713583A Granted JPS60138974A (ja) 1983-12-27 1983-12-27 絶縁ゲ−ト型電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS60138974A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6358823A (ja) * 1986-08-29 1988-03-14 Toshiba Corp 半導体装置の製造方法
JPS63166220A (ja) * 1986-12-26 1988-07-09 Toshiba Corp 半導体装置の製造方法
JPS6445118A (en) * 1987-08-13 1989-02-17 Fuji Electric Co Ltd Solid-phase diffusion of boron
JPS6464315A (en) * 1987-09-04 1989-03-10 Toshiba Corp Manufacture of semiconductor integrated circuit
JPH02132823A (ja) * 1987-12-30 1990-05-22 Fujitsu Ltd 浅い接合を形成する方法及びその浅い接合を有する半導体装置
US5183777A (en) * 1987-12-30 1993-02-02 Fujitsu Limited Method of forming shallow junctions
US8051835B2 (en) 2006-11-10 2011-11-08 Toyota Jidosha Kabushiki Kaisha Internal combustion engine and internal combustion engine control method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5555469B2 (ja) * 2009-10-05 2014-07-23 東京応化工業株式会社 拡散剤組成物、および不純物拡散層の形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50137481A (ja) * 1974-04-18 1975-10-31
JPS5642336A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Manufacturing method of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50137481A (ja) * 1974-04-18 1975-10-31
JPS5642336A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Manufacturing method of semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6358823A (ja) * 1986-08-29 1988-03-14 Toshiba Corp 半導体装置の製造方法
JPS63166220A (ja) * 1986-12-26 1988-07-09 Toshiba Corp 半導体装置の製造方法
JPS6445118A (en) * 1987-08-13 1989-02-17 Fuji Electric Co Ltd Solid-phase diffusion of boron
JPS6464315A (en) * 1987-09-04 1989-03-10 Toshiba Corp Manufacture of semiconductor integrated circuit
JPH02132823A (ja) * 1987-12-30 1990-05-22 Fujitsu Ltd 浅い接合を形成する方法及びその浅い接合を有する半導体装置
US5183777A (en) * 1987-12-30 1993-02-02 Fujitsu Limited Method of forming shallow junctions
US8051835B2 (en) 2006-11-10 2011-11-08 Toyota Jidosha Kabushiki Kaisha Internal combustion engine and internal combustion engine control method

Also Published As

Publication number Publication date
JPH0558257B2 (ja) 1993-08-26

Similar Documents

Publication Publication Date Title
JPS614240A (ja) 半導体装置の製造方法
JPS60138974A (ja) 絶縁ゲ−ト型電界効果トランジスタの製造方法
US4948744A (en) Process of fabricating a MISFET
JPH04367277A (ja) 薄膜トランジスタおよびその製造方法
CN102088032A (zh) 小线宽沟槽式功率mos晶体管及制造方法
JPH0368133A (ja) 固相拡散方法
JPS624339A (ja) 半導体装置及びその製造方法
JPS60138973A (ja) 絶縁ゲ−ト型電界効果トランジスタの製造方法
JPH0127589B2 (ja)
JPH0227769A (ja) 半導体装置
JPS63244884A (ja) 半導体装置およびその製造方法
JPS61187273A (ja) 半導体装置
JPS57204170A (en) Manufacture of mos type field effect transistor
JPS6163057A (ja) Misfetとその製造方法
JPH0254539A (ja) 縦型mos fetの製造方法
JPH02260540A (ja) Mis型半導体装置
JPS6212124A (ja) 半導体装置の製造方法
JPS61239666A (ja) Mos型半導体装置の製造方法
JPH0493018A (ja) Mos型半導体装置の製造方法
JPS583391B2 (ja) デンカイコウカガタトランジスタ ノ セイゾウホウホウ
JPS62250646A (ja) 半導体装置
JP2000349283A (ja) 高耐圧半導体装置およびその製造方法
JPS60154567A (ja) 絶縁ゲ−ト型電界効果トランジスタの製造方法
JPH01286468A (ja) 半導体装置の製造方法
JPS59154064A (ja) Mis半導体装置およびその製造方法