JPS6358823A

JPS6358823A - 半導体装置の製造方法

Info

Publication number: JPS6358823A
Application number: JP20170386A
Authority: JP
Inventors: Takako Kashio; 樫尾　多佳子; Hirosaku Yamada; 山田　啓作; Yoshitaka Tsunashima; 綱島　祥隆
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-08-29
Filing date: 1986-08-29
Publication date: 1988-03-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的〕（産業上の利用分野）本発明は、半導体装置の製造方法に係わり、特にｐ型導
電層（不純物ＩＦＪ）形成工程の改良をはかった半導体
装置の製造方法に関する。

（従来の技術）従来、半導体装置の製造における不純物導入方法には、
周知の技術としてイオン注入法や不純物含有物質からの
拡散を利用した固相拡散法等がある。前者は、第３図（
ａ＞に示す如くシリコン基板３１の表面にイオンを直接
注入したのち、熱処理により注入イオンを拡散させる方
法であり、導入する不純物量を電気的に正確に制御でき
ると云う利点を有している。また、後者は、第３図（ｂ
）に示す如くシリコン基板３１上に不純物含有ガラス慢
３２等を被着したのち、熱処理によりガラス１１３２中
の不純物をシリコン基板３１に拡散させる方法であり、
比較的浅い不純物層を形成できると云う利点を有してい
るが、工業的にはイオン注入法はど普及していない。

ところで、素子の微細化が進み、シリコン基板中の不純
物層を益々浅くする必要が生じている瑛在、イオン注入
法及び同相拡散法には、以下に述べるような問題点があ
る。

イオン注入法では、第１に浅い拡散層を得るために加速
電圧を低くしても、所謂チャネリング効果により、ある
程度以上拡散層を浅くすることはできない。チャネリン
グ効果は、燐、砒素よりも硼素でより顕著であり、ｐ型
不純ｖＪＪ層の形成には大きな障害となる。第２に、イ
オン注入した不純物は熱工程により活性化する必要があ
り、この熱工程において不純物の拡散現象のため、不純
物層はイオン注入Ｍｌよりも更に広がる。第３に、傾斜
面にイオン注入法により均一な拡散層を形成することは
難しい。最近、ＭＯＳキャパシタにおいて素子の微細化
による容量の減少を解決するため、シリコン基板に溝を
掘り、その側壁を利用してキャパシタを形成する技術が
１♀案されているが、イオン注入法ではこのような溝の
側壁に不純物を均一に導入することは極めて困難である
。

一方、不純物ガラスを拡散源とする同相拡散法の場合、
次のような問題がある。即ち、ρ型不純物として一般的
に用いられる硼素、砒素のいずれの場合もガラス中の拡
散係数はシリコン基板中の拡散係数より２桁以上も小さ
く、そのため固相拡散においてはガラス中の不純物拡散
が律速となる。

従って、シリコン基板中への不純物導入−を十分多く（
例えば１ａＲ２当り１０１４原子以上確保）するために
は、１０００［℃］以上の高温で拡散を行わねばならな
い。この場合、結果としてシリコン中の不純物層が広が
ってしまい、浅い接合を形成することは困難となる。

（発明がｗＩ決しようとする問題点）このように従来方法では、イオン注入法及び固相拡散法
のいずれにあっても、表面濃度が十分高く且つ接合深さ
の十分浅いｐ型導電層（不純物層）を制御性良く形成す
ることは困難であった。

本発明は上記事情を考慮してなされたもので、その目的
とするところは、表面濃度が十分高く且つ接合深さの十
分浅いｐ型導電層く不純物層）をυ１＠性良く形成する
ことができ、素子の高密度化及び高集積化等に寄与し得
る半導体装置の製造方法を提供することにある。

［発明の構成］（問題点を解決するための手段）本発明の骨子は、基本的には固相拡散法であり、同相拡
散の拡散源として硼素膜を用いることにある。

即ち本発明は、シリコン基板の表面層にｐ型導電層を形
成する工程を含む半導体装置の製造方法において、前記
シリコン基板のｐ型層形成予定領域の表面を露出させた
のち、前記シリコン基板上に硼素膜を被若し、次いで熱
処理により前記シリコン基板に上記硼素を拡散せしめる
ようにした方法である。

ここで、硼素膜は、蒸着等の手法により形成することが
可能である。また、拡散時の温度範囲としては７００〜
１１００　［”Ｃ］が望ましい。

（作用）イオン注入法には不純物層深さに限界があるが、同相拡
散においては原理的には形成される不純物層深さに限界
はない。また、硼素含有ガラスを拡散源として用いる場
合と異なり、低温で十分な不純物導入量を拡散できる。

従って、！１！素摸からの固相拡散を利用して、十分な
不純物導入量で非常に浅いｐ型導電層を形成することが
可能となる。また、固相拡散を利用したものであるため
、傾斜面に対しても均一に不純物を導入することが可能
である。

（実施例）以下、本発明の詳細を図示の実施例によって説明する。

第１図（ａ）〜（ｄ）は本発明の一実施例方法に係わる
ＭＯＳ）−ランジスタ製造工程を示す断面図である。ま
ず、第１図（ａ＞に示す如く、周知の工程でｎ型車結晶
シリコン基数１１にフイールド絶縁模１２を選択的に形
成し、該絶縁膜１２で囲まれた素子領域を形成する。続
いて、素子領域上にゲート酸化ＩＩ！ｉｔ　１３及び多
結晶シリコン摸からなるゲートＮ極１４を形成する。さ
らに、ＣＶＤシリコン酸化酸化波着及びその後に続く反
応性イオンエツチングにより、ゲート電極１４の側壁に
シリコンＭ化膜１５を形成する。

次いで、ｐ型導電層を形成する領域のシリコン面上の自
然酸化膜を、希弗酸によるエツチング或いは真空中にお
けるアルゴンスパッタで除去し、シリコン面を露出させ
る。その後、第１図（ｂ）に示す如く、基板全面に硼素
を蒸苦し、１００１人］以下の硼素膜１６を形成する。

ここで、アルゴンスパッタのあとに硼素の蒸着を行うよ
うにすれば、自然酸化膜の除去と硼素膜１６の蒸着とを
同一の容器内にて連続的に行えるので、シリコンと硼素
との界面に自然酸化膜が残存することもなく、硼素膜１
６を制御性良く形成することができる。

次いで、真空中或いは不活性ガス雰囲気中において、９
００　［”Ｃ］、３０分の熱処理を行い、第１図（Ｃ）
に示す如く、シリコン基板１１の所定領域に硼素を拡散
させてｐ型導電層（不純物拡散、唐）１７、即ちソース
・ドレインｉａ域を形成する。

このとき、単結晶シリコン面及び多結晶シリコン面には
硼素膜１６が残存するが、フィールド絶縁１１１２及び
ゲート側壁酸化１１１５に付着している硼素はシリコン
酸化膜中に拡散し、これによりＢＳＧ　（ボロンシリケ
ートガラス）喚１８が形成される。このＢ５Ｇ１１８の
形成により、ｐ型導電層１７とゲート電極１４間、さら
にｐ型理電層１７間が絶縁される。ＢＳＧＩｌｕ１８は
希弗酸等により容易にエツチングできるが、このエツチ
ングは行わなくてもよい。

なお、上記の熱処理における温度は、低過ぎると拡散が
不十分となり、逆に高過ぎると拡散の制御が難しくなる
ので、実用的な温度範囲として７００〜１１００　［℃
］を選択すればよい。さらに、硼素膜１６の厚さは、数
１０［人］もあれば十分であり、１００［入コ以上蒸着
する必要性はなかった。

次いで、第１図（ｄ）に示す如く、全面にＣＶＤシリコ
ン酸化膜１９を被着し、電極用孔を開けた後、アルミニ
ウムやモリブデン等で電極層２０を形成する。これによ
り、接合深さが浅く低抵抗のｐ型導電層１７を有するｐ
チャネルＭＯＳトランジスタが完成することになる。

かくして本実施例方法によれば、ＭＯＳトランジスタの
ソース・ドレインとなるｐ型導電！１１７を硼素膜１６
からの固相拡散により形成することができる。そしてこ
の場合、硼素含有ガラス膜等からの固相拡散と異なり、
拡散温度を低くしても十分多い不純物導入量を確保する
ことができる。

従って、ｐ型導電層１７を浅い接合深さで高濃度に形成
することができ、素子の微細化に穫めて有効である。

また本実副側のように、硼素膜１６の形成に蒸着法を利
用すれば、同じ容器内で自然酸化膜の除去のためのアル
ゴンスパッタに連続して硼素膜の形成を行うことができ
るので、硼素１１！Ｊ１６の膜厚の制御性を良好なもの
とすることができる。また、上記の例ではシリコン基板
１１の表面部における拡散について説明したが、本実施
例方法は溝の側壁等への拡散であっても硼素を均一に導
入することが可能である。

第２図は本発明の他の実施例方法を説明するための断面
図である。なお、第１図と同一部分には同一符号を付し
て、その詳しい説明は省略する。

この実施例方法が先に説明した実施例方法と異なる点は
、ソース・ドレインにコンタクトする金属膜の形成方法
にある。即ち、前記第１図（Ｃ）に示す工程の後、真空
蒸着或いはＣＶＤ法によりモリブテン、タングステン等
の高融点金属膜２１を被着してバターニングし、該金属
膜２１がｐ索導電層１７上の硼素膜１６と大面積で接す
るようにしている。

このような方法であっても、先の実施例方法と同様の効
果が得られるのは勿論のことである。また、この実施例
では高融点金属膜２１を電極として用いることにより、
ｐ型導電層の寄生抵抗を低減することができる等の利点
もある。

なお、本発明は上述した各実施例方法に限定されるもの
ではない。例えば、前記硼素膜を被着する手段としては
、蒸着法に限らず、スパッタ法やＣＶＤ法等を用いるこ
とも可能である。また、ＭＯＳトランジスタに限らず、
高濃度で浅いｎ型不純物層を必要とする各種の半導体装
置に適用することができる。

また、実施例ではｎ型不純物として硼素を用いたが、こ
れは硼素が膜として形成可能であり、且つシリコン基板
上に均一性良く形成できるからである。従って、他のｎ
型不純物であっても、シリコン基板上に膜として均一性
良く形成できるものであれば代替可能である。さらに、
ｐ型子＄１１物に限らず、燐等のｎ型不純物を用いるこ
とにより、ｎ型導電店を形成することも可能である。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。

［発明の効果］以上詳述したように本発明によれば、硼素膜からシリコ
ン基板に硼素を直接同相拡散するため、低温でも十分な
不純物量となり、表面濃度が高く接合深さの浅い不純物
層を形成することができる。

従って、半導体素子の高密度化及び高集積化に有効であ
る。

【図面の簡単な説明】第１図は本発明の一実施例に係わるＭＯＳトラ４ンジス
タ製造工程を示す断面図、第２図は本発明の他の実施例
方法を説明するための断面図、第３図は従来の問題点を
説明するための断面図である。１１・・・シリコン基板、１２・・・フィールド絶縁膜
、１３・・・ゲート酸化膜、１４・・・ゲート電極、１
５・・・側壁酸化膜、１６・・・硼素膜、１７・・・ｐ
型導電層、１８・・・ＢＳＧＩｌ！、１９・・・ＣＶＤ
シリコン酸化膜、２０・・・電ＩＩｉ唐、２１・・・高
融点金属摸。出願人代理人　弁理士　鈴江武彦第１図第２図（ａ）　　　　　　　　　　　　（ｂ）第３図

Claims

【特許請求の範囲】

（１）シリコン基板の表面層にｐ型導電層を形成する工
程を含む半導体装置の製造方法において、前記シリコン
基板のｐ型導電層形成予定領域の表面を露出させたのち
、前記シリコン基板上に硼素膜を被着し、次いで熱処理
により前記シリコン基板に上記硼素を拡散せしめること
を特徴とする半導体装置の製造方法。
（２）前記硼素膜を被着する工程として、高真空中で前
記シリコン基板の表面に硼素を蒸着することを特徴とす
る特許請求の範囲第１項記載の半導体装置の製造方法。
（３）前記硼素膜の膜厚を、１００［Å］以下に設定し
たことを特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。
（４）前記硼素を拡散せしめる工程として、真空中若し
くは不活性ガス雰囲気中で前記シリコン基板を７００〜
１１００［℃］に加熱することを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。