JPH0368133A - 固相拡散方法 - Google Patents

固相拡散方法

Info

Publication number
JPH0368133A
JPH0368133A JP20288389A JP20288389A JPH0368133A JP H0368133 A JPH0368133 A JP H0368133A JP 20288389 A JP20288389 A JP 20288389A JP 20288389 A JP20288389 A JP 20288389A JP H0368133 A JPH0368133 A JP H0368133A
Authority
JP
Japan
Prior art keywords
film
diffusion
concentration
impurity
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20288389A
Other languages
English (en)
Other versions
JP3077760B2 (ja
Inventor
Kenji Toshima
都島 顕司
Yoshitaka Tsunashima
綱島 祥隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP01202883A priority Critical patent/JP3077760B2/ja
Priority to DE4013929A priority patent/DE4013929C2/de
Priority to US07/517,331 priority patent/US5173440A/en
Priority to KR1019900006220A priority patent/KR0153772B1/ko
Publication of JPH0368133A publication Critical patent/JPH0368133A/ja
Application granted granted Critical
Publication of JP3077760B2 publication Critical patent/JP3077760B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野〉 この発明は、半導体装置の超微細化に寄与し得る固相拡
散方法に関する。
(従来の技術) 近年、半導体技術の発展にともなって、半導体装置の微
細化、高集積化が進んでいる。このような半導体装置の
製造方法における不純物の導入法としては、従来からイ
オン注入法や固相拡散法が使用されており、現在ではイ
オン注入法が主流を占めている。
素子の微細化を進める上では、上記した方法で不純物が
導入されて形成される不純物層の深さを浅く形成する必
要がある。これは、不純物層を浅く形成することで、不
純物層の横方向への広がりを抑制するためである。これ
により、不純物層からなるトランジスタのソース領域及
びドレイン領域における平面方向の寸法の設計値との誤
差を小さくして、両領域間に挟まれて形成されるゲート
電極のゲート長を短かくかつ高精度に安定して形成する
ことが可能となる。この結果、トランジスタの占有面積
が縮少され、素子の微細化を図ることができるようにな
る。
このように、素子の微細化にあっては、不純物層の深さ
を浅く形成しなければならないが、現在多用されている
イオン注入法では、比較的高濃度に不純物を浅く打ち込
むことは極めて困難であり、不純物層を浅くするには限
界がある。このため、0.15μm以下の極めて浅い不
純物層で形成される接合が必要となる素子の超微細化に
あっては、イオン注入法は不向となる。
そこで、不純物を導入する方法として従来から用いられ
ている同相拡散方法が、原理的には有利となる。
この固相拡散法は、不純物を含む拡散源の層を不純物を
導入しようとする被導入層上に形成し、熱拡散により不
純物を導入するものである。
例えば、シリコン基板に対してP型の不純物として一般
的に用いられているボロン(B)を含むガラス層(88
GIl)を拡散源として、シリコン基板にボロンを導入
するドープトオキサイド法の場合には、ガラス層中の拡
散係数はシリコン基板中の拡散係数に比して2桁以上も
小さくなる。このため、このような不純物の拡散にあっ
てはガラス層中の不純物の拡散で律速される場合が多い
したがって、シリコン基板にボロンの不純物を例えばI
 Q 20 C1B−3以上の高濃度に導入しようとす
る場合には、上記濃度以上のより高濃度なボロンを含む
BSG膜を使用して、1000℃以上の比較的高温の例
えば窒素ガス雰囲気中で拡散処理を行なわなければなら
ない。このような拡散処理にあっては、ウェハーへのス
トレスを抑制するために徐々に拡散炉へ搬入または搬出
する必要がある。このため、この間に不純物が拡散され
て、不純物が導入される領域が広がってしまう。この結
果、浅い接合の不純物層を形成することが困難となる。
また、ランプ加熱炉を利用して、短時間で熱拡散を行な
う方法があるが、このような短時間拡散では、不純物層
を浅く形成することは可能となるが、その反面、バラツ
キが大きくなり、所望の不純物層を安定して得ることは
困難となる。このため、量産時には生産性の低下を招く
ことになる。
(発明が解決しようとする課題〉 以上説明したように、不純物を導入する方法として従来
から用いられているイオン注入法及び固相拡散法にあっ
ては、高濃度で接合深さが極めて浅い不純物層を安定し
て形成することは困難であった。このため、素子の微細
化を進める上での障害となっていた。
そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、高濃度かつ接合深さが極め
て浅い不純物層を安定して形成することができ、半導体
装置の超高密度化、超高集積化に寄与し得る同相拡散方
法を提供することにある。
[発明の構成] (課題を解決するための手段〉 上記目的を達成するために、半導体層上に不純物を含む
膜を形成し、次いで熱処理することにより前記膜に含ま
れる不純物を前記半導体層に拡散させて導入する固相拡
散方法において、この発明は、前記熱処理を水素を2%
以上、60%以下の範囲内の割合で含む雰囲気中で行な
うことを要旨とする。
(作用〉 上記方法において、この発明は、不純物を含む膜中での
不純物の拡散係数及び1.不純物を含む膜と半導体層と
の界面の偏析係数を増大させるようにしている。
(実施例〉 以下、図面を用いてこの発明の詳細な説明する。
第1図はこの発明の一実施例に係わる固相拡散方法によ
って形成される不純物層の深さ方向への濃度ブOファイ
ルの実験結果を従来と比して示した図である。
この発明の詳細な説明する実施例での固相拡散方法にお
ける特徴とするところは、水素を含んだ窒素ガスの雰囲
気中で熱処理を行なうことにある。
第1図に示す実験例は、シリコンの半導体に対してP型
の不純物となるボロン(B)を導入してP型の不純物層
を形成したものであり、実験条件としては、2X20”
cr3程度の比較的低濃度のボロンを含むBSG膜を拡
散源として、1000℃程度の温度の水素(H2)を1
0%程度含む窒素ガスと窒素ガスのみの雰囲気中で、熱
拡散処理を30分程度行なったものである。なお、第1
図において、水素を含む雰囲気の場合の結果を点線で示
し、水素を含まない場合の結果を実線で示している。
第1図から明らかなように、水素を含む雰囲気中でボロ
ンをシリコンへ熱拡散させた場合では、水素を含まない
場合に比べて、ボロンのシリコン基板に対する表面濃度
がaiim度になる。これは、水素を含むガスを拡散雰
囲気とすることにより、BSGIIfl中の拡散係数及
び、BSG膜/シリコン界面の偏析係数が増大して、シ
リコン表面におけるボロンの濃度が増大するためである
。この様に拡散雰囲気に水素を含むガスを採用する事に
より、この偏析係数を増大できる事は、本発明が初めて
見い出したものである。また、第1図から明らかなよう
に、シリコン基板の極めて浅い領域において、ボロン濃
度のピーク値が得られている。
これらのことから、I Q2 I C13以上の高濃度
にボロンを含むBSG膜を拡散源として用いれば、比較
的低温での熱拡散処理においても、LDD構造の電界効
果トランジスタのソース、ドレイン領域の様な高濃度の
不純物層を0.15μm以下といった極めて浅い接合深
さで形成することが可能となる。特にこの様な浅い接合
層を形成するには、雰囲気中の水素濃度を2%以上、6
0%以下にするのが良く、特に5%以上、40%以下に
するのが好ましく、そのなかでも5%以上、20%以下
にするのが望ましい。その理由は、偏析係数を大きくで
きる点から水素濃度をこの範囲に設定するのが望ましい
。しかも2%より低いと所望の接合層を得るのに時間が
かかりすぎ、製造上現実的ではなく、また60%より高
くなると、拡散時の熱によって雰囲気が極めて爆発しや
すくなって危険である。また、不純物の拡散処理を比較
的低温で長時間にわたって行なうため、短時間での拡散
に比べて、所望の不純物層を安定して形成することが可
能となる。
したがって、低温での拡散処理においても、十分に高濃
度でかつ接合深さが極めて浅い不純物層を安定して形成
することができるようになる。
次に、この発明の一実施例に係る固体拡散方法を用いて
、MO8型FETを製造する一製造方法を、第2図に示
す製造工程断面図を参照して説明する。
まず、n型で単結晶のシリコン基板11に従来から用い
られている選択酸化法により、素子分離領域となるフィ
ールド絶縁膜12を選択的に形成する。これにより、こ
のフィールド絶縁[112で囲まれた素子形成領域が形
成される。続いて、素子領域上のシリコン基板を熱酸化
して酸化膜を形成し、この酸化膜の上に多結晶シリコン
膜を堆積形成する。その後、レジストパターンをマスク
にして、シリコン基板11上に堆積形成された酸化膜及
び多結晶シリコン膜の一部をエツチング除去する。これ
により、シリコン基板11上にゲート酸化膜13を介し
て多結晶シリコン膜からなるゲート電極14を形成する
。ひき続いて、全面にシリコン酸化11115をCVD
法により堆積形成し、このシリコン酸化1115の一部
を側壁残存技術によりエツチングして、ゲート電極14
の側壁部にのみシリコン酸化g115が残存するように
形成する(第2図(a))。
次に、全面に例えばCVD法を用いて、5X1021 
cr3程度以上の濃度にボロンを含んだBSGI116
を堆積形成する(第2図(b))。
次に、水素を含んだ例えば窒素ガスの雰囲気中において
、例えば900℃程度の比較的低温で30分の熱処理を
行なう。これにより、BSG膜1膜中6中ロンがシリコ
ン基板11に熱拡散して、ゲート電極14の両側のシリ
コン基板11中に、1Q 20 Cgl−3程度の不純
物濃度で0.15μm程度の極めて浅い接合深さのソー
ス領域及びドレイン領域となるP型の不純物層17を形
成する。また、この熱拡散時において、BSG膜1膜中
6中ロンが多結晶シリコン膜からなるゲート電極14中
に拡散され、ゲート電極14が低抵抗のP型シリコン膜
となる。なお、上記の熱処理における処理温度は、低す
ぎると拡散が不十分となり所望の不純物濃度が得られな
くなり、一方、高ずぎると拡散の制御性が悪くなるため
、実用的な温度範囲として700〜1100℃程度の範
囲で選択するようにすればよい(第2図(C))。
最後に、前面にCVD法によりシリコン酸化膜18を堆
積形成した後、このシリコン酸化mia及びBSG膜1
膜部6極形成用のコンタクトホールを開口形成する。続
いて、アルミニウムやモリブデン等の金属で電極配線1
9を形成し、PチャネルのMO8型FETが完成する(
第2図〈d〉)なお、上記実施例では、BSG膜1膜部
6ポロンを拡散させた後、このBSGIll 6を残存
させた工程を示したが、希フッ酸溶液等でBSG膜1膜
部6離して除去するようにしても良い。
このように、この発明の一実施例の固相拡散方法を用い
れば、高濃度で極めて浅い接合のソース領域及びドレイ
ン領域を有するトランジスタを容易に製造することが可
能となる。また、熱処理温度を前述した範囲内で低くし
ても、拡散源の不純物濃度を高くしておけば、十分な不
純物濃度を確保することが可能であるため、さらに浅い
接合のソース領域及びドレイン領域のトランジスタを製
造することが可能となる。したがって、この発明の固相
拡散方法にあっては、素子の微細化に極めて有効な拡散
方法となる。
なお、この発明は、上記実施例に限ることはなく、拡散
雰囲気のガスを水素を含んだアルゴンやヘリウム等の不
活性ガスであっても良い。また上記実施例では、この発
明の固相拡散方法をシリコン基板の表面部における拡散
に適用したが、溝の側壁等の立体形状の表面への拡散に
適用することも可能であり、このような場合であっても
、不純物を高濃度かつ均一に導入することができる。
[発明の効果] 以上説明したように、この発明によれば、水素を含む雰
囲気中で熱拡散処理を行なうようにしたので、拡散源で
の不純物の拡散係数及び、拡散源と被拡散層との界面の
偏析係数を比較的低温での熱処理であっても増大させる
ことができる。これにより、表面濃度が高くかつ接合深
さの極めて浅い不純物層を安定して形成することが可能
となる。
この結果、半導体装置の超高密度化、超高集積化を達成
し得る固相拡散方法を提供することができるようになる
【図面の簡単な説明】
第1図はこの発明の一実施例に係る固相拡散方法におけ
る不純物層の接合深さと不純物濃度との関係を示す図、
第2図はこの発明の固相拡散方法を適用した半導体装置
の一製造方法を示す工程断面図である。 11・・・シリコン基板、12・・・フィールド酸化膜
、13・・・ゲート酸化膜、14・・・ゲート電極、1
5・・・シリコン酸化膜、 16・・・BSGIll、  17・・・不純物層、1
8・・・シリコン酸化膜、 19・・・電極配線。

Claims (1)

  1. 【特許請求の範囲】 半導体層上に不純物を含む膜を形成し、次いで熱処理す
    ることにより前記膜に含まれる不純物を前記半導体層に
    拡散させて導入する固相拡散方法において、 前記熱処理を水素を2%以上、60%以下含む雰囲気中
    で行なうことを特徴とする固相拡散方法。
JP01202883A 1989-05-02 1989-08-07 固相拡散方法 Expired - Fee Related JP3077760B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP01202883A JP3077760B2 (ja) 1989-08-07 1989-08-07 固相拡散方法
DE4013929A DE4013929C2 (de) 1989-05-02 1990-04-30 Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens
US07/517,331 US5173440A (en) 1989-05-02 1990-05-01 Method of fabricating a semiconductor device by reducing the impurities
KR1019900006220A KR0153772B1 (ko) 1989-05-02 1990-05-01 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01202883A JP3077760B2 (ja) 1989-08-07 1989-08-07 固相拡散方法

Publications (2)

Publication Number Publication Date
JPH0368133A true JPH0368133A (ja) 1991-03-25
JP3077760B2 JP3077760B2 (ja) 2000-08-14

Family

ID=16464784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01202883A Expired - Fee Related JP3077760B2 (ja) 1989-05-02 1989-08-07 固相拡散方法

Country Status (1)

Country Link
JP (1) JP3077760B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04300299A (ja) * 1991-03-27 1992-10-23 Seiko Instr Inc 不純物ドーピングの方法
JPH06216377A (ja) * 1993-01-18 1994-08-05 Shin Etsu Handotai Co Ltd Mos型半導体装置の製造方法
JP2005260033A (ja) * 2004-03-12 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006194874A (ja) * 2005-01-14 2006-07-27 Samsung Electronics Co Ltd ケミカル溶液の汚染分析方法及びその汚染分析システム
JP2019135733A (ja) * 2018-02-05 2019-08-15 株式会社Screenホールディングス 熱処理方法
JP2021007160A (ja) * 2016-12-12 2021-01-21 株式会社Screenホールディングス ドーパント導入方法および熱処理方法
CN113506747A (zh) * 2021-06-28 2021-10-15 上海华力集成电路制造有限公司 减小FinFET接触电阻的掺杂分凝肖特基制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04300299A (ja) * 1991-03-27 1992-10-23 Seiko Instr Inc 不純物ドーピングの方法
JPH06216377A (ja) * 1993-01-18 1994-08-05 Shin Etsu Handotai Co Ltd Mos型半導体装置の製造方法
JP2005260033A (ja) * 2004-03-12 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006194874A (ja) * 2005-01-14 2006-07-27 Samsung Electronics Co Ltd ケミカル溶液の汚染分析方法及びその汚染分析システム
JP2021007160A (ja) * 2016-12-12 2021-01-21 株式会社Screenホールディングス ドーパント導入方法および熱処理方法
JP2019135733A (ja) * 2018-02-05 2019-08-15 株式会社Screenホールディングス 熱処理方法
CN113506747A (zh) * 2021-06-28 2021-10-15 上海华力集成电路制造有限公司 减小FinFET接触电阻的掺杂分凝肖特基制造方法

Also Published As

Publication number Publication date
JP3077760B2 (ja) 2000-08-14

Similar Documents

Publication Publication Date Title
JPS61179567A (ja) 自己整合積層cmos構造の製造方法
JPH03286536A (ja) 半導体装置およびその製造方法
JPH0368133A (ja) 固相拡散方法
JPS59106172A (ja) 電界効果トランジスタの製造方法
JPS63257231A (ja) 半導体装置の製造方法
JPH0523056B2 (ja)
JP3336604B2 (ja) 半導体装置の製造方法
US4653173A (en) Method of manufacturing an insulated gate field effect device
JPS5848438A (ja) 半導体集積回路装置
JPH0212960A (ja) 半導体装置の製造方法
JPS5836505B2 (ja) 半導体記憶装置の製造方法
JP2888461B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JPH04303944A (ja) 半導体装置の製造方法
JPS6161268B2 (ja)
JPH04348532A (ja) 半導体装置およびその製造方法
JPS5975667A (ja) 半導体装置の製造方法
KR19980058438A (ko) 반도체 소자의 실리사이드 형성 방법
JPS6134255B2 (ja)
KR100233879B1 (ko) 개선된 셀프얼라인형 규소화합물의 제조방법
JPS6276559A (ja) 半導体装置の製造方法
JPS6188543A (ja) 半導体装置の製造方法
JPH01289165A (ja) 半導体装置の製造方法
JPH0380542A (ja) 半導体集積回路装置
JPH02260540A (ja) Mis型半導体装置
JPS61181148A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees