JP2005260033A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005260033A JP2005260033A JP2004070433A JP2004070433A JP2005260033A JP 2005260033 A JP2005260033 A JP 2005260033A JP 2004070433 A JP2004070433 A JP 2004070433A JP 2004070433 A JP2004070433 A JP 2004070433A JP 2005260033 A JP2005260033 A JP 2005260033A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- forming
- film
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体基板21からなる活性領域上にゲート絶縁膜23n及びゲート電極24nを形成する。その後、ゲート電極24nの側面上にレジスト膜からなるサイドウォール25nを形成する。その後、NMISトランジスタ形成領域AreaNを覆い、且つ、ヒ素を含んでいるレジスト膜26を形成する。その後、レジスト膜26及びサイドウォール25nを、酸素を主成分とするプラズマ中でアッシングして除去する。このアッシングによって、レジスト膜26中に含まれていたAsが選択的に導入され、サイドウォール25n形成領域には、浅い第1のn型ソース・ドレイン領域27nが形成され、レジスト膜26が直接形成された活性領域には深い第2のn型ソース・ドレイン領域28nが形成される。
【選択図】図2
Description
以下、本発明の第1の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
以下、本発明の第2の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
以下、本発明の第3の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
2 素子分離領域
3 ゲート絶縁膜
4 ゲート電極
5 ソース・ドレイン領域
6 第1の層間絶縁膜
7 コンタクトプラグ
8 第2の層間絶縁膜
9 下部電極形成用孔
10 下部電極用シリコン膜
10a 下部電極
11 レジスト膜
11a レジスト膜
12 容量絶縁膜
13 上部電極
21 半導体基板
21a Pウェル領域
21b Nウェル領域
22 素子分離領域
23n ゲート絶縁膜
23p ゲート絶縁膜
24n ゲート電極
24p ゲート電極
25n サイドウォール
25p サイドウォール
26 レジスト膜
27n 第1のn型ソース・ドレイン領域
27p 第1のp型ソース・ドレイン領域
28n 第2のn型ソース・ドレイン領域
28p 第2のp型ソース・ドレイン領域
29n サイドウォール
29p サイドウォール
30 レジスト膜
31 半導体基板
32a トレンチ
32b トレンチ
33 レジスト膜
33a レジスト膜
34 n型不純物層
35 レジスト膜
35a レジスト膜
36 p型不純物層
Claims (10)
- 半導体層上に不純物を含む第1の有機膜を直接形成する工程(a)と、
前記第1の有機膜を、酸素を主成分とするプラズマ中でアッシングして除去する工程(b)とを備え、
前記工程(b)では、前記アッシングによって、前記第1の有機膜中に含まれていた不純物が前記半導体層中に導入され、前記半導体層の表面部に第1の不純物拡散層が形成されることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記アッシングは、ステージ温度を常温から200℃に設定して行なうことを特徴とする半導体装置の製造方法。 - 請求項1又は2記載の半導体装置の製造方法において、
前記アッシングは、高周波出力を50W〜250Wに設定して行なうことを特徴とする半導体装置の製造方法。 - 請求項1〜3のうちいずれか1項に記載の半導体装置の製造方法において、
前記半導体層は、キャパシタの下部電極となるシリコン膜であり、
前記工程(a)では、基板上に前記シリコン膜を形成する工程と、前記シリコン膜上に前記不純物を含まない第2の有機膜を形成する工程と、前記第2の有機膜中に不純物をイオン注入して前記不純物を含む第1の有機膜を形成する工程を有し、
前記工程(b)の後に、前記半導体層上に容量絶縁膜を形成する工程と、前記容量絶縁膜上に上部電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。 - 請求項4記載の半導体装置の製造方法において、
前記シリコン膜からなる下部電極の表面は、HSG化されていることを特徴とする半導体装置の製造方法。 - 請求項1〜3のうちいずれか1項に記載の半導体装置の製造方法において、
前記半導体層は、半導体基板であり、
前記工程(a)の前に、前記半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の側面上に不純物を含まない第2の有機膜からなるサイドウォールを形成する工程とを有し、
前記工程(a)では、前記ゲート電極及びサイドウォールの形成された前記半導体基板上に前記第1の有機膜を形成し、
前記工程(b)では、前記第1の有機膜及び前記サイドウォールをアッシングによって除去することにより、前記第1の有機膜が直接形成されていた前記半導体基板の領域に前記第1の不純物拡散層を形成するとともに、前記サイドウォールが形成されていた前記半導体基板の領域に、前記第1の不純物拡散層よりも拡散深さの浅い第2の不純物拡散層を形成することを特徴とする半導体装置の製造方法。 - 請求項1〜3のうちいずれか1項に記載の半導体装置の製造方法において、
前記半導体層は、半導体基板であり、
前記工程(a)の前に、前記半導体基板にトレンチを形成する工程を有し、
前記工程(a)では、前記トレンチを含む前記半導体基板上に前記第1の有機膜を形成した後、前記トレンチのみに前記第1の有機膜を残存させる工程を有し、
前記工程(b)では、前記トレンチ内に残存する前記第1の有機膜をアッシングによって除去することにより、前記トレンチ内の側面及び底面となる前記半導体基板の表面部に前記第1の不純物拡散層を形成することを特徴とする半導体装置の製造方法。 - 請求項1〜7のうちいずれか1項に記載の半導体装置の製造方法において、
前記第1の有機膜は、レジスト膜であることを特徴とする半導体装置の製造方法。 - 請求項1〜8のうちいずれか1項に記載の半導体装置の製造方法において、
前記不純物は、砒素であることを特徴とする半導体装置の製造方法。 - 請求項1〜8のうちいずれか1項に記載の半導体装置の製造方法において、
前記不純物は、ボロンであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004070433A JP4277714B2 (ja) | 2004-03-12 | 2004-03-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004070433A JP4277714B2 (ja) | 2004-03-12 | 2004-03-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005260033A true JP2005260033A (ja) | 2005-09-22 |
JP4277714B2 JP4277714B2 (ja) | 2009-06-10 |
Family
ID=35085460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004070433A Expired - Fee Related JP4277714B2 (ja) | 2004-03-12 | 2004-03-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4277714B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6378519A (ja) * | 1986-09-20 | 1988-04-08 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH02151026A (ja) * | 1988-12-02 | 1990-06-11 | Fujitsu Ltd | シリコン半導体ウエハの製造方法 |
JPH0368133A (ja) * | 1989-08-07 | 1991-03-25 | Toshiba Corp | 固相拡散方法 |
JPH04239135A (ja) * | 1991-01-11 | 1992-08-27 | Fuji Xerox Co Ltd | 半導体装置製造方法 |
JPH09246201A (ja) * | 1996-03-07 | 1997-09-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JPH11330360A (ja) * | 1998-05-14 | 1999-11-30 | Nec Corp | 半導体装置の製造方法 |
JP2005019443A (ja) * | 2003-06-23 | 2005-01-20 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
2004
- 2004-03-12 JP JP2004070433A patent/JP4277714B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6378519A (ja) * | 1986-09-20 | 1988-04-08 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH02151026A (ja) * | 1988-12-02 | 1990-06-11 | Fujitsu Ltd | シリコン半導体ウエハの製造方法 |
JPH0368133A (ja) * | 1989-08-07 | 1991-03-25 | Toshiba Corp | 固相拡散方法 |
JPH04239135A (ja) * | 1991-01-11 | 1992-08-27 | Fuji Xerox Co Ltd | 半導体装置製造方法 |
JPH09246201A (ja) * | 1996-03-07 | 1997-09-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JPH11330360A (ja) * | 1998-05-14 | 1999-11-30 | Nec Corp | 半導体装置の製造方法 |
JP2005019443A (ja) * | 2003-06-23 | 2005-01-20 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4277714B2 (ja) | 2009-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5113347B2 (ja) | 半導体素子の製造方法 | |
US8592284B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20120035699A (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
JP2013026382A (ja) | 半導体装置の製造方法 | |
US20070120182A1 (en) | Transistor having recess gate structure and method for fabricating the same | |
JP2011129565A (ja) | 半導体装置およびその製造方法 | |
JP2005033098A (ja) | 半導体装置及びその製造方法 | |
KR100507856B1 (ko) | Mos트랜지스터 제조방법 | |
JP2009021502A (ja) | 半導体装置およびその製造方法 | |
JP2004289152A (ja) | 炭素含有領域を有するウエハの炭素外方拡散を防止するための半導体デバイスの製造方法 | |
JP2011054740A (ja) | 半導体装置及びその製造方法 | |
TW201826442A (zh) | 半導體裝置之製造方法 | |
JP2009272480A (ja) | 半導体装置の製造方法 | |
WO2019109823A1 (zh) | Mosfet结构及其制造方法 | |
US20080171412A1 (en) | Fabrication methods for mos device and cmos device | |
JP4277714B2 (ja) | 半導体装置の製造方法 | |
US6507075B1 (en) | Method of forming a MOS transistor in a semiconductor device and a MOS transistor fabricated thereby | |
KR100282453B1 (ko) | 반도체 소자 및 그 제조방법 | |
JP2007288051A (ja) | 半導体装置及びその製造方法 | |
JP2005259945A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4178240B2 (ja) | 半導体装置の製造方法 | |
JP2008251732A (ja) | 半導体装置およびその製造方法 | |
JP2011103436A (ja) | 半導体素子及びその製造方法 | |
KR100625394B1 (ko) | 반도체 소자의 제조 방법 | |
JP2009004480A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |