JPH02151026A - シリコン半導体ウエハの製造方法 - Google Patents

シリコン半導体ウエハの製造方法

Info

Publication number
JPH02151026A
JPH02151026A JP30397488A JP30397488A JPH02151026A JP H02151026 A JPH02151026 A JP H02151026A JP 30397488 A JP30397488 A JP 30397488A JP 30397488 A JP30397488 A JP 30397488A JP H02151026 A JPH02151026 A JP H02151026A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
silicon semiconductor
silicon
impurities
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30397488A
Other languages
English (en)
Other versions
JP2691594B2 (ja
Inventor
Shigeyuki Sugino
林志 杉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30397488A priority Critical patent/JP2691594B2/ja
Publication of JPH02151026A publication Critical patent/JPH02151026A/ja
Application granted granted Critical
Publication of JP2691594B2 publication Critical patent/JP2691594B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 シリコン半導体ウェハの全面に不純物を均一にドーピン
グすることができるシリコン半導体ウェハの製造方法に
関し、 半導体ウェハに不純物をドーピングするに際し、低コス
トで、且つ、シリコン単結晶が損傷されることかないよ
うに、しかも、容易に実施できるようにすることを目的
とし、 シリコン半導体ウェハ上に塩素を含むシリコン酸化膜を
形成する工程と、次いで、該シリコン酸化膜上に不純物
を含む有機物質膜を形成する工程と、次いで、プラズマ
中に曝して前記有機物質膜中の不純物をシリコン半導体
ウェハに導入する工程とが含まれてなるよう構成する。
〔産業上の利用分野〕
本発明は、シリコン半導体ウェハの全面に不純物を均一
にドーピングすることができるシリコン半導体ウェハの
製造方法に関する。
近年、半導体ウェハは直径が20〜25(am)(8〜
10吋)もある大口径のものが用いられようとしている
そのような大口径になると、不純物を添加したシリコン
融液から引き上げ法で成長したシリコン単結晶のインゴ
ットからシリコン半導体ウェハを切り出した場合、不純
物が均一にドーピングされたものを得ることは困難にな
りつつある。
その理由は、シリコン単結晶を成長させる際の熱分布や
酸素混入に起因するドーピング不均一の影響が大口径に
なるほど顕著になるからである。
従って、大口径のシリコン半導体ウェハに均一にドーピ
ングする手段を開発する必要がある。
〔従来の技術〕
現在、シリコン半導体ウェハに不純物を均一に分布させ
るのに種々な技術が提案されていて、例えば、シリコン
半導体ウェハに中性子を照射し、それを燐(P)に変化
させ、均一なドーピングを行うことが知られている。
〔発明が解決しようとする課題〕
前記中性子を照射する手段を採る場合、その為に大損り
な装置が必要となってコストが高くつき、しかも、シリ
コン単結晶が損傷される旨の問題がある。
本発明は、半導体ウェハに不純物をドーピングするに際
し、低コストで、且つ、シリコン単結晶が損傷されるこ
とがないように、しかも、容易に実施できるようにする
〔課題を解決するための手段〕
本発明者は、半導体ウェハに不純物を均一にドーピング
するには固相・固相拡散法が最良であると考え、多くの
実験を行った。
この実験で究明することは、 (1)  固相・固相拡散法を実施するにしても、例え
ば単純に熱処理する方法から始まって種々であるから、
どのような手段を採用するか。
(2)その場合の不純物供給源としては、どのようなも
のが良いか。
(3)  固相・固相拡散法を採った場合、不純物供給
源と半導体ウェハとの界面に不純物が堆積する傾向があ
るので、これを解消するにはどうするか。
などの点であった。そして、 (a)  不純物供給源を形成したシリコン半導体ウェ
ハをプラズマに曝し、不純物供給源中の不純物をシリコ
ン半導体ウェハに打ち込む技術を採用すると好結果が得
られ、そして、この場合のプラズマは、次の山)に記述
することと関連し、−例として酸素プラズマを用いるが
、他のプラズマ、例えば窒素やアルゴンでも良いこと。
山) 不純物供給源として、不純物を含有する有機物質
膜を採用すると好結果が得られ、これは、前記(a)に
記述した手段を採った場合、多量の不純物を打ち込むの
に有効であり、そして、特に酸素プラズマを採用した場
合には、不純物の打ち込みと同時に不純物供給源の除去
も行い得ること。
(C)  不純物供給源とシリコン半導体ウェハとの間
に塩素を含むシリコン酸化膜を介在させると好結果が得
られ、このようにすると、不純物供給源からの不純物の
みが塩素を含むシリコン酸化膜を通過してシリコン半導
体ウェハ内に打ち込まれること。
などが解萌された。
前記のようにして好結果が得られる理由は、有機膜中の
不純物がプラズマ・シース内で活性化されてシリコン半
導体ウェハに打ち込まれ、その際、シリコン酸化膜中に
含まれる塩素が促進剤の役割を果たす為、シリコン半導
体ウェハの表面は均一で高い不純物濃度になると考えら
れる。
このようなことから、本発明に依るシリコン半導体ウェ
ハの製造方法に於いては、シリコン半導体ウェハ(例え
ばシリコン半導体ウェハ1)上に塩素を含むシリコン酸
化膜(例えば塩素を含むシリコン酸化膜2)を形成する
工程と、次いで、該シリコン酸化膜上に不純物を含む有
機物質膜(例えば不純物を含むフォト・レジスト膜3)
を形成する工程と、次いで、プラズマ(例えば酸素プラ
ズマ)中に曝して前記有機物質膜中の不純物(例えばS
>をシリコン半導体ウェハに導入する工程とが含まれて
なるよう構成する。
〔作用〕
前記手段を採ることに依り、シリコン半導体ウェハには
、高濃度の不純物が均一に導入され、しかも、シリコン
半導体ウェハに於ける結晶の損傷は皆無である。
〔実施例〕
図は本発明一実施例を解説する為の工程要所に於けるシ
リコン半導体ウェハ及びその近傍を表す要部切断側面図
である。
図に於いて、1はシリコン半導体ウェハ、2は塩素を含
有したシリコン酸化膜、3は不純物を含有したフォト・
レジスト膜をそれぞれ示している。
さて、シリコン半導体ウェハlとして直径が約20〔(
2)〕 (8〔吋〕)のものを用い、温度が約1000
(”C)のドライ酸素中で熱酸化を行って膜厚が約20
(nm)程度のシリコン酸化膜2を形成する。
次いで、赤外(infrared:IR)加熱で温度を
約500(℃)程度に保ちながら塩素ラジカル雰囲気に
曝し、シリコン酸化膜2に塩素を含有させる。
次いで、例えば燐を3〔%〕溶かし込んだポリメチルメ
タクリレート(polymethylmethacry
late:PMMA)をスピン会コート法を適用して例
えば3 〔μm〕程度の厚さに塗布してフォト・レジス
ト膜3を形成する。
次いで、酸素プラズマ中に10〔分〕間曝してシリコン
半導体ウェハ1に燐の導入を行う。尚、フォト・レジス
ト膜3は、シリコン半導体ウェハ1に対する燐の導入が
進むにつれて酸素プラズマで灰化され、従って、処理が
終了した段階で完全に除去されるようにすることができ
る。
このようにすると、シリコン半導体ウェハ1の表面には
l x l O” 〜10” (cm−”)の範囲で均
一に制御性良く不純物が導入される。
〔発明の効果〕
本発明に依るシリコン半導体ウェハの製造方法に於いて
は、シリコン半導体ウェハ上に塩素を含むシリコン酸化
膜と不純物を含む有機物質膜を順に形成し、それをプラ
ズマ中に曝して不純物をシリコン半導体ウェハに導入す
るようにしている。
前記構成を採ることに依り、シリコン半導体ウェハには
、高濃度の不純物が均一に導入され、しかも、シリコン
半導体ウェハに於ける結晶の損傷は皆無である。
【図面の簡単な説明】
図は本発明一実施例を解説する為の工程要所に於けるシ
リコン半導体ウェハ及びその近傍を表す要部切断側面図
である。 図に於いて、1はシリコン半導体ウェハ、2は塩素を含
有したシリコン酸化膜、3は不純物を含有したフォト・
レジスト膜をそれぞれ示している。 特許出願人   富士通株式会社 代理人弁理士  相 谷 昭 司 代理人弁理士  渡 邊 弘 − プラズマ・シース内

Claims (1)

  1. 【特許請求の範囲】 シリコン半導体ウェハ上に塩素を含むシリコン酸化膜を
    形成する工程と、 次いで、該シリコン酸化膜上に不純物を含む有機物質膜
    を形成する工程と、 次いで、プラズマ中に曝して前記有機物質膜中の不純物
    をシリコン半導体ウェハに導入する工程と が含まれてなることを特徴とするシリコン半導体ウェハ
    の製造方法。
JP30397488A 1988-12-02 1988-12-02 シリコン半導体ウエハの製造方法 Expired - Lifetime JP2691594B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30397488A JP2691594B2 (ja) 1988-12-02 1988-12-02 シリコン半導体ウエハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30397488A JP2691594B2 (ja) 1988-12-02 1988-12-02 シリコン半導体ウエハの製造方法

Publications (2)

Publication Number Publication Date
JPH02151026A true JPH02151026A (ja) 1990-06-11
JP2691594B2 JP2691594B2 (ja) 1997-12-17

Family

ID=17927519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30397488A Expired - Lifetime JP2691594B2 (ja) 1988-12-02 1988-12-02 シリコン半導体ウエハの製造方法

Country Status (1)

Country Link
JP (1) JP2691594B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260033A (ja) * 2004-03-12 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2013175587A (ja) * 2012-02-24 2013-09-05 Toshiba Corp 半導体装置の製造方法及び半導体製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260033A (ja) * 2004-03-12 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2013175587A (ja) * 2012-02-24 2013-09-05 Toshiba Corp 半導体装置の製造方法及び半導体製造装置

Also Published As

Publication number Publication date
JP2691594B2 (ja) 1997-12-17

Similar Documents

Publication Publication Date Title
US6194327B1 (en) Rapid thermal etch and rapid thermal oxidation
DE112014002781B9 (de) Verfahren zur Kontrolle der Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots, und Silicumwafer
JPH02263792A (ja) シリコンの熱処理方法
DE69906475T2 (de) In situ wachstum von oxid und silizium schichten
JPH01169924A (ja) 不純物拡散方法
JPH02151026A (ja) シリコン半導体ウエハの製造方法
US7229501B2 (en) Silicon epitaxial wafer and process for manufacturing the same
KR20050015983A (ko) 실리콘 웨이퍼 및 그의 제조 방법
JPH0523494B2 (ja)
JPS6362326A (ja) 半導体装置の製造方法
JPS61135128A (ja) 半導体装置の製造方法
JPS63142822A (ja) 半導体装置の製造方法
JPS5927521A (ja) 半導体基体の製法
Moline et al. The Growth of High Quality Epitaxial Silicon over Ion Implanted Buried Arsenic Layers
JPH0247836A (ja) 半導体装置の製造方法
JPH07263436A (ja) シリコン基板の酸化方法
JPH0396223A (ja) Soi構造の形成方法
JPH05102167A (ja) シリコンの熱処理方法
JPS63196032A (ja) 半導体薄膜の結晶化方法
JPH02102520A (ja) 気相エピタキシヤル成長方法
JPS59119842A (ja) 半導体装置の製造方法
JP2685401B2 (ja) 酸化ケイ素単離領域の形成方法
JPS6378519A (ja) 半導体装置の製造方法
JPH01196816A (ja) 不純物導入方法
JPS63198335A (ja) シリコン基板の製造方法