JPS5927521A - 半導体基体の製法 - Google Patents
半導体基体の製法Info
- Publication number
- JPS5927521A JPS5927521A JP13626282A JP13626282A JPS5927521A JP S5927521 A JPS5927521 A JP S5927521A JP 13626282 A JP13626282 A JP 13626282A JP 13626282 A JP13626282 A JP 13626282A JP S5927521 A JPS5927521 A JP S5927521A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration
- impurity
- semiconductor substrate
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、低不純物濃度の珍結晶層の下層に高下１１１
１物濃度の埋込層を有する構造の半２Ｉ？、体基体の製
法に関する。
１物濃度の埋込層を有する構造の半２Ｉ？、体基体の製
法に関する。
トランジスタやバイポーラＩＣ，へ、ＩＯ３−ＩＣ等を
製造するにあたって、表面層が圓不純物濃度（以下、１
１′ｌに低めｒｔ、ｃと称する。）の半導体単結晶層で
あって、その単結晶層の１１１１分的又は全［ａｉの下
層に高不純物濃度（以下、単に高濃度と称する。）の埋
込層が形成されてなるｒｌｒ？造の半導体基体が用いら
れる。従来、このような構造の引を導体基体を形成する
には、高δ姐Ｗの表面層が形成された半導体基板上に、
似濃度の単結晶層を気；１１１エビタキンヤル法により
族１空させる方法が、広く行われている。
製造するにあたって、表面層が圓不純物濃度（以下、１
１′ｌに低めｒｔ、ｃと称する。）の半導体単結晶層で
あって、その単結晶層の１１１１分的又は全［ａｉの下
層に高不純物濃度（以下、単に高濃度と称する。）の埋
込層が形成されてなるｒｌｒ？造の半導体基体が用いら
れる。従来、このような構造の引を導体基体を形成する
には、高δ姐Ｗの表面層が形成された半導体基板上に、
似濃度の単結晶層を気；１１１エビタキンヤル法により
族１空させる方法が、広く行われている。
ところが、従来の気相成長法におりる気相エピタキ／ヤ
ル成艮ゴニ楳し１１、約］、 ｉ （ｌ Ｏｔ、’以−
にの高温の還元性雰囲気ガス（一般に水素ガス）中にて
行われることから、高濃を仄層がぞの高温プｊスにさら
されるだめ、その表面から不純物が気相に離脱され、そ
の不純物が気相成長層に７１イ、大してし′まうという
、いわゆるオートドーピング現象が起きていた。そのた
め、従来の気相エピタキシャル成長法等の成長法では、
低濃度の単結晶層を得ることが困か１ｔであるという欠
点があった。
ル成艮ゴニ楳し１１、約］、 ｉ （ｌ Ｏｔ、’以−
にの高温の還元性雰囲気ガス（一般に水素ガス）中にて
行われることから、高濃を仄層がぞの高温プｊスにさら
されるだめ、その表面から不純物が気相に離脱され、そ
の不純物が気相成長層に７１イ、大してし′まうという
、いわゆるオートドーピング現象が起きていた。そのた
め、従来の気相エピタキシャル成長法等の成長法では、
低濃度の単結晶層を得ることが困か１ｔであるという欠
点があった。
まだ、従来、上記したオートドーピング現象を阻止する
方法として、気相成長反応領域の気圧を下げ、高濃度層
表面から離脱した不純物を、逸早く成長に開力しない領
域に移動させるようにした、いわゆる減圧エピタキシャ
ル成長法が提案されている。、しかしながら、この方法
では、気圧を下げるだめの排気装置が必要となることか
ら、装置が大形なものになってしまうとともに、その排
気装置内に反応ガスが入るため、排気装置を定期的に補
修しなければならないという欠点があった。
方法として、気相成長反応領域の気圧を下げ、高濃度層
表面から離脱した不純物を、逸早く成長に開力しない領
域に移動させるようにした、いわゆる減圧エピタキシャ
ル成長法が提案されている。、しかしながら、この方法
では、気圧を下げるだめの排気装置が必要となることか
ら、装置が大形なものになってしまうとともに、その排
気装置内に反応ガスが入るため、排気装置を定期的に補
修しなければならないという欠点があった。
本発明の目的は、低濃度層の成長工程において、減圧さ
せることなくオートドーピングを阻止させることができ
、簡単な方法で高品質の低濃度層を成長形成させること
ができる半導体基体の製法を提供することにある。
せることなくオートドーピングを阻止させることができ
、簡単な方法で高品質の低濃度層を成長形成させること
ができる半導体基体の製法を提供することにある。
本発明は、低不純物濃度の半導体基板中へ不純物を打ち
込んで高不純物濃度層を形成するにあたって、その打ち
込み深度をＨｉ制御して上表面に低不純物濃度の被４ノ
ー膜を形成するか、あるいは、露出して形成された高不
純物濃度層を有する低不純物濃度の半導体基板上表面を
高幅１で熱処理して上表。
込んで高不純物濃度層を形成するにあたって、その打ち
込み深度をＨｉ制御して上表面に低不純物濃度の被４ノ
ー膜を形成するか、あるいは、露出して形成された高不
純物濃度層を有する低不純物濃度の半導体基板上表面を
高幅１で熱処理して上表。
面に低不純物一度の被々゛１１膜を形成した後、成長法
により前記半導体基体上に低不純物濃度の単結晶成長層
を形成させることにより、メートドービン
ｌ：、、ＩＩＩ、。
により前記半導体基体上に低不純物濃度の単結晶成長層
を形成させることにより、メートドービン
ｌ：、、ＩＩＩ、。
′１
グを担止させて、高品質の低不純物単結晶層を簡単に形
成させようとするものである。
成させようとするものである。
以下、本発明製法によって前記目的が達成されるｌＩｉ
由について説明する。
由について説明する。
寸ず、前述したオートドーピング現象について、第１及
び第２図を用いて詳説する。
び第２図を用いて詳説する。
第１図に示すような、高濃度（例えばＮ” ）の埋込層
２を有する低濃度の半導体基体１を形成しようとする場
合、第２図に模式的に示したように、まず低濃度の半導
体基板３の表面から、不純物４をドープしてＮ０埋込層
２を形成する。次に高温の還元性雰囲気ガス（例えばＨ
Ｌガス）中にて、エピタキシャルによシ低濃度の成長層
５を形成させる。このとき、不純物４ａがＮ＋埋込層２
から離脱され、成長層５に混入されてしまうのである。
２を有する低濃度の半導体基体１を形成しようとする場
合、第２図に模式的に示したように、まず低濃度の半導
体基板３の表面から、不純物４をドープしてＮ０埋込層
２を形成する。次に高温の還元性雰囲気ガス（例えばＨ
Ｌガス）中にて、エピタキシャルによシ低濃度の成長層
５を形成させる。このとき、不純物４ａがＮ＋埋込層２
から離脱され、成長層５に混入されてしまうのである。
このようなオートドーピングが著しい場合には、Ｎ１埋
込層２間の成長層５にも不純物がドープされてしまい、
最悪の場合Ｎ＋埋込層間がつながってし壕うということ
になる。
込層２間の成長層５にも不純物がドープされてしまい、
最悪の場合Ｎ＋埋込層間がつながってし壕うということ
になる。
このようなオートドーピングによシ、成長層５に不純物
が混入される度合は、高濃度層から不純物が気相に離脱
される速度と、気相中における拡散速度とに関係してい
る。つまり、雰囲気温度が高い程離脱速度が大きく、ま
だ、固相に比べて気・ 相における拡散速度が著しく
大きいこと等がオートドーピングの発生原因といえる。
が混入される度合は、高濃度層から不純物が気相に離脱
される速度と、気相中における拡散速度とに関係してい
る。つまり、雰囲気温度が高い程離脱速度が大きく、ま
だ、固相に比べて気・ 相における拡散速度が著しく
大きいこと等がオートドーピングの発生原因といえる。
従って、本発明の如く、エピタキシャル成長工程におい
て、高温写囲気ガスにさらされる高濃度層の表面を、低
濃度の被覆膜で覆っておけば、高濃度層の不純物は気相
へ直接離脱されることがなくなシ、シかも、被覆膜（固
相）における拡散速度が著しく低いものであることから
、成長層に不純物を混入させるオートドーピングが、阻
ＩＬ−，されることになるのである。
て、高温写囲気ガスにさらされる高濃度層の表面を、低
濃度の被覆膜で覆っておけば、高濃度層の不純物は気相
へ直接離脱されることがなくなシ、シかも、被覆膜（固
相）における拡散速度が著しく低いものであることから
、成長層に不純物を混入させるオートドーピングが、阻
ＩＬ−，されることになるのである。
なお、本発明の効果は」二記した気相エピタキシャル成
長に限られるものではなく、表面にｒ＋％（＆１度１？
ηが形成された半導体基板−Ｌに、低蒲１のＣＶ ｌ）
（Ｃ１１ｆ！＋１］１Ｃａｌ ｖａｋ＞ｏｒ １Ｊｅｌ
）Ｏ５目１０！四法により半導体多結晶層を形成し、こ
の多結晶層を融解させて液相エピタキシャル成長させる
方法にも同様の ・効果がある。つまシ、多結晶層をレ
ーザ照射して融解させるとき、高濃度層の部分′まで融
解させるだめ、副り竹された品７亨ｉから多数の不純物
が、エピタキシャル成長層に浸入することがＳ）つたが
、低副Ｉｆ、ｃの被覆膜があれば、この被Ｉ道膜の上部
にのみ達するｔＡ’ｌ！解条件にで、制御すれば、ｉｉ
ｌ述と同様不純物の拡散は被ω膜で阻止され、液相の成
］ｆ−：層にオートドープされることがなくなる。
長に限られるものではなく、表面にｒ＋％（＆１度１？
ηが形成された半導体基板−Ｌに、低蒲１のＣＶ ｌ）
（Ｃ１１ｆ！＋１］１Ｃａｌ ｖａｋ＞ｏｒ １Ｊｅｌ
）Ｏ５目１０！四法により半導体多結晶層を形成し、こ
の多結晶層を融解させて液相エピタキシャル成長させる
方法にも同様の ・効果がある。つまシ、多結晶層をレ
ーザ照射して融解させるとき、高濃度層の部分′まで融
解させるだめ、副り竹された品７亨ｉから多数の不純物
が、エピタキシャル成長層に浸入することがＳ）つたが
、低副Ｉｆ、ｃの被覆膜があれば、この被Ｉ道膜の上部
にのみ達するｔＡ’ｌ！解条件にで、制御すれば、ｉｉ
ｌ述と同様不純物の拡散は被ω膜で阻止され、液相の成
］ｆ−：層にオートドープされることがなくなる。
以下、本発明の適用芒れたＡ、、 １４、的な実施例に
基づいて、さらにｔｉ’ｌ’ Ｉｒ１ｌｌにｉ；？１明
する。
基づいて、さらにｔｉ’ｌ’ Ｉｒ１ｌｌにｉ；？１明
する。
第３図ｔａ）−１ｂＪ−（Ｃ）に本発明の第１￥施例の
工程が示されている。
工程が示されている。
第３図（ａ）に示された工程において、シリコン（Ｓｉ
）基板１１にレジスト膜１２でマスクヲ′Ｍ５シた後、
加速電圧２００ｋＶ、打ち込み方向＜１００＞にて不純
物イオン打ち込みする。これによって、表面から０．２
μｍ〜１．０μｆＴ１の領域にイオンが打ち込まれＮ＋
の埋込Ｊ＠１３が形成される。その濃度は最大１０ ”
ｃｍ−３程度となるが、表面から０．２μｍまでの領
域の不純物濃度は、１０ ” ｃｍ−”以下の低濃度に
保持＼される。
）基板１１にレジスト膜１２でマスクヲ′Ｍ５シた後、
加速電圧２００ｋＶ、打ち込み方向＜１００＞にて不純
物イオン打ち込みする。これによって、表面から０．２
μｍ〜１．０μｆＴ１の領域にイオンが打ち込まれＮ＋
の埋込Ｊ＠１３が形成される。その濃度は最大１０ ”
ｃｍ−３程度となるが、表面から０．２μｍまでの領
域の不純物濃度は、１０ ” ｃｍ−”以下の低濃度に
保持＼される。
次に、第３図（ｂ）の工程にてレジスト膜１２を除去し
、第３図（Ｃｌに示された工程において、気相エピタキ
シャル成長法によシ、低濃度（ＮｉのＳｉ成長層１４を
１０μｎｌ形成する。このときＮ＋の埋込Ｍ′１３は気
相と直４ｙ接していないので、不純物が離脱されに＜＜
、成長層１４には殆んど不純物がオートドーピングされ
ることがない。因に本実施例により形成された半導体基
体を用いて、断面の抵抗分布及び平面方向の抵抗分布か
らオートドーピング量を調べたところ、測定することが
不可能な程少なかった。
、第３図（Ｃｌに示された工程において、気相エピタキ
シャル成長法によシ、低濃度（ＮｉのＳｉ成長層１４を
１０μｎｌ形成する。このときＮ＋の埋込Ｍ′１３は気
相と直４ｙ接していないので、不純物が離脱されに＜＜
、成長層１４には殆んど不純物がオートドーピングされ
ることがない。因に本実施例により形成された半導体基
体を用いて、断面の抵抗分布及び平面方向の抵抗分布か
らオートドーピング量を調べたところ、測定することが
不可能な程少なかった。
第３図（ａ）−１ｂ）−（（１１−（ｅ）に本発明の第
２実施例の工程が示されている。第３図（ａ）−（ｂ
）の工程は前述したので省略する。
２実施例の工程が示されている。第３図（ａ）−（ｂ
）の工程は前述したので省略する。
第３図（ｄ）に示された工程にて、０．２μ＋ｎ Ｉ’
ｄの被怪膜を有するＮ＋吐込層１３の形成された半カ゛
）、体基板１１上に、６００ｔＺ’のＮ２ガス雰囲気中
にて０．５１ｔ ｍ厚の多結晶８１層１５を形成する。
ｄの被怪膜を有するＮ＋吐込層１３の形成された半カ゛
）、体基板１１上に、６００ｔＺ’のＮ２ガス雰囲気中
にて０．５１ｔ ｍ厚の多結晶８１層１５を形成する。
つづいて第３図（ｅ）の１一工程にて、その多結晶８皿
層１５に、エネルギ密度２．５ Ｊ’ ／ ａｎ’のＱ
−スイッチパルスビーレーザを照射する。この照射へ に、Ｌつて表面から約（）にμｍまでのＳｉ層７５稀！
１；解され、その後降温しで液相成長さぜると、不純物
を含まない単結晶成長層１６をイ４することができる。
層１５に、エネルギ密度２．５ Ｊ’ ／ ａｎ’のＱ
−スイッチパルスビーレーザを照射する。この照射へ に、Ｌつて表面から約（）にμｍまでのＳｉ層７５稀！
１；解され、その後降温しで液相成長さぜると、不純物
を含まない単結晶成長層１６をイ４することができる。
つまり、（）、２μｍ厚の被４″Ｊ（膜があるために
Ｎ ＋の狸込層１３と被覆膜の一部が＃ｌｌｌ＋ Ｉ１
１’（されず、融）ｌＩＴｌ′されなかった低濃度の被
覆膜をＭｉｎ結晶として、高品質の単結晶成長層１６が
形成されるのである。
Ｎ ＋の狸込層１３と被覆膜の一部が＃ｌｌｌ＋ Ｉ１
１’（されず、融）ｌＩＴｌ′されなかった低濃度の被
覆膜をＭｉｎ結晶として、高品質の単結晶成長層１６が
形成されるのである。
なお、同工程中Ｎ＋の埋込層１６が高温になることがあ
るが、その時間は数１０ Ｑ ＩＩ ８と極めて短く、
シかも同相の状態であることから、不純物の拡散は殆ん
ど無視することができる。
るが、その時間は数１０ Ｑ ＩＩ ８と極めて短く、
シかも同相の状態であることから、不純物の拡散は殆ん
ど無視することができる。
第４図（ａ）〜（ｂ）に本発明の第３実施例の各工程が
示されている。
示されている。
本第３実施例にて製造される半嗜体基体は、ＭＯ８形Ｌ
Ｓｉに好適々ものの例である。近年、ＭＯ８形ＬＳＩの
微細化が進むにつれ、α線による誤動作や、ＣＭ ＯＳ
（Ｃｏｍｐｌｅｍｅｎ ｔａｒＹ ＭＯＳ ）のラッ
チアップ等の問題が発生している。その解決策として、
高不純物ｄＬ度の半導体基板上に、エピタキシャル成長
された低不純物濃度の、単結晶成長層を有する半導体基
体を用いることが提案されている。
Ｓｉに好適々ものの例である。近年、ＭＯ８形ＬＳＩの
微細化が進むにつれ、α線による誤動作や、ＣＭ ＯＳ
（Ｃｏｍｐｌｅｍｅｎ ｔａｒＹ ＭＯＳ ）のラッ
チアップ等の問題が発生している。その解決策として、
高不純物ｄＬ度の半導体基板上に、エピタキシャル成長
された低不純物濃度の、単結晶成長層を有する半導体基
体を用いることが提案されている。
第４図（ａｌ〜（ｄ）に示されたように、本第３実施例
はＧａが添加されだｓｉ基板上に、高純度のＢｉ成長層
を形成させる方法である。まず、第４図（ａ）において
、濃度１０ ” ｃｍ−３のＱａが添加されだＳｉ基板
２１をドライｏ２、温度１２５０ ｔｌ？の雰囲気中で
、４時間熱処理する。この工程によ！ｌ１表面附近のＱ
ａは気相中に離脱され、Ｓｉ基板２１表面から０．５
Ｉｔ ＋ｎ程度の５ＩＷｔ２２は１０ ” ｃｍ−”
８度の不純物一度のｔｌ′ｌ、結晶層となる。次に、第
４図（１））の工程にお・いて、］二工程に形成された
５ｉ０２膜２３を、フッ化水素酸液で除去した徒、６５
０′Ｃで多結晶Ｓ１層２４を約０．５μｌｌｉ形成する
。つづいて、第４図（Ｃ）において、７と気中址たｔよ
不活性ガス雰囲気中で、エネルギＷＥ 度２．５ Ｊ
／ ｏｎ２のＱ−スイッチパルスルビーレーザを照射す
る。これによって、多結晶Ｓ’層２４は、表面から約０
．６μロ１まで溶融され、低不糾１物濃１１Ｊ［の）１
つ結晶８１層２２を種結晶として単結晶化される。この
Ａへ結晶化された８１層２５の不紳物汐ｉ！ｉ度をＣ−
Ｖ測定により測定し／Ｃところ、約１０ ” ｏｎ−”
であり、高不純物一度層からの（３ａの拡散はほとんど
牛じていないことが４′ＩＣ認きれた。
はＧａが添加されだｓｉ基板上に、高純度のＢｉ成長層
を形成させる方法である。まず、第４図（ａ）において
、濃度１０ ” ｃｍ−３のＱａが添加されだＳｉ基板
２１をドライｏ２、温度１２５０ ｔｌ？の雰囲気中で
、４時間熱処理する。この工程によ！ｌ１表面附近のＱ
ａは気相中に離脱され、Ｓｉ基板２１表面から０．５
Ｉｔ ＋ｎ程度の５ＩＷｔ２２は１０ ” ｃｍ−”
８度の不純物一度のｔｌ′ｌ、結晶層となる。次に、第
４図（１））の工程にお・いて、］二工程に形成された
５ｉ０２膜２３を、フッ化水素酸液で除去した徒、６５
０′Ｃで多結晶Ｓ１層２４を約０．５μｌｌｉ形成する
。つづいて、第４図（Ｃ）において、７と気中址たｔよ
不活性ガス雰囲気中で、エネルギＷＥ 度２．５ Ｊ
／ ｏｎ２のＱ−スイッチパルスルビーレーザを照射す
る。これによって、多結晶Ｓ’層２４は、表面から約０
．６μロ１まで溶融され、低不糾１物濃１１Ｊ［の）１
つ結晶８１層２２を種結晶として単結晶化される。この
Ａへ結晶化された８１層２５の不紳物汐ｉ！ｉ度をＣ−
Ｖ測定により測定し／Ｃところ、約１０ ” ｏｎ−”
であり、高不純物一度層からの（３ａの拡散はほとんど
牛じていないことが４′ＩＣ認きれた。
以−ヒ、本発明の実ｈｌ！ｉ例に基づいて陵、明しでき
たが、本究明は気相・液相のエピタキシャル成長に限ら
れるものでンよなく、固相エピタキシャル成長あるいは
他の成長法にも適用可能である。また、半導体にあって
も８ｉ に限られるものではなく、Ｇ ｅ 、 （ｌｉ
ａＡ Ｓ 、 （ｊ ；１１’ 、 （３ａ Ｓ １
１又は他の半導体すべてに適用可能である。さらに、前
述した多結晶Ｓｉ層の融解に用いだＱ−スイッチパルス
レーザは、ＣＷレーザ等の他のレーザや、電子ビーム、
ランプ父は輻射熱であってもよい。
たが、本究明は気相・液相のエピタキシャル成長に限ら
れるものでンよなく、固相エピタキシャル成長あるいは
他の成長法にも適用可能である。また、半導体にあって
も８ｉ に限られるものではなく、Ｇ ｅ 、 （ｌｉ
ａＡ Ｓ 、 （ｊ ；１１’ 、 （３ａ Ｓ １
１又は他の半導体すべてに適用可能である。さらに、前
述した多結晶Ｓｉ層の融解に用いだＱ−スイッチパルス
レーザは、ＣＷレーザ等の他のレーザや、電子ビーム、
ランプ父は輻射熱であってもよい。
以上説明したように、本発明によれば、高濃度層を有す
る半埼体基板上に低濃度層を形成するにあたって、不純
物のオートドーピングを阻止させることができ、高品質
の単結晶低濃度層を簡単に形成させることができるとい
う効果がある。
る半埼体基板上に低濃度層を形成するにあたって、不純
物のオートドーピングを阻止させることができ、高品質
の単結晶低濃度層を簡単に形成させることができるとい
う効果がある。
第１図は本発明法に係る半導体基体の断面構成図、第２
図はオートドーピング現象の説明図、第３図（ａ ）−
（ｂ ）−（Ｃ）は本発明の第１実施例二同図（ａ ）
−（ｂ ）−（ｄ ）−（ｅ ）は本発明の第２実施例
の各工程図、第４図（ａ）〜（ｄ）は本発明の第３実施
例の各工程図である。 ｌ・・・半導体基体、２．１３・・・埋込層、３・・・
半導体基板、４・・・不純物、５，１４，１６．２５・
・・成長層、１１．２１・・・シリコン基板、１５．２
４・・・多結晶Ｓ１層。 茅 １ 図 第２ 図 ＩＰ３ 目 （琵） ２ 第４ 目
図はオートドーピング現象の説明図、第３図（ａ ）−
（ｂ ）−（Ｃ）は本発明の第１実施例二同図（ａ ）
−（ｂ ）−（ｄ ）−（ｅ ）は本発明の第２実施例
の各工程図、第４図（ａ）〜（ｄ）は本発明の第３実施
例の各工程図である。 ｌ・・・半導体基体、２．１３・・・埋込層、３・・・
半導体基板、４・・・不純物、５，１４，１６．２５・
・・成長層、１１．２１・・・シリコン基板、１５．２
４・・・多結晶Ｓ１層。 茅 １ 図 第２ 図 ＩＰ３ 目 （琵） ２ 第４ 目
Claims (1)
- １、低不純物濃度の単結晶層を露出表面層とし、該単結
晶層の下層に高不純物濃度の埋め込み層を具えた構造の
半導体基体の製法において、不純物打ち込み深度を制御
して低不純物濃度の半導体基板の上表面に低不純物濃度
の被僚膜を有する高不純物濃度層を形成した後、成長法
により前記半導体基板上に低不純物濃度の単結晶成長層
を形成することを特徴とする半導体基体の製法っ２、低
不純物濃度の単結晶層をβに出表面層とし、該単結晶層
の下層に高不純物濃度の埋め込み層を具えだ構造の半導
体基体の製法において、露出して形成された高不純物濃
度層を有する低不純物濃度の半導体基板上表面を高温で
熱処理した後、成長法により前記半導体基板上に低不純
物濃度の単結晶成長層を形成することを特徴とする半導
体基体の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13626282A JPS5927521A (ja) | 1982-08-06 | 1982-08-06 | 半導体基体の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13626282A JPS5927521A (ja) | 1982-08-06 | 1982-08-06 | 半導体基体の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5927521A true JPS5927521A (ja) | 1984-02-14 |
| JPH0361335B2 JPH0361335B2 (ja) | 1991-09-19 |
Family
ID=15171069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13626282A Granted JPS5927521A (ja) | 1982-08-06 | 1982-08-06 | 半導体基体の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927521A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4968636A (en) * | 1988-09-14 | 1990-11-06 | Oki Electric Industry Co., Ltd. | Embedded isolation region and process for forming the same on silicon substrate |
| JPH04328846A (ja) * | 1991-04-27 | 1992-11-17 | Rohm Co Ltd | 半導体装置の製造方法 |
| US6884701B2 (en) * | 1991-04-27 | 2005-04-26 | Hidemi Takasu | Process for fabricating semiconductor device |
| JP2006210934A (ja) * | 2006-02-16 | 2006-08-10 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135571A (en) * | 1977-05-02 | 1978-11-27 | Hitachi Ltd | Vapor phase growth method for semiconductor |
| JPS5583227A (en) * | 1978-12-20 | 1980-06-23 | Matsushita Electronics Corp | Epitaxial growing |
| JPS57115822A (en) * | 1981-01-08 | 1982-07-19 | Nec Corp | Manufacture of semiconductor device |
-
1982
- 1982-08-06 JP JP13626282A patent/JPS5927521A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135571A (en) * | 1977-05-02 | 1978-11-27 | Hitachi Ltd | Vapor phase growth method for semiconductor |
| JPS5583227A (en) * | 1978-12-20 | 1980-06-23 | Matsushita Electronics Corp | Epitaxial growing |
| JPS57115822A (en) * | 1981-01-08 | 1982-07-19 | Nec Corp | Manufacture of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4968636A (en) * | 1988-09-14 | 1990-11-06 | Oki Electric Industry Co., Ltd. | Embedded isolation region and process for forming the same on silicon substrate |
| JPH04328846A (ja) * | 1991-04-27 | 1992-11-17 | Rohm Co Ltd | 半導体装置の製造方法 |
| US6884701B2 (en) * | 1991-04-27 | 2005-04-26 | Hidemi Takasu | Process for fabricating semiconductor device |
| JP2006210934A (ja) * | 2006-02-16 | 2006-08-10 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0361335B2 (ja) | 1991-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001082346A1 (fr) | Procede de fabrication d'un materiau en silicium sur isolant (soi) | |
| US3773566A (en) | Method for fabricating semiconductor device having semiconductor circuit element in isolated semiconductor region | |
| JPS5927521A (ja) | 半導体基体の製法 | |
| CN1514472A (zh) | 一种厚膜图形化绝缘体上的硅材料的制备方法 | |
| JPH0964355A (ja) | 半導体素子の製造方法 | |
| JPH023539B2 (ja) | ||
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS59175721A (ja) | 半導体装置の製造方法 | |
| JPS6054427A (ja) | 半導体装置の製造方法 | |
| Meylan-Cedex | SILICON ON INSULATOR D. BENSAHEL | |
| US20010046754A1 (en) | Process for fabricating semiconductor device | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| JPH046090B2 (ja) | ||
| Bensahel | Silicon on Insulator | |
| JPS63310109A (ja) | 単結晶半導体薄膜の形成方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JPH1187258A (ja) | 半導体装置の製造方法 | |
| JPS63278217A (ja) | 半導体基板の製造方法 | |
| JPH01161847A (ja) | デバイスの製造方法 | |
| JPS59181609A (ja) | 半導体装置の製造方法 | |
| Auberton-Herve et al. | Subboundary Free Submicronic Devices on Laser-Recrystallized Silicon Oninsulator | |
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| JPH07142754A (ja) | 多結晶シリコン素子の製造方法 | |
| JPS63260176A (ja) | 半導体装置の製造方法 |