JPH0361335B2 - - Google Patents
Info
- Publication number
- JPH0361335B2 JPH0361335B2 JP57136262A JP13626282A JPH0361335B2 JP H0361335 B2 JPH0361335 B2 JP H0361335B2 JP 57136262 A JP57136262 A JP 57136262A JP 13626282 A JP13626282 A JP 13626282A JP H0361335 B2 JPH0361335 B2 JP H0361335B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growth
- semiconductor substrate
- single crystal
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010410 layer Substances 0.000 claims description 67
- 239000012535 impurity Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 description 15
- 239000007789 gas Substances 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 239000012808 vapor phase Substances 0.000 description 6
- 239000012071 phase Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007791 liquid phase Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Description
【発明の詳細な説明】
本発明は、低不純物濃度の単結晶層の下層に高
不純物濃度の埋込層を有する構造の半導体基体の
製法に関する。
不純物濃度の埋込層を有する構造の半導体基体の
製法に関する。
トランジスタやバイポーラIC、MOS−IC等を
製造するにあたつて、表面層が低不純物濃度（以
下、単に低濃度と称する。）の半導体単結晶層で
あつて、その単結晶層の部分的又は全面の下層に
高不純物濃度（以下、単に高濃度と称する。）の
埋込層が形成されてなる構造の半導体基体が用い
られる。従来、このような構造の半導体基体を形
成するには、高濃度の表面層が形成された半導体
基板上に、低濃度の単結晶層を気相エピタキシヤ
ル法により成長させる方法が、広く行われてい
る。
製造するにあたつて、表面層が低不純物濃度（以
下、単に低濃度と称する。）の半導体単結晶層で
あつて、その単結晶層の部分的又は全面の下層に
高不純物濃度（以下、単に高濃度と称する。）の
埋込層が形成されてなる構造の半導体基体が用い
られる。従来、このような構造の半導体基体を形
成するには、高濃度の表面層が形成された半導体
基板上に、低濃度の単結晶層を気相エピタキシヤ
ル法により成長させる方法が、広く行われてい
る。
ところが、従来の気相成長法における気相エピ
タキシヤル成長工程は、約1100℃以上の高温の還
元性雰囲気ガス（一般に水素ガス）中にて行われ
ることから、高濃度層がその高温ガスにさらされ
るため、その表面から不純物が気相に離脱され、
その不純物が気相成長層に混入してしまうとい
う、いわゆるオートドーピング現象が起きてい
た。そのため、従来の気相エピタキシヤル成長法
等の成長法では、低濃度の単結晶層を得ることが
困難であるという欠点があつた。
タキシヤル成長工程は、約1100℃以上の高温の還
元性雰囲気ガス（一般に水素ガス）中にて行われ
ることから、高濃度層がその高温ガスにさらされ
るため、その表面から不純物が気相に離脱され、
その不純物が気相成長層に混入してしまうとい
う、いわゆるオートドーピング現象が起きてい
た。そのため、従来の気相エピタキシヤル成長法
等の成長法では、低濃度の単結晶層を得ることが
困難であるという欠点があつた。
また、従来、上記したオートドーピング現象を
阻止する方法として、気相成長反応領域の気圧を
下げ、高濃度層表面から離脱した不純物を、逸早
く成長に関与しない領域に移動させるようにし
た、いわゆる減圧エピタキシヤル成長法が提案さ
れている。しかしながら、この方法では、気圧を
下げるための排気装置が必要となることから、装
置が大形なものになつてしまうとともに、その排
気装置内に反応ガスが入るため、排気装置を定期
的に補修しなければならないという欠点があつ
た。
阻止する方法として、気相成長反応領域の気圧を
下げ、高濃度層表面から離脱した不純物を、逸早
く成長に関与しない領域に移動させるようにし
た、いわゆる減圧エピタキシヤル成長法が提案さ
れている。しかしながら、この方法では、気圧を
下げるための排気装置が必要となることから、装
置が大形なものになつてしまうとともに、その排
気装置内に反応ガスが入るため、排気装置を定期
的に補修しなければならないという欠点があつ
た。
本発明の目的は、低濃度層の成長工程におい
て、減圧させることなくオートドーピングを阻止
させることができ、簡単な方法で高品質の低濃度
層を成長形成させることができる半導体基体の製
法を提供することにある。
て、減圧させることなくオートドーピングを阻止
させることができ、簡単な方法で高品質の低濃度
層を成長形成させることができる半導体基体の製
法を提供することにある。
本発明は、低不純物濃度の単結晶層を露出表面
層とし、単結晶層の下層に高不純物濃度の埋込層
を具えてなる半導体基体の製法において、半導体
基板の上表面にレジスト膜をマスクとして被覆
し、上表面の不純物濃度を1016cm-3以下に保持し
て特定の深度に埋込層を打ち込んだ後レジスト膜
を除去して、成長法により単結晶層を形成するよ
うに構成されている。
層とし、単結晶層の下層に高不純物濃度の埋込層
を具えてなる半導体基体の製法において、半導体
基板の上表面にレジスト膜をマスクとして被覆
し、上表面の不純物濃度を1016cm-3以下に保持し
て特定の深度に埋込層を打ち込んだ後レジスト膜
を除去して、成長法により単結晶層を形成するよ
うに構成されている。
以下、本発明製法によつて前記目的が達成され
る理由について説明する。
る理由について説明する。
まず、前述したオートドーピング現象につい
て、第１及び第２図を用いて詳説する。
て、第１及び第２図を用いて詳説する。
第１図に示すような、高濃度（例えばN+）の
埋込層２を有する低濃度の半導体基体１を形成し
ようとする場合、第２図に模式的に示したよう
に、まず低濃度の半導体基板３の表面から、不純
物４をドープしてN+埋込層２を形成する。次に
高温の還元性雰囲気ガス（例えばHLガス）中に
て、エピタキシヤルにより低濃度の成長層５を形
成させる。このとき、不純物４ａがN+埋込層２
から離脱され、成長層５に混入されてしまうもの
である。このようなオートドーピングが著しい場
合には、N+埋込層２間の成長層５にも不純物が
ドープされてしまい、最悪の場合N+埋込層間が
つながつてしまうということになる。
埋込層２を有する低濃度の半導体基体１を形成し
ようとする場合、第２図に模式的に示したよう
に、まず低濃度の半導体基板３の表面から、不純
物４をドープしてN+埋込層２を形成する。次に
高温の還元性雰囲気ガス（例えばHLガス）中に
て、エピタキシヤルにより低濃度の成長層５を形
成させる。このとき、不純物４ａがN+埋込層２
から離脱され、成長層５に混入されてしまうもの
である。このようなオートドーピングが著しい場
合には、N+埋込層２間の成長層５にも不純物が
ドープされてしまい、最悪の場合N+埋込層間が
つながつてしまうということになる。
このようなオートドーピングにより、成長層５
に不純物が混入される度合は、高濃度層から不純
物が気相に離脱される速度と、気相中における拡
散速度とに関係している。つまり、雰囲気温度が
高い程離脱速度が大きく、また、固相に比べて気
相における拡散速度が著しく大きいこと等がオー
トドーピングの発生原因といえる。
に不純物が混入される度合は、高濃度層から不純
物が気相に離脱される速度と、気相中における拡
散速度とに関係している。つまり、雰囲気温度が
高い程離脱速度が大きく、また、固相に比べて気
相における拡散速度が著しく大きいこと等がオー
トドーピングの発生原因といえる。
従つて、本発明の如く、半導体基板の上表面に
レジスト膜をマスクとして被覆し、上表面層の不
純物濃度を1016cm-3以下に保持して所定の深度に
高濃度の埋込層を打ち込んだ後レジスト膜を除去
して、エピタキシヤル成長法により低濃度の単結
晶層を形成することにより、高温雰囲気ガスにさ
らされる高濃度の表面が、低濃度の被覆膜（単結
晶層）に覆われることになつて、高濃度層の不純
物は気相へ直接離脱されることがなくなり、しか
も、被覆膜（固相）における拡散速度が著しく低
いものであることから、成長層に不純物を混入さ
せるオートドーピングが、阻止されることになる
のである。
レジスト膜をマスクとして被覆し、上表面層の不
純物濃度を1016cm-3以下に保持して所定の深度に
高濃度の埋込層を打ち込んだ後レジスト膜を除去
して、エピタキシヤル成長法により低濃度の単結
晶層を形成することにより、高温雰囲気ガスにさ
らされる高濃度の表面が、低濃度の被覆膜（単結
晶層）に覆われることになつて、高濃度層の不純
物は気相へ直接離脱されることがなくなり、しか
も、被覆膜（固相）における拡散速度が著しく低
いものであることから、成長層に不純物を混入さ
せるオートドーピングが、阻止されることになる
のである。
なお、本発明の効果は上記した気相エピタキシ
ヤル成長に限られるものではなく、表面に高濃度
層が形成された半導体基板上に、低温のCVD
（Chemical Vapor Deposition）法により半導体
多結晶層を形成し、この多結晶層を融解させて液
相エピタキシヤル成長させる方法にも同様の効果
がある。つまり、多結晶層をレーザ照射して融解
させるとき、高濃度層の部分まで融解させるた
め、融解された高濃度層から多量の不純物が、エ
ピタキシヤル成長層に浸入することがあつたが、
低濃度の被覆膜があれば、この被覆膜の上部にの
み達する融解条件にて、制御すれば、前述と同様
不純物の拡散は被覆膜で阻止され、液相の成長層
にオートドープされることがなくなる。
ヤル成長に限られるものではなく、表面に高濃度
層が形成された半導体基板上に、低温のCVD
（Chemical Vapor Deposition）法により半導体
多結晶層を形成し、この多結晶層を融解させて液
相エピタキシヤル成長させる方法にも同様の効果
がある。つまり、多結晶層をレーザ照射して融解
させるとき、高濃度層の部分まで融解させるた
め、融解された高濃度層から多量の不純物が、エ
ピタキシヤル成長層に浸入することがあつたが、
低濃度の被覆膜があれば、この被覆膜の上部にの
み達する融解条件にて、制御すれば、前述と同様
不純物の拡散は被覆膜で阻止され、液相の成長層
にオートドープされることがなくなる。
以下、本発明の適用された具体的な実施例に基
づいて、さらに詳細に説明する。
づいて、さらに詳細に説明する。
第３図ａ−ｂ−ｃに本発明の第１実施例の工程
が示されている。
が示されている。
第３図ａに示された工程において、シリコン
（Si）基板１１にレジスト膜１２でマスクを施し
た後、加速電圧200kV、打ち込み方向＜100＞に
て不純物イオン打ち込みする。これによつて、表
面から0.2μｍ〜1.0μｍの領域にイオンが打ち込ま
れN+の埋込層１３が形成される。その濃度は最
大1019cm-3程度となるが、表面から0.2μｍまでの
領域の不純物濃度は、1016cm-3以下の低濃度に保
持される。
（Si）基板１１にレジスト膜１２でマスクを施し
た後、加速電圧200kV、打ち込み方向＜100＞に
て不純物イオン打ち込みする。これによつて、表
面から0.2μｍ〜1.0μｍの領域にイオンが打ち込ま
れN+の埋込層１３が形成される。その濃度は最
大1019cm-3程度となるが、表面から0.2μｍまでの
領域の不純物濃度は、1016cm-3以下の低濃度に保
持される。
なお、レジストはホトグラフイの製造工程中に
使用されるホトレジストであつて、一般的に有機
材料である。そしてこのレジスト（ホトレジス
ト）をイオン打ち込みのマスク材とする理由は、
前述のように加速電圧100KV〜200KVの高エネ
ルギで不純物イオンを打ち込むには、マスク材と
しては１〜数μｍの厚さを必要とし、ホトレジス
トは一般に有機物であるからその厚い膜をシリコ
ン（Si）又はSiO2薄膜で被覆したSi上に形成して
もホトレジストとSiとの間のストレスは小さく結
晶欠陥を発生しないためである。
使用されるホトレジストであつて、一般的に有機
材料である。そしてこのレジスト（ホトレジス
ト）をイオン打ち込みのマスク材とする理由は、
前述のように加速電圧100KV〜200KVの高エネ
ルギで不純物イオンを打ち込むには、マスク材と
しては１〜数μｍの厚さを必要とし、ホトレジス
トは一般に有機物であるからその厚い膜をシリコ
ン（Si）又はSiO2薄膜で被覆したSi上に形成して
もホトレジストとSiとの間のストレスは小さく結
晶欠陥を発生しないためである。
次に、第３図ｂの工程にてレジスト膜１２を除
去し、第３図ｃに示された工程において、気相エ
ピタキシヤル成長法により、低濃度（N-）のSi
成長層１４を10μｍ形成する。このときN+の埋込
層１３は気相と直接接していないので、不純物が
離脱されにくく、成長層１４には殆んど不純物が
オートドーピングされることがない。因に本実施
例により形成された半導体基体を用いて、断面の
抵抗分布及び平面方向の抵抗分布からオートドー
ピング量を調べたところ、測定することが不可能
な程少なかつた。
去し、第３図ｃに示された工程において、気相エ
ピタキシヤル成長法により、低濃度（N-）のSi
成長層１４を10μｍ形成する。このときN+の埋込
層１３は気相と直接接していないので、不純物が
離脱されにくく、成長層１４には殆んど不純物が
オートドーピングされることがない。因に本実施
例により形成された半導体基体を用いて、断面の
抵抗分布及び平面方向の抵抗分布からオートドー
ピング量を調べたところ、測定することが不可能
な程少なかつた。
第３図ａ−ｂ−ｄ−ｅに本発明の第２実施例の
工程が示されている。第３図ａ−ｂの工程は前述
したので省略する。
工程が示されている。第３図ａ−ｂの工程は前述
したので省略する。
第３図ｄに示された工程にて、0.2μｍ厚の被覆
膜を有するN+埋込層１３の形成された半導体基
板１１上に、600℃のN2ガス雰囲気中にて0.5μｍ
厚の多結晶Si層１５を形成する。
膜を有するN+埋込層１３の形成された半導体基
板１１上に、600℃のN2ガス雰囲気中にて0.5μｍ
厚の多結晶Si層１５を形成する。
つづいて第３図ｅの工程にて、その多結晶Si層
１５に、エネルギ密度2.5J／cm2のＱ−スイツチパ
ルスルビーレーザを照射する。この照射によつて
表面から約0.6μｍまでのSi層が融解され、その後
降温して液相成長させると、不純物を含まない単
結晶成長層１６を得ることができる。つまり、
0.2μｍ厚の被覆膜があるために、N+の埋込層１
３と被覆膜の一部が融解されず、融解されなかつ
た低濃度の被覆膜を種結晶として、高品質の単結
晶成長層１６が形成されるのである。なお、同工
程中N+の埋込層１６が高温になることがあるが、
その時間は数100nsと極めて短く、しかも固相の
状態であることから、不純物の拡散は殆んど無視
することができる。
１５に、エネルギ密度2.5J／cm2のＱ−スイツチパ
ルスルビーレーザを照射する。この照射によつて
表面から約0.6μｍまでのSi層が融解され、その後
降温して液相成長させると、不純物を含まない単
結晶成長層１６を得ることができる。つまり、
0.2μｍ厚の被覆膜があるために、N+の埋込層１
３と被覆膜の一部が融解されず、融解されなかつ
た低濃度の被覆膜を種結晶として、高品質の単結
晶成長層１６が形成されるのである。なお、同工
程中N+の埋込層１６が高温になることがあるが、
その時間は数100nsと極めて短く、しかも固相の
状態であることから、不純物の拡散は殆んど無視
することができる。
以上、本発明の実施例に基づいて説明してきた
が、本発明は気相・液相のエピタキシヤル成長に
限られるものではなく、固相エピタキシヤル成長
あるいは他の成長法にも適用可能である。また、
半導体にあつてもSiに限られるものではなく、
Ge、GaAs、GaP、GaSb又は他の半導体すべて
に適用可能である。さらに、前述した多結晶Si層
の融解に用いたＱ−スイツチパルスレーザは、
CWレーザ等の他のレーザや、電子ビーム、ラン
プ又は輻射熱であつてもよい。
が、本発明は気相・液相のエピタキシヤル成長に
限られるものではなく、固相エピタキシヤル成長
あるいは他の成長法にも適用可能である。また、
半導体にあつてもSiに限られるものではなく、
Ge、GaAs、GaP、GaSb又は他の半導体すべて
に適用可能である。さらに、前述した多結晶Si層
の融解に用いたＱ−スイツチパルスレーザは、
CWレーザ等の他のレーザや、電子ビーム、ラン
プ又は輻射熱であつてもよい。
以上説明したように、本発明によれば、高濃度
層を有する半導体基板上に低濃度層を形成するに
あたつて、不純物のオートドーピングを阻止させ
ることができ、高品質の単結晶低濃度層を簡単に
形成させることができるという効果がある。
層を有する半導体基板上に低濃度層を形成するに
あたつて、不純物のオートドーピングを阻止させ
ることができ、高品質の単結晶低濃度層を簡単に
形成させることができるという効果がある。
さらに加えて本発明によれば、次の効果があ
る。基板表面に高不純物層を形成すると基板表面
に結晶欠陥が発生し、この後成長層に結晶欠陥が
伝わつて発生し、結晶性が悪くなる。しかし、本
発明によれば、基板表面は低不純物層であるた
め、結晶欠陥は生ぜず、このために成長層の結晶
性も良好である。したがつて、本発明によれば高
品質の半導体基体を提供できる。
る。基板表面に高不純物層を形成すると基板表面
に結晶欠陥が発生し、この後成長層に結晶欠陥が
伝わつて発生し、結晶性が悪くなる。しかし、本
発明によれば、基板表面は低不純物層であるた
め、結晶欠陥は生ぜず、このために成長層の結晶
性も良好である。したがつて、本発明によれば高
品質の半導体基体を提供できる。
第１図は本発明法に係る半導体基体の断面構成
図、第２図はオートドーピング現象の説明図、第
３図ａ−ｂ−ｃは本発明の第１実施例：同図ａ−
ｂ−ｄ−ｅは本発明の第２実施例の各工程図であ
る。 １……半導体基体、２，１３……埋込層、３…
…半導体基板、４……不純物、５，１４，１６，
２５……成長層、１１，２１……シリコン基板、
１５，２４……多結晶Si層。
図、第２図はオートドーピング現象の説明図、第
３図ａ−ｂ−ｃは本発明の第１実施例：同図ａ−
ｂ−ｄ−ｅは本発明の第２実施例の各工程図であ
る。 １……半導体基体、２，１３……埋込層、３…
…半導体基板、４……不純物、５，１４，１６，
２５……成長層、１１，２１……シリコン基板、
１５，２４……多結晶Si層。
Claims (1)
- １ 低不純物濃度の単結晶層を露出表面層とし、
該単結晶層の下層に高不純物濃度の埋込層を具え
てなる半導体基体の製法において、半導体基板の
上表面にレジスト膜をマスクとして被覆し、前記
上表面の不純物濃度を1016cm-3以下に保持して特
定の深度に前記埋込層を打ち込んだ後前記レジス
ト膜を除去して、成長法により前記単結晶層を形
成することを特徴とする半導体基体の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13626282A JPS5927521A (ja) | 1982-08-06 | 1982-08-06 | 半導体基体の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13626282A JPS5927521A (ja) | 1982-08-06 | 1982-08-06 | 半導体基体の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5927521A JPS5927521A (ja) | 1984-02-14 |
| JPH0361335B2 true JPH0361335B2 (ja) | 1991-09-19 |
Family
ID=15171069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13626282A Granted JPS5927521A (ja) | 1982-08-06 | 1982-08-06 | 半導体基体の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927521A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0279445A (ja) * | 1988-09-14 | 1990-03-20 | Oki Electric Ind Co Ltd | 素子分離領域の形成方法 |
| JP3086836B2 (ja) * | 1991-04-27 | 2000-09-11 | ローム株式会社 | 半導体装置の製造方法 |
| US6884701B2 (en) * | 1991-04-27 | 2005-04-26 | Hidemi Takasu | Process for fabricating semiconductor device |
| JP4743611B2 (ja) * | 2006-02-16 | 2011-08-10 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135571A (en) * | 1977-05-02 | 1978-11-27 | Hitachi Ltd | Vapor phase growth method for semiconductor |
| JPS5583227A (en) * | 1978-12-20 | 1980-06-23 | Matsushita Electronics Corp | Epitaxial growing |
| JPS57115822A (en) * | 1981-01-08 | 1982-07-19 | Nec Corp | Manufacture of semiconductor device |
-
1982
- 1982-08-06 JP JP13626282A patent/JPS5927521A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135571A (en) * | 1977-05-02 | 1978-11-27 | Hitachi Ltd | Vapor phase growth method for semiconductor |
| JPS5583227A (en) * | 1978-12-20 | 1980-06-23 | Matsushita Electronics Corp | Epitaxial growing |
| JPS57115822A (en) * | 1981-01-08 | 1982-07-19 | Nec Corp | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5927521A (ja) | 1984-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3182893B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0473619B2 (ja) | ||
| JPS6249729B2 (ja) | ||
| US3773566A (en) | Method for fabricating semiconductor device having semiconductor circuit element in isolated semiconductor region | |
| JPH0132648B2 (ja) | ||
| JPH0361335B2 (ja) | ||
| JPS5918196A (ja) | 単結晶薄膜の製造方法 | |
| JPH0411722A (ja) | 半導体結晶化膜の形成方法 | |
| KR930010093B1 (ko) | 반도체박막의 형성방법 | |
| CA1184020A (en) | Method of manufacturing semiconductor device | |
| JPH0319218A (ja) | Ｓｏｉ基板の作成方法及び作成装置 | |
| JPS61174621A (ja) | 半導体薄膜結晶の製造方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JP2001110725A (ja) | ヘテロ構造半導体多層薄膜の製造方法 | |
| JPS6134921A (ja) | 半導体装置の製造方法 | |
| JP2500315B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH05206520A (ja) | ｐ型ＩＩ−ＶＩ族化合物半導体の製造方法 | |
| JPS5935426A (ja) | 半導体装置の高濃度不純物拡散法 | |
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| JPH01162327A (ja) | 化合物半導体の成長方法 | |
| JPS63248796A (ja) | 分子線エピタキシヤル成長方法及び成長装置 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS6054427A (ja) | 半導体装置の製造方法 | |
| JPS59181609A (ja) | 半導体装置の製造方法 | |
| JPS5944874A (ja) | Ｍｉｓ型半導体装置の製造方法 |