JPS5935426A - 半導体装置の高濃度不純物拡散法 - Google Patents
半導体装置の高濃度不純物拡散法Info
- Publication number
- JPS5935426A JPS5935426A JP14549982A JP14549982A JPS5935426A JP S5935426 A JPS5935426 A JP S5935426A JP 14549982 A JP14549982 A JP 14549982A JP 14549982 A JP14549982 A JP 14549982A JP S5935426 A JPS5935426 A JP S5935426A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- diffusion
- concentration
- high concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000000034 method Methods 0.000 title abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 11
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 229910000070 arsenic hydride Inorganic materials 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 4
- 238000000354 decomposition reaction Methods 0.000 abstract description 2
- 230000006837 decompression Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 239000007789 gas Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 101100215641 Aeromonas salmonicida ash3 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 210000004303 peritoneum Anatomy 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の高濃度不純物拡散法に関するも
のである。
のである。
半導体装置の特性、特に耐圧、リーク電流” ｆｅ特性
等を向上させるための主要技術の一つとして、Ｎ型拡散
層を高濃度にかつ、拡散深さを数μｍという程度に浅く
形成する技術が重要である。
等を向上させるための主要技術の一つとして、Ｎ型拡散
層を高濃度にかつ、拡散深さを数μｍという程度に浅く
形成する技術が重要である。
従来、浅いＮ型拡散層を形成する方法として、■ 常圧
ＣＶＤ法によって、５ｉＨ４（シラン）とＡｓＨａ （
アルシン）の混合ガスを熱分解して、Ａｓ含有多結晶Ｓ
ｉ膜を形成し、これを拡散源とする方法、 ■ 減圧ＣＶＤ法によって、同じ＜ Ｓ ］ Ｈ４とＡ
ｓＨ３の混合ガスを熱分解して、Ａｓ含有多結晶Ｓｉ
膜を形成し、これを拡散源とする方法、■ イオン注入
法によって、ＡＳヲ基板に打ち込み、直接拡散層を形成
する方法、等が用いられてきた。
ＣＶＤ法によって、５ｉＨ４（シラン）とＡｓＨａ （
アルシン）の混合ガスを熱分解して、Ａｓ含有多結晶Ｓ
ｉ膜を形成し、これを拡散源とする方法、 ■ 減圧ＣＶＤ法によって、同じ＜ Ｓ ］ Ｈ４とＡ
ｓＨ３の混合ガスを熱分解して、Ａｓ含有多結晶Ｓｉ
膜を形成し、これを拡散源とする方法、■ イオン注入
法によって、ＡＳヲ基板に打ち込み、直接拡散層を形成
する方法、等が用いられてきた。
しかしながら、Ｎ型拡散層を形成する上記■〜■の従来
方法には夫々以下のような問題点があった。
方法には夫々以下のような問題点があった。
■常圧ＣＶＤ方法においては、Ａｓ含有多結晶Ｓｉ膜中
のＡｓ濃度が比較的高く、デバイス特性を満足できるＮ
型不純物表面濃度をもつ拡散層が得られるが、常圧ＣＶ
Ｄ法は膜厚均一性に難点があるため、常圧ＣＶＤ装置は
必然的にバッチの処理枚数が少く、量産的でないという
欠点がある。
のＡｓ濃度が比較的高く、デバイス特性を満足できるＮ
型不純物表面濃度をもつ拡散層が得られるが、常圧ＣＶ
Ｄ法は膜厚均一性に難点があるため、常圧ＣＶＤ装置は
必然的にバッチの処理枚数が少く、量産的でないという
欠点がある。
■減圧ＣＶＤ方法においては、膜厚均一性が比較的良好
であることから、バッチの処理枚数が多く量産的な方法
であるが、膜成長速度が遅いという欠点がある。またこ
の方法では、Ｎ型不純物表面濃度をあ′まり高くするこ
とができないため、デバイス特性（耐圧、リーク電圧、
ｈ、。特性）を満足できる水準まであげることができな
いことが多い。
であることから、バッチの処理枚数が多く量産的な方法
であるが、膜成長速度が遅いという欠点がある。またこ
の方法では、Ｎ型不純物表面濃度をあ′まり高くするこ
とができないため、デバイス特性（耐圧、リーク電圧、
ｈ、。特性）を満足できる水準まであげることができな
いことが多い。
■イオン注入方法においては、装置の処理枚数を多くす
ることのできる方法である。またこの方法は、加速電圧
やドーズ量の条件制御によって浅い高濃度層を形成する
に適した方法でもある。しかし、高ドーズ量で基板打ち
込みをすると、多量の結晶欠陥を発生すること、°また
基板の固体溶解度（５ｏｌｊｄ ５ｏｌｕｂｉｌｉｔｙ
） ’？：超えて打ち込んだＡｓが析出することなど
のため、デバイマスの特性（耐圧、リーク電流、ｈｆ８
特性）の低下を招く。
ることのできる方法である。またこの方法は、加速電圧
やドーズ量の条件制御によって浅い高濃度層を形成する
に適した方法でもある。しかし、高ドーズ量で基板打ち
込みをすると、多量の結晶欠陥を発生すること、°また
基板の固体溶解度（５ｏｌｊｄ ５ｏｌｕｂｉｌｉｔｙ
） ’？：超えて打ち込んだＡｓが析出することなど
のため、デバイマスの特性（耐圧、リーク電流、ｈｆ８
特性）の低下を招く。
本発明の目的は、ＡＳの偏析のない高濃度不純物拡散層
を形成することができ、従って満足できるデバイス特性
（耐圧、リーク電流、ｈ、８特性）を得ることができる
高濃度不純物拡散法を提供することにあり、また別の本
発明の目的は、拡散源形成装置のバッチ処理枚数が多く
、かつ 膜成長速度が早い、高濃度不純物拡散法を提供
することにある。
を形成することができ、従って満足できるデバイス特性
（耐圧、リーク電流、ｈ、８特性）を得ることができる
高濃度不純物拡散法を提供することにあり、また別の本
発明の目的は、拡散源形成装置のバッチ処理枚数が多く
、かつ 膜成長速度が早い、高濃度不純物拡散法を提供
することにある。
本発明は、半導体装置のＮ型拡散層を形成する拡散源と
して、減圧下でＡｓＨａ ｉ主灰分とするガスに電子ビ
ーム、レーザ光、紫外線、プラズマ等のエネルギ′−ヲ
与えてＡｓＨａ ｉ分解し、基板表面にデポジションさ
せた高濃度Ａｓ膜を用いることを特徴とする高濃度不純
物拡散法である。
して、減圧下でＡｓＨａ ｉ主灰分とするガスに電子ビ
ーム、レーザ光、紫外線、プラズマ等のエネルギ′−ヲ
与えてＡｓＨａ ｉ分解し、基板表面にデポジションさ
せた高濃度Ａｓ膜を用いることを特徴とする高濃度不純
物拡散法である。
以下に、一般的なＮＰＮ型トランジスタの製造に本発明
を適用した場合の工程図を参照して、本発明を説明する
。
を適用した場合の工程図を参照して、本発明を説明する
。
第１図は、本発明における拡散源を形成する前のウェハ
の状態を示した縦断面図である。すなわちＮ型半導体基
板１の主面に選択的ＫＰ型型数散層が設けられており、
また主面上には表面保護膜３が形成されており、表面保
護膜３の一部には次のＮ型拡散のために選択的にＰＥＰ
法により開口部４が設けられている。以上のような状態
のウェハを製作する方法は常法によって可能であり、本
発明にとってこの製作方法は特別な方法に限定されるこ
とはない。
の状態を示した縦断面図である。すなわちＮ型半導体基
板１の主面に選択的ＫＰ型型数散層が設けられており、
また主面上には表面保護膜３が形成されており、表面保
護膜３の一部には次のＮ型拡散のために選択的にＰＥＰ
法により開口部４が設けられている。以上のような状態
のウェハを製作する方法は常法によって可能であり、本
発明にとってこの製作方法は特別な方法に限定されるこ
とはない。
第２図は、第１図のウニノーに本発明による拡散源を形
成するための装置の概略図である。反応管５は加熱ヒー
ター６によって管内が加熱されるようになっており、管
内には第１図のように準備されたウェハ７をサセプタ８
に載置して収容する。
成するための装置の概略図である。反応管５は加熱ヒー
ター６によって管内が加熱されるようになっており、管
内には第１図のように準備されたウェハ７をサセプタ８
に載置して収容する。
本発明方法は拡散源の堆積が均一に行われるので、ウェ
ハ７の管内への収容には、第２図に図示するごとく、ウ
ニノ・７を反応管直径方向に平行に数ｍｍ間隔に並べる
ことができ、バッチ当り数百枚程度の処理が可能となり
、極めて量産的方法である。
ハ７の管内への収容には、第２図に図示するごとく、ウ
ニノ・７を反応管直径方向に平行に数ｍｍ間隔に並べる
ことができ、バッチ当り数百枚程度の処理が可能となり
、極めて量産的方法である。
いうまでもなく、ウニノ・の管内への収容数が減少する
こと全許容するならば、反応管の長手方向に平行に載置
するなど他の載置方法を採用することは差支えない。
こと全許容するならば、反応管の長手方向に平行に載置
するなど他の載置方法を採用することは差支えない。
反応ガスはアルシン（ＡＳＨ３） ’＆適宜不活性ガス
（Ｈｅ、Ｎ２等）に希釈して０．１〜２．０ Ｔｏｒｒ
程度に減圧して反応管５内に流入させる。このように減
圧下でＡｓＨ３１分解することのために、反応ガス平均
自由行程が長く、このため・管内のガス濃度が均一にな
って反応管内に多数のウェハが収容されていてもウェハ
内及びウェハ間の膜厚均一性は満足できる程度に実現さ
れる。
（Ｈｅ、Ｎ２等）に希釈して０．１〜２．０ Ｔｏｒｒ
程度に減圧して反応管５内に流入させる。このように減
圧下でＡｓＨ３１分解することのために、反応ガス平均
自由行程が長く、このため・管内のガス濃度が均一にな
って反応管内に多数のウェハが収容されていてもウェハ
内及びウェハ間の膜厚均一性は満足できる程度に実現さ
れる。
従来の常圧又は減圧のＣＶＤ法（前記したようにシラン
ＳｉＨとアルシンＡｓＨａとの混合ガスの熱分解法）で
は、アルシンの存在のためにＡｓ含有多結晶シリコン膜
の膜成長速度が阻害され、また形成したＡｓ含有多結晶
シリコン膜中のＡｓ含有量の均一性が十分ではない。こ
れに対して本発明における拡散源はＡｓ膜であって拡散
源Ａｓ濃度が均一であり、従って拡散変動の原因が除去
されて安定した拡散を行うことができる。拡散源Ａｓ膜
の拡散変動の原因は実質上除去される程度でよく、拡散
源Ａｓ膜は５０％以上の高濃度Ａ８膜であればよい。残
余の組成はシランを分解したシリコンとするこができる
。
ＳｉＨとアルシンＡｓＨａとの混合ガスの熱分解法）で
は、アルシンの存在のためにＡｓ含有多結晶シリコン膜
の膜成長速度が阻害され、また形成したＡｓ含有多結晶
シリコン膜中のＡｓ含有量の均一性が十分ではない。こ
れに対して本発明における拡散源はＡｓ膜であって拡散
源Ａｓ濃度が均一であり、従って拡散変動の原因が除去
されて安定した拡散を行うことができる。拡散源Ａｓ膜
の拡散変動の原因は実質上除去される程度でよく、拡散
源Ａｓ膜は５０％以上の高濃度Ａ８膜であればよい。残
余の組成はシランを分解したシリコンとするこができる
。
本発明においては、Ａ８Ｈ３の分解がプラズマ等のエネ
ルギーによってなされる。第２図に図示したものは、Ａ
ｓＨ３ガスが、前記したように加熱ヒーター乙によって
加熱された場合を示しているが、この加熱はプラズマ等
のエネルギーによってひき起こされる分解を促進するか
又は補助する作用をするものである。プラズマは周知の
方法で反応管５の外部において励起され反応管内に輸送
される。
ルギーによってなされる。第２図に図示したものは、Ａ
ｓＨ３ガスが、前記したように加熱ヒーター乙によって
加熱された場合を示しているが、この加熱はプラズマ等
のエネルギーによってひき起こされる分解を促進するか
又は補助する作用をするものである。プラズマは周知の
方法で反応管５の外部において励起され反応管内に輸送
される。
プラズマはＡｓＨａ ｉ分解するエネルギーを有するも
のであり、例えばアルゴンプラズマを使用することがで
きる。プラズマ以外のエネルギー源として、紫外線、レ
ーザ光、電子ビーム等を周知の方法で発生させ反応管内
に導入すればよい。実験によれば０．１〜２．ＯＴｏｒ
ｒのＡｓＨ３ガスに、４００〜８００℃の温度範囲で、
アルゴンプラズマを反応管内に輸送したところ５０〜１
００ Ａ／ｍｉ ｎの成長速度でＡｓ膜が形成されるこ
とが確認された。
のであり、例えばアルゴンプラズマを使用することがで
きる。プラズマ以外のエネルギー源として、紫外線、レ
ーザ光、電子ビーム等を周知の方法で発生させ反応管内
に導入すればよい。実験によれば０．１〜２．ＯＴｏｒ
ｒのＡｓＨ３ガスに、４００〜８００℃の温度範囲で、
アルゴンプラズマを反応管内に輸送したところ５０〜１
００ Ａ／ｍｉ ｎの成長速度でＡｓ膜が形成されるこ
とが確認された。
第６図は、以上のようにしてＡｓ膜９を形成したウェハ
の縦断面図を示したものである。Ａｓ膜膜上上膜１０は
、Ａｓ膜形成と同一反応管か別の反応管で、常法に従っ
て被覆したＡｓ含有多結晶シリコン膜である。このＡｓ
含含有多結晶シリコ腹膜１０、次工程以降Ａｓ膜９から
Ａｓの飛び散りを防止すること、及びＡ８膜９から拡散
させたＮ型拡散層の深さを制御することを目的として設
けられた。
の縦断面図を示したものである。Ａｓ膜膜上上膜１０は
、Ａｓ膜形成と同一反応管か別の反応管で、常法に従っ
て被覆したＡｓ含有多結晶シリコン膜である。このＡｓ
含含有多結晶シリコ腹膜１０、次工程以降Ａｓ膜９から
Ａｓの飛び散りを防止すること、及びＡ８膜９から拡散
させたＮ型拡散層の深さを制御することを目的として設
けられた。
このように、本発明においてはＡｓ膜膜上上飛び散り防
止膜又は拡散制御膜を被覆することが好・ましい。
止膜又は拡散制御膜を被覆することが好・ましい。
第４図は、上記のようにＡｓ膜９及びＡｓ含含有多結晶
シリコ模膜１０ヲ形成た後、所定の温度で選択的に拡散
しＰ型拡散層２内に浅い高濃度のｖ型拡散層１１を形成
したＮＰＮ型トランジスタを示したものである。高濃度
かつ Ａｓ濃度が安定している高濃度Ａｓ膜が本発明の
拡散源であるため、浅い高濃度のＮ型拡散層１１が容易
に形成できる。
シリコ模膜１０ヲ形成た後、所定の温度で選択的に拡散
しＰ型拡散層２内に浅い高濃度のｖ型拡散層１１を形成
したＮＰＮ型トランジスタを示したものである。高濃度
かつ Ａｓ濃度が安定している高濃度Ａｓ膜が本発明の
拡散源であるため、浅い高濃度のＮ型拡散層１１が容易
に形成できる。
その後ＰＥＰ法を用いて、Ｎ型拡散層１１上以外のＡｓ
膜９とＡｓ含含有多結晶シリコ模膜１０ヲ除去る。残さ
れた部分のＡｓ含含有多結晶シリコ脱膜１２Ｎ型拡散層
１１の電極及び電極取り出しとして用いられる。
膜９とＡｓ含含有多結晶シリコ模膜１０ヲ除去る。残さ
れた部分のＡｓ含含有多結晶シリコ脱膜１２Ｎ型拡散層
１１の電極及び電極取り出しとして用いられる。
〔発明の効果〕
上述の如く本発明によれば、減圧下でＡ８Ｈ３にプラズ
マ等のエネルギーを与えて分解させて得られた高濃度Ａ
ｓ膜を直接基板にデポジションさせて拡散源とするもの
であるから、高濃度で浅いＮ型拡散層を容易に形成する
ことができた。そして、ウェハ内及びウェハ間にわたる
Ｎ型拡散層のＡ８濃度のバラツキは、拡散源が高濃度Ａ
８膜であるため極めて小さく抑えることができた。さら
にイオン注入法のように結晶欠陥の発生もない。以上バ
ラツキのない浅い高濃度拡散層が結晶欠陥もなく形成で
きることから、従来方法で問題となっていたデバイス特
性が向上できる。
マ等のエネルギーを与えて分解させて得られた高濃度Ａ
ｓ膜を直接基板にデポジションさせて拡散源とするもの
であるから、高濃度で浅いＮ型拡散層を容易に形成する
ことができた。そして、ウェハ内及びウェハ間にわたる
Ｎ型拡散層のＡ８濃度のバラツキは、拡散源が高濃度Ａ
８膜であるため極めて小さく抑えることができた。さら
にイオン注入法のように結晶欠陥の発生もない。以上バ
ラツキのない浅い高濃度拡散層が結晶欠陥もなく形成で
きることから、従来方法で問題となっていたデバイス特
性が向上できる。
また本発明における拡散源の形成は、減圧下でプラズマ
等のエネルギーで分解するので、大量のウェハを一度に
処理できるとともに拡散源の膜成長速度も実用的である
ため、極めて量産に適合するものである。
等のエネルギーで分解するので、大量のウェハを一度に
処理できるとともに拡散源の膜成長速度も実用的である
ため、極めて量産に適合するものである。
添付図面は、本発明の実施例における工程図で、第１図
は拡散源成長前ウニノ・の断面図、第２図は第１図のウ
ニノ・を拡散源成長装置内に収容した略図、第６図は拡
散源成長後ウニノ・の断面図、第４図は拡散後ウェハの
断面図である。 １・・・基板、９・・・高濃度Ａｓ膜、１０・・・Ａｓ
含有多結晶シリコン膜、１１・・・Ｎ型拡散層。
は拡散源成長前ウニノ・の断面図、第２図は第１図のウ
ニノ・を拡散源成長装置内に収容した略図、第６図は拡
散源成長後ウニノ・の断面図、第４図は拡散後ウェハの
断面図である。 １・・・基板、９・・・高濃度Ａｓ膜、１０・・・Ａｓ
含有多結晶シリコン膜、１１・・・Ｎ型拡散層。
Claims (1)
- １ 半導体装置のＮ型拡散層を形成する拡散源として、
減圧下でＡ ｓ Ｈａ ’ｆ：主成分とするガスに電子
ビーム、レーザ光、紫外線、プラズマ等のエネルギーを
与えてＡｓＨａ ｖ分解し、基板表面にデポジションさ
せた高濃度Ａ８膜を用いることを特徴とする高濃度不純
物拡散法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14549982A JPS5935426A (ja) | 1982-08-24 | 1982-08-24 | 半導体装置の高濃度不純物拡散法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14549982A JPS5935426A (ja) | 1982-08-24 | 1982-08-24 | 半導体装置の高濃度不純物拡散法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5935426A true JPS5935426A (ja) | 1984-02-27 |
Family
ID=15386667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14549982A Pending JPS5935426A (ja) | 1982-08-24 | 1982-08-24 | 半導体装置の高濃度不純物拡散法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935426A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126281A (en) * | 1990-09-11 | 1992-06-30 | Hewlett-Packard Company | Diffusion using a solid state source |
| US5250463A (en) * | 1990-06-26 | 1993-10-05 | Kabushiki Kaisha Toshiba | Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate |
-
1982
- 1982-08-24 JP JP14549982A patent/JPS5935426A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5250463A (en) * | 1990-06-26 | 1993-10-05 | Kabushiki Kaisha Toshiba | Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate |
| US5702529A (en) * | 1990-06-26 | 1997-12-30 | Kabushiki Kaisha Toshiba | Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate and apparatus for making the same |
| US5126281A (en) * | 1990-09-11 | 1992-06-30 | Hewlett-Packard Company | Diffusion using a solid state source |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5925574A (en) | Method of producing a bipolar transistor | |
| US3663319A (en) | Masking to prevent autodoping of epitaxial deposits | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| JPS63166219A (ja) | 半導体装置の製造方法 | |
| JPS63166220A (ja) | 半導体装置の製造方法 | |
| US5004702A (en) | Preparation method of selective growth silicon layer doped with impurities | |
| US5250463A (en) | Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate | |
| JPS5935426A (ja) | 半導体装置の高濃度不純物拡散法 | |
| US6358313B1 (en) | Method of manufacturing a crystalline silicon base semiconductor thin film | |
| US5874352A (en) | Method of producing MIS transistors having a gate electrode of matched conductivity type | |
| JPS58190020A (ja) | エピタキシヤル成長法 | |
| JPS5940525A (ja) | 成膜方法 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| JPH0361335B2 (ja) | ||
| JPS6134921A (ja) | 半導体装置の製造方法 | |
| JP2928929B2 (ja) | 不純物ドーピング方法 | |
| JP2876414B2 (ja) | 拡散抵抗素子の製造方法 | |
| JP3319450B2 (ja) | 半導体薄膜の作成方法 | |
| JPH03235326A (ja) | 半導体装置の製造方法 | |
| JP2926344B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS58100422A (ja) | 選択拡散方法 | |
| JP2001297989A (ja) | 半導体基板及びその製造方法並びに半導体装置及びその製造方法 | |
| JPH0682683B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05291134A (ja) | エピタキシャル層の形成方法 | |
| JPH08250507A (ja) | 半導体膜の堆積方法 |