JPH0682683B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0682683B2 JPH0682683B2 JP59097891A JP9789184A JPH0682683B2 JP H0682683 B2 JPH0682683 B2 JP H0682683B2 JP 59097891 A JP59097891 A JP 59097891A JP 9789184 A JP9789184 A JP 9789184A JP H0682683 B2 JPH0682683 B2 JP H0682683B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- light
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 23
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 15
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- PPDADIYYMSXQJK-UHFFFAOYSA-N trichlorosilicon Chemical compound Cl[Si](Cl)Cl PPDADIYYMSXQJK-UHFFFAOYSA-N 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 本発明は薄膜トランジスタ（以下TFTと称する）に関し
特に低温プロセスにおいて安定性の大幅に改善されたTF
Tの製造方法に関するものである。従来シリコンを能動
領域として用いたTFTの製造方法は、シラン（SiH4）ガ
スを熱分解するCVD（化学的気相析出）法によつて多結
晶シリコン薄膜、シランガスのグロー放電分解によるプ
ラズマCVD法等による非晶質シリコン薄膜の堆積等の技
術が使われているが、多結晶シリコンでは、安価なガラ
ス基板を用いるには全て低温行程を必要とするため、ゲ
ート絶縁膜としてSiO2，Si3N4等をスパツタリング法あ
るいはCVD法等により多結晶シリコン薄膜上に堆積せし
める方法が採られている。而乍ら上記製作方法の場合ガ
ラス基板上にトランジスタアレイを形成するには、多結
晶シリコン薄膜をパターン状にエツチングし、しかる後
にゲート絶縁膜を形成する行程が必要であり、TFTとし
ての動作上最も重要な、多結晶シリコンとゲート絶縁膜
の界面が空気中にさらされ、且つエツチング処理等によ
り界面が汚染されることは避けられない状況にあつた。
更に低温においてゲート絶縁膜を形成する方法としてス
パツタリング法あるいはグロー放電分解法等の高周波電
力を用いると、加速された高エネルギーイオンが絶縁膜
形成時に多結晶シリコン薄膜表面の損傷を誘起し界面の
劣化を起こす。またCVD法によるゲート絶縁膜の形成
は、界面の汚染の影響を強く受け、TFTの閾値電圧等の
動作特性に不安定性を引き起こす原因となつていた。プ
ラズマCVD法による非晶質シリコン膜は、低温における
成膜が可能であり、ゲート絶縁膜の連続形成が可能であ
るが、非晶質シリコン膜の実行キヤリア移動度は低く周
波数特性が悪い。構造が不安定であるためデバイス駆動
によつて経時変化が著しいという問題点がある。
特に低温プロセスにおいて安定性の大幅に改善されたTF
Tの製造方法に関するものである。従来シリコンを能動
領域として用いたTFTの製造方法は、シラン（SiH4）ガ
スを熱分解するCVD（化学的気相析出）法によつて多結
晶シリコン薄膜、シランガスのグロー放電分解によるプ
ラズマCVD法等による非晶質シリコン薄膜の堆積等の技
術が使われているが、多結晶シリコンでは、安価なガラ
ス基板を用いるには全て低温行程を必要とするため、ゲ
ート絶縁膜としてSiO2，Si3N4等をスパツタリング法あ
るいはCVD法等により多結晶シリコン薄膜上に堆積せし
める方法が採られている。而乍ら上記製作方法の場合ガ
ラス基板上にトランジスタアレイを形成するには、多結
晶シリコン薄膜をパターン状にエツチングし、しかる後
にゲート絶縁膜を形成する行程が必要であり、TFTとし
ての動作上最も重要な、多結晶シリコンとゲート絶縁膜
の界面が空気中にさらされ、且つエツチング処理等によ
り界面が汚染されることは避けられない状況にあつた。
更に低温においてゲート絶縁膜を形成する方法としてス
パツタリング法あるいはグロー放電分解法等の高周波電
力を用いると、加速された高エネルギーイオンが絶縁膜
形成時に多結晶シリコン薄膜表面の損傷を誘起し界面の
劣化を起こす。またCVD法によるゲート絶縁膜の形成
は、界面の汚染の影響を強く受け、TFTの閾値電圧等の
動作特性に不安定性を引き起こす原因となつていた。プ
ラズマCVD法による非晶質シリコン膜は、低温における
成膜が可能であり、ゲート絶縁膜の連続形成が可能であ
るが、非晶質シリコン膜の実行キヤリア移動度は低く周
波数特性が悪い。構造が不安定であるためデバイス駆動
によつて経時変化が著しいという問題点がある。
本発明の薄膜トランジスタの製造方法は、基板上にソー
ス及びドレイン領域を有する非単結晶シリコン薄膜と該
非単結晶シリコン薄膜上に絶縁膜を介してゲート電極と
を形成してなる薄膜トランジスタの製造方法において、
該基板上に所定のパターンを有する遮光マスクを配置
し、光エネルギーを該遮光マスクに照射して、光が透過
する部分のみに該非単結晶シリコン薄膜を選択的に積層
する工程と、該遮光マスクを除去し、該非単結晶シリコ
ン薄膜上に該ゲート絶縁膜を連続的に形成する工程とを
有することを特徴とする。
ス及びドレイン領域を有する非単結晶シリコン薄膜と該
非単結晶シリコン薄膜上に絶縁膜を介してゲート電極と
を形成してなる薄膜トランジスタの製造方法において、
該基板上に所定のパターンを有する遮光マスクを配置
し、光エネルギーを該遮光マスクに照射して、光が透過
する部分のみに該非単結晶シリコン薄膜を選択的に積層
する工程と、該遮光マスクを除去し、該非単結晶シリコ
ン薄膜上に該ゲート絶縁膜を連続的に形成する工程とを
有することを特徴とする。
以下図面に基づき本発明について具体的に説明する。第
１図に本発明に基づくシリコン薄膜形成装置の概要を示
す。（11）は真空槽、（12）は絶縁性基板（13）はZnSe
の光学窓、（14）はビームエキスパンダー（15）はレー
ザ発振器（16）は排気バルブ（17）はガス導入バルグ
（18）はマスフローコントローラ（19）はガスボンベ
（20）は遮光マスクを示す。該真空槽内に絶縁性基板を
配置し、基板の前面に基板から0.1〜2mm離して遮光マス
クを設置する。遮光マスクはトランジスタアレイのシリ
コン半導体層形成領域がパターニングされている。真空
槽内に（17）のバルブを開放して水素、アルゴン、ヘリ
ウム、ネオン、キセノン等をキヤリアガスとしてモノシ
ラジシラン、ジクロルシラン、四フツ化硅素等の所定ガ
スを導入し、所定の内圧とした後、（15）のレーザ発振
器により発振するレーザ光を（14）のビームエキスパン
ダーにより、基板の大きさに近い平行光線として（12）
の基板に照射する。（20）の遮光マスクによつて、トラ
ンジスタアイレの半導体層形成領域の基板部分だけが局
部加圧されシリコン薄膜が形成される。レーザ光源とし
てはガラスの強く吸収する赤外領域の発振波長が好まし
く、炭酸ガスレーザの10.59μｍの発振波長を選べばモ
ノシランガスの光による直接分解も起こり、高い成長速
度を得ることができる。また加熱が局部的であるので真
空槽内の内壁に成膜することがなく、また真空槽内壁の
汚染による不純物の影響は極めて小さいという利点があ
る。また成膜種の持つエネルギーはガス温度程度に低い
ので欠陥の少ない薄膜形成が可能である。該シリコン薄
膜はレーザパワーによつて多結晶構造、非晶質構造を選
択することができる。該シリコン薄膜に不純物ドーピン
グを行なう場合には、前記ガス導入時にジボラン（Ｂ２
Ｈ６）三塩化硅素（BCl3）等を同時に導入してｐ形の、
ホスフイン（PH3）、三塩化リン（PCl3）、アルシン（A
sH3）等を同時に導入してＮ形のシリコン薄膜が得られ
る。こうして基板上に半導体層が形成された後に、同一
真空槽内で真空を破らずに前記所定ガスに加えてO2，N2
O,CO等のガスを（17）のバルブを開放して真空槽内に導
入する。遮光マスク（20）を移動した後、前記半導体層
形成と同様にレーザ発振器（15）により基板全面にレー
ザ光を照射すると基板表面の加熱により表面にSiO2のゲ
ート絶縁膜が堆積される。この一連の堆積工程により半
導体とゲート絶縁膜の界面は何ら汚染されず良好な界面
を形成できる。更にゲート絶縁膜形成時にシリコン薄膜
表面はレーザアニールを同時に受けるため、界面状態は
より向上する。本実施例においては、半導体層に多結晶
シリコン薄膜を形成するため、炭酸ガスレーザの出力を
20w/cm2とし、モノシランガスのガス圧力を１〜10Torr
とすることで多結晶シリコン薄膜が約1500Å/minの成膜
速度で成膜した。ゲート絶縁膜はモノシランガスとN2O
ガスを1:2の割合で混合し、混合ガスのガス圧力を１〜1
0TorrとすることでSiO2膜が約100Å/minの成膜速度で成
膜した。第２図の（ａ）〜（ｅ）に本発明に基づく薄膜
トランジスタの製造工程を示す。第２図（ａ）は絶縁性
基板として超硬質ガラス（22）を示している。基板とし
ては軟化点の低い並ガラスを使用してもトランジスタの
製造は可能である。第２図（ｂ）は、前記光照射による
シリコン薄膜の堆積の状態を示す。多結晶シリコン薄膜
（25）が1000〜3000Åの薄厚でパターン状に堆積した。
レーザ光（23）の照射時間は２〜３分で成膜が完了でき
る。第２図（ｃ）において、同一真空槽内でガス組成を
変更してSiO2膜をレーザ光（23）の光照射により形成し
た。この膜はゲート絶縁膜となるもので1500Åの膜厚と
した。
１図に本発明に基づくシリコン薄膜形成装置の概要を示
す。（11）は真空槽、（12）は絶縁性基板（13）はZnSe
の光学窓、（14）はビームエキスパンダー（15）はレー
ザ発振器（16）は排気バルブ（17）はガス導入バルグ
（18）はマスフローコントローラ（19）はガスボンベ
（20）は遮光マスクを示す。該真空槽内に絶縁性基板を
配置し、基板の前面に基板から0.1〜2mm離して遮光マス
クを設置する。遮光マスクはトランジスタアレイのシリ
コン半導体層形成領域がパターニングされている。真空
槽内に（17）のバルブを開放して水素、アルゴン、ヘリ
ウム、ネオン、キセノン等をキヤリアガスとしてモノシ
ラジシラン、ジクロルシラン、四フツ化硅素等の所定ガ
スを導入し、所定の内圧とした後、（15）のレーザ発振
器により発振するレーザ光を（14）のビームエキスパン
ダーにより、基板の大きさに近い平行光線として（12）
の基板に照射する。（20）の遮光マスクによつて、トラ
ンジスタアイレの半導体層形成領域の基板部分だけが局
部加圧されシリコン薄膜が形成される。レーザ光源とし
てはガラスの強く吸収する赤外領域の発振波長が好まし
く、炭酸ガスレーザの10.59μｍの発振波長を選べばモ
ノシランガスの光による直接分解も起こり、高い成長速
度を得ることができる。また加熱が局部的であるので真
空槽内の内壁に成膜することがなく、また真空槽内壁の
汚染による不純物の影響は極めて小さいという利点があ
る。また成膜種の持つエネルギーはガス温度程度に低い
ので欠陥の少ない薄膜形成が可能である。該シリコン薄
膜はレーザパワーによつて多結晶構造、非晶質構造を選
択することができる。該シリコン薄膜に不純物ドーピン
グを行なう場合には、前記ガス導入時にジボラン（Ｂ２
Ｈ６）三塩化硅素（BCl3）等を同時に導入してｐ形の、
ホスフイン（PH3）、三塩化リン（PCl3）、アルシン（A
sH3）等を同時に導入してＮ形のシリコン薄膜が得られ
る。こうして基板上に半導体層が形成された後に、同一
真空槽内で真空を破らずに前記所定ガスに加えてO2，N2
O,CO等のガスを（17）のバルブを開放して真空槽内に導
入する。遮光マスク（20）を移動した後、前記半導体層
形成と同様にレーザ発振器（15）により基板全面にレー
ザ光を照射すると基板表面の加熱により表面にSiO2のゲ
ート絶縁膜が堆積される。この一連の堆積工程により半
導体とゲート絶縁膜の界面は何ら汚染されず良好な界面
を形成できる。更にゲート絶縁膜形成時にシリコン薄膜
表面はレーザアニールを同時に受けるため、界面状態は
より向上する。本実施例においては、半導体層に多結晶
シリコン薄膜を形成するため、炭酸ガスレーザの出力を
20w/cm2とし、モノシランガスのガス圧力を１〜10Torr
とすることで多結晶シリコン薄膜が約1500Å/minの成膜
速度で成膜した。ゲート絶縁膜はモノシランガスとN2O
ガスを1:2の割合で混合し、混合ガスのガス圧力を１〜1
0TorrとすることでSiO2膜が約100Å/minの成膜速度で成
膜した。第２図の（ａ）〜（ｅ）に本発明に基づく薄膜
トランジスタの製造工程を示す。第２図（ａ）は絶縁性
基板として超硬質ガラス（22）を示している。基板とし
ては軟化点の低い並ガラスを使用してもトランジスタの
製造は可能である。第２図（ｂ）は、前記光照射による
シリコン薄膜の堆積の状態を示す。多結晶シリコン薄膜
（25）が1000〜3000Åの薄厚でパターン状に堆積した。
レーザ光（23）の照射時間は２〜３分で成膜が完了でき
る。第２図（ｃ）において、同一真空槽内でガス組成を
変更してSiO2膜をレーザ光（23）の光照射により形成し
た。この膜はゲート絶縁膜となるもので1500Åの膜厚と
した。
第２図（ｄ）（ｅ）は、本発明によりパターン状に形成
された多結晶シリコン層を能動領域とするTFTの製作の
工程を示す。第２図（ｄ）はアルミニウムゲート（28）
を形成し、該アルミニウムゲート（28）をマスクにして
リンイオンを注入（27）するセルフラインメント方式で
作成した工程を示す。注入リン原子の電気的活性化は45
0℃の窒素雰囲気中で行ないソース領域（29）、ドレイ
ン領域（30）はN+層となり、シート抵抗値は1000〜2000
Ω／口であつた。第２図（ｅ）はソース、ドレイン領域
へのアルミニウムコンタクト形成状態を示す。層間絶縁
膜のSiO2（32）を堆積した後コンタクトホールを形成
し、所定の寸法のソース、ドレイン電極配線（31）を形
成する。
された多結晶シリコン層を能動領域とするTFTの製作の
工程を示す。第２図（ｄ）はアルミニウムゲート（28）
を形成し、該アルミニウムゲート（28）をマスクにして
リンイオンを注入（27）するセルフラインメント方式で
作成した工程を示す。注入リン原子の電気的活性化は45
0℃の窒素雰囲気中で行ないソース領域（29）、ドレイ
ン領域（30）はN+層となり、シート抵抗値は1000〜2000
Ω／口であつた。第２図（ｅ）はソース、ドレイン領域
へのアルミニウムコンタクト形成状態を示す。層間絶縁
膜のSiO2（32）を堆積した後コンタクトホールを形成
し、所定の寸法のソース、ドレイン電極配線（31）を形
成する。
本発明によるＮチヤンネル型TFTの電気特性は閾値電圧
が1V以下であり、実効キヤリア移動度は、10〜16（cm2/
V・sec）と、優れた特性を示した。直流バイアスの連続
印加試験においても、ドレイン電流、閾値電圧にほとん
ど変化がみられず、安定なTFTの製造が可能であつた。
が1V以下であり、実効キヤリア移動度は、10〜16（cm2/
V・sec）と、優れた特性を示した。直流バイアスの連続
印加試験においても、ドレイン電流、閾値電圧にほとん
ど変化がみられず、安定なTFTの製造が可能であつた。
更に半導体層の成膜が基板表面に限られるために１基板
上での不良率が大幅に低下した。また基板として安価な
ガラス基板を用いても加熱が局部的であるので、そりな
どの変形が生じなかつた。更に基板の加熱時間、半導体
層の成膜時間が大幅に短縮された。
上での不良率が大幅に低下した。また基板として安価な
ガラス基板を用いても加熱が局部的であるので、そりな
どの変形が生じなかつた。更に基板の加熱時間、半導体
層の成膜時間が大幅に短縮された。
以上のような構成にすることによって、以下のような効
果が得られる。
果が得られる。
すなわち、 （ａ）選択的に非単結晶シリコン薄膜を形成した後、連
続してゲート絶縁膜を形成するので、非単結晶シリコン
薄膜界面を空気中にさらさず、界面に不良が起こらな
い。従って、薄膜トランジスタの閾値電圧等の特性が安
定する。
続してゲート絶縁膜を形成するので、非単結晶シリコン
薄膜界面を空気中にさらさず、界面に不良が起こらな
い。従って、薄膜トランジスタの閾値電圧等の特性が安
定する。
（ｂ）マスクを用いて素子ごと選択的に非単結晶シリコ
ン薄膜を形成しているため、非単結晶シリコン薄膜をエ
ッチング処理する工程が全くなく、エッチング処理によ
る非単結晶シリコン薄膜界面での汚染、不良が起こらな
い。
ン薄膜を形成しているため、非単結晶シリコン薄膜をエ
ッチング処理する工程が全くなく、エッチング処理によ
る非単結晶シリコン薄膜界面での汚染、不良が起こらな
い。
（ｃ）ゲート絶縁膜を形成すると同時に非単結晶シリコ
ン薄膜表面をレーザーアニールしているため、非単結晶
シリコン薄膜の結晶性、さらには界面状態がより向上す
る。
ン薄膜表面をレーザーアニールしているため、非単結晶
シリコン薄膜の結晶性、さらには界面状態がより向上す
る。
第１図は本発明によるシリコン薄膜の堆積装置の構成図
である。 第２図（ａ）〜（ｅ）は本発明によるTFTの製造工程の
断面図を示す。 11……真空槽、12,22……絶縁性基板、13……光学窓、1
4……ビームエキスパンダ、15……レーザ発振器、16…
…排気バルブ、17……ガス導入バルブ、18……マスフロ
ーコントローラ、19……ガスボンベ、20,24……遮光マ
スク、21,23……レーザ光、25……半導体層、26……ゲ
ート絶縁膜、28……ゲート電極、29,30……ソース、ド
レイン部、31……ソース、ドレイン電極、32……層間絶
縁膜。
である。 第２図（ａ）〜（ｅ）は本発明によるTFTの製造工程の
断面図を示す。 11……真空槽、12,22……絶縁性基板、13……光学窓、1
4……ビームエキスパンダ、15……レーザ発振器、16…
…排気バルブ、17……ガス導入バルブ、18……マスフロ
ーコントローラ、19……ガスボンベ、20,24……遮光マ
スク、21,23……レーザ光、25……半導体層、26……ゲ
ート絶縁膜、28……ゲート電極、29,30……ソース、ド
レイン部、31……ソース、ドレイン電極、32……層間絶
縁膜。
Claims (1)
- 【請求項１】基板上にソース及びドレイン領域を有する
非単結晶シリコン薄膜と該非単結晶シリコン薄膜上に絶
縁膜を介してゲート電極とを形成してなる薄膜トランジ
スタの製造方法において、 該基板上に所定のパターンを有する遮光マスクを配置
し、光エネルギーを該遮光マスクに照射して、光が透過
する部分のみに該非単結晶シリコン薄膜を選択的に積層
する工程と、該遮光マスクを除去し、該非単結晶シリコ
ン薄膜上に該ゲート絶縁膜を連続的に形成する工程とを
有することを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59097891A JPH0682683B2 (ja) | 1984-05-16 | 1984-05-16 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59097891A JPH0682683B2 (ja) | 1984-05-16 | 1984-05-16 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60241268A JPS60241268A (ja) | 1985-11-30 |
| JPH0682683B2 true JPH0682683B2 (ja) | 1994-10-19 |
Family
ID=14204375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59097891A Expired - Fee Related JPH0682683B2 (ja) | 1984-05-16 | 1984-05-16 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682683B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2622373B2 (ja) * | 1985-10-25 | 1997-06-18 | キヤノン株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP2613403B2 (ja) * | 1987-11-13 | 1997-05-28 | 日本電信電話株式会社 | 薄膜トランジスタの製造方法 |
| US5686320A (en) * | 1995-01-20 | 1997-11-11 | Goldstar Co., Ltd. | Method for forming semiconductor layer of thin film transistor by using temperature difference |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5235596A (en) * | 1975-09-12 | 1977-03-18 | Hitachi Ltd | Burglar watch system |
| JPS5893277A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 薄膜半導体装置の製造方法 |
| JPS58165330A (ja) * | 1982-03-25 | 1983-09-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1984
- 1984-05-16 JP JP59097891A patent/JPH0682683B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60241268A (ja) | 1985-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972433B2 (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
| KR0143873B1 (ko) | 절연막 및 반도체장치 및 반도체 장치 제조방법 | |
| JPH06260436A (ja) | 半導体装置の作製方法及び半導体処理装置 | |
| US6897100B2 (en) | Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP3165324B2 (ja) | 半導体装置の作製方法 | |
| JP3927634B2 (ja) | レーザーアニール方法及び薄膜トランジスタの作製方法 | |
| KR100344845B1 (ko) | 반도체장치와 그 제조방법 | |
| JP3596188B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR960008499B1 (ko) | 레이저 처리방법 및 레이저 처리장치 | |
| JPH03194937A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0682683B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05275449A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| JP2840802B2 (ja) | 半導体材料の製造方法および製造装置 | |
| JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05275448A (ja) | 薄膜半導体装置の製造方法 | |
| JP3925085B2 (ja) | 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法 | |
| JP4222232B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5994829A (ja) | 半導体装置の製造方法 | |
| JP3612018B2 (ja) | 半導体装置の作製方法 | |
| JP3612009B2 (ja) | 半導体装置の作製方法 | |
| JPH0448723A (ja) | 半導体装置の製造方法 | |
| JP2860894B2 (ja) | 半導体装置作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |