JPH03194937A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH03194937A JPH03194937A JP33343189A JP33343189A JPH03194937A JP H03194937 A JPH03194937 A JP H03194937A JP 33343189 A JP33343189 A JP 33343189A JP 33343189 A JP33343189 A JP 33343189A JP H03194937 A JPH03194937 A JP H03194937A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- amorphous semiconductor
- layer
- impurities
- polycrystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010409 thin film Substances 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 99
- 239000012535 impurity Substances 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 45
- 238000000137 annealing Methods 0.000 claims abstract description 34
- 230000008569 process Effects 0.000 claims abstract description 23
- 238000002425 crystallisation Methods 0.000 claims abstract description 8
- 230000008025 crystallization Effects 0.000 claims abstract description 8
- 238000001953 recrystallisation Methods 0.000 claims abstract description 6
- 230000003287 optical effect Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 239000010408 film Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003381 solubilizing effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタの製造方法、例えば薄膜半導
体層に絶縁ゲート型電界効果トランジスタFETが形成
される薄膜トランジスタの製造方法に係わる。
体層に絶縁ゲート型電界効果トランジスタFETが形成
される薄膜トランジスタの製造方法に係わる。
本発明は薄膜トランジスタの製造方法、特に非晶質半導
体層に対する結晶化、或いは(及び)微細多結晶半導体
層に対する再結晶化を行う光ビームアニーリング工程を
有する薄膜トランジスタの製造方法において、最終的に
ソースおよびドレインを形成する部分に不純物原子を含
有する第1の非晶質半導体層或いは(及び)多結晶半導
体層を形成し、これの上に不純物原子を含まない第2の
非晶質半導体層或いは(及び)多結晶半導体層を形成し
、その後光ビームアニーリング工程をゲート部の形成側
或いはゲート部の形成側とは反対側から行って非晶質半
導体層に対する結晶化或いは(及び)微細多結晶半導体
層に対する再結晶化を行うと同時に不純物を第2の非晶
質半導体層或いは(及び)多結晶半導体層中に拡散して
ソース及びドレイン領域の形成を行うものであり、1回
の光ビームアニーリング工程によって非晶質或いは微細
多結晶半導体層に対する結晶化ないしは再結晶化の作業
とソースおよびドレイン形成の不純物の拡散ないしは活
性化処理のアニールを同時に確実に行って製造の簡易化
及び信頼性の向上をはかる。
体層に対する結晶化、或いは(及び)微細多結晶半導体
層に対する再結晶化を行う光ビームアニーリング工程を
有する薄膜トランジスタの製造方法において、最終的に
ソースおよびドレインを形成する部分に不純物原子を含
有する第1の非晶質半導体層或いは(及び)多結晶半導
体層を形成し、これの上に不純物原子を含まない第2の
非晶質半導体層或いは(及び)多結晶半導体層を形成し
、その後光ビームアニーリング工程をゲート部の形成側
或いはゲート部の形成側とは反対側から行って非晶質半
導体層に対する結晶化或いは(及び)微細多結晶半導体
層に対する再結晶化を行うと同時に不純物を第2の非晶
質半導体層或いは(及び)多結晶半導体層中に拡散して
ソース及びドレイン領域の形成を行うものであり、1回
の光ビームアニーリング工程によって非晶質或いは微細
多結晶半導体層に対する結晶化ないしは再結晶化の作業
とソースおよびドレイン形成の不純物の拡散ないしは活
性化処理のアニールを同時に確実に行って製造の簡易化
及び信頼性の向上をはかる。
非晶質の水素化シリコン(以下a −5i : Hと記
す)膜をプラズマCVD (化学的気相成長法)によっ
て形成し、このa −5i : H膜をパルスレーザ−
照射によって常温雰囲気下で結晶化することにより、キ
ャリアの移動度の大きい良質の多結晶シリコン膜を比較
的低温で作製することができる。
す)膜をプラズマCVD (化学的気相成長法)によっ
て形成し、このa −5i : H膜をパルスレーザ−
照射によって常温雰囲気下で結晶化することにより、キ
ャリアの移動度の大きい良質の多結晶シリコン膜を比較
的低温で作製することができる。
このような技術の適用により多結晶シリコン薄膜による
例えばFETによるいわゆる薄膜トランジスタ(TPT
)が300°C以下の低温工程で実現できることが、マ
テリアルズ・リサーチ・ソサエティ・シンポジウム・プ
ロシーディングズ(T、Sameshima and
S、 UsuiHMaterials Re5earc
hSociety Symposium Procee
dings)Vol、71(1986)P、435〜4
40に報告されている。
例えばFETによるいわゆる薄膜トランジスタ(TPT
)が300°C以下の低温工程で実現できることが、マ
テリアルズ・リサーチ・ソサエティ・シンポジウム・プ
ロシーディングズ(T、Sameshima and
S、 UsuiHMaterials Re5earc
hSociety Symposium Procee
dings)Vol、71(1986)P、435〜4
40に報告されている。
上述したパルスレーザ−照射によるレーザーアニール法
を用いた多結晶シリコンによるTFT製造工程において
は、通常その結晶化と、ソース及びドレイン形成のため
のイオン注入によるドーパント即ち不純物原子の活性化
のためのレーザー処理とを別工程によって行っているた
め、その作業が繁雑となることや、ゲート部等の表面の
突出部によりレーザー光の干渉が生じてアニールの不均
一性を来し、特性の不安定性を招来するという課題があ
った。
を用いた多結晶シリコンによるTFT製造工程において
は、通常その結晶化と、ソース及びドレイン形成のため
のイオン注入によるドーパント即ち不純物原子の活性化
のためのレーザー処理とを別工程によって行っているた
め、その作業が繁雑となることや、ゲート部等の表面の
突出部によりレーザー光の干渉が生じてアニールの不均
一性を来し、特性の不安定性を招来するという課題があ
った。
このような課題を解決するために、1回の光ビームアニ
ーリング工程によって非晶質或いは微細多結晶半導体層
に対する結晶化ないしは再結晶化の作業とソースおよび
ドレイン形成の不純物の拡散ないしは活性化処理のアニ
ールを同時に行う方法を特願昭63−331337号「
薄膜トランジスタの製造方法」で提案した。このような
方法をTPTの製造に適用した一例を、第6図を参照し
て説明する。
ーリング工程によって非晶質或いは微細多結晶半導体層
に対する結晶化ないしは再結晶化の作業とソースおよび
ドレイン形成の不純物の拡散ないしは活性化処理のアニ
ールを同時に行う方法を特願昭63−331337号「
薄膜トランジスタの製造方法」で提案した。このような
方法をTPTの製造に適用した一例を、第6図を参照し
て説明する。
この場合、まず第6図Aに示すように、後述する光ビー
ムアニールに用いられる光に対し光透過性のガラス板等
よりなる基板(31)を設ける。そしてその−主面上に
例えばM層を全面的に被着して後、選択的エツチング等
によるパターニングによってゲート電極(32)を形成
する。
ムアニールに用いられる光に対し光透過性のガラス板等
よりなる基板(31)を設ける。そしてその−主面上に
例えばM層を全面的に被着して後、選択的エツチング等
によるパターニングによってゲート電極(32)を形成
する。
次に第6図Bに示すように、ゲート電極(32)上を含
んで全面的に例えば5jOtより成るゲート絶縁N (
33)をCVD等により被着形成し、さらにこれの上に
プラズマCVD等により非晶質半導体層(21)例えば
水素を含むa −St : Hを形成する。
んで全面的に例えば5jOtより成るゲート絶縁N (
33)をCVD等により被着形成し、さらにこれの上に
プラズマCVD等により非晶質半導体層(21)例えば
水素を含むa −St : Hを形成する。
第6図Cに示すように全面的にフォトレジスト層(34
)を形成し、基板(31)の、ゲート電極(32)等が
被着形成された側とは反対側から、全面的にフォトレジ
スト層(34)に対する露光用の光Lsを照射し、ゲー
ト電極(32)を光学的マスクとして、これの直上以外
のフォトレジスト層(34)を露光して可溶性とする。
)を形成し、基板(31)の、ゲート電極(32)等が
被着形成された側とは反対側から、全面的にフォトレジ
スト層(34)に対する露光用の光Lsを照射し、ゲー
ト電極(32)を光学的マスクとして、これの直上以外
のフォトレジスト層(34)を露光して可溶性とする。
次に現像処理を行って、第6図りに示すように、フォト
レジスト層(34)を、ゲート電極(32)のパターン
に対応するパターンにパターニングを行い、続いて全面
的にプラズマCVD等によってドーパント、例えばn型
の不純物の燐Pを含むガス例えばフォスフインPH3と
、シリコンの原料ガス例えばモノシランSiH4のガス
とを用いて、Pを含むaSi:H(以下a−St:H,
Pと記す)より成る不純物含有層(22)を、フォトレ
ジスト層(34)が変質することのない程度の温度をも
って形成する。
レジスト層(34)を、ゲート電極(32)のパターン
に対応するパターンにパターニングを行い、続いて全面
的にプラズマCVD等によってドーパント、例えばn型
の不純物の燐Pを含むガス例えばフォスフインPH3と
、シリコンの原料ガス例えばモノシランSiH4のガス
とを用いて、Pを含むaSi:H(以下a−St:H,
Pと記す)より成る不純物含有層(22)を、フォトレ
ジスト層(34)が変質することのない程度の温度をも
って形成する。
次に第6図Eに示すように、フォトレジスト層(34)
を除去して、これの上の不純物含有層(22)を選択的
に除去し、光ビームL例えばXeαエキシマレーザ−光
を不純物含有層(22)上から全面的にパルス照射して
アニール処理する。
を除去して、これの上の不純物含有層(22)を選択的
に除去し、光ビームL例えばXeαエキシマレーザ−光
を不純物含有層(22)上から全面的にパルス照射して
アニール処理する。
二のようにして第6図Fに示すように、非晶質半導体層
(21)が結晶化された多結晶半導体層(23)を形成
すると共に、これに不純物含有層(22)中の不純物原
子を拡散して、低比抵抗のn型ソース及びドレイン領域
(24)及び(25)を形成し、ゲート電極(32)の
直上にはこれら領域(24)および(25)に挟まれた
高比抵抗のチャンネル形成領域(26)を形成する。
(21)が結晶化された多結晶半導体層(23)を形成
すると共に、これに不純物含有層(22)中の不純物原
子を拡散して、低比抵抗のn型ソース及びドレイン領域
(24)及び(25)を形成し、ゲート電極(32)の
直上にはこれら領域(24)および(25)に挟まれた
高比抵抗のチャンネル形成領域(26)を形成する。
第6図Gに示すように、多結晶半導体層(23)を周知
の選択的エツチングによって除去するバターニングを行
って、最終的にTPTを形成する部分を残して他部を除
去する。
の選択的エツチングによって除去するバターニングを行
って、最終的にTPTを形成する部分を残して他部を除
去する。
次に第6図Hに示すように、ソース及びドレイン領域(
24)及び(25)上に、例えばMを全面蒸着した後こ
れを選択的にエツチング等によってパターニングを行い
、ソース及びドレイン各電極(27)及び(28)を形
成する。このようにすれば、基板(31)にゲート電極
(32)とゲート絶縁層(33)によるゲート部が形成
された、多結晶半導体1g (23)によるいわゆる逆
スタガード型のT P T (55)が形成される。
24)及び(25)上に、例えばMを全面蒸着した後こ
れを選択的にエツチング等によってパターニングを行い
、ソース及びドレイン各電極(27)及び(28)を形
成する。このようにすれば、基板(31)にゲート電極
(32)とゲート絶縁層(33)によるゲート部が形成
された、多結晶半導体1g (23)によるいわゆる逆
スタガード型のT P T (55)が形成される。
しかしながらこのような方法による場合、第6図Eで説
明したように、レーザー光りを照射するときに不純物含
有層(22)が上層にあるため、不純物の例えばPが外
部に蒸発してしまい、さらにチャネル形成領域(26)
を形成する部分である、ゲート電極(32)の直上の非
晶質半導体層(21)中に、蒸発した不純物Pが再導入
されて拡散してしまい、これによりチャネル形成領域(
26)が汚染され、特性の劣化や不良品の発生を招来す
る。
明したように、レーザー光りを照射するときに不純物含
有層(22)が上層にあるため、不純物の例えばPが外
部に蒸発してしまい、さらにチャネル形成領域(26)
を形成する部分である、ゲート電極(32)の直上の非
晶質半導体層(21)中に、蒸発した不純物Pが再導入
されて拡散してしまい、これによりチャネル形成領域(
26)が汚染され、特性の劣化や不良品の発生を招来す
る。
本発明は、上述した課題の解決、すなわちレーザー光照
射のアニール処理工程において不純物含有層から不純物
が所要の部分以外に拡散することを回避し、良好な特性
を有するTPTを確実に得ることができるようにした、
薄膜トランジスタ(TPT)の製造方法を提供する。
射のアニール処理工程において不純物含有層から不純物
が所要の部分以外に拡散することを回避し、良好な特性
を有するTPTを確実に得ることができるようにした、
薄膜トランジスタ(TPT)の製造方法を提供する。
本発明による薄膜トランジスタの製造方法の一例の工程
図を第1図に示す。
図を第1図に示す。
本発明においては、非晶質半導体層に対する結晶化、或
いは(及び)微細多結晶半導体層に対する再結晶化を行
う光ビームアニーリング工程を有する薄膜トランジスタ
の製造方法において、例えば第1図Bに示すように、最
終的にソースおよびドレインを形成する部分に、不純物
原子を含有する第1の非晶質半導体層(2)或いは(及
び)多結晶半導体層を形成し、これの上に不純物原子を
含まない第2の非晶質半導体層(3)或いは(及び)多
結晶半導体層を形成し、その後光ビームアニーリング工
程をゲート部の形成側或いはゲート部の形成側とは反対
側から行って非晶質半導体層(2)及び(3)に対する
結晶化或いは(及び)微細多結晶半導体層に対する再結
晶化を行うと同時に上記不純物を第2の非晶質半導体層
(3)或いは(及び)多結晶半導体層中に拡散してソー
ス及びドレイン領域(24)及び(25)の形成を行う
。
いは(及び)微細多結晶半導体層に対する再結晶化を行
う光ビームアニーリング工程を有する薄膜トランジスタ
の製造方法において、例えば第1図Bに示すように、最
終的にソースおよびドレインを形成する部分に、不純物
原子を含有する第1の非晶質半導体層(2)或いは(及
び)多結晶半導体層を形成し、これの上に不純物原子を
含まない第2の非晶質半導体層(3)或いは(及び)多
結晶半導体層を形成し、その後光ビームアニーリング工
程をゲート部の形成側或いはゲート部の形成側とは反対
側から行って非晶質半導体層(2)及び(3)に対する
結晶化或いは(及び)微細多結晶半導体層に対する再結
晶化を行うと同時に上記不純物を第2の非晶質半導体層
(3)或いは(及び)多結晶半導体層中に拡散してソー
ス及びドレイン領域(24)及び(25)の形成を行う
。
上述した本発明製造方法では、不純物を含有する非晶質
半導体層或いは(及び)多結晶半導体層を下層に形成し
、不純物を含有しない非晶質半導体層あるいは(及び)
多結晶半導体層を上層に形成する。このため、1回の光
ビームアニーリング例えばパルスエキシマレーザ−照射
によって、結晶化ないしは再結晶化のアニールと、不純
物原子の拡散ないしは注入のアニールとを行う、という
第6図で説明した製造方法の利点を保持しつつ、本発明
においては上層に不純物を含有しない第2の非晶質半導
体層(3)を設けたことにより、このようなレーザー照
射に際して不純物原子が蒸発して半導体層の外部へ放出
されたり、この蒸発した不純物原子が所要部以外、例え
ば後の工程でチャネル形成層を形成する部分となる非晶
質半導体層或いは(及び)多結晶半導体層中に再導入さ
れ拡散してしまうことを効果的に回避することができる
。
半導体層或いは(及び)多結晶半導体層を下層に形成し
、不純物を含有しない非晶質半導体層あるいは(及び)
多結晶半導体層を上層に形成する。このため、1回の光
ビームアニーリング例えばパルスエキシマレーザ−照射
によって、結晶化ないしは再結晶化のアニールと、不純
物原子の拡散ないしは注入のアニールとを行う、という
第6図で説明した製造方法の利点を保持しつつ、本発明
においては上層に不純物を含有しない第2の非晶質半導
体層(3)を設けたことにより、このようなレーザー照
射に際して不純物原子が蒸発して半導体層の外部へ放出
されたり、この蒸発した不純物原子が所要部以外、例え
ば後の工程でチャネル形成層を形成する部分となる非晶
質半導体層或いは(及び)多結晶半導体層中に再導入さ
れ拡散してしまうことを効果的に回避することができる
。
このように不純物のチャネル形成領域(26)に対する
導入が回避されたことによってチャネル形成領域(26
)にリーク電流が生じにくくなる。また、本発明では光
ビームアニーリングをゲート電極の形成前に行うため、
ゲート電極の存在によるレーザ−光の干渉によってレー
ザー光照射の不充分な部分がゲート電極近傍のソースお
よびドレイン領域に生じることを回避するので、これに
よって特性の不安定性の招来をを回避することができ、
信転性の向上をはかることができる。
導入が回避されたことによってチャネル形成領域(26
)にリーク電流が生じにくくなる。また、本発明では光
ビームアニーリングをゲート電極の形成前に行うため、
ゲート電極の存在によるレーザ−光の干渉によってレー
ザー光照射の不充分な部分がゲート電極近傍のソースお
よびドレイン領域に生じることを回避するので、これに
よって特性の不安定性の招来をを回避することができ、
信転性の向上をはかることができる。
[実施例]
本発明によるTPTの製造方法の一例を、各工程の路線
的拡大断面図を示す第1図A−Eを参照して説明する。
的拡大断面図を示す第1図A−Eを参照して説明する。
まず第1図Aに示すように、絶縁性基板(1)例えばガ
ラス基板を設けその一主面上に、例えばプラズマCVD
等によって例えばn型の不純物のP(燐)を含むガス例
えばフォスフインPHzと、シリコンの原料ガス例えば
モノシランSiH4のガスとを用いて、例えば基板温度
280°Cで200人の厚さに不純物を含有する第1の
非晶質半導体層(2)例えばa−Si:H,P層を形成
する。
ラス基板を設けその一主面上に、例えばプラズマCVD
等によって例えばn型の不純物のP(燐)を含むガス例
えばフォスフインPHzと、シリコンの原料ガス例えば
モノシランSiH4のガスとを用いて、例えば基板温度
280°Cで200人の厚さに不純物を含有する第1の
非晶質半導体層(2)例えばa−Si:H,P層を形成
する。
次に第1図Bに示すように、ソース及びドレイン領域を
残すように、この第1の非晶質半導体層(2)に対して
フォトリソグラフィ等の適用によりバターニングを行っ
た後、全面的に例えばSiH<ガスを用いてプラズマC
VD等により、不純物を含有しない第2の非晶質半導体
層(3)例えばa −3i : H層を、例えば基板温
度280°Cで200人の厚さに形成し、光ビームL例
えば波長308nmのXe(Jエキシマレーザ−光をパ
ルス幅30nSで第2の非晶質半導体層(3)上から全
面的にパルス照射してアニール処理をする。
残すように、この第1の非晶質半導体層(2)に対して
フォトリソグラフィ等の適用によりバターニングを行っ
た後、全面的に例えばSiH<ガスを用いてプラズマC
VD等により、不純物を含有しない第2の非晶質半導体
層(3)例えばa −3i : H層を、例えば基板温
度280°Cで200人の厚さに形成し、光ビームL例
えば波長308nmのXe(Jエキシマレーザ−光をパ
ルス幅30nSで第2の非晶質半導体層(3)上から全
面的にパルス照射してアニール処理をする。
このとき、下層のa−5i:H,Pよりなるパターン化
された第1の非晶質半導体層(2)中の不純物Pは、こ
れの上のa −5i : Hよりなる第2の非晶質半導
体層(3)中に選択的に拡散されて第1図Cに示すよう
に低比抵抗のソース及びドレイン領域(24)及び(2
5)が形成されると共に、これら第1及び第2の非晶質
半導体層(2)及び(3)が結晶化された多結晶半導体
層(23)が形成される。そして、フォトリソグラフィ
等の適用により所要のパターンにパターニングを行い、
ソース領域(24)及びドレイン領域(25)と、低比
抵抗化されていない第2の非晶質半導体層(3)より成
るチャネル形成領域(26)を形成する。
された第1の非晶質半導体層(2)中の不純物Pは、こ
れの上のa −5i : Hよりなる第2の非晶質半導
体層(3)中に選択的に拡散されて第1図Cに示すよう
に低比抵抗のソース及びドレイン領域(24)及び(2
5)が形成されると共に、これら第1及び第2の非晶質
半導体層(2)及び(3)が結晶化された多結晶半導体
層(23)が形成される。そして、フォトリソグラフィ
等の適用により所要のパターンにパターニングを行い、
ソース領域(24)及びドレイン領域(25)と、低比
抵抗化されていない第2の非晶質半導体層(3)より成
るチャネル形成領域(26)を形成する。
次に、全面的に例えばMを蒸着し、これを選択的にリフ
トオフ法等によってバターニングを行い、第1図りに示
すようにソース及びドレイン電極(27)及び(28)
を形成する。
トオフ法等によってバターニングを行い、第1図りに示
すようにソース及びドレイン電極(27)及び(28)
を形成する。
第1図Eに示すように、全面的に例えばSiNより成る
ゲート絶縁層(4)を、例えば2000人の厚さにCV
D等により被着形成した後、全面的に例えばMを蒸着し
、選択的にエツチング等によって所要のパターンにパタ
ーニングを行い、ゲート電極(5)を形成する。このよ
うにすれば、基板(31)上にゲート電極(5)とゲー
ト絶縁層(4)によるゲート部で形成された多結晶半導
体層(23)より成るT P T (15)が形成され
る。
ゲート絶縁層(4)を、例えば2000人の厚さにCV
D等により被着形成した後、全面的に例えばMを蒸着し
、選択的にエツチング等によって所要のパターンにパタ
ーニングを行い、ゲート電極(5)を形成する。このよ
うにすれば、基板(31)上にゲート電極(5)とゲー
ト絶縁層(4)によるゲート部で形成された多結晶半導
体層(23)より成るT P T (15)が形成され
る。
この方法によれば、1回の光ビームアニール、即ちレー
ザー光りの照射によって不純物の拡散と、第1及び第2
の非晶質半導体層(2)及び(3)に対する結晶化とを
同時に行うという、従来第6回で説明した方法の利点を
保持すると共に、不純物を含有する第1の非晶質半導体
層(2)が下層にあるため、不純物が外部に蒸発して、
所要部以外の例えばチャネル形成層(26)となる第2
の非晶質半導体層(3)中に再導入されて拡散してしま
うことを回避でき、特性の安定性を得ることができる。
ザー光りの照射によって不純物の拡散と、第1及び第2
の非晶質半導体層(2)及び(3)に対する結晶化とを
同時に行うという、従来第6回で説明した方法の利点を
保持すると共に、不純物を含有する第1の非晶質半導体
層(2)が下層にあるため、不純物が外部に蒸発して、
所要部以外の例えばチャネル形成層(26)となる第2
の非晶質半導体層(3)中に再導入されて拡散してしま
うことを回避でき、特性の安定性を得ることができる。
第2図中実線曲線aは本発明製造方法によって得たTP
Tの、ドレイン電圧■。を5■としたときのドレイン電
流■、とゲート電圧■、の特性曲線である。
Tの、ドレイン電圧■。を5■としたときのドレイン電
流■、とゲート電圧■、の特性曲線である。
この場合第6図の比較例によって得た、特性の良いTP
Tと同等の1.−V、特性であり、この特性を安定して
得ることができた。これに対して、第6図で示した比較
例の方法による場合、時としては第2図中破線曲線すで
示す■。−■。を示すTPTが得られる。
Tと同等の1.−V、特性であり、この特性を安定して
得ることができた。これに対して、第6図で示した比較
例の方法による場合、時としては第2図中破線曲線すで
示す■。−■。を示すTPTが得られる。
本発明方法では、上層の不純物を含有しない層(3)を
光ビームアニーリングを行って加熱することにより、下
層の不純物含有層(2)の不純物を上層に拡散して電極
とのオーミックコンタク、トをとることになる。このた
め、上層の不純物を含有しない層(3)が厚い場合、十
分上層まで不純物が拡散しないことが考えられる。そこ
で、不純物を含有しない層(3)の厚みによる抵抗の変
化を調べた。
光ビームアニーリングを行って加熱することにより、下
層の不純物含有層(2)の不純物を上層に拡散して電極
とのオーミックコンタク、トをとることになる。このた
め、上層の不純物を含有しない層(3)が厚い場合、十
分上層まで不純物が拡散しないことが考えられる。そこ
で、不純物を含有しない層(3)の厚みによる抵抗の変
化を調べた。
この場合、不純物含有層としてa−Si:H,Pを40
0人とし、その上に不純物を含有しない層(2)として
a −5i : Hを、膜厚を変えて連続堆積して、2
10mJ/c+11のXeC11!エキシマレーザ−を
、20個のパルス波として照射した。そして、対のM電
極を両者間の間隔を10μm、各電極の幅及び長さをそ
れぞれ30μmとしてパターニングを行い、積層したア
モルファスシリコン層(2)及び(3)の抵抗変化を調
べた。このa −3i : 8層の膜厚とシリコン層の
抵抗の関係を第3図に示す。
0人とし、その上に不純物を含有しない層(2)として
a −5i : Hを、膜厚を変えて連続堆積して、2
10mJ/c+11のXeC11!エキシマレーザ−を
、20個のパルス波として照射した。そして、対のM電
極を両者間の間隔を10μm、各電極の幅及び長さをそ
れぞれ30μmとしてパターニングを行い、積層したア
モルファスシリコン層(2)及び(3)の抵抗変化を調
べた。このa −3i : 8層の膜厚とシリコン層の
抵抗の関係を第3図に示す。
第3図において実線Cはレーザー・アニールを行わない
場合、実線dは上述したレーザー・アニールのみ行った
場合、実線eはレーザー・アニルを行った後、300°
Cのファーネス・アニールを行った場合を示す。実線d
かられかるように、aSi:Hの膜厚が、300人なか
んずり250Å以下のとき1にΩオーダー以下の十分な
低抵抗値が得られた。すなわち不純物Pの拡散は250
Å以下すなわち不純物含有層a −Si : H,P(
2)の上面から250人の厚さに渡る領域と思われる。
場合、実線dは上述したレーザー・アニールのみ行った
場合、実線eはレーザー・アニルを行った後、300°
Cのファーネス・アニールを行った場合を示す。実線d
かられかるように、aSi:Hの膜厚が、300人なか
んずり250Å以下のとき1にΩオーダー以下の十分な
低抵抗値が得られた。すなわち不純物Pの拡散は250
Å以下すなわち不純物含有層a −Si : H,P(
2)の上面から250人の厚さに渡る領域と思われる。
膜厚が300Å以上のとき抵抗値は急激に上昇する傾向
が見られるが、これはM電極の直下にPの拡散が達して
いない部分が残っているためと思われる。実線eかられ
かるように、レーザー照射後にファーネスアニールを行
う場合、特にa −5i : Hの膜厚が大であるとき
に抵抗を減少させることができる。これはファーネスア
ニールによってMがPの拡散しない層に拡散したためと
思われる。従って、上述した本発明製造方法によるTP
Tにおいて不純物を含有しない層(3)を厚くする場合
は、ファーネスアニールを行うことが望ましい。
が見られるが、これはM電極の直下にPの拡散が達して
いない部分が残っているためと思われる。実線eかられ
かるように、レーザー照射後にファーネスアニールを行
う場合、特にa −5i : Hの膜厚が大であるとき
に抵抗を減少させることができる。これはファーネスア
ニールによってMがPの拡散しない層に拡散したためと
思われる。従って、上述した本発明製造方法によるTP
Tにおいて不純物を含有しない層(3)を厚くする場合
は、ファーネスアニールを行うことが望ましい。
なお上述したTPTの製造工程において、第1図りで示
したようにソース及びドレイン電極(27)及び(28
)はリフトオフ法によるパターニングで形成し得る。こ
のリフトオフ法によって電極(27)及び(28)を形
成する場合の一例を第4・図A−Eの工程図を参照して
説明する。
したようにソース及びドレイン電極(27)及び(28
)はリフトオフ法によるパターニングで形成し得る。こ
のリフトオフ法によって電極(27)及び(28)を形
成する場合の一例を第4・図A−Eの工程図を参照して
説明する。
第4図Aに示すように、第1図A−Cに示すと同様の工
程をとって、絶縁性の基板(1)上に、ソース及びドレ
イン領域(24)及び(25)、そしてこれらに挾まれ
たチャネル形成領域(26)より成る多結晶半導体層(
23)が形成される。
程をとって、絶縁性の基板(1)上に、ソース及びドレ
イン領域(24)及び(25)、そしてこれらに挾まれ
たチャネル形成領域(26)より成る多結晶半導体層(
23)が形成される。
次に第4図Bに示すように、この多結晶半導体層(23
)を覆うように全面的に、例えばシブレイ社のマイクロ
ボジッ目400−31 (商品名)より成る第1のポジ
型フォトレジストFf (42)を被着形成して、これ
に対して全面的に、例えば紫外線Luを照射して感光可
溶化露光を行う。
)を覆うように全面的に、例えばシブレイ社のマイクロ
ボジッ目400−31 (商品名)より成る第1のポジ
型フォトレジストFf (42)を被着形成して、これ
に対して全面的に、例えば紫外線Luを照射して感光可
溶化露光を行う。
次に第4図Cに示すようにこの第1のポジ型フォトレジ
スト層(42)上にこれと同一材料の第2のポジ型フォ
トレジスト層(43)を全面的に被着形成して、露光マ
スク(44)を通じてソース及びドレイン各電極形成部
に選択的に例えば紫外線Luの照射によるパターン露光
を行う。
スト層(42)上にこれと同一材料の第2のポジ型フォ
トレジスト層(43)を全面的に被着形成して、露光マ
スク(44)を通じてソース及びドレイン各電極形成部
に選択的に例えば紫外線Luの照射によるパターン露光
を行う。
次に第4図りに示すように、例えば有機溶剤による現像
を行って第2のポジ型フォトレジスト層(43)をパタ
ーン化する。すなわち、ソース及びドレイン電極形成部
に開口部(48)及び(49)を形成する。続いて、開
口部(48)及び(49)を通じて、全面的に現像液に
対して可溶性をなす第1のポジ型フォトレジスト層(4
2)のエツチングを行う。このときその現像時間を、適
当に選定してオーバーエツチングを行うことによって、
開口部(48)及び(49)の周縁下に所要の幅をもっ
て入り込むアンダーカット(51)を生ぜしめて、第1
及び第2のポジ型フォトレジスト層(42)及び(43
)より成るマスクパターン(46)を形成する。
を行って第2のポジ型フォトレジスト層(43)をパタ
ーン化する。すなわち、ソース及びドレイン電極形成部
に開口部(48)及び(49)を形成する。続いて、開
口部(48)及び(49)を通じて、全面的に現像液に
対して可溶性をなす第1のポジ型フォトレジスト層(4
2)のエツチングを行う。このときその現像時間を、適
当に選定してオーバーエツチングを行うことによって、
開口部(48)及び(49)の周縁下に所要の幅をもっ
て入り込むアンダーカット(51)を生ぜしめて、第1
及び第2のポジ型フォトレジスト層(42)及び(43
)より成るマスクパターン(46)を形成する。
その後、ソース及びドレイン電極を形成するための例え
ばMよりなる電極材料層(50)をマスクパターン(4
6)上を含んで全面的にスパッタ、蒸着等により被着形
成する。
ばMよりなる電極材料層(50)をマスクパターン(4
6)上を含んで全面的にスパッタ、蒸着等により被着形
成する。
次に第4図已に示すようにアセトン等の溶剤によりマス
クパターン(46)を除去し、このマスクパターン(4
6)と共に、これの上の材料層(5σ)をリフトオフし
て、所要のパターンをなすソース及びドレイン電極(2
7)及び(28)を得る。
クパターン(46)を除去し、このマスクパターン(4
6)と共に、これの上の材料層(5σ)をリフトオフし
て、所要のパターンをなすソース及びドレイン電極(2
7)及び(28)を得る。
また、第5図は本発明製造方法の他の例の工程図を示す
もので、ドレイン/チャネルのpn接合において高電界
時のホットエレクトロン注入を防ぎ、リーク電流の減少
をはかるL D D (LightlyDoped D
rain)構造を、多結晶シリコンTPTに適用した製
造方法である。
もので、ドレイン/チャネルのpn接合において高電界
時のホットエレクトロン注入を防ぎ、リーク電流の減少
をはかるL D D (LightlyDoped D
rain)構造を、多結晶シリコンTPTに適用した製
造方法である。
まず第5図Aに示すように、ガラス基板等の絶縁性基板
(1)の−主面上に、例えばプラズマCVD法により、
例えばn型の不純物Pを含むガス例えばPll、と、シ
リコンの原料ガス例えばS i tl aとの流量比P
11i:5iHaを、例えばP)1i:5iHa=10
−”〜10−’:1で導入してPH1とSiH4の混合
ガスを分解し、高濃度に不純物Pを含有する、すなわち
a −5i : H。
(1)の−主面上に、例えばプラズマCVD法により、
例えばn型の不純物Pを含むガス例えばPll、と、シ
リコンの原料ガス例えばS i tl aとの流量比P
11i:5iHaを、例えばP)1i:5iHa=10
−”〜10−’:1で導入してPH1とSiH4の混合
ガスを分解し、高濃度に不純物Pを含有する、すなわち
a −5i : H。
Pよりなる第1の非晶質半導体層(2)を形成する。
そして、この非晶質半導体層(2)に対してフォトリソ
グラフィ等の適用により、所要のソース及びドレイン領
域を残すようにバターニングを行う。
グラフィ等の適用により、所要のソース及びドレイン領
域を残すようにバターニングを行う。
次に、第5図Bに示すように、プラズマCVD等により
、例えばn型の不純物Pを含む例えばPH3ガスとシリ
コンの原料例えば5iHnガスとを、PH:+:5iH
4=10−’:1の流量比で導入してPlbと5iHs
の混合ガスを分解して、低濃度に不純物Pを有する、す
なわちa−5t:H,Pよりなる低濃度不純物含有層(
2L)を形成する。
、例えばn型の不純物Pを含む例えばPH3ガスとシリ
コンの原料例えば5iHnガスとを、PH:+:5iH
4=10−’:1の流量比で導入してPlbと5iHs
の混合ガスを分解して、低濃度に不純物Pを有する、す
なわちa−5t:H,Pよりなる低濃度不純物含有層(
2L)を形成する。
次に周知の選択的エツチングによってソース及びドレイ
ン領域を残すように第5図Cに示すようにバターニング
を行う。
ン領域を残すように第5図Cに示すようにバターニング
を行う。
第5図りに示すようにプラズマCVD等により不純物を
含有しない例えば5iHnを用いて、すなわちa −3
i : Hよりなる第2の非晶質半導体層(3)を全面
的に形成し、例えばχeCj’エキシマレーザー照射に
よる光ビームアニーリングを行う。
含有しない例えば5iHnを用いて、すなわちa −3
i : Hよりなる第2の非晶質半導体層(3)を全面
的に形成し、例えばχeCj’エキシマレーザー照射に
よる光ビームアニーリングを行う。
次に第5図Eに示すように、フォトリソグラフィ等の適
用により最終的にTPTを形成する部分を残して他の部
分を除去する。このようにして非晶質半導体層(2)、
(2L)及び(3)が結晶化された多結晶半導体層(2
3)を形成すると共に、下層のa −Si:H,Pより
なる不純物を含有する非晶質半導体層(2)及び(2L
)中の不純物Pは、これの上のa −Si:Hよりなる
第2の非晶質半導体層(3)中に選択的に拡散される。
用により最終的にTPTを形成する部分を残して他の部
分を除去する。このようにして非晶質半導体層(2)、
(2L)及び(3)が結晶化された多結晶半導体層(2
3)を形成すると共に、下層のa −Si:H,Pより
なる不純物を含有する非晶質半導体層(2)及び(2L
)中の不純物Pは、これの上のa −Si:Hよりなる
第2の非晶質半導体層(3)中に選択的に拡散される。
そして、第5図B及びCにおいて不純物含有層(2)及
び(2L)を除去して、不純物導入がなされていない第
2の非晶質半導体層(3)よりなる部分を、高比抵抗の
チャネル形成領域(26)とし、その両側にそれぞれ低
濃度に不純物を導入した、低濃度ソース及びドレイン領
域(24L)及び(25L)を配置し、さらにこれをは
さんで、低比抵抗のn型のソース及びドレイン領域(2
4)及び(25)が配置されたLDD構造を成す。
び(2L)を除去して、不純物導入がなされていない第
2の非晶質半導体層(3)よりなる部分を、高比抵抗の
チャネル形成領域(26)とし、その両側にそれぞれ低
濃度に不純物を導入した、低濃度ソース及びドレイン領
域(24L)及び(25L)を配置し、さらにこれをは
さんで、低比抵抗のn型のソース及びドレイン領域(2
4)及び(25)が配置されたLDD構造を成す。
次に第5図Fに示すように、全面的に例えばシリコン窒
化物SiNより成る絶縁層をCVD等により被着した後
、ソース及びドレイン領域(24)及び(25)上にコ
ンタクト窓(29)を穿設し、ゲート絶縁層(4)を形
成する。
化物SiNより成る絶縁層をCVD等により被着した後
、ソース及びドレイン領域(24)及び(25)上にコ
ンタクト窓(29)を穿設し、ゲート絶縁層(4)を形
成する。
次に第5図Gに示すように、例えばMより成る金属層を
全面的にスパッタリング等により被着した後、リフトオ
フ法等の適用によって所要のパターンにバターニングを
行って、ソース及びドレイン領域(24)及び(25)
にオーミックにコンタクトするソース電極(27)及び
ドレイン電極(28)を形成すると同時に、両者間のチ
ャネル形成領域(26)上のゲート絶縁層(4)上にゲ
ート電極(5)を形成する。このようにしてLDD構造
を有するT P T (45)が形成される。
全面的にスパッタリング等により被着した後、リフトオ
フ法等の適用によって所要のパターンにバターニングを
行って、ソース及びドレイン領域(24)及び(25)
にオーミックにコンタクトするソース電極(27)及び
ドレイン電極(28)を形成すると同時に、両者間のチ
ャネル形成領域(26)上のゲート絶縁層(4)上にゲ
ート電極(5)を形成する。このようにしてLDD構造
を有するT P T (45)が形成される。
なお上述した例においては、ソース及びドレイン各領域
(24)及び(25)の形成を、不純物含有層(2)及
び(2L)からの拡散によって形成した場合であるが、
ある場合はイオン注入によってソース及びドレイン各領
域の形成を行って、その後非晶質半導体層(2)、(2
L)及び(3)の多結晶化のアニール処理と、イオン注
入された不純物イオンの活性化処理とを同時に行うよう
にすることもできる。
(24)及び(25)の形成を、不純物含有層(2)及
び(2L)からの拡散によって形成した場合であるが、
ある場合はイオン注入によってソース及びドレイン各領
域の形成を行って、その後非晶質半導体層(2)、(2
L)及び(3)の多結晶化のアニール処理と、イオン注
入された不純物イオンの活性化処理とを同時に行うよう
にすることもできる。
また上述した例では、非晶質半導体層(2)、(2L)
及び(3)を光ビーム照射によるアニールによって結晶
化して多結晶半導体層(23)を形成した場合であるが
、成る場合は微細多結晶層を光ビームアニルによって再
結晶化して、結晶成長させて多結晶半導体1! (23
)を形成する場合に適用することもできる。
及び(3)を光ビーム照射によるアニールによって結晶
化して多結晶半導体層(23)を形成した場合であるが
、成る場合は微細多結晶層を光ビームアニルによって再
結晶化して、結晶成長させて多結晶半導体1! (23
)を形成する場合に適用することもできる。
上述した例においては、また絶縁性基板(1)はガラス
基板に限らずいわゆる半絶縁性化合物半導体等各種基板
を用いることができる。しかしながら光透過性の絶縁性
基板例えばガラス板より成る基板を用いる場合は、光ビ
ームアニールを基板(1)の下側から照射することもで
きる。
基板に限らずいわゆる半絶縁性化合物半導体等各種基板
を用いることができる。しかしながら光透過性の絶縁性
基板例えばガラス板より成る基板を用いる場合は、光ビ
ームアニールを基板(1)の下側から照射することもで
きる。
[発明の効果]
上述した本発明製造方法では、不純物を含有する非晶質
半導体層或いは(及び)多結晶半導体層を下層に形成し
、不純物を含有しない非晶質半導体層あるいは(及び)
多結晶半導体層を上層に形成する。このため、1回の光
ビームアニーリング例えばパルスエキシマレーザ−照射
によって結晶化ないしは再結晶化のアニールと、不純物
原子の拡散ないしは注入のアニールとを行うという第6
図で説明した製造方法の利点を保持しつつ、本発明にお
いては上層に不純物を含有しない第2の非晶質半導体層
(3)を設けたことにより、このようなレーザー照射に
際して不純物原子が蒸発して半導体層の外部へ放出され
たり、この蒸発した不純物原子が所要部以外、例えば後
の工程でチャネル形成層を形成する部分となる非晶質半
導体層或いは(及び)多結晶半導体層中に再導入され拡
散してしまうことを効果的に回避することができる。こ
のように不純物のチャネル形成領域(26)に対する導
入が回避されたことによってチャネル形成領域(26)
にリーク電流が生じにくくなる。また、本発明では光ビ
ームアニーリングをゲート電極の形成前に行うため、ゲ
ート電極の存在によるレーザー光の干渉によって、レー
ザー光照射の不充分な部分がゲート電極近傍のソースお
よびドレイン領域に生じることを回避するので、これに
よって特性の不安定性を回避することができ、信顛性の
向上をはかることができる。
半導体層或いは(及び)多結晶半導体層を下層に形成し
、不純物を含有しない非晶質半導体層あるいは(及び)
多結晶半導体層を上層に形成する。このため、1回の光
ビームアニーリング例えばパルスエキシマレーザ−照射
によって結晶化ないしは再結晶化のアニールと、不純物
原子の拡散ないしは注入のアニールとを行うという第6
図で説明した製造方法の利点を保持しつつ、本発明にお
いては上層に不純物を含有しない第2の非晶質半導体層
(3)を設けたことにより、このようなレーザー照射に
際して不純物原子が蒸発して半導体層の外部へ放出され
たり、この蒸発した不純物原子が所要部以外、例えば後
の工程でチャネル形成層を形成する部分となる非晶質半
導体層或いは(及び)多結晶半導体層中に再導入され拡
散してしまうことを効果的に回避することができる。こ
のように不純物のチャネル形成領域(26)に対する導
入が回避されたことによってチャネル形成領域(26)
にリーク電流が生じにくくなる。また、本発明では光ビ
ームアニーリングをゲート電極の形成前に行うため、ゲ
ート電極の存在によるレーザー光の干渉によって、レー
ザー光照射の不充分な部分がゲート電極近傍のソースお
よびドレイン領域に生じることを回避するので、これに
よって特性の不安定性を回避することができ、信顛性の
向上をはかることができる。
第1図A−Eは本発明製造方法の一例の工程図、第2図
は薄膜トランジスタのInVc特性曲線図、第3図はア
モルファスシリコン膜の膜厚と抵抗の関係の測定曲線図
、第4図A−Eはリフトオフ法の工程図、第5図A−G
は本発明製造方法の他の例の工程図、第6図A−Hは比
較例の工程図である。 (1)は基板、(2)及び(3)は第1及び第2の非晶
質半導体層、(2L)は低濃度不純物含有層、(23)
は多結晶半導体層、(24)及び(25)はソース及び
ドレイン領域、(24L)及び(25L)は低濃度ソー
ス及びドレイン領域、(26)はチャネル形成領域、(
27)及び(28)はソース及びドレイン電極、(29
)はコンタクト窓、(4)はゲート絶縁層、(5)はゲ
ート電極、(41)は第1のポジ型フォトレジスト層、
(42)は第2のポジ型フォトレジスト層、(44)は
露光マスク、(46)はマスクパターン、(48)及び
(49)は開口部、(51)はアンダーカット、(50
)は電極材料層、(31)は基板、(32)はゲート電
極、(33)はゲート絶縁層、(34)はフォトレジス
ト層、(21)は非晶質半導体層、(22)は不純物含
有層、(15) 、 (45)及び(55)はTPT、
Lsは露光用光、Lはレーザー光、Luは紫外線である
。
は薄膜トランジスタのInVc特性曲線図、第3図はア
モルファスシリコン膜の膜厚と抵抗の関係の測定曲線図
、第4図A−Eはリフトオフ法の工程図、第5図A−G
は本発明製造方法の他の例の工程図、第6図A−Hは比
較例の工程図である。 (1)は基板、(2)及び(3)は第1及び第2の非晶
質半導体層、(2L)は低濃度不純物含有層、(23)
は多結晶半導体層、(24)及び(25)はソース及び
ドレイン領域、(24L)及び(25L)は低濃度ソー
ス及びドレイン領域、(26)はチャネル形成領域、(
27)及び(28)はソース及びドレイン電極、(29
)はコンタクト窓、(4)はゲート絶縁層、(5)はゲ
ート電極、(41)は第1のポジ型フォトレジスト層、
(42)は第2のポジ型フォトレジスト層、(44)は
露光マスク、(46)はマスクパターン、(48)及び
(49)は開口部、(51)はアンダーカット、(50
)は電極材料層、(31)は基板、(32)はゲート電
極、(33)はゲート絶縁層、(34)はフォトレジス
ト層、(21)は非晶質半導体層、(22)は不純物含
有層、(15) 、 (45)及び(55)はTPT、
Lsは露光用光、Lはレーザー光、Luは紫外線である
。
Claims (1)
- 【特許請求の範囲】 非晶質半導体層に対する結晶化、或いは(及び)微細
多結晶半導体層に対する再結晶化を行う光ビームアニー
リング工程を有する薄膜トランジスタの製造方法におい
て、 最終的にソースおよびドレインを形成する部分に、不純
物原子を含有する第1の非晶質半導体層或いは(及び)
多結晶半導体層を形成し、これの上に不純物原子を含ま
ない第2の非晶質半導体層或いは(及び)多結晶半導体
層を形成し、その後上記光ビームアニーリング工程をゲ
ート部の形成側或いはゲート部の形成側とは反対側から
行って上記非晶質半導体層に対する結晶化或いは(及び
)微細多結晶半導体層に対する再結晶化を行うと同時に
上記不純物を第2の非晶質半導体層或いは(及び)多結
晶半導体層中に拡散してソース及びドレイン領域の形成
を行うこと、を特徴とする薄膜トランジスタの製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33343189A JPH03194937A (ja) | 1989-12-22 | 1989-12-22 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33343189A JPH03194937A (ja) | 1989-12-22 | 1989-12-22 | 薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03194937A true JPH03194937A (ja) | 1991-08-26 |
Family
ID=18266032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33343189A Pending JPH03194937A (ja) | 1989-12-22 | 1989-12-22 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03194937A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07161999A (ja) * | 1993-10-06 | 1995-06-23 | Micron Semiconductor Inc | 薄フィルム電界効果形トランジスターの形成方法 |
US5618741A (en) * | 1994-04-07 | 1997-04-08 | U.S. Philips Corporation | Manufacture of electronic devices having thin-film transistors |
US5858821A (en) * | 1993-05-12 | 1999-01-12 | Micron Technology, Inc. | Method of making thin film transistors |
US6043507A (en) * | 1997-09-24 | 2000-03-28 | Micron Technology, Inc. | Thin film transistors and methods of making |
US6194740B1 (en) * | 1997-07-16 | 2001-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
US6344378B1 (en) | 1999-03-01 | 2002-02-05 | Micron Technology, Inc. | Field effect transistors, field emission apparatuses, thin film transistors, and methods of forming field effect transistors |
KR100362191B1 (ko) * | 1995-12-07 | 2003-03-06 | 주식회사 하이닉스반도체 | 반도체소자의박막트랜지스터및그제조방법 |
US6787808B1 (en) | 1997-07-16 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
JP2012178439A (ja) * | 2011-02-25 | 2012-09-13 | Nippon Hoso Kyokai <Nhk> | 半導体デバイス及びその製造方法 |
RU2749493C1 (ru) * | 2020-10-01 | 2021-06-11 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Способ изготовления тонкопленочного транзистора |
-
1989
- 1989-12-22 JP JP33343189A patent/JPH03194937A/ja active Pending
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5858821A (en) * | 1993-05-12 | 1999-01-12 | Micron Technology, Inc. | Method of making thin film transistors |
US6376287B1 (en) | 1993-05-12 | 2002-04-23 | Micron Technology, Inc. | Method of making field effect |
US6235562B1 (en) | 1993-10-06 | 2001-05-22 | Micron Technology, Inc. | Method of making field effect transistors |
US6251714B1 (en) | 1993-10-06 | 2001-06-26 | Micron Technology, Inc. | Method of making thin film field effect transistors |
US5807769A (en) * | 1993-10-06 | 1998-09-15 | Micron Technology, Inc. | Methods of making thin film transistors |
US5923965A (en) * | 1993-10-06 | 1999-07-13 | Micron Technology, Inc. | Thin film transistors and method of making |
US6025215A (en) * | 1993-10-06 | 2000-02-15 | Micron Technology, Inc. | Method of making field effect transistors |
US5847406A (en) * | 1993-10-06 | 1998-12-08 | Micron Technology, Inc. | Thin film field effect transistor |
US6150201A (en) * | 1993-10-06 | 2000-11-21 | Micron Technology, Inc. | Methods of forming top-gated thin film field effect transistors |
JPH07161999A (ja) * | 1993-10-06 | 1995-06-23 | Micron Semiconductor Inc | 薄フィルム電界効果形トランジスターの形成方法 |
US5618741A (en) * | 1994-04-07 | 1997-04-08 | U.S. Philips Corporation | Manufacture of electronic devices having thin-film transistors |
KR100362191B1 (ko) * | 1995-12-07 | 2003-03-06 | 주식회사 하이닉스반도체 | 반도체소자의박막트랜지스터및그제조방법 |
US6194740B1 (en) * | 1997-07-16 | 2001-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
US6787808B1 (en) | 1997-07-16 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
US7176495B2 (en) | 1997-07-16 | 2007-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
US6043507A (en) * | 1997-09-24 | 2000-03-28 | Micron Technology, Inc. | Thin film transistors and methods of making |
US6344378B1 (en) | 1999-03-01 | 2002-02-05 | Micron Technology, Inc. | Field effect transistors, field emission apparatuses, thin film transistors, and methods of forming field effect transistors |
US6504170B1 (en) | 1999-03-01 | 2003-01-07 | Micron Technology, Inc. | Field effect transistors, field emission apparatuses, and a thin film transistor |
US7329552B2 (en) | 1999-03-01 | 2008-02-12 | Micron Technology, Inc. | Field effect transistor fabrication methods, field emission device fabrication methods, and field emission device operational methods |
JP2012178439A (ja) * | 2011-02-25 | 2012-09-13 | Nippon Hoso Kyokai <Nhk> | 半導体デバイス及びその製造方法 |
RU2749493C1 (ru) * | 2020-10-01 | 2021-06-11 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Способ изготовления тонкопленочного транзистора |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5646424A (en) | Transistor device employing crystallization catalyst | |
JP3193803B2 (ja) | 半導体素子の作製方法 | |
US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
JP3072000B2 (ja) | 半導体装置の作製方法 | |
US6261875B1 (en) | Transistor and process for fabricating the same | |
KR19980016968A (ko) | 셀프얼라인 박막트랜지스터 제조방법 | |
JP2734587B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
JPH03194937A (ja) | 薄膜トランジスタの製造方法 | |
JP3890270B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3211340B2 (ja) | 薄膜トランジスタの製造方法 | |
KR100271493B1 (ko) | 박막트랜지스터의 제조방법 | |
JP3181901B2 (ja) | 薄膜トランジスタ | |
KR0167667B1 (ko) | 반도체 제조방법 | |
JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3125982B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
JP3953605B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3275384B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2789168B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法 | |
JP2648784B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置 | |
KR100271492B1 (ko) | 박막트랜지스터의 제조방법 | |
JP2004214546A (ja) | トランジスタの製造方法、トランジスタ、半導体集積回路、表示装置 | |
JPH04206837A (ja) | 半導体装置の製造方法 | |
JP3181817B2 (ja) | 薄膜トランジスタ | |
JPH04119634A (ja) | 薄膜半導体装置とその製造方法 |