JP3072000B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP3072000B2
JP3072000B2 JP6165931A JP16593194A JP3072000B2 JP 3072000 B2 JP3072000 B2 JP 3072000B2 JP 6165931 A JP6165931 A JP 6165931A JP 16593194 A JP16593194 A JP 16593194A JP 3072000 B2 JP3072000 B2 JP 3072000B2
Authority
JP
Japan
Prior art keywords
film
insulating film
gate insulating
active layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6165931A
Other languages
English (en)
Other versions
JPH088439A (ja
Inventor
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP6165931A priority Critical patent/JP3072000B2/ja
Priority to US08/494,560 priority patent/US5620910A/en
Priority to KR1019950017007A priority patent/KR100309627B1/ko
Publication of JPH088439A publication Critical patent/JPH088439A/ja
Application granted granted Critical
Publication of JP3072000B2 publication Critical patent/JP3072000B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁基板上に形成され
る薄膜半導体を用いた絶縁ゲイト型電界効果半導体装置
（一般に薄膜トランジスタまたはＴＦＴと呼ばれる）の
構成、及びその作製方法に関する。
【０００２】
【従来の技術】従来より、絶縁基板（特にガラス基板）
上に形成された薄膜半導体を用いた絶縁ゲイト型電界効
果半導体装置（以下ＴＦＴという）が知られている。こ
れら絶縁基板上に形成されたＴＦＴは、液晶ディスプレ
ーやイメージセンサーといった装置に利用されている。
そして、上記のようなＴＦＴにおいては、ゲイト絶縁膜
として酸化珪素（SiO2) が用いられるのが普通である。
【０００３】またＴＦＴの活性層としては、結晶性珪素
膜を用いることが高い特性を得るためには必要である。
結晶性珪素膜の作製方法としては、減圧熱ＣＶＤ法等に
より微結晶構造を有する珪素膜を直接成膜する方法、非
晶質珪素膜に加熱処理やレーザー光の照射を行うことに
よって、結晶性を与える方法等がある。いずれの場合で
あっても単結晶構造を得ることは現状では不可能であ
る。即ち、得られる結晶性珪素膜の形態は、多結晶構造
や微結晶構造、さらには結晶構造と非晶質構造との混在
した状態、さらには結晶構造が含まれた構造となる。
【０００４】上記のような結晶構造は、珪素の不対結合
手が多量に存在しているので、その中和（終端化）のた
めに水素を活性層中に含ませる必要がある。即ち活性層
の水素化を行う必要がある。しかし一方でゲイト絶縁膜
中に水素が含まれることは極力避けなければならない。
これは、ＴＦＴの動作中においてゲイト絶縁膜中に可動
イオンが存在すると、ヒステリシスが生じたり、しきい
値の変動が生じたりすることの原因となるからである。
【０００５】
【発明が解決しようとする課題】従来のＴＦＴをガラス
基板上に形成した場合、装置全体が静電気を帯びやすい
ので、ゲイト絶縁膜がその静電気によって絶縁破壊して
しまう問題がある。即ち静電気の帯電によって、ゲイト
絶縁膜を境にして高電圧が印加された状態になり、その
電圧にゲイト絶縁膜が耐えられなくなってしまうという
問題があった。上記問題は、酸化珪素（SiO2) 膜のエネ
ルギーバンドギャップ(Eg)が約８eVと大きく、その比誘
電率が約3.8 と比較的小さいことに起因すると考えられ
る。
【０００６】また酸化珪素膜の代わりに、Egが約５eVで
あり、比誘電率が約７である窒化珪素(Si3N4) 膜をゲイ
ト絶縁膜として用いることも考えられるが、窒化珪素膜
をゲイト絶縁膜として用いた場合には、Siクラスタが電
荷捕獲中心となるので、Ｃ−Ｖ特性にヒステリシスが出
てしまう。また、Ｂ−Ｔ処理において、ΔＶthが約10Ｖ
程度動いてしまうという不都合がある。即ち、窒化珪素
をゲイト絶縁膜として用いた場合には、その絶縁膜中に
電荷捕獲中心が存在することになるので、絶縁膜として
は好ましいものではない。
【０００７】そこで、本明細書で開示する発明では、 （１）静電気によって静電破壊しにくいゲイト絶縁膜を
提供する。 （２）その内部に電荷捕獲中心が存在しにくいゲイト絶
縁膜を提供する。 といった点を課題とする。また、活性層中には水素を含
ませることが必要であるが、活性層中に水素を含ませた
場合、この活性層中の水素が隣接するゲイト絶縁膜に拡
散してしまうという問題がある。このことは、活性層に
接するゲイト絶縁膜中には水素が含まれないようにする
必要があるという問題と両立しない。
【０００８】そこで、本明細書で開示する発明において
は、活性層中のイオンがゲイト絶縁膜中に拡散しないよ
うなゲイト絶縁膜を提供することを別な課題とする。ま
た、ゲイト電極として金属を主成分とした材料を採用し
た場合、この金属材料とゲイト絶縁膜を構成する半導体
成分とが合金化してしまうという問題がある。そこで、
本明細書で開示する発明においては、金属材料成分を含
んだゲイト電極からゲイト絶縁膜中にゲイト電極中の金
属成分が拡散しないような構成を提供することをさらな
る課題とする。
【０００９】
【課題を解決するための手段】本明細書で開示する発明
の一つは、絶縁ゲイト型電界効果半導体装置であって、
ゲイト絶縁膜が、主として珪素、酸素、窒素で構成され
ているものであり、該材料中において、膜厚方向に対し
てＮの組成比率が変化していることを特徴とする半導体
装置、あるいは、ゲイト絶縁膜がＳｉＯx Ｎy で示され
る材料で構成されており、該材料中において、膜厚方向
に対してＮの組成比率が変化していることを特徴とする
半導体装置、を要旨とするものである。特に絶縁基板上
に上記構成を有すＴＦＴを形成することは、静電気によ
る静電破壊を防ぐ上で有用である。
【００１０】上記において主としてとは、５原子％以上
含有されていることを意味し、すなわち、主として珪
素、酸素、窒素で構成されている、とは、珪素、酸素、
窒素が５％以上含有されていることを意味する。また、
上記の構成においては、窒素をゲイト絶縁膜中へのドー
ピングされた元素として扱っても同じ意味である。さら
に、上記ゲイト絶縁膜中には塩素(Cl)が添加されている
ことを特徴とするものである。またさらに、上記塩素が
添加されたＳｉＯx Ｎy で示される材料を形成する際
に、塩素を膜中に添加するために、原料ガスとしてクロ
ールシラン、またはジクロールシランを用いた気相法を
用いることを特徴とするものである。
【００１１】そして、上記ＳｉＯx Ｎy で示される材料
は、そのエネルギーバンドギャップが5.3 〜7.0 eVであ
り、比誘電率が４〜６であり、ｘ及びｙが、０＜ｘ＜
２、０＜ｙ＜4/3 を満たすことを特徴とするものであ
る。上記ｘ及びｙは、作製条件によって変更が可能であ
り、実施態様に合わせて設定すればよい。またその組成
は、Ｏが１原子％以上、好ましくは１０原子％以上含ま
れ、同時にＮが0.001 原子％以上、好ましくは0.1 原子
％以上含まれていることが必要である。ＳｉＯx Ｎy で
示される材料を形成する方法として、ＰＣＶＤ法(13.56
MHz)、ＬＰＣＶＤ法、光ＣＶＤ法、パルス波形を印加す
るＰＣＶＤ法等の気相法を用いることができる。また、
ＳｉＯx Ｎy で示される絶縁膜中には必要に応じて、他
のハロゲン元素や不純物を人為的にドーピングすること
も可能である。
【００１２】本明細書で開示する他の発明の構成は、ゲ
イト絶縁膜がＳｉＯx Ｎy で示される薄膜で構成されて
おり、前記ゲイト絶縁膜中において、Ｎの組成比率がゲ
イト電極および／または活性層との界面において最大と
なっていることを特徴とする。上記構成において、Ｓｉ
Ｏx Ｎy で示される薄膜におけるＮ（窒素）の組成比率
をゲイト電極および／または活性層との界面において最
大とするというのは、以下のような場合をいう。図４〜
図６に示すのは、ＳｉＯx Ｎy で示されるゲイト絶縁膜
中におけるＮ（窒素）の組成比率（縦軸）とゲイト絶縁
膜の膜厚方向における位置との関係を示したものであ
る。
【００１３】図４に示すのは、ゲイト絶縁膜と活性層と
の界面において、Ｎの組成比率が最大となるようにした
例である。また図５に示すのは、ゲイト絶縁膜とゲイト
電極との界面でＮの組成比率が最大となるようにした例
である。また図６に示すのは、ゲイト絶縁膜と活性層と
の界面、およびゲイト絶縁膜とゲイト電極との界面の両
方において、Ｎの組成比率が最大となるようにした例で
ある。なおここでいう最大というのは、組成比率が相対
的に一番大きくなっているという意味である。
【００１４】上記構成において、活性層中に珪素の結晶
化を助長する金属元素が含まれている場合において、ゲ
イト絶縁膜と活性層との界面でＮの組成比率が最大とな
るようにすることで、活性層中からこれら金属元素がゲ
イト絶縁膜中に拡散してしまうことを防ぐことができ
る。これは、Ｎの組成比率を大きくすることで、Ｓｉ−
Ｎ結合を利用したバリア層を構成できるからである。上
記のような金属元素は、珪素に対して侵入型の元素であ
ることが必要である。具体的には、これら金属元素とし
ては、Ｎｉ、Ｆｅ、Ｃｏ、Ｒｕ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
ｔ、Ｃｕ、Ａｇ、Ａｕから選ばれた一種または複数種類
の元素を用いることができる。
【００１５】上記に列挙した金属元素は、加熱処理工程
において、珪素膜中に拡散していく。そして、上記の進
入型の元素が、拡散していくのと同時に珪素の結晶化が
進行していく。即ち、上記進入型の金属は、拡散してい
った先々でもって触媒的な作用でもって非晶質珪素膜の
結晶化を助長する。また上記進入型の元素は、珪素膜中
に速やかに拡散していってしまうので、その導入量（添
加量）が重要となる。即ち、その導入量が少ないと、結
晶化を助長する効果が小さく、良好な結晶性を得ること
ができない。またその導入量が多過ぎると、珪素の半導
体特性が損なわれてしまう。
【００１６】従って、非晶質珪素膜への上記金属元素の
導入量の最適範囲が重要となる。例えば、上記結晶化を
助長する金属元素としてＮｉを利用する場合、結晶化さ
れた珪素膜中における濃度が１×１０15ｃｍ-3以上とな
るように非晶質珪素膜中にＮｉ元素の導入量を制御する
ことにより、結晶化を助長する効果を得ることができ
る。また結晶化された珪素膜中におけるＮｉの濃度が１
×１０19ｃｍ-3以下となるようにＮｉ元素の導入量を制
御すれば、半導体特性が阻害されることがないことが判
明している。ここでいう濃度とは、ＳＩＭＳ（２次イオ
ン分析法）によって得られる最小値によって定義され
る。また、上記に挙げたＮｉ以外の金属元素について
も、Ｎｉと同様の濃度範囲においてその効果を得ること
ができる。
【００１７】上記に列挙した金属元素以外にＡｌやＳｎ
を用いた場合にも、非晶質珪素膜の結晶化を助長させる
ことができる。しかしＡｌやＳｎは、珪素と合金を形成
してしまい珪素膜中に拡散進入していかない。この場
合、結晶化は珪素と合金を形成した部分が結晶核となっ
て、その部分から結晶成長が進行していく。このように
ＡｌやＳｎを用いた場合には、ＡｌやＳｎを導入した部
分（即ちこれら元素と珪素との合金層）からしか結晶成
長が行われないので、前述のＮｉ等の進入型の元素を用
いた場合に比較して、その結晶性が一般に悪いという問
題がある。例えば、一様に結晶化した結晶性珪素膜を得
ることが困難であるという問題がある。さらに合金層の
存在がデバイスの作製にさいして障害となる問題、さら
には合金層が存在することによってデバイスの信頼性が
低下する問題が存在する。
【００１８】
【作用】ＳｉＯx Ｎy は、Egが5.3 〜７.0Egであり、比
誘電率が４〜６であるので、フロアノートハイム電流
（絶縁膜を介したトンネル電流）を酸化珪素膜より約１
桁多く流すことができ、静電破壊に到ることを抑制する
ことができる。また、ゲイト絶縁膜であるＳｉＯx Ｎy
膜には、酸素が含まれており、この酸素がヒステリシス
を無くすように作用し、さらにＮ（ＳｉＮ結合）がＮａ
や、重金属（ＦｅやＮｉやＣｏ）イオンのドリフトを防
ぐように作用する。さらに、塩素（Ｃｌ）が添加された
場合には、ＮａイオンやＦｅイオンをＮａＣｌやＦｅＣ
ｌとして中和（固定化）させることができ、さらにゲイ
ト絶縁膜中における不純物イオンの悪影響を抑えること
ができる。
【００１９】また、ＳｉＯx Ｎy で示されるゲイト絶縁
膜中において膜厚方向においてＮの組成比率を変化させ
ることで、膜厚方向における任意の層にバリア層を形成
することができる。特に、ＳｉＯx Ｎy で示されるゲイ
ト絶縁膜と活性層との界面において、Ｎの組成比率を最
大とすることによって、この部分にバリア層を形成する
ことができ、このバリア層の作用によって、活性層中か
ら拡散してくる水素イオンや金属イオンがゲイト絶縁膜
中に侵入してしまうことを防ぐことができる。
【００２０】また、ＳｉＯx Ｎy で示されるゲイト絶縁
膜とゲイト電極との界面において、Ｎの組成比率を最大
とすることによって、この部分にバリア層を形成するこ
とができ、このバリア層の作用によって、ゲイト電極か
ら拡散してくるゲイト電極を構成する材料成分がゲイト
絶縁膜中に侵入してしまうことを防ぐことができる。本
発明の効果をさらに効果的に引き出すには、ゲイト絶縁
膜を成膜する前に、酸化性もしくは窒化性の雰囲気にお
いて、レーザーもしくはそれと同等な強光を照射するこ
と（以下、光アニールという）によって、半導体活性層
表面を酸化せしめるとよい。
【００２１】窒化性または酸化性雰囲気中において、レ
ーザー光またはそれと同等な強光を照射するのは、これ
ら非単結晶半導体膜の表面に窒化膜、酸化膜あるいは酸
化窒化膜を形成するとともに、非単結晶半導体膜の結晶
性を向上させるためである。酸化性雰囲気とは、積極的
に酸化を行わすために酸化性のあるガスを多く含有させ
た雰囲気のことをいい、酸素、オゾン、亜酸化窒素（Ｎ
2 Ｏ）や二酸化窒素（ＮＯ2 ）等を多量に含む雰囲気、
あるいはこれらの混合雰囲気のことである。従って単に
これらのガスが微量に含まれている雰囲気とは異なる。
雰囲気中には塩素やトリクロロエチレン（トリクレン、
ＴＣＥ、ＣＨＣｌ＝ＣＣｌ2 ）、トランス−１、２−ジ
クロールエチレン（ＣＨＣｌ＝ＣＨＣｌ）が含まれてい
ても良い。このようなガスは酸化作用を促進する。
【００２２】この光アニールを珪素によって構成された
活性層に対して行えば、珪素膜表面に薄い酸化珪素膜や
窒化珪素膜を形成することができる。特に紫外線を照射
した場合には化学反応が促進し、良質の酸化珪素膜が得
られる。このようにして作製された酸化珪素膜の場合
は、通常の乾燥酸素中で１０００〜１２００℃の温度の
熱酸化で得られる酸化珪素膜に匹敵するほど、固定電荷
が少なく、界面準位密度（Ｑss）も低い。このため、Ｔ
ＦＴ等の絶縁ゲイト型デバイスのゲイト絶縁膜として優
れている。そして、光アニール工程の後に、本発明のプ
ラズマＣＶＤ法等の成膜方法で絶縁膜、例えば酸化窒化
珪素を形成することで、レーザー光等の照射の際に半導
体表面に形成された良好な界面特性を有する酸化膜や窒
化膜に重ねて、絶縁膜を必要とする厚さに形成すること
ができる。
【００２３】このような成膜工程は全て実質的に大気か
ら隔離された環境でおこなわれることが望ましい。も
し、レーザー等の照射の工程の後に、一度、大気中に半
導体表面をさらすと、表面が汚染されてしまい、せっか
く、レーザー等の照射によって得られた良質な酸化膜等
が台無しになってしまう。したがって、レーザー等の照
射と気相成長法による絶縁膜の成膜の間には半導体表面
を大気にさらす工程を入れてはならない。そのため、本
発明においては、これらの装置の間に基板を移送するた
めの特別な手段が必要とされる。
【００２４】
【実施例】
〔実施例１〕本発明を利用して、ＴＦＴを作製する例を
図１に示す。まず、ガラス基板（コーニング７０５９、
３００ｍｍ×３００ｍｍもしくは１００ｍｍ×１００ｍ
ｍ）１０１上に下地酸化膜１０２として厚さ１０００Å
〜３０００Åの酸化珪素膜を形成する。この酸化珪素膜
には、塩素を添加し、Ｎａや重金属の可動イオンの影響
を抑えるようにする。
【００２５】この酸化膜の形成方法としては、酸素雰囲
気中でのスパッタ法やＴＥＯＳをプラズマＣＶＤ法で分
解・堆積した膜を４５０〜６５０℃でアニールする方法
を採用すればよい。塩素の添加は、雰囲気中に添加して
もよいし、スパッタ法を用いる場合には、ターゲットに
添加してもよい。その後、プラズマＣＶＤ法（ＰＣＶＤ
法）やＬＰＣＶＤ法によって非晶質珪素膜１０３を３０
０〜１５００Å、好ましくは５００〜１０００Å堆積す
る。この非晶質珪素膜１０３は、ソース領域、チャネル
形成領域、ドレイン領域を構成する活性層となる。
【００２６】ここで、非晶質珪素膜を用いたＴＦＴを作
製するのであれば、この非晶質珪素膜１０３の上にゲイ
ト絶縁膜を形成すればよい。また、結晶性の珪素膜を用
いるのであれば、ここで熱アニール（６００度以下で行
うのが好ましい）やレーザー光の照射による結晶化を行
えばよい。なお結晶化の際には、酸化珪素膜等で保護膜
１０４を珪素膜の汚染防止のために設けるのが効果的で
ある。
【００２７】つぎに、活性層となる珪素膜１０３をパタ
ーニングし、活性層１０５と１０６を形成する。そして
この活性層１０５と１０６を覆って、ゲイト絶縁膜とな
るＳｉＯx Ｎy 膜１０７を２００〜１５００Åの厚さに
形成する。ＳｉＯx Ｎy 膜は、比誘電率が４〜６であ
り、酸化珪素膜の比誘電率3.8 に比較して、約50％大き
いので、電気的に同じ条件を得るのに、その膜厚を酸化
珪素膜の場合と比較して50％厚くすることができる。電
気的に同じ条件でゲイト絶縁膜の膜厚を厚くできること
は、絶縁耐圧の問題（同じ電圧が印加された場合、膜厚
が厚い方が電界が弱くなる）、さらにはピンホールを経
由してのリークの問題に対して有利である。
【００２８】形成方法は、クロールシランやジクロール
シランを原料ガスとして用いたＰＣＶＤ法を用いる。形
成条件は、基板温度を300 度〜600 度として、印加する
高周波エネルギーとして、13.56MHzの高周波を用いる。
コーニング7059に代表されるガラス基板は、一般にガラ
ス転移温度が600 〜900 度であり、プロセス温度として
は、600 度以下の温度であることが好ましい。
【００２９】例えば、原料ガスとして、ジクロールシラ
ン(SiH2Cl2) を用いた場合、反応ガスとしてこのジクロ
ールシラン以外に、アンモニア(NH3) と一酸化窒素(N
2O) とを用いれば、気相反応の結果、ＳｉＯx Ｎy とＨ
ＣｌとＨ2 Ｏとが生成され、Ｃｌ（塩素）が添加された
ＳｉＯx Ｎy 膜が得られる。また原料ガスとして、クロ
ールシランを用いた場合にも同様に膜中にＣｌを添加す
ることができる。
【００３０】このＳｉＯx Ｎy 膜１０７の形成方法とし
ては、印加電圧をパルス化したＰＣＶＤ法、さらにはＬ
ＰＣＶＤ法、さらには光ＣＶＤ法を利用することができ
る。この後、必要に応じて、活性層１０５、１０５とゲ
イト絶縁膜１０７との界面特性を改善するため、水素雰
囲気中で３５０℃，２時間のアニールを行う。その後、
厚さ２０００Å〜５μｍのアルミニウム膜を電子ビーム
蒸着法によって形成して、これをパターニングし、図１
（Ｃ）に示すようにゲイト電極１０８、１０９を形成す
る。
【００３１】その後、イオンドーピング法によって、各
ＴＦＴの島状シリコン膜中に、ゲイト電極部をマスクと
して自己整合的に一導電型を付与する不純物を注入す
る。この際には、最初に全面にフォスフィン（ＰＨ3 ）
をドーピングガスとして燐を注入し、その後、図の島状
領域１０５だけをフォトレジストで覆って、ジボラン
（Ｂ2 Ｈ6 ）をドーピングガスとして、島状領域１０６
だけに硼素を注入する。ドーズ量は、燐は２〜８×１０
15ｃｍ-2、硼素は４〜１０×１０15ｃｍ-2とし、硼素の
ドーズ量が燐を上回るように設定する。
【００３２】さらに、図１（Ｄ）に示すようにＫｒＦエ
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させるとともに、注
入された不純物の活性化を行う。レーザーのエネルギー
密度は２００〜４００ｍＪ／ｃｍ2 、好ましくは２５０
〜３００ｍＪ／ｃｍ2 とする。
【００３３】こうして、Ｎ型不純物領域を領域１１０、
１１１に、Ｐ型不純物領域を領域１１２、１１３に形成
する。これらの領域のシート抵抗は２００〜８００Ω／
ｃｍ2 である。その後、全面に層間絶縁物１１４とし
て、ＴＥＯＳを原料として、これと酸素とのプラズマＣ
ＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧
ＣＶＤ法によって酸化珪素膜を厚さ３０００Å形成し
た。基板温度は１５０〜４００℃、好ましくは２００℃
〜３００℃とした。
【００３４】そして、ＴＦＴのソース／ドレインにコン
タクトホールを形成し、アルミニウム配線１１５〜１１
７を形成する。図１（Ｅ）には、左側のＮＴＦＴ（Ｎチ
ャネル型薄膜トランジスタ）と右側のＰＴＦＴ（Ｐチャ
ネル型薄膜トランジスタ）でインバータ回路が形成され
ていることが示されている。珪素膜１０３を熱アニール
により結晶化させた場合、ＴＦＴの移動度はＮＴＦＴで
５０〜１００ｃｍ2 ／Ｖｓ、ＰＴＦＴで３０〜１００ｃ
ｍ2 ／Ｖｓが得られる。本実施例では最高プロセス温度
は６００℃以下であるので、コーニング７０５９等の無
アルカリガラスであれば、基板の縮みやソリ等は皆無で
ある。このため、基板が本実施例の如く大きなものであ
ってもパターンのずれが発生することはほとんどなく、
したがって、大面積ディスプレーもしくはその駆動回路
に応用する上で都合がよい。
【００３５】〔実施例２〕本実施例の作製工程の概略を
図２に示す。本実施例は、アクティブマトリクス型の液
晶表示装置の画素駆動に用いるＴＦＴの作製例である。
基板２０１としてはコーニング７０５９ガラス基板（厚
さ１．１ｍｍ、３００×４００ｍｍ）を使用する。この
ガラス基板には、ガラス基板中からのナトリウム等の不
純物がＴＦＴ中に拡散しないように、プラズマＣＶＤ法
で全面に厚さ５０〜５００Å、好ましくは５０〜２００
Åの窒化珪素膜２０２が形成してある。
【００３６】まず、上記のガラス基板上に下地酸化膜２
０３（酸化珪素）を形成する。その後、ＬＰＣＶＤ法も
しくはプラズマＣＶＤ法で非晶質珪素膜２０４（厚さ３
００〜１５００Å、好ましくは３００〜５００Å）を形
成し、４００℃で１時間脱水素化を行った後、これをパ
ターニングして島状の半導体領域（ＴＦＴの活性層）２
０４を形成する。さらに実施例１と同様な方法により、
ＳｉＯx Ｎy 膜をゲイト絶縁膜２０５として形成する。
勿論、ゲイト絶縁膜を形成する前に、非晶質珪素膜２０
４をレーザー光の照射、または熱アニール（６００度以
下で行うのが好ましい）によってその結晶化を助長さ
せ、結晶性シリコン（微結晶、多結晶、、ポリシリコ
ン、セミアモルファス等の結晶性を有するシリコン膜の
総称）としてもよい。
【００３７】次に、実施例１と同じ要領でアルミニウム
のゲイト電極２０６を形成し、基板ごと電解溶液に浸漬
して、これを陽極として通電し、ゲイト電極等のアルミ
ニウム配線表面に陽極酸化物の被膜２０９を形成する。
このような陽極酸化の技術は本発明人等の出願である特
願平４−３０２２０、同４−３８６３７、および同４−
５４３２２に記述されている。この工程の完了した様子
を図２（Ｂ）に示す。また、陽極酸化工程が終了した後
に、逆に負の電圧、例えば−１００〜−２００Ｖの電圧
を０．１〜５時間印加してもよい。このときには、基板
温度は１００〜２５０℃、代表的には１５０℃とするこ
とが好ましい。
【００３８】この工程によって、酸化珪素中あるいは酸
化珪素とシリコン界面にあった可動イオンがゲイト電極
（Ａｌ）に引き寄せられる。このように、陽極酸化後、
もしくは陽極酸化中にゲイト電極に負の電圧を印加する
技術は、本発明人等の出願の特願平４−１１５５０３
（平成４年４月７日出願）に記述されている。またこの
ゲイト電極２０６の側面の酸化物の被膜２０９は、後の
イオン注入の際にマスクとなり、オフセットゲイト構造
を形成することができる。
【００３９】その後、Ｐ型の不純物として、硼素をイオ
ンドーピング法で活性層２０４に自己整合的に注入し、
ＴＦＴのソース／ドレイン領域２０８、２０９を形成
し、さらに、図２（Ｃ）に示すように、これにＫｒＦエ
キシマレーザー光を照射して、このイオンドーピングの
ために結晶性の劣化した珪素膜の結晶性を改善する。こ
のときにはレーザー光のエネルギー密度は２５０〜３０
０ｍＪ／ｃｍ2 と設定する。このレーザー照射によっ
て、このＴＦＴのソース／ドレインのシート抵抗は３０
０〜８００Ω／ｃｍ2 となる。
【００４０】またこの時、酸化物の被膜２０９の作用
で、自己整合的にオフセットゲイト構造が実現される。
その後、ポリイミドによって層間絶縁物２１０を形成
し、さらに、画素電極２１１をＩＴＯによって形成す
る。そして、コンタクトホールを形成して、ＴＦＴのソ
ース／ドレイン領域にクロム／アルミニウム多層膜で電
極２１２、２１３を形成し、このうち一方の電極２１３
はＩＴＯにも接続するようにする。クロム／アルミニウ
ム多層膜は、下層にクロム膜２００〜２０００Å、典型
的には１０００Å、上層にアルミニウム膜１０００〜２
００００Å、典型的には５０００Åが堆積されてできて
いる。これらは連続的にスパッタ法にて形成することが
望まれる。
【００４１】最後に、水素中で２００〜３００℃の温度
で２時間アニールして、シリコンの水素化を完了する。
このようにして、ＴＦＴが完成する。ここで示したの
は、一つの画素に一つの駆動用のＴＦＴ（Ｐチャネル型
ＴＦＴ）が形成された例であるが、上記の工程を同時に
行うことで、多数のＴＦＴをマトリクス状に配列せし
め、アクティブマトリクス型液晶表示装置を作製するこ
とができる。本発明の他の応用例としては、金属配線が
形成された後の半導体集積回路において、ＴＦＴを形成
する、いわゆる３次元ＩＣが挙げられる。その他にも様
々な応用が可能である。
【００４２】〔実施例３〕本実施例は、ゲイト電極を金
属を主成分材料とした構成において、ゲイト電極を構成
する金属成分（この場合アルミニウム）がゲイト絶縁膜
に拡散し、そこで合金化してしまうことを防ぐ構成に関
する。図３に本実施例で示すＴＦＴの作製工程を示す。
まずガラス基板３０１上にＳｉＯx Ｎy で示される薄膜
３０２をジクロールシランを用いたプラズマＣＶＤ法に
より１０００Åの厚さに形成する。さらにプラズマＣＶ
Ｄ法または減圧熱ＣＶＤ法により非晶質珪素膜３０３を
１０００Åの厚さに形成する。
【００４３】そしてスピンコート法により酢酸ニッケル
塩を非晶質珪素膜３０３上にコートする。これは、結晶
化を助長する金属元素であるニッケルを非晶質珪素膜に
導入するためである。そして不活性雰囲気中において５
５０度、４時間の加熱処理を行い非晶質珪素膜３０３を
結晶化させ結晶性珪素膜を得る。なお結晶性珪素膜中に
含有させるニッケル元素の濃度は、１×１０15ｃｍ-3〜
１×１０19ｃｍ-3とすることが望ましい。これは、１×
１０15ｃｍ-3以下では結晶化の際の助長効果が小さく、
１×１０19ｃｍ-3以上では珪素の半導体特性が失われて
しまうからである。
【００４４】非晶質珪素膜を結晶化させ結晶性珪素膜を
得たら、水素イオン注入を行う。こうして、結晶性珪素
膜中に水素イオンの注入を行い、注入された水素によっ
て結晶性珪素膜中における珪素の不対結合手を中和させ
る。水素イオンを結晶性珪素膜中に含ませる方法として
は、水素イオンの注入の他に水素雰囲気中における加熱
による方法、水素プラズマ雰囲気中に試料をさらす方法
を挙げることができる。そしてパターニングを行いＴＦ
Ｔの活性層３０４を形成する。なお、前記の水素イオン
の注入は、この活性層３０４の形成後に行ってもよい。
活性層３０４を形成したら、ゲイト絶縁膜としてＳｉＯ
x Ｎy で示される薄膜３０５を形成する。このゲイト絶
縁膜として機能するＳｉＯx Ｎy で示される薄膜３０５
は、その組成を漸次変化させていることを特徴とする。
ここでは、図４に示すような組成で成膜を行うことを特
徴とする。
【００４５】図４は、横軸に活性層からゲイト電極に至
る位置を示し、縦軸に窒素（Ｎ）の組成比率を示すもの
である。図４において、ｍａｘは0.1 原子％〜30原子
％、ｍｉｎは0.001 原子％〜３原子％である。この値は
窒素原子の組成比率を示すものである。図４に示すよう
な組成比率を得るためには、例えば原料ガスとしてＳｉ
Ｈ4 とＯ2 とＮＨ3 とを用い、ＮＨ3 の混合比を制御す
ることによって行う。即ち、ゲイト絶縁膜であるＳｉＯ
x Ｎy 膜の成膜開始時から成膜進行中において徐々にＮ
Ｈ3 の混合比を低下させることによって、図４に示すよ
うな窒素の組成比率を得る。原料ガスとしては、Ｓｉ2
Ｈ6 のような高次のシラン系ガス、Ｎ2 Ｏガス等を用い
ることもできる。
【００４６】図４に示すような窒素の組成比率とするこ
とによって、活性層とゲイト絶縁膜との界面およびその
近傍のゲイト絶縁膜において窒素が多く含まれる構成と
することができる。珪素と窒素の結合は緻密であり高い
バリア効果を有している。即ち、Ａで示される領域は、
活性層から進入してくる水素イオンやニッケルイオンを
防止するバリアの役割を果たす。またＡ以外の領域にお
いては、窒素の組成比率が低いので、窒化珪素膜におい
て問題となるSiクラスタに起因する電荷捕獲中心を少な
くすることができる。またゲイト絶縁膜全体としては、
ＳｉＯx Ｎy 膜として得られる有意性を持っている。即
ち、本実施例の構成を採用することで、ＳｉＯx Ｎy 膜
が有している有意性に加えて、活性層から各種イオンが
ゲイト絶縁膜中に進入することを防止する有意性を得る
ことができる。
【００４７】ゲイト絶縁膜３０５を形成したら、アルミ
ニウムを主成分とする薄膜を５０００Åの厚さに形成す
る。そしてこのアルミニウムを主成分とする薄膜をパタ
ーニングして、ゲイト電極３０６を形成する。ゲイト電
極３０６を形成したらこのゲイト電極を陽極として電解
溶液中で陽極酸化を行い、酸化物層３０７を形成する。
この酸化物層３０７は２０００Åの厚さに形成する。こ
の酸化物層３０７が存在することによって、後の不純物
イオン注入工程において、オフセットゲイト領域を形成
することができる。
【００４８】次に不純物イオンの注入を行いソース領域
３０８、ドレイン領域３１０、チャネル形成領域３０９
を自己整合的に形成する。また同時にオフセットゲイト
領域３１１が形成される。ここではＮチャネル型のＴＦ
Ｔを形成するためにＰ（リン）イオンの注入を行う。不
純物イオンの注入終了後、レーザー光または強光を照射
することにによって、ソース領域３０８とドレイン領域
３１０の活性化を行う。なおこの工程は４００〜７００
℃の加熱によるものであってもよい。（図３（Ｃ））
【００４９】そして、層間絶縁膜３１２として酸化珪素
膜をプラスマＣＶＤ法で形成する。そして孔開け工程を
経て、ソース電極３１３とドレイン電極３１４を形成
し、ＴＦＴを完成させる。図３に示すＴＦＴは、活性層
がＳｉＯx Ｎy で示される薄膜で包み込まれることにな
るので、活性層中から水素や結晶化を助長する金属元素
を外部に流出しない構成とすることができる。本実施例
で示した構成は、実施例１および実施例２に示す薄膜ト
ランジスタのゲイト絶縁膜に利用できることはいうまで
もない。
【００５０】〔実施例４〕本実施例は、実施例３に示す
構成のゲイト絶縁膜３０５において、その組成比率を図
５に示すようなものとしたことを特徴とする。図５に示
すのは、ゲイト絶縁膜３０５を構成するＳｉＯx Ｎy 膜
における窒素（Ｎ）の比率を示すものである。即ち、ゲ
イト絶縁膜３０５中における窒素の比率が活性層３０４
側からゲイト電極３０６側に向かって、徐々に大きくな
るように構成したことを特徴とする。
【００５１】図５において、ｍａｘは0.1 原子％〜30原
子％、好ましくは１原子％〜30原子％、ｍｉｎは0.001
原子％〜３原子％である。この値は、窒素系の原料ガス
（例えばＮＨ4 ）の混合比を変化させることによって制
御できる。また、図５に示すように漸次窒素原子の比率
を徐々に変化させるには、成膜中において窒素系ガスの
混合比を徐々に変化させればよい。
【００５２】図５に示すような構成を採用した場合、ゲ
イト絶縁膜３０５中におけるゲイト電極３０６側にバリ
ア層を形成することができるので、ゲイト電極からゲイ
ト電極中に含まれる材料成分がゲイト絶縁膜中に拡散す
ることを防ぐことができる。例えば、ゲイト電極を構成
するアルミニウムがゲイト絶縁膜中に拡散し、ゲイト絶
縁膜中において珪素原子と合金化してしまうことを防ぐ
ことができる。
【００５３】特にソース／ドレイン領域の活性化工程を
加熱によって行おうとする場合に、本実施例に示す構成
を採用することは有効である。即ち、ゲイト電極にアル
ミニウムのような低融点金属を用いた場合には、一般に
４００〜７００℃程度で行われるソース／ドレイン領域
に対する活性化工程において、ゲイト電極を構成するア
ルミニウムがゲイト絶縁膜中に拡散し、ゲイト絶縁膜中
に存在する珪素と合金化してしまうことを防ぐことがで
きる。
【００５４】〔実施例５〕本実施例は、実施例３に示す
構成のゲイト絶縁膜３０５において、その組成比率を図
６に示すようなものとしたことを特徴とする。図６に示
すのは、ゲイト絶縁膜３０５を構成するＳｉＯx Ｎy 膜
における窒素（Ｎ）の組成比率を示すものである。即
ち、ゲイト絶縁膜３０５中における窒素の組成比率を活
性層３０４側からゲイト電極３０６側に向かって、Ｕ字
型に変化するように構成したことを特徴とする。
【００５５】図６において、ｍａｘは３原子％〜30原子
％、好ましくは１原子％〜30原子％、ｍｉｎは0.01原子
％〜３原子％である。この値は、窒素系の原料ガス（例
えばＮＨ3 ）の混合比を変化させることによって制御で
きる。また、図６に示すように漸次窒素原子の比率をＵ
字型に変化させるには、成膜の最中において窒素系ガス
の混合比を徐々に変化させればよい。
【００５６】図６に示すような構成を採用した場合、ゲ
イト絶縁膜３０４中においてゲイト電極３０６側界面と
ゲイト絶縁膜３０４側界面とにバリア層を形成すること
ができる。従って、ゲイト電極からゲイト電極中に含ま
れる材料成分がゲイト絶縁膜中に拡散することを防ぐこ
とができると同時に活性層から水素イオンや結晶化を助
長する金属元素（例えばＮｉ）がゲイト絶縁膜内に拡散
してくるのを防ぐことができる。図６に示すような構成
を採用することで、ゲイト絶縁膜の電気的な安定性を向
上させることができ、ＴＦＴを特性を高めることができ
る。
【００５７】〔実施例６〕図６に示すのは、図３に示す
ＴＦＴのゲイト絶縁膜３０５における窒素（Ｎ）の組成
比率が活性層界面からゲイト電極界面に向かってＵ字型
に漸次変化（滑らかに変化、または滑らかと見なせる変
化、または滑らかと近似できる変化）している場合の例
である。しかし、窒素の構成比が滑らかに変化しておら
ず段階的に変化している場合であっても、図６に示す場
合と同様な効果を得ることができる。
【００５８】図７に本実施例におけるゲイト絶縁膜（Ｓ
ｉＯx Ｎy で示される薄膜）中における窒素の組成比率
を示す。図７に示すのは、ゲイト絶縁膜において、活性
層側から段階的（この場合は３段階）に窒素濃度（窒素
の組成比率）を減少させ、ゲイト電極側に向かって段階
的（この場合は３段階）に窒素濃度（窒素の組成比率）
を増加させた例である。なお、ｍａｘは３原子％〜30原
子％、ｍｉｎは0.01原子％〜３原子％である。
【００５９】図７に示すような構成を得るには、必要と
する段階の回数にゲイト絶縁膜の成膜回数を分け、その
段階毎に導入する原料ガスの混合比を制御すればよい。
図７に示すような構成を採用した場合、段階的に変化す
る部分において誘電率が非連続的に変化するので、等価
的にキャパシタが直列に接続された状態となるという問
題がある。即ち、等価的にキャパシタが直列に接続され
た状態となることで、ゲイト絶縁膜中に電荷が充電され
た状態が実現されてしまうという問題がある。（従っ
て、この点に関しては、図６に示すように連続的に組成
比率を変化させた方がより好ましい）
【００６０】〔実施例７〕本実施例は、図７に示す構成
の変形であり、図８に示すような構成でＳｉＯxＮy で
示されるゲイト絶縁膜中における窒素の構成比を変化さ
せたとを特徴とする。なお、ｍａｘは３原子％〜30原子
％、ｍｉｎは0.01原子％〜３原子％である。
【００６１】〔実施例８〕本実施例を図９に示す。ま
ず、ガラス基板４０１上に下地酸化膜４０２として厚さ
２０００Åの酸化珪素膜を形成する。続いて、プラズマ
ＣＶＤ法によって非晶質珪素膜４０３を５００Å堆積す
る。さらに、非晶質珪素膜表面に薄く酢酸ニッケル膜を
スピンコーティング法によって形成する。そして、５５
０度で４時間の熱アニールをおこない、結晶化させる。
さらに結晶性を高めるには光アニールをおこなう。（図
９（Ａ））
【００６２】つぎに、珪素膜４０３をパターニングし、
島状領域４０４、４０５を形成する。その後、酸素を１
０〜９０％含有する酸素／窒素雰囲気中で、光アニール
をおこなうことによって、島状領域４０４、４０５表面
に１０〜１００Å程度の酸化珪素膜４０６を形成する。
本実施例においては、ＫｒＦエキシマレーザー（波長２
４８ｎｍ）を使用するが、それ以外のレーザーもしくは
他の同等な光源を使用してもかまわない。レーザーのエ
ネルギー密度は２００〜３５０ｍＪ／ｃｍ2 が適当で、
最適なエネルギー密度は、膜の結晶化度、厚さ、表面の
凹凸、等によって異なるので、それらの条件に合わせて
調整すればよい。また、このレーザー照射の工程におい
ては、上記の結晶性珪素膜中に残留した非晶質領域も結
晶化し、さらに、珪素膜の結晶性を改善することができ
る。ここで得られた酸化珪素膜４０６は、熱酸化によっ
て得られた酸化珪素膜に近く、緻密で均一な膜であり、
珪素膜との界面が理想的な状態にあるため、その後、該
酸化珪素膜上にゲイト絶縁膜を形成した場合、特性と信
頼性の高いゲイト絶縁膜が得られる。（図９（Ｂ））
【００６３】そしてこの島状領域４０４、４０５を覆っ
て、実施例１と同様に、ゲイト絶縁膜４０７となるＳｉ
Ｏx Ｎy 膜を２００〜１５００Åの厚さに形成する。以
上のレーザー照射による光アニール酸化およびゲイト絶
縁膜の成膜工程は図１１に示される装置を用いておこな
う。図１１に示したのは装置の概念図で、プラズマＣＶ
Ｄ成膜装置とレーザー処理装置（例えば、レーザーアニ
ール装置）を組み合わせたもので、２つの装置の間には
予備室を１つ設けてある。図において、１はプラズマＣ
ＶＤ装置のチャンバーであり、２はレーザーアニール装
置のチャンバーである。これらのチャンバーにはガス導
入バルブ７、１８と排気バルブ８、１９を設け、必要な
ガスを導入し、排気できるようにし、また、内部の圧力
を適切な値に保てるようにされている。
【００６４】チャンバー１には、さらに、電極４、５が
設けられ、電極５上には処理されるべき基板（試料）６
を置き、電極４にはＲＦ電源（例えば、周波数１３．５
６ＭＨｚ）３が接続されている。そして、チャンバー内
に適切なガス（例えば、モノシランやジシランと酸素、
亜酸化窒素等）を導入し、電極間に放電を生じさせて、
基板６上に被膜を形成する。基板は必要によって加熱さ
れてもよい。チャンバー２には窓１４が設けられ、レー
ザー装置１１からミラー１２、レンズ１３を経由したレ
ーザー光が窓を通して、サンプルホルダー１５上の基板
１７に照射される。基板はヒーター１６によって２００
〜５００℃、好ましくは３００〜４００℃に加熱され
る。光アニールによる酸化を再現性良くおこなう際には
この加熱は有効である。
【００６５】チャンバー２では、レーザーアニールによ
って活性層表面の光酸化、およびそれと同時に活性層の
結晶性を改善することによって特性の向上が図られる。
この際、レーザーアニール装置のチャンバー内を酸素雰
囲気とすることによって、非単結晶シリコン膜の結晶性
の改善とその表面への酸化膜の形成が同時に行われる。
同様にアンモニア雰囲気のような窒化性の雰囲気でレー
ザーアニールをおこなうと、窒化膜が形成される。亜酸
化窒素雰囲気、もしくは酸素とアンモニアの混合雰囲気
であれば、酸化窒化膜が形成される。
【００６６】サンプルホルダーは可動式で、基板を乗せ
たまま、徐々に図の左側に移動することができる。その
結果、基板全面にレーザー処理をおこなうことができ
る。例えば、基板が３００ｍｍ×４００ｍｍであるとす
れば、レーザービームの形状を２×３５０ｍｍの線状と
することによって、基板の全面をレーザー処理できる。
また、このときのホルダーの移動速度が２０ｍｍ／秒で
あれば、１枚の基板の処理時間は４００÷２０＝２０秒
である。
【００６７】島状の結晶シリコン膜が成膜された基板は
以下のような順序で処理される。まず、予備室を１０-5
〜１ｔｏｒｒに排気する。一方、レーザー処理装置のチ
ャンバー２も同じ程度に排気されている。そして、予備
室とレーザー処理装置の間のゲートを開けて、予備室か
らレーザー処理装置に基板を移送する。移送後、ゲート
は閉じられ、チャンバー２内に適当な圧力のガスを導入
する。さらにサンプルホルダー１５をヒーター１６によ
って適切な温度にまで加熱する。温度が安定し、レーザ
ー処理装置にセットされた基板の精密な位置合わせが完
了したら、レーザー処理がおこなわれる。このレーザー
照射によって、珪素膜の結晶性を向上させる。この際に
は、雰囲気は、１〜１０００ｔｏｒｒの圧力で、酸素も
しくは酸化窒素（例えば、亜酸化窒素（Ｎ2 Ｏ）、二酸
化窒素（ＮＯ2 ）等）の分圧が１０％以上となるように
する。この結果、レーザー照射と同時に珪素膜表面に薄
い酸化珪素膜が形成される。
【００６８】その後、チャンバー２を排気して、１０-5
〜１ｔｏｒｒの圧力にし、再び、基板を予備室９に戻
し、さらに、予備室と同じ程度に排気されたプラズマＣ
ＶＤ成膜室１に移送する。そして、成膜手順にしたがっ
て、酸化珪素、窒化珪素等の絶縁膜を形成する。この成
膜工程の間にあっては、チャンバー１では別の基板の処
理をおこなってもよい。成膜終了後、成膜装置１の内部
を排気して、１０-5〜１ｔｏｒｒの圧力にし、成膜装置
１と予備室の間のゲートを開けて、基板をやはり同じ程
度に排気された予備室に移送し、予備室を大気圧と同じ
圧力にし、基板を大気に取り出す。
【００６９】以上の工程において、例えば、基板のセッ
ティングから位置合わせ、取り出しまでを含めた基板１
枚に対するレーザー装置での処理時間が、基板のセッテ
ィング、排気をも含めたプラズマＣＶＤ装置での成膜時
間とほぼ等しければ、レーザー処理装置からプラズマＣ
ＶＤ装置まで待ち時間無しで処理できる。もし、基板１
枚のレーザーの処理時間が、プラズマＣＶＤでの成膜時
間の半分であれば、プラズマＣＶＤでの成膜を一度に２
枚おこなうようにすればよい。この場合には、最初に２
枚の基板が予備室にストックされ、その後、うち１枚が
レーザー処理装置に送られ、処理され、他の１枚は予備
室に保存される。そして、最初の１枚が処理された後に
予備室に保存されていた１枚が処理される。２枚とも処
理されたのちにプラズマＣＶＤ装置に送られ、２枚同時
に成膜される。
【００７０】このようにレーザーアニールによる光酸化
およびゲイト絶縁膜の成膜を終了した後、厚さ２０００
Å〜５μｍのアルミニウム膜を電子ビーム蒸着法によっ
て形成して、これをパターニングし、図９（Ｃ）に示す
ようにゲイト電極４０８、４０９を形成する。ゲイト電
極はその後、陽極酸化を施すことによって、厚さ１５０
０〜２０００Åの陽極酸化物被膜をその側面および上面
に形成する。陽極酸化の条件は実施例２と同様とする。
（図９（Ｃ）） その後、イオンドーピング法によって、各ＴＦＴの島状
領域４０４、４０５中に、ゲイト電極部をマスクとして
自己整合的に一導電型を付与する不純物を注入する。こ
の際には、最初に全面にフォスフィン（ＰＨ3 ）をドー
ピングガスとして燐を注入してＮ型不純物領域４１０、
４１１を形成する。（図９（Ｄ））
【００７１】その後、図の島状領域４０４だけをフォト
レジスト４１２で覆って、ジボラン（Ｂ2 Ｈ6 ）をドー
ピングガスとして、不純物領域４１１だけに硼素を注入
する。このとき、Ｎ型不純物領域４１１が反転して、Ｐ
型不純物領域４１３を形成する。（図９（Ｅ）） この際、ドーズ量は、燐は２〜８×１０15ｃｍ-2、硼素
は４〜１０×１０15ｃｍ-2とし、硼素のドーズ量が燐を
上回るように設定するとよい。
【００７２】さらに、ＫｒＦエキシマーレーザーを照射
して、上記不純物領域４１０、４１３の導入によって、
結晶性の劣化した部分の結晶性を改善させるとともに、
注入された不純物の活性化をおこなう。レーザーのエネ
ルギー密度は２００〜４００ｍＪ／ｃｍ2 、好ましくは
２５０〜３００ｍＪ／ｃｍ2 とするとよい。さらに効果
を高めるために、レーザーアニール後に３５０〜５５０
度の温度で熱アニールをおこなってもよい。ゲイト電極
は陽極酸化物被膜で覆われているため、上記の温度で熱
アニールをおこなっても、ゲイト電極の変形等は観察さ
れない。
【００７３】こうして、Ｎ型不純物領域および、Ｐ型不
純物領域を形成する。これらの領域のシート抵抗は２０
０〜８００Ω／ｃｍ2 である。その後、全面に層間絶縁
物４１４として、酸化珪素膜を厚さ３０００Å形成す
る。そして、ＴＦＴのソース／ドレインにコンタクトホ
ールを形成し、ソース／ドレイン電極４１５、４１６、
４１７を形成する。（図９（Ｆ）） 以上のようにして、ＣＭＯＳ型のＴＦＴが形成される。
【００７４】〔実施例９〕本実施例は、実施例５におけ
る構成のゲイト絶縁膜を利用して、ＣＭＯＳ型のＴＦＴ
を形成した例である。図９に本実施例で示すＴＦＴの構
成を示す。まず、基板４０１上に下地膜４０２としてＳ
ｉＯx Ｎy をプラズマＣＶＤ法によって１０００Åの厚
さに成膜する。さらに、プラズマＣＶＤ法により非晶質
珪素膜を５００Åの厚さに形成する。さらに、実施例８
と同様に酢酸ニッケルを用いて、熱アニールを行い結晶
化せしめる。（図９（Ａ）） その後、活性層となる珪素膜４０３をパターニングし、
島状領域４０４、４０５を形成する。その後、Ｎ2 Ｏ雰
囲気中において、レーザーアニールをおこなうことによ
って、島状領域４０４、４０５表面に１０〜１００Å程
度の酸化珪素膜４０６を形成する。本実施例において
は、ＫｒＦエキシマレーザー（波長２４８ｎｍ）を使用
する。また、このレーザー照射の工程において、上記の
結晶性珪素膜中に残留した非晶質領域も結晶化し、さら
に、珪素膜の結晶性を改善することができる。（図９
（Ｂ））
【００７５】島状領域４０４、４０５を形成した後、ゲ
イト絶縁膜４０７としてＳｉＯx Ｎy で示される薄膜を
形成する。本実施例においては、実施例５と同様に、ゲ
イト絶縁膜４０７において、その組成比率を図６に示す
ようなものを用いる。図６に示すのは、ゲイト絶縁膜４
０６を構成するＳｉＯx Ｎy 膜における窒素（Ｎ）の組
成比率を示すものであり、ゲイト絶縁膜４０６中におけ
る窒素の組成比率を島状領域４０４、４０５側からゲイ
ト電極４０８、４０９側に向かって、Ｕ字型に変化する
ように構成したことを特徴としている。
【００７６】本実施例では、図１２に示される、マルチ
チャンバー構成の装置を用いる。図１１の装置は２つの
装置が直線状に接続されたマルチチャンバーであった
が、本実施例の装置は星型のマルチチャンバーである。
すなわち、基板の出し入れのための搬入搬出室を構成す
るチャンバー２１、基板に対して各種加熱処理（例え
ば、水素雰囲気でのアニール）をおこなう加熱処理室を
構成するチャンバー２３、レーザー光の照射を行うレー
ザー処理室を構成するチャンバー２５、プラズマＣＶＤ
法で酸化窒化珪素の成膜を行うための成膜室を構成する
チャンバー２７と、共通の予備室（搬送室）２９を有す
る。また、予備室と各チャンバーとはゲイト２２、２
４、２６、２８によって接続される。基板は３１〜３４
に示されるように共通の予備室２９に配置されたロボッ
トハンド３０によって、各チャンバー間を移送される。
搬入搬出室には複数枚の基板をカセットの状態でセット
するとロボットによって自動的に１枚づつ各チャンバー
に移送され、処理が終了した基板は自動的にカセットに
戻されるような、いわゆるカセット・トゥー・カセット
（Ｃ−ｔｏ−Ｃ）方式を採用してもよい。
【００７７】以上の工程では、最初にレーザーアニール
をチャンバー２５でおこない、次に基板を成膜チャンバ
ー２７に移送して、ゲイト絶縁膜の成膜をおこなう。こ
のように、図１２の装置を用いることによって、レーザ
ーアニール処理した珪素膜を外気にさらさせることな
く、その上にゲイト絶縁膜を成膜できる。以上の工程の
後、厚さ５０００Åのアルミニウム膜を用いてゲイト電
極４０８、４０９を形成する。ゲイト電極の上面および
側面には陽極酸化物被膜を形成する。（図９（Ｃ））
【００７８】その後、イオンドーピング法によって、各
ＴＦＴの島状領域４０４、４０５中に、Ｎ型不純物領域
４１０、４１１を形成する。（図９（Ｄ）） そして、島状領域４０４だけをフォトレジスト４１２で
覆って、Ｐ型不純物を注入し、Ｐ型不純物領域４１３を
形成する。（図９（Ｅ）） そして、５００度、２０分の熱アニールをおこない、ド
ーピングされた不純物の活性化をおこなう。さらに、Ｋ
ｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２
０ｎｓｅｃ）を照射して、より活性化を高める。その
後、再び、５００度、２０分の熱アニールをおこない、
ソース／チャネル接合、ドレイン／チャネル接合に形成
されるトラップ準位を除去する。
【００７９】その後、全面に層間絶縁物４１４として、
酸化珪素膜を厚さ３０００Å形成する。以上のレーザー
アニールから層間絶縁物の成膜までは、図１２に示す装
置を用いておこなえばよい。すなわち、最初に熱処理の
チャンバー２３において熱アニールをおこない、次に、
基板をレーザー処理のチャンバー２５に移送し、レーザ
ーアニールをおこなう。その後、再び、熱処理のチャン
バー２３に移送し、熱アニールをおこない、続いて、成
膜チャンバー２７に移送して、層間絶縁物を成膜する。
【００８０】以上の工程においては、レーザーアニール
と成膜の工程は、ほぼ同じ程度の処理速度とすることが
できるが、熱アニールはそれらの１０倍程度の時間が必
要である。そのため、熱アニールは基板１０枚をまとめ
て処理することとなる。そのため、レーザーアニールさ
れた基板を１０枚以上、予備室２９にストックできるよ
うな構成とすればよい。以上のようにして層間絶縁物を
形成した後、ＴＦＴのソース／ドレインにコンタクトホ
ールを形成し、ソース／ドレイン電極９１５、９１６、
９１７を形成する。（図９（Ｆ）） 以上のようにして、ＣＭＯＳ型のＴＦＴが形成される。
【００８１】〔実施例１０〕本実施例は、実施例６にお
けるゲイト絶縁膜成膜工程前に、フッ素もしくは塩素を
含んだ酸化雰囲気中において、レーザーアニールを施す
ことによって、結晶性珪素膜中における不純物の除去を
おこなうものである。まず、基板５０１上に下地膜５０
２としてＳｉＯx Ｎy をプラズマＣＶＤ法によって１４
００Åの厚さに成膜する。さらに、プラズマＣＶＤ法に
より非晶質珪素膜を５００Åの厚さに形成し、結晶化さ
せる。（図１０（Ａ））
【００８２】その後、珪素膜５０３をエッチングし、島
状領域５０４を形成する。そして、基板を塩化水素を３
０％含む酸素雰囲気中において、ＫｒＦエキシマレーザ
ー光（波長２４８ｎｍ）を照射する。照射エネルギーの
密度は２５０〜４５０ｍＪ／ｃｍ2 、例えば、３００ｍ
Ｊ／ｃｍ2 とし、１か所につき１０〜５０ショットを照
射する。基板温度は２００〜５００度とすることが望ま
しい。このレーザー照射によって、島状領域５０４の表
面に存在していたニッケルは塩素と化合して蒸発し、あ
るいは、形成された酸化珪素膜５０５に選択的に取り込
まれる。
【００８３】酸化珪素膜５０５は塩素を含む組成を有
し、その厚さはレーザーのエネルギー密度、ショット数
によって異なるが、１０〜５０Å程度である。この際、
塩化水素の代わりに四塩化炭素、三フッ化窒素、六フッ
化二炭素等でも構わない。また、この工程においては活
性層にも塩素が導入される。（図１０（Ｂ）） その後、この上にゲイト絶縁膜を形成してもよいが、本
実施例では、基板をフッ酸系のエッチャントに浸して酸
化珪素膜５０５のエッチングをおこなう。この処理によ
り、酸化珪素膜５０５がエッチングされ、不純物である
ニッケルも同時に除去され、活性層５０４中のニッケル
濃度は極めて小さいものとなる。
【００８４】その後、ゲイト絶縁膜５０６としてＳｉＯ
x Ｎy で示される薄膜を形成する。本実施例において
は、実施例６と同様に、ゲイト絶縁膜５０６において、
その組成比率を図７に示すようなものを用いる。図７に
示すような構成を得るには、必要とする段階の回数にゲ
イト絶縁膜の成膜回数を分け、その段階毎に導入する原
料ガスの混合比を制御すればよい。その後、厚さ５００
０Åのアルミニウム膜を用いて、ゲイト電極５０７を形
成する。（図１０（Ｃ））
【００８５】その後、イオンドーピング法によって、島
状領域５０４中に、ゲイト電極部をマスクとして自己整
合的に不純物を注入する。この際には、フォスフィン
（ＰＨ3 ）をドーピングガスとして燐を注入してＮ型不
純物領域５０８を形成する。この場合のドーズ量は１×
１０14〜５×１０17ｃｍ-2、加速電圧は６０〜９０ｋ
Ｖ、例えば、ドーズ量を１×１０15ｃｍ-2、加速電圧は
８０ｋＶとする。（図１０（Ｄ）） さらに、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、
パルス幅２０ｎｓｅｃ）を照射して、上記不純物領域５
０８の導入によって、結晶性の劣化した部分の結晶性を
改善させるとともに、注入された不純物の活性化をおこ
なう。レーザーのエネルギー密度は２００〜４００ｍＪ
／ｃｍ2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 とす
る。
【００８６】その後、全面に層間絶縁物５０９として、
酸化珪素膜を厚さ３０００Å形成する。そして、層間絶
縁膜５０９とゲイト絶縁膜５０６のエッチングをおこな
って、ソースにコンタクトホールを形成する。そして、
スパッタ法によってアルミニウム膜を形成し、これをエ
ッチングしてソース電極５１０を形成する。（図１０
（Ｅ）） さらに、パッシベーション膜５１１として窒化珪素膜を
３０００Åに成膜する。その後、このパッシベーション
膜５１１と層間絶縁膜５０９とゲイト絶縁膜５０６のエ
ッチングをおこなって、ドレインにコンタクトホールを
形成する。そして、スパッタ法によってインディウム錫
酸化物被膜（ＩＴＯ膜）を成膜し、これをエッチングし
て画素電極５１２を形成する。（図１０（Ｆ）） 以上のようにして、アクティブマトリクス回路の画素ト
ランジスタを形成することができる。
【００８７】
【効果】絶縁基板、特にガラス基板上に設けられたＴＦ
Ｔのゲイト絶縁膜をＳｉＯx Ｎy とすることによって、 ・ゲイト電極の静電破壊を防止することがでる。 ・ＳｉＮ結合によってＮａや重金属イオンのドリフトを
防ぐことができる。 ・膜中に固定電荷が存在することがないので、Ｃ─Ｖ特
性にヒステリシスが出ず、安定した動作を期待すること
ができる。
【００８８】また上記ＳｉＯx Ｎy 膜の作製方法に際し
て、原料ガスとしてクロールシラン、またはジクロール
シランを用いることで、膜中にＣｌ（塩素）を添加する
ことができ、このＣｌの働きで不純物イオンを固定化す
ることができ、上記効果に加えてさらに安定した効果を
得ることができる。
【００８９】また、ＳｉＯx Ｎy 膜で構成されるゲイト
絶縁膜中において、Ｎの組成比率を活性層および／また
はゲイト電極との界面において最大とすることによっ
て、活性層および／またはゲイト電極からゲイト絶縁膜
中に各種イオンや元素が拡散しない構成を実現すること
ができる。
【図面の簡単な説明】
【図１】 実施例１におけるＴＦＴの作製工程を示す。
【図２】 実施例２におけるＴＦＴの作製工程を示す。
【図３】 実施例３におけるＴＦＴの作製工程を示す。
【図４】 ゲイト絶縁膜中における窒素の組成比率の分
布を示す。
【図５】 ゲイト絶縁膜中における窒素の組成比率の分
布を示す。
【図６】 ゲイト絶縁膜中における窒素の組成比率の分
布を示す。
【図７】 ゲイト絶縁膜中における窒素の組成比率の分
布を示す。
【図８】 ゲイト絶縁膜中における窒素の組成比率の分
布を示す。
【図９】 実施例８および実施例９におけるＴＦＴの作
製工程を示す。
【図１０】 実施例１０におけるＴＦＴの作製工程を示
す。
【図１１】 実施例で用いるレーザーアニール装置およ
び成膜装置を示す。
【図１２】 実施例で用いる装置のシステムを示す。
【符号の説明】
１０１ ガラス基板 １０２ 下地酸化膜 １０３ 珪素膜 １０４ 保護膜 １０５ 活性層（ＮＴＦＴ用） １０６ 活性層（ＰＴＦＴ用） １０７ ゲイト絶縁膜（ＳｉＯx Ｎy 膜） １０８ ゲイト電極（ＮＴＦＴ用） １０９ ゲイト電極（ＰＴＦＴ用） １１０ Ｎ型不純物領域 １１１ Ｎ型不純物領域 １１２ Ｐ型不純物領域 １１３ Ｐ型不純物領域 １１４ 層間絶縁物 １１５〜１１７ 金属配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１７Ｕ ６１７Ｖ ６２７Ｇ

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に活性層を形成する第１の工程
    と、 酸化性または窒化性雰囲気において、前記活性層に対し
    て、レーザーまたはそれと同等な強光を照射する第２の
    工程と、前記 活性層上に、主として、珪素、酸素、窒素で構成さ
    れる被膜をブラズマＣＶＤ法によって形成する第３の工
    程と、 を有し、 前記第２の工程以後、前記第３の工程で前記被膜を形成
    するまで、前記活性層表面は実質的に大気にさらさない
    ことを特徴とする半導体装置の作製方法。
  2. 【請求項２】 請求項１において、前記被 膜は、ＳｉＯｘＮｙで示される材料で形成されて
    おり、そのエネルギーバンドギャップは５．３〜７．０
    ｅＶであり、比誘電率は４〜６であり、ｘ及びｙは、０
    ＜ｘ＜２、０＜ｙ＜４／３を満たすことを特徴とする半
    導体装置の作製方法。
  3. 【請求項３】 請求項１において、前記被膜は、窒素の
    膜厚方向に対する濃度分布が変化していることを特徴と
    する半導体装置の作製方法。
  4. 【請求項４】 請求項１乃至請求項３のいずれかにおい
    て、前記被膜は、窒素の組成比率が前記活性層との界面
    において最大となっていることを特徴とする半導体装置
    の作製方法。
  5. 【請求項５】 請求項１乃至請求項４のいずれかにおい
    て、前記第２の工程の雰囲気は、塩素またはフッ素を含
    むことを特徴とする半導体装置の作製方法。
  6. 【請求項６】 基板上に結晶性珪素膜を形成する第１の
    工程と、 前記結晶性珪素膜をパターニングして活性層を形成する
    第２の工程と、 酸化性または窒化性雰囲気において、前記活性層に対し
    て、レーザーまたはそれと同等な強光を照射する第３の
    工程と、 前記活性層上に、ゲイト絶縁膜として、主として珪素、
    酸素、窒素で構成される被膜をプラズマＣＶＤ法によっ
    て形成する第４の工程と、 前記ゲイト絶縁膜上にゲイト電極を形成する第５の工程
    と、 を有し、 前記第３の工程以後、前記第４の工程で前記被膜を形成
    するまで、前記活性層表面を実質的に大気にさらさない
    ことを特徴とする半導体装置の作製方法。
  7. 【請求項７】 請求項６において、前記ゲイト絶縁膜
    は、窒素の膜厚方向に対する濃度分布が変化しているこ
    とを特徴とする半導体装置の作製方法。
  8. 【請求項８】 請求項６又は請求項７において、前記ゲ
    イト絶縁膜は、ＳｉＯｘＮｙで示される材料で形成さ
    れ、そのエネルギーバンドギャップは５．３〜７．０ｅ
    Ｖであり、比誘電率は４〜６であり、Ｘ及びｙは、０＜
    ｘ＜２、０＜ｙ＜４／３を満たすことを特徴とする半導
    体装置の作製方法。
  9. 【請求項９】 請求項６乃至請求項８のいずれかにおい
    て、前記ゲイト絶縁膜は、窒素の組成比率が前記ゲイト
    電極および／または前記活性層との界面において最大と
    なっていることを特徴とする半導体装置の作製方法。
  10. 【請求項１０】請求項６乃至請求項９のいずれかにおい
    て、前記第３の工程の雰囲気は、塩素またはフッ素を含
    むことを特徴とする半導体装置の作製方法。
  11. 【請求項１１】 請求項６乃至請求項１０のいずれかに
    おいて、前記活性層中には珪素の結晶化を助長する金属
    元素が含まれていることを特徴とする半導体装置の作製
    方法。
  12. 【請求項１２】 請求項１１において、前記金属元素と
    してＮｉ、Ｆｅ、Ｃｏ、Ｒｕ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
    ｔ、Ｃｕ、Ａｇ、Ａｕから選ばれた一種または複数種類
    の元素を用いることを特徴とする半導体装置の作製方
    法。
JP6165931A 1994-06-23 1994-06-23 半導体装置の作製方法 Expired - Fee Related JP3072000B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6165931A JP3072000B2 (ja) 1994-06-23 1994-06-23 半導体装置の作製方法
US08/494,560 US5620910A (en) 1994-06-23 1995-06-22 Method for producing semiconductor device with a gate insulating film consisting of silicon oxynitride
KR1019950017007A KR100309627B1 (ko) 1994-06-23 1995-06-23 반도체장치제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6165931A JP3072000B2 (ja) 1994-06-23 1994-06-23 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH088439A JPH088439A (ja) 1996-01-12
JP3072000B2 true JP3072000B2 (ja) 2000-07-31

Family

ID=15821738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6165931A Expired - Fee Related JP3072000B2 (ja) 1994-06-23 1994-06-23 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US5620910A (ja)
JP (1) JP3072000B2 (ja)
KR (1) KR100309627B1 (ja)

Families Citing this family (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244891C (zh) * 1992-08-27 2006-03-08 株式会社半导体能源研究所 有源矩阵显示器
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
TW241377B (ja) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN1328761C (zh) 1993-12-02 2007-07-25 株式会社半导体能源研究所 半导体器件的制造方法
US6798023B1 (en) 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
TW297950B (ja) 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1056180A (ja) * 1995-09-29 1998-02-24 Canon Inc 半導体装置及びその製造方法
US6444506B1 (en) * 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
US6027960A (en) * 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
JP3907726B2 (ja) 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JP3124480B2 (ja) 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW319912B (ja) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4421632B2 (ja) * 1996-01-19 2010-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4286644B2 (ja) * 1996-01-19 2009-07-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4286645B2 (ja) * 1996-01-19 2009-07-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
TW317643B (ja) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JP3472024B2 (ja) 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
US6040249A (en) * 1996-08-12 2000-03-21 Texas Instruments Incorporated Method of improving diffusion barrier properties of gate oxides by applying ions or free radicals of nitrogen in low energy
US5827769A (en) * 1996-11-20 1998-10-27 Intel Corporation Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
US5880029A (en) * 1996-12-27 1999-03-09 Motorola, Inc. Method of passivating semiconductor devices and the passivated devices
US5885904A (en) * 1997-02-14 1999-03-23 Advanced Micro Devices, Inc. Method to incorporate, and a device having, oxide enhancement dopants using gas immersion laser doping (GILD) for selectively growing an oxide layer
US5913113A (en) * 1997-02-24 1999-06-15 Lg Electronics Inc. Method for fabricating a thin film transistor of a liquid crystal display device
JPH10256539A (ja) * 1997-03-10 1998-09-25 Fujitsu Ltd 半導体装置及びその製造方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10282414A (ja) * 1997-04-09 1998-10-23 Canon Inc ズームレンズ
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6033998A (en) * 1998-03-09 2000-03-07 Lsi Logic Corporation Method of forming variable thickness gate dielectrics
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000208775A (ja) * 1999-01-18 2000-07-28 Furontekku:Kk 半導体装置とその製造方法
US6703283B1 (en) * 1999-02-04 2004-03-09 International Business Machines Corporation Discontinuous dielectric interface for bipolar transistors
KR100300628B1 (ko) * 1999-02-08 2001-09-26 윤종용 실리콘 옥시나이트라이드 보호층을 갖는 반도체 장치 및 그 제조 방법
US6326219B2 (en) * 1999-04-05 2001-12-04 Ultratech Stepper, Inc. Methods for determining wavelength and pulse length of radiant energy used for annealing
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP3875455B2 (ja) * 1999-04-28 2007-01-31 株式会社東芝 半導体装置の製造方法
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
CA2389607A1 (en) 2000-10-10 2002-04-18 The Trustees Of Columbia University Method and apparatus for processing thin metal layers
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6692326B2 (en) * 2001-06-16 2004-02-17 Cld, Inc. Method of making organic electroluminescent display
US6716740B2 (en) * 2001-10-09 2004-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for depositing silicon oxide incorporating an outgassing step
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2004017380A2 (en) * 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
JP4873858B2 (ja) 2002-08-19 2012-02-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造
TWI246238B (en) * 2002-10-28 2005-12-21 Orbotech Ltd Selectable area laser assisted processing of substrates
JP2004153175A (ja) * 2002-10-31 2004-05-27 Nec Electronics Corp 半導体集積回路及びその半導体基板
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
WO2004075263A2 (en) * 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
US9725805B2 (en) 2003-06-27 2017-08-08 Spts Technologies Limited Apparatus and method for controlled application of reactive vapors to produce thin films and coatings
US7638167B2 (en) * 2004-06-04 2009-12-29 Applied Microstructures, Inc. Controlled deposition of silicon-containing coatings adhered by an oxide layer
US20050271893A1 (en) * 2004-06-04 2005-12-08 Applied Microstructures, Inc. Controlled vapor deposition of multilayered coatings adhered by an oxide layer
CN1577796A (zh) * 2003-07-10 2005-02-09 精工爱普生株式会社 电子器件的制造方法和半导体器件的制造方法
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005029547A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
JP2005228819A (ja) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp 半導体装置
JP4232675B2 (ja) * 2004-04-01 2009-03-04 セイコーエプソン株式会社 半導体装置の製造方法
WO2005121397A2 (en) * 2004-06-04 2005-12-22 Applied Microstructures, Inc. Controlled vapor deposition of multilayered coatings adhered by an oxide layer
JP4579637B2 (ja) * 2004-10-01 2010-11-10 東京エレクトロン株式会社 半導体記憶装置及びその製造方法
TWI247432B (en) * 2004-12-03 2006-01-11 Chunghwa Picture Tubes Ltd Manufacturing method of thin film transistor and poly-silicon layer
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR100755753B1 (ko) * 2006-03-30 2007-09-05 주식회사 아이피에스 샤워헤드 히팅유니트 및 그를 채용한 박막증착장치
JP2009130100A (ja) * 2007-11-22 2009-06-11 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置
US7932164B2 (en) * 2008-03-17 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers
KR102094683B1 (ko) * 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
US8765609B2 (en) 2012-07-25 2014-07-01 Power Integrations, Inc. Deposit/etch for tapered oxide
CN104218090B (zh) * 2013-05-31 2017-01-04 上海和辉光电有限公司 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置
KR101703697B1 (ko) 2015-03-10 2017-02-22 (주)아피스 낚시대 받침구
EP3550595B1 (en) * 2016-11-30 2024-04-10 Ricoh Company, Ltd. Coating liquid for forming oxide or oxynitride insulator film and a method for manufacturing using the coating liquid
CN113299667A (zh) * 2021-05-10 2021-08-24 Tcl华星光电技术有限公司 Mled显示面板及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS588128B2 (ja) * 1979-08-05 1983-02-14 山崎 舜平 半導体装置作製方法
KR910003742B1 (ko) * 1986-09-09 1991-06-10 세미콘덕터 에너지 라보라터리 캄파니 리미티드 Cvd장치
JPS6372131A (ja) * 1986-09-16 1988-04-01 Fujitsu Ltd 半導体装置の製造方法
JPS63299322A (ja) * 1987-05-29 1988-12-06 Sony Corp 単結晶シリコン膜の形成方法
JPH01107547A (ja) * 1987-10-20 1989-04-25 Hitachi Cable Ltd 化合物半導体基板
JP2536230B2 (ja) * 1990-04-30 1996-09-18 日本電気株式会社 アクティブマトリクス型液晶ディスプレイ装置
EP0456199B1 (en) * 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH04304677A (ja) * 1991-04-01 1992-10-28 Ricoh Co Ltd アモルファスシリコン薄膜半導体装置とその製法
JPH05182923A (ja) * 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
US5424230A (en) * 1992-02-19 1995-06-13 Casio Computer Co., Ltd. Method of manufacturing a polysilicon thin film transistor
US5264396A (en) * 1993-01-14 1993-11-23 Micron Semiconductor, Inc. Method for enhancing nitridation and oxidation growth by introducing pulsed NF3
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates

Also Published As

Publication number Publication date
JPH088439A (ja) 1996-01-12
KR100309627B1 (ko) 2002-06-20
US5620910A (en) 1997-04-15

Similar Documents

Publication Publication Date Title
JP3072000B2 (ja) 半導体装置の作製方法
US5773325A (en) Method of making a variable concentration SiON gate insulating film
US7413966B2 (en) Method of fabricating polysilicon thin film transistor with catalyst
JP3378078B2 (ja) 半導体装置の作製方法
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
US5595944A (en) Transistor and process for fabricating the same
US5834071A (en) Method for forming a thin film transistor
US6541313B2 (en) Transistor and process for fabricating the same
KR100322655B1 (ko) 반도체장치와결정규소반도체의제작방법
JPH1140501A (ja) 半導体装置の製造方法及び半導体装置
JP2010206161A (ja) 成膜方法および半導体装置の製造方法
JP3165324B2 (ja) 半導体装置の作製方法
US6486046B2 (en) Method of forming polycrystalline semiconductor film
JP3122699B2 (ja) 薄膜状半導体装置の作製方法。
JP3347340B2 (ja) 薄膜トランジスタの製造方法
US20040106240A1 (en) Process for forming polysilicon layer and fabrication of thin film transistor by the process
JP2759411B2 (ja) 半導体装置およびその作製方法
JP4461731B2 (ja) 薄膜トランジスタの製造方法
JP3173757B2 (ja) 半導体装置の作製方法
JP4337554B2 (ja) 半導体装置の製造方法
JP2898365B2 (ja) 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜
JP4337555B2 (ja) 半導体装置の製造方法
JP4128552B2 (ja) 半導体装置の作製方法
JPH07335902A (ja) 半導体装置およびその作製方法
JP2001068682A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140526

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees