JP2009130100A - 薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置 - Google Patents
薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置 Download PDFInfo
- Publication number
- JP2009130100A JP2009130100A JP2007302972A JP2007302972A JP2009130100A JP 2009130100 A JP2009130100 A JP 2009130100A JP 2007302972 A JP2007302972 A JP 2007302972A JP 2007302972 A JP2007302972 A JP 2007302972A JP 2009130100 A JP2009130100 A JP 2009130100A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- silicon
- substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】薄膜トランジスタ14は、透光性基板1上において、多結晶シリコンの半導体層3上に積層するゲート絶縁膜4およびゲート電極6、及び、上記半導体層3のソース領域8、ドレイン領域9およびチャネル領域10を有する。そして、前記ゲート絶縁膜4は酸化シリコン膜4aからなり、ゲート電極6の底面と接する上記酸化シリコン膜4aの少なくとも表面は酸窒化シリコン層4bから成っている。ここで、ゲート電極6は、例えば500℃程度の比較的に低温で酸化シリコン膜と化学反応する高融点金属材料を含んで構成されている。
【選択図】図1
Description
Claims (10)
- 絶縁性基板上に多結晶シリコン膜によって形成されたチャネル領域、ソース領域およびドレイン領域を有する半導体層と、該半導体層上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを備えた薄膜トランジスタであって、
前記ゲート絶縁膜は酸化シリコンからなり、前記ゲート電極の底面と接する前記ゲート絶縁膜の少なくとも表面は酸窒化シリコンからなることを特徴とする薄膜トランジスタ。 - 前記酸窒化シリコンは、シリコン(Si)、窒素(N)、酸素(O)を主成分とし、窒素とシリコンとの組成比N/Siが0.1〜0.5の範囲にあることを特徴とする請求項1に記載の薄膜トランジスタ。
- 前記ゲート電極の側面あるいは上面は、酸窒化シリコン膜あるいは窒化シリコン膜により被覆されていることを特徴とする請求項1に記載の薄膜トランジスタ。
- 前記ゲート絶縁膜の前記半導体層との界面領域における窒素とシリコンとの組成比N/Siが0.01を超えないことを特徴とする請求項1、2又は3に記載の薄膜トランジスタ。
- 前記ゲート電極は、モリブデン(Mo)あるいはタングステン(W)を主成分とする金属材料からなることを特徴とする請求項1ないし4のいずれか一項に記載の薄膜トランジスタ。
- 絶縁性基板上に多結晶シリコン膜を形成してチャネル領域、ソース領域およびドレイン領域を有する半導体層を形成し、
前記半導体層上に酸化シリコン膜を形成し、
前記酸化シリコン膜を窒素の活性種に曝露し、少なくともその表面を酸窒化シリコンに改質し、
前記改質した酸化シリコン膜上にゲート電極を形成することを特徴とする薄膜トランジスタの製造方法。 - 前記酸化シリコン膜は、テトラエトキシシランを原料ガスに含むプラズマ励起気相成長法により形成し、前記窒素の活性種は、窒素、アンモニア(NH3)あるいはヒドラジン(N2H4)を主成分とする原料ガスのプラズマ励起により生成することを特徴とする請求項6に記載の薄膜トランジスタの製造方法。
- 前記酸窒化シリコンは、シリコン(Si)、窒素(N)、酸素(O)を主成分とし、窒素とシリコンとの組成比N/Siが0.1〜0.5の範囲にあることを特徴とする請求項6又は7に記載の薄膜トランジスタの製造方法。
- 前記ゲート電極は、モリブデン(Mo)あるいはタングステン(W)を主成分とする金属材料からなることを特徴とする請求項6、7又は8に記載の薄膜トランジスタの製造方法。
- 一主面上の行方向に配列された走査線、これら走査線に直交するように列方向に配列された信号線、前記走査線と信号線の交差部に配置されたスイッチング素子、該スイッチング素子に電気的に接続された画素電極、及び、前記走査線及び信号線に所定の信号電圧を供給する駆動用回路素子を有する第1の基板と、一主面上に配置された対向電極を有する第2の基板と、前記第1の基板と第2の基板との間に挟持された液晶組成物と、を備えた液晶表示装置において、
前記スイッチング素子及び駆動用回路素子の少なくとも一方は、前記第1の基板上に多結晶シリコン膜によって形成されたチャネル領域、ソース領域およびドレイン領域を有する半導体層と、該半導体層上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを備えた薄膜トランジスタであって、前記ゲート絶縁膜は酸化シリコンからなり、前記ゲート電極の底面と接する前記ゲート絶縁膜の少なくとも表面は酸窒化シリコンからなる薄膜トランジスタによって構成されていることを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007302972A JP2009130100A (ja) | 2007-11-22 | 2007-11-22 | 薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007302972A JP2009130100A (ja) | 2007-11-22 | 2007-11-22 | 薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009130100A true JP2009130100A (ja) | 2009-06-11 |
Family
ID=40820731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007302972A Pending JP2009130100A (ja) | 2007-11-22 | 2007-11-22 | 薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009130100A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120314072A1 (en) * | 2011-06-08 | 2012-12-13 | Fujitsu Ten Limited | Image generation apparatus |
JP2018523928A (ja) * | 2015-08-19 | 2018-08-23 | クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド | 薄膜トランジスタ及びその製造方法 |
CN113161229A (zh) * | 2021-04-12 | 2021-07-23 | 上海新昇半导体科技有限公司 | 多晶硅薄膜衬底的制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088439A (ja) * | 1994-06-23 | 1996-01-12 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2003287773A (ja) * | 2002-01-23 | 2003-10-10 | Seiko Epson Corp | 反射型電気光学装置、および電子機器 |
JP2005026358A (ja) * | 2003-06-30 | 2005-01-27 | Semiconductor Energy Lab Co Ltd | 窒化装置と、半導体装置およびその作製方法 |
-
2007
- 2007-11-22 JP JP2007302972A patent/JP2009130100A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088439A (ja) * | 1994-06-23 | 1996-01-12 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2003287773A (ja) * | 2002-01-23 | 2003-10-10 | Seiko Epson Corp | 反射型電気光学装置、および電子機器 |
JP2005026358A (ja) * | 2003-06-30 | 2005-01-27 | Semiconductor Energy Lab Co Ltd | 窒化装置と、半導体装置およびその作製方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120314072A1 (en) * | 2011-06-08 | 2012-12-13 | Fujitsu Ten Limited | Image generation apparatus |
JP2018523928A (ja) * | 2015-08-19 | 2018-08-23 | クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド | 薄膜トランジスタ及びその製造方法 |
CN113161229A (zh) * | 2021-04-12 | 2021-07-23 | 上海新昇半导体科技有限公司 | 多晶硅薄膜衬底的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102090894B1 (ko) | 반도체 장치의 제조 방법 | |
JP6994055B2 (ja) | 半導体装置 | |
KR100659921B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
US7951631B2 (en) | Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same | |
US20060097258A1 (en) | Semiconductor device and manufacturing method thereof | |
KR101675114B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR20160056323A (ko) | 표시 장치 | |
TW201703264A (zh) | 半導體裝置及其製造方法 | |
US20110210347A1 (en) | Semiconductor device and method of manufacturing the same | |
JP5292591B2 (ja) | Tft基板の製造方法 | |
KR101399608B1 (ko) | 반도체 장치의 제작방법 | |
WO2011065059A1 (ja) | 薄膜トランジスタとその製造方法、半導体装置とその製造方法、並びに表示装置 | |
US7859055B2 (en) | Thin film transistor | |
US20070002201A1 (en) | Thin film transistor substrate and manufacturing method thereof | |
US20120223308A1 (en) | Thin-film transistor, process for production of same, and display device equipped with same | |
JP2007173307A (ja) | 薄膜トランジスタ | |
US20070224740A1 (en) | Thin-film transistor and method of fabricating the same | |
JP5563888B2 (ja) | 薄膜トランジスタとその製造方法、アクティブマトリックス基板、及び電気光学装置 | |
WO2015119073A1 (ja) | 半導体装置およびその製造方法 | |
JP2009130100A (ja) | 薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置 | |
JP2010243741A (ja) | 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置 | |
US20110227087A1 (en) | Substrate for display device, and display device | |
JP2019102652A (ja) | 薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法 | |
JP2009021320A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP5117711B2 (ja) | 表示装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100826 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110419 |
|
A131 | Notification of reasons for refusal |
Effective date: 20121225 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A977 | Report on retrieval |
Effective date: 20121227 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130218 |
|
A711 | Notification of change in applicant |
Effective date: 20130624 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
A711 | Notification of change in applicant |
Effective date: 20130624 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130731 |
|
RD03 | Notification of appointment of power of attorney |
Effective date: 20130909 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |