JP5563888B2 - 薄膜トランジスタとその製造方法、アクティブマトリックス基板、及び電気光学装置 - Google Patents
薄膜トランジスタとその製造方法、アクティブマトリックス基板、及び電気光学装置 Download PDFInfo
- Publication number
- JP5563888B2 JP5563888B2 JP2010110116A JP2010110116A JP5563888B2 JP 5563888 B2 JP5563888 B2 JP 5563888B2 JP 2010110116 A JP2010110116 A JP 2010110116A JP 2010110116 A JP2010110116 A JP 2010110116A JP 5563888 B2 JP5563888 B2 JP 5563888B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal light
- shielding film
- gate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 103
- 238000004519 manufacturing process Methods 0.000 title claims description 67
- 239000011159 matrix material Substances 0.000 title claims description 48
- 238000000034 method Methods 0.000 title claims description 33
- 239000010409 thin film Substances 0.000 title claims description 24
- 239000010408 film Substances 0.000 claims description 541
- 229910052751 metal Inorganic materials 0.000 claims description 174
- 239000002184 metal Substances 0.000 claims description 174
- 239000010410 layer Substances 0.000 claims description 63
- 239000004065 semiconductor Substances 0.000 claims description 55
- 230000015572 biosynthetic process Effects 0.000 claims description 41
- 229910000838 Al alloy Inorganic materials 0.000 claims description 40
- 239000004973 liquid crystal related substance Substances 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 238000009832 plasma treatment Methods 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 238000010406 interfacial reaction Methods 0.000 claims description 4
- 238000007743 anodising Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 81
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 56
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- 239000007789 gas Substances 0.000 description 19
- 238000005530 etching Methods 0.000 description 17
- 238000000206 photolithography Methods 0.000 description 14
- 238000004544 sputter deposition Methods 0.000 description 14
- 229910001182 Mo alloy Inorganic materials 0.000 description 13
- 230000008859 change Effects 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000009751 slip forming Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- -1 amorphous ITO Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- NGPGDYLVALNKEG-UHFFFAOYSA-N azanium;azane;2,3,4-trihydroxy-4-oxobutanoate Chemical compound [NH4+].[NH4+].[O-]C(=O)C(O)C(O)C([O-])=O NGPGDYLVALNKEG-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 229910021472 group 8 element Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Description
本発明は、逆スタガード型の薄膜トランジスタとその製造方法、この薄膜トランジスタを備えたアクティブマトリックス基板及び電気光学装置に関するものである。
アクティブマトリックス型の液晶表示装置や有機ＥＬ（electroluminescence）表示装置等の電気光学装置の画素スイッチング素子には、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）が広く使用されている。図１０に、一般に使用される逆スタガード（inverted staggered）型の非晶質シリコン（ａ−Ｓｉ）ＴＦＴの要部断面図を示す。図１０に示す逆スタガード型のＴＦＴの製造は、例えば下記のように行われている。
はじめに、ガラス基板５０１上にゲート電極材料をスパッタ法により成膜し、フォトリソグラフィ法によりパターニングして、ゲート電極５０２を形成する。
次に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、ゲート絶縁膜となるＳｉＮｘ膜５０３、ｉ型半導体層となる非晶質シリコン（ａ−Ｓｉ）膜５０４、及びＮ型半導体層となるＮ型非晶質シリコン膜５０５を順次成膜し、これらをフォトリソグラフィ法によりアイランド状にパターニングする。その上にソース・ドレイン電極材料をスパッタ法により成膜し、フォトリソグラフィ法によりソース電極５０６とドレイン電極５０７とをパターン形成する。ソース電極５０６及びドレイン電極５０７は、平面視、ゲート電極５０２に一部重なった領域を持つ。
次に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、ゲート絶縁膜となるＳｉＮｘ膜５０３、ｉ型半導体層となる非晶質シリコン（ａ−Ｓｉ）膜５０４、及びＮ型半導体層となるＮ型非晶質シリコン膜５０５を順次成膜し、これらをフォトリソグラフィ法によりアイランド状にパターニングする。その上にソース・ドレイン電極材料をスパッタ法により成膜し、フォトリソグラフィ法によりソース電極５０６とドレイン電極５０７とをパターン形成する。ソース電極５０６及びドレイン電極５０７は、平面視、ゲート電極５０２に一部重なった領域を持つ。
次に、Ｎ型非晶質シリコン膜５０５のソース電極５０６／ドレイン電極５０７の間の領域をドライエッチングにより除去する。最後に、プラズマＣＶＤ法により保護絶縁膜となるＳｉＮｘ膜５０８を成膜する。以上のようにして、チャネル層として非晶質シリコン膜５０４を備えた逆スタガード型のａ−ＳｉＴＦＴ５００が製造される。
近年、液晶表示装置や有機ＥＬ表示装置の狭額縁化や低コスト化を実現するために、駆動用ＴＦＴを用いたソースドライバやゲートドライバ等の駆動回路を、画素スイッチング用ＴＦＴを有する画素部と同一基板上に形成した駆動回路一体型表示装置が開発されてきている。駆動回路を画素部と同一基板上に形成することで、外付けＩＣチップのコスト削減が図れ、またＩＣチップの実装面積がいらないことから狭額縁化が可能となる。
しかしながら、駆動用ＴＦＴには、画素スイッチング用ＴＦＴに比べて大きな駆動電圧がより長時間印加され続けるため、電気特性の劣化が大きくなる。そのため、上述した逆スタガード型のＴＦＴの製造方法において、チャネル層をなすシリコン膜として微結晶シリコン（μｃ−Ｓｉ）膜を用いて、より安定性の優れたＴＦＴとすることが提案されている。
チャネル層に微結晶シリコン（μｃ−Ｓｉ）膜を用いたμｃ−ＳｉＴＦＴは、ａ−ＳｉＴＦＴと比較して、ＴＦＴの閾値電圧（Ｖｔｈ）の経時変化が小さく、電気特性劣化が抑制される。しかしながら、微結晶シリコンを用いた場合、ゲート電極に逆バイアスを印加したときのオフ電流が高くなる問題が発生する。ゲート電極に逆バイアスを印加した場合、ゲート電極とソース・ドレイン電極との重なり領域で高電界が発生し、この高電界によって、非晶質シリコンよりバンドギャップの狭い微結晶シリコンは、その上層のＮ型非晶質シリコン膜との界面でバンド間トンネリングによるホール注入が起こりやすく、その結果オフ電流が高くなる。
特許文献１には、チャネル層（７）を基板側から微結晶シリコン膜（７ａ）と非晶質シリコン膜（７ｂ）との積層構造とした逆スタガード型のＴＦＴが記載されている（請求項１、図１）。
特許文献１に記載のチャネル層を上記のＴＦＴ５００に適用した場合、微結晶シリコン膜と非晶質シリコン膜との積層構造からなるチャネル層の上に、Ｎ型非晶質シリコン膜が形成されることになる。かかる構成では、チャネル層とＮ型非晶質シリコン膜との界面のバンドギャップの不整合を小さくし、リーク電流を抑制することができる。
特許文献１に記載のチャネル層を上記のＴＦＴ５００に適用した場合、微結晶シリコン膜と非晶質シリコン膜との積層構造からなるチャネル層の上に、Ｎ型非晶質シリコン膜が形成されることになる。かかる構成では、チャネル層とＮ型非晶質シリコン膜との界面のバンドギャップの不整合を小さくし、リーク電流を抑制することができる。
ところで、液晶表示装置としては、バックライトを用いた透過型が広く使用されている。かかる透過型の液晶表示装置の画像表示時にはバックライトから光がＴＦＴに照射される。この光によって発生する光リーク電流が表示上の問題を発生させる恐れがある。
バックライトからの光が微結晶あるいは非晶質のシリコン膜に照射されると、半導体中に電子正孔対が発生する。発生した電子は正電圧が印加されているドレイン電極に、正孔は０電位のソース電極にそれぞれ移動して、光リーク電流が生成する。ゲート電極が０電位又は負電圧のときにこの光リーク電流が流れると、画素の容量の電極に書き込まれた電圧、すなわち容量に蓄積した電荷が光リーク電流により消失する等の問題が発生して、正常な画像表示ができなくなる恐れがある。上記の特許文献１では、かかる光リーク電流に対する解決策が講じられていない。
バックライトからの光が微結晶あるいは非晶質のシリコン膜に照射されると、半導体中に電子正孔対が発生する。発生した電子は正電圧が印加されているドレイン電極に、正孔は０電位のソース電極にそれぞれ移動して、光リーク電流が生成する。ゲート電極が０電位又は負電圧のときにこの光リーク電流が流れると、画素の容量の電極に書き込まれた電圧、すなわち容量に蓄積した電荷が光リーク電流により消失する等の問題が発生して、正常な画像表示ができなくなる恐れがある。上記の特許文献１では、かかる光リーク電流に対する解決策が講じられていない。
光リーク電流の発生を防止するために、バックライトからの光を遮光する遮光膜を設けることが提案されている。
特許文献２には、透明の絶縁基板（１）上に、遮光膜（１０）と、絶縁膜（１１）と、ゲート電極（１２）と、ゲート絶縁膜（１７）と、非晶質シリコンｉ層（１８）と、非晶質シリコンｎ＋層（２０）と、ソース電極及びドレイン電極（１３、１４）とを順次備えたＴＦＴが開示されている（請求項１、図１）。
特許文献２には、透明の絶縁基板（１）上に、遮光膜（１０）と、絶縁膜（１１）と、ゲート電極（１２）と、ゲート絶縁膜（１７）と、非晶質シリコンｉ層（１８）と、非晶質シリコンｎ＋層（２０）と、ソース電極及びドレイン電極（１３、１４）とを順次備えたＴＦＴが開示されている（請求項１、図１）。
特許文献２には、クロム（Ｃｒ）等の金属からなる遮光膜（１０）がゲート電極（１２）の非形成領域に形成され、さらにゲート電極（１２）の周辺部と一部重なり合うように形成されたＴＦＴが記載されている（請求項２、図１）。
特許文献２の段落００４１には、ゲート電極と遮光膜との位置関係が重要で、ゲート電極と遮光膜とのオーバーラップ量が大きいとゲート電極と遮光膜の間の容量が大きくなり表示の特性劣化をもたらし、逆に、オーバーラップ量が小さいと背面光の遮蔽効果が減少してＴＦＴの光励起電流を防止することができないと記載されている。
特許文献２では、ゲート電極の下方に、ゲート電極の周辺部とのみ重なり合うように配置された遮光膜を設けている。かかる構成では、ＴＦＴに必須な層の形成とは別に遮光膜を形成する必要があり、製造効率が悪く、製造コストが増加する。また、成膜工程が多く異物付着の機会が増加することから、歩留低下を招く恐れもある。
特許文献２の段落００４１には、ゲート電極と遮光膜との位置関係が重要で、ゲート電極と遮光膜とのオーバーラップ量が大きいとゲート電極と遮光膜の間の容量が大きくなり表示の特性劣化をもたらし、逆に、オーバーラップ量が小さいと背面光の遮蔽効果が減少してＴＦＴの光励起電流を防止することができないと記載されている。
特許文献２では、ゲート電極の下方に、ゲート電極の周辺部とのみ重なり合うように配置された遮光膜を設けている。かかる構成では、ＴＦＴに必須な層の形成とは別に遮光膜を形成する必要があり、製造効率が悪く、製造コストが増加する。また、成膜工程が多く異物付着の機会が増加することから、歩留低下を招く恐れもある。
特許文献３には、透明絶縁性基板（１０１）上に、遮光性高抵抗膜（１０３）と、ゲート電極（１０４）と、ゲート絶縁膜（１０５）と、チャネル層である半導体膜（１０６）と、ソース電極及びドレイン電極（１０８、１０９）とを備えたＴＦＴが記載されている（請求項１、図１）。
特許文献３では、ゲート電極（１０４）の直下に遮光膜（１０３）が形成されているが、その形成領域は半導体膜（１０６）の形成領域よりも狭くなっている。そのため、半導体膜（１０６）の遮光膜（１０３）の形成領域の外側が遮光されず、バックライトからの光に起因する光リーク電流を抑制することはできない。
特許文献３では、ゲート電極（１０４）の直下に遮光膜（１０３）が形成されているが、その形成領域は半導体膜（１０６）の形成領域よりも狭くなっている。そのため、半導体膜（１０６）の遮光膜（１０３）の形成領域の外側が遮光されず、バックライトからの光に起因する光リーク電流を抑制することはできない。
光リーク電流の発生防止のためには、平面的に見てすべての半導体膜をゲート電極の外側に延在させないことが考えられる。特許文献４の第１図のＴＦＴのように、半導体膜（４、５）がゲート電極（２）の形成領域内にしか存在しないようにすると、当然のことながらバックライトからの光は、通常金属で形成されたゲート電極に遮られるので半導体膜に到達しにくくなり、光リーク電流は発生しない。特許文献４のみならず、非晶質シリコン（ａーＳｉ）ＴＦＴにおいては、汎用される構造である。
しかしながら、特許文献４に記載のａ−ＳｉＴＦＴの構成を、微結晶シリコン（μｃ−Ｓｉ）膜を備えたＴＦＴにそのまま適用しても不都合がある。微結晶シリコン膜を含む半導体膜がゲート電極の形成領域内にのみ存在すると、下記の問題が生じる。
特許文献４に記載のａ−ＳｉＴＦＴの構成を、微結晶シリコン（μｃ−Ｓｉ）膜を備えたＴＦＴに適用した場合、ゲート電極上の微結晶シリコン膜の側面が、通常金属で形成されるドレイン電極と接する構造となる。オフ状態、すなわちドレイン電極に正電圧、ソース電極に０電圧、ゲート電極に負電圧がそれぞれ印加された状態で、すべての半導体膜がゲート電極の形成領域内にのみ存在する場合、微結晶シリコン膜全体に弱いＰ型反転層が形成される。そのＰ型反転層がドレイン電極と接していると、ドレイン電極から微結晶シリコン膜にホールが注入され、リーク電流が生成されてしまう。微結晶シリコンの正孔移動度は非晶質シリコンに比べて非常に大きいため、微結晶シリコン膜を備えたＴＦＴでは、正孔によるリーク電流が非晶質シリコンＴＦＴよりも大きくなる。
非晶質シリコンの正孔移動度は約０．００１ｃｍ２／Ｖｓであるのに比べ、微結晶シリコンの正孔移動度は０．１〜２ｃｍ２／Ｖｓと非常に大きい。このため微結晶シリコン膜を備えたＴＦＴの正孔によるリーク電流は非晶質シリコンＴＦＴのリーク電流より大きく、正常な画像表示ができなくなる問題が発生する。
上記の問題は、微結晶シリコン膜の代わりに多結晶シリコン膜を備えたＴＦＴでも同様である。
特許文献４に記載のａ−ＳｉＴＦＴの構成を、微結晶シリコン（μｃ−Ｓｉ）膜を備えたＴＦＴに適用した場合、ゲート電極上の微結晶シリコン膜の側面が、通常金属で形成されるドレイン電極と接する構造となる。オフ状態、すなわちドレイン電極に正電圧、ソース電極に０電圧、ゲート電極に負電圧がそれぞれ印加された状態で、すべての半導体膜がゲート電極の形成領域内にのみ存在する場合、微結晶シリコン膜全体に弱いＰ型反転層が形成される。そのＰ型反転層がドレイン電極と接していると、ドレイン電極から微結晶シリコン膜にホールが注入され、リーク電流が生成されてしまう。微結晶シリコンの正孔移動度は非晶質シリコンに比べて非常に大きいため、微結晶シリコン膜を備えたＴＦＴでは、正孔によるリーク電流が非晶質シリコンＴＦＴよりも大きくなる。
非晶質シリコンの正孔移動度は約０．００１ｃｍ２／Ｖｓであるのに比べ、微結晶シリコンの正孔移動度は０．１〜２ｃｍ２／Ｖｓと非常に大きい。このため微結晶シリコン膜を備えたＴＦＴの正孔によるリーク電流は非晶質シリコンＴＦＴのリーク電流より大きく、正常な画像表示ができなくなる問題が発生する。
上記の問題は、微結晶シリコン膜の代わりに多結晶シリコン膜を備えたＴＦＴでも同様である。
本発明は上記事情に鑑みてなされたものであり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のＴＦＴを提供することを目的とするものである。
本発明は特に、チャネル層に結晶性半導体膜を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のＴＦＴを提供することを目的とするものである。
本明細書において、「結晶性半導体膜」には、微結晶半導体膜及び多結晶半導体膜が含まれる。
本発明は特に、チャネル層に結晶性半導体膜を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のＴＦＴを提供することを目的とするものである。
本明細書において、「結晶性半導体膜」には、微結晶半導体膜及び多結晶半導体膜が含まれる。
本発明の薄膜トランジスタ（ＴＦＴ）は、
絶縁性基板上に順次形成されたゲート電極及びゲート絶縁膜と、
前記ゲート絶縁膜上に形成された結晶性半導体膜及び／又は非晶質半導体膜からなるチャネル層、及び当該チャネル層上に形成されたＮ型非晶質半導体膜を含む半導体積層膜と、
前記半導体積層膜上に互いに離間して形成されたソース電極及びドレイン電極とを備えた逆スタガード型の薄膜トランジスタであって、
前記ゲート電極は、前記基板側から見て、第１の金属遮光膜と絶縁膜と前記第１の金属遮光膜よりも形成面積の小さい第２の金属遮光膜との積層構造を有し、前記第１の金属遮光膜と前記第２の金属遮光膜のうち一方がゲート回路に電気的に接続され、他方が前記ゲート回路から絶縁された構造を有するものであり、
前記第１の金属遮光膜は、前記半導体積層膜の形成領域を含む領域に形成されており、
前記チャネル層において、少なくとも前記ソース電極と前記ドレイン電極との間の領域は、前記第１の金属遮光膜と前記第２の金属遮光膜のうち前記ゲート回路に電気的に接続された前記金属遮光膜と近接し、前記チャネル層の両端部は、前記ゲート回路から絶縁された前記金属遮光膜と近接するよう、前記第１の金属遮光膜及び前記第２の金属遮光膜が形成されたものである。
絶縁性基板上に順次形成されたゲート電極及びゲート絶縁膜と、
前記ゲート絶縁膜上に形成された結晶性半導体膜及び／又は非晶質半導体膜からなるチャネル層、及び当該チャネル層上に形成されたＮ型非晶質半導体膜を含む半導体積層膜と、
前記半導体積層膜上に互いに離間して形成されたソース電極及びドレイン電極とを備えた逆スタガード型の薄膜トランジスタであって、
前記ゲート電極は、前記基板側から見て、第１の金属遮光膜と絶縁膜と前記第１の金属遮光膜よりも形成面積の小さい第２の金属遮光膜との積層構造を有し、前記第１の金属遮光膜と前記第２の金属遮光膜のうち一方がゲート回路に電気的に接続され、他方が前記ゲート回路から絶縁された構造を有するものであり、
前記第１の金属遮光膜は、前記半導体積層膜の形成領域を含む領域に形成されており、
前記チャネル層において、少なくとも前記ソース電極と前記ドレイン電極との間の領域は、前記第１の金属遮光膜と前記第２の金属遮光膜のうち前記ゲート回路に電気的に接続された前記金属遮光膜と近接し、前記チャネル層の両端部は、前記ゲート回路から絶縁された前記金属遮光膜と近接するよう、前記第１の金属遮光膜及び前記第２の金属遮光膜が形成されたものである。
本発明によれば、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のＴＦＴ及びその製造方法を提供することができる。
本発明によれば、バックライトからの光に起因する光リーク電流の発生が抑制された逆スタガード型のＴＦＴ及びその製造方法を提供することができる。
本発明によれば、チャネル層に結晶性半導体膜を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のＴＦＴを提供することができる。
本発明によれば、バックライトからの光に起因する光リーク電流の発生が抑制された逆スタガード型のＴＦＴ及びその製造方法を提供することができる。
本発明によれば、チャネル層に結晶性半導体膜を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のＴＦＴを提供することができる。
「第１実施形態」
図面を参照して、本発明に係る第１実施形態の薄膜トランジスタ（ＴＦＴ）、及びこれを備えたアクティブマトリックス基板について説明する。
本実施形態では、ゲートドライバを内蔵した透過型の液晶表示装置用のアクティブマトリックス基板を例として説明する。
図１Ａは本実施形態のアクティブマトリックス基板の全体概略平面図、図１Ｂは図１Ａの拡大平面図（要部平面図）である。図２Ａは本実施形態のアクティブマトリックス基板の要部断面図、図２ＢはＴＦＴの要部断面図である。図３Ａ〜図３Ｄ及び図４Ａ〜図４Ｃは製造工程図である。
図面上は視認しやすくするため、各構成要素の縮尺や位置等は適宜実際のものとは異ならせてある。また、実際には同じ断面上にない複数の構成要素を同じ断面上に図示してある。具体的には、図２Ａは図１ＢのＸ−Ｘ断面図（画素部）、Ｙ−Ｙ断面図（ゲート端子部）、及びＺ−Ｚ断面図（ソース端子部）を同一断面上に示してある。
図面を参照して、本発明に係る第１実施形態の薄膜トランジスタ（ＴＦＴ）、及びこれを備えたアクティブマトリックス基板について説明する。
本実施形態では、ゲートドライバを内蔵した透過型の液晶表示装置用のアクティブマトリックス基板を例として説明する。
図１Ａは本実施形態のアクティブマトリックス基板の全体概略平面図、図１Ｂは図１Ａの拡大平面図（要部平面図）である。図２Ａは本実施形態のアクティブマトリックス基板の要部断面図、図２ＢはＴＦＴの要部断面図である。図３Ａ〜図３Ｄ及び図４Ａ〜図４Ｃは製造工程図である。
図面上は視認しやすくするため、各構成要素の縮尺や位置等は適宜実際のものとは異ならせてある。また、実際には同じ断面上にない複数の構成要素を同じ断面上に図示してある。具体的には、図２Ａは図１ＢのＸ−Ｘ断面図（画素部）、Ｙ−Ｙ断面図（ゲート端子部）、及びＺ−Ｚ断面図（ソース端子部）を同一断面上に示してある。
図１Ａに示すように、本実施形態のアクティブマトリックス基板２０１は基板１上に画素部２３とゲートドライバ部２４とを備えている。図１Ｂに示すように、画素部２３においては、画素スイッチング用ＴＦＴ１０１と画素電極２０とが複数対アレイ状に多数配置されている。ゲートドライバ部２４にも、画素スイッチング用ＴＦＴ１０１と同様の構成の駆動用ＴＦＴが形成されている（図示略）。
本実施形態において、基板１はガラスやプラスチック等からなる透光性を有する絶縁性基板である。
図２Ｂに示すように、本実施形態のＴＦＴ１０１は、
絶縁性基板１上に順次形成されたゲート電極２及びゲート絶縁膜６と、
ゲート絶縁膜６上に基板側から順次積層されたノンドープの微結晶シリコン（μｃ−Ｓｉ）膜８Ａとノンドープの非晶質シリコン（ａ−Ｓｉ）膜８Ｂとの積層膜からなるチャネル層８、及びこのチャネル層８上に形成され、Ｓｉに不純物が添加されたＮ型非晶質シリコン膜（低抵抗膜、オーミックコンタクト層）９からなる半導体積層膜１０と、
半導体積層膜１０上（Ｎ型非晶質シリコン膜９上）に互いに離間して形成された金属膜からなるソース電極１１及びドレイン電極１２とを備えた逆スタガード型のＴＦＴである。
本実施形態において、ゲート絶縁膜６は、窒化シリコン（ＳｉＮｘ）膜及び／又は酸化シリコン（ＳｉＯ２）膜からなる絶縁膜である。
図２Ｂに示すように、本実施形態のＴＦＴ１０１は、
絶縁性基板１上に順次形成されたゲート電極２及びゲート絶縁膜６と、
ゲート絶縁膜６上に基板側から順次積層されたノンドープの微結晶シリコン（μｃ−Ｓｉ）膜８Ａとノンドープの非晶質シリコン（ａ−Ｓｉ）膜８Ｂとの積層膜からなるチャネル層８、及びこのチャネル層８上に形成され、Ｓｉに不純物が添加されたＮ型非晶質シリコン膜（低抵抗膜、オーミックコンタクト層）９からなる半導体積層膜１０と、
半導体積層膜１０上（Ｎ型非晶質シリコン膜９上）に互いに離間して形成された金属膜からなるソース電極１１及びドレイン電極１２とを備えた逆スタガード型のＴＦＴである。
本実施形態において、ゲート絶縁膜６は、窒化シリコン（ＳｉＮｘ）膜及び／又は酸化シリコン（ＳｉＯ２）膜からなる絶縁膜である。
Ｎ型非晶質シリコン膜９は、チャネル層８上であってソース電極１１及びドレイン電極１２の直下にのみ形成されている。図中、符号１３はＴＦＴのチャネル部を示している。符号１３で示すチャネル部は、ソース電極１１及びドレイン電極１２の間の領域であり、Ｎ型非晶質シリコン膜９が除去された領域である。
図２Ａに示すように、アクティブマトリックス基板２０１には、チャネル部１３を保護し基板全体を覆う保護絶縁膜（層間絶縁膜）１６が形成されている。保護絶縁膜１６上に画素電極２０が形成されており、画素電極２０は保護絶縁膜１６に開孔されたコンタクトホール（画素ドレインコンタクトホール）１７を介してドレイン電極１２に接続されている。本実施形態において、画素電極２０は、ＩＺＯ（インジウム亜鉛酸化物）やＩＴＯ（インジウム錫酸化物）等の透光性導電膜からなる透光性電極である。
図１Ｂ及び図２Ａに示すように、アクティブマトリックス基板２０１には、画素電極２０に隣接して補助容量電極５が形成されている。
図１Ｂ及び図２Ａに示すように、アクティブマトリックス基板２０１には、画素電極２０に隣接して補助容量電極５が形成されている。
図１Ｂ及び図２Ａに示すように、アクティブマトリックス基板２０１において、ゲート電極２には、ゲート配線３及び外部から映像の走査信号が入力されるゲート端子部４が接続されている。ゲート端子部４にはゲート端子パッド２１が接続されている。図中、符号１８は保護絶縁膜１６に開孔されたゲート端子部コンタクトホールである。
ソース電極１１にはソース配線１４及び外部から映像信号が入力されるソース端子部１５が接続されている。ソース端子部１５にはソース端子パッド２２が接続されている。図中、符号１９は保護絶縁膜１６に開孔されたソース端子部コンタクトホールである。
ソース電極１１にはソース配線１４及び外部から映像信号が入力されるソース端子部１５が接続されている。ソース端子部１５にはソース端子パッド２２が接続されている。図中、符号１９は保護絶縁膜１６に開孔されたソース端子部コンタクトホールである。
本実施形態において、図２Ａ及び図２Ｂに示すように、ゲート電極２、ゲート配線３、ゲート端子部４、及び補助容量電極５は、基板１側から見て、第１の金属遮光膜Ａと絶縁膜Ｂと第２の金属遮光膜Ｃとの積層構造を有している。
ゲート配線３、ゲート端子部４、及び補助容量電極５では、第１の金属遮光膜Ａと絶縁膜Ｂと第２の金属遮光膜Ｃとは同じ形成面積で形成されているが、ゲート電極２では、第１の金属遮光膜Ａよりも絶縁膜Ｂ及び第２の金属遮光膜Ｃの形成面積が小さくなっている。
ゲート電極２をなす第１の金属遮光膜Ａと第２の金属遮光膜Ｃのうち一方はゲート回路に電気的に接続され、他方はゲート回路から絶縁されている。本実施形態においては、ゲート電極２をなす第１の金属遮光膜Ａと第２の金属遮光膜Ｃのうち、基板側の第１の金属遮光膜Ａがゲート回路から絶縁されており、ソース・ドレイン電極側の第２の金属遮光膜Ｃがゲート回路に電気的に接続されている。本実施形態では、第２の金属遮光膜Ｃが実質的にゲート電極としての機能を有し、第１の金属遮光膜Ａはバックライトからの光を遮光する層として機能する。
ゲート配線３、ゲート端子部４、及び補助容量電極５では、第１の金属遮光膜Ａと絶縁膜Ｂと第２の金属遮光膜Ｃとは同じ形成面積で形成されているが、ゲート電極２では、第１の金属遮光膜Ａよりも絶縁膜Ｂ及び第２の金属遮光膜Ｃの形成面積が小さくなっている。
ゲート電極２をなす第１の金属遮光膜Ａと第２の金属遮光膜Ｃのうち一方はゲート回路に電気的に接続され、他方はゲート回路から絶縁されている。本実施形態においては、ゲート電極２をなす第１の金属遮光膜Ａと第２の金属遮光膜Ｃのうち、基板側の第１の金属遮光膜Ａがゲート回路から絶縁されており、ソース・ドレイン電極側の第２の金属遮光膜Ｃがゲート回路に電気的に接続されている。本実施形態では、第２の金属遮光膜Ｃが実質的にゲート電極としての機能を有し、第１の金属遮光膜Ａはバックライトからの光を遮光する層として機能する。
第１の金属遮光膜Ａと第２の金属遮光膜Ｃの材質は遮光性及び導電性を有する金属であれば特に制限されず、Ａｌ、Ｔａ、Ｃｒ、及びこれらの合金が挙げられる。第１の金属遮光膜Ａと第２の金属遮光膜Ｃの材質は同一でも非同一でも構わない。
絶縁膜Ｂの材質は特に制限されず、Ａｌ２Ｏ３及びその他の金属酸化物、あるいはＡｌＮ及びその他金属窒化物等が挙げられる。
絶縁膜Ｂの材質は特に制限されず、Ａｌ２Ｏ３及びその他の金属酸化物、あるいはＡｌＮ及びその他金属窒化物等が挙げられる。
本実施形態において、第１の金属遮光膜Ａは、半導体積層膜１０（μｃ−Ｓｉ膜８Ａとａ−Ｓｉ膜８Ｂとの積層膜からなるチャネル層８、及びＮ型非晶質シリコン膜９）の形成領域を含む領域に形成されている。したがって、平面視、半導体積層膜１０は第１の金属遮光膜Ａの形成領域内に収まっている。
本実施形態において、μｃ−Ｓｉ膜８Ａとａ−Ｓｉ膜８Ｂとの積層膜からなるチャネル層８の両端部の下方には、絶縁膜Ｂ及び第２の金属遮光膜Ｃが形成されていない。そのため、チャネル層８において、少なくともソース電極１１とドレイン電極１２との間の領域（＝チャネル部１３）は、ゲート回路に電気的に接続された第２の金属遮光膜Ｃと近接し、チャネル層８の両端部は、ゲート回路から絶縁された第１の金属遮光膜と近接している。
本実施形態において、μｃ−Ｓｉ膜８Ａとａ−Ｓｉ膜８Ｂとの積層膜からなるチャネル層８の両端部の下方には、絶縁膜Ｂ及び第２の金属遮光膜Ｃが形成されていない。そのため、チャネル層８において、少なくともソース電極１１とドレイン電極１２との間の領域（＝チャネル部１３）は、ゲート回路に電気的に接続された第２の金属遮光膜Ｃと近接し、チャネル層８の両端部は、ゲート回路から絶縁された第１の金属遮光膜と近接している。
本実施形態では、ゲート電極２を第１の金属遮光膜Ａと絶縁膜Ｂと第２の金属遮光膜Ｃとの積層構造とし、平面視、半導体積層膜１０（μｃ−Ｓｉ膜８Ａとａ−Ｓｉ膜８Ｂとの積層膜からなるチャネル層８、及びＮ型非晶質シリコン膜９）は第１の金属遮光膜Ａの形成領域内に収めるようにした。
かかる構成では、本実施形態のアクティブマトリック基板２０１を透過型の液晶表示装置の基板として用いた時に、バックライトからの光が第１の金属遮光膜Ａで遮光されて、半導体積層膜１０に光が入射することが回避される。そのため、バックライトからの光に起因する光リーク電流の発生が低減される。
本実施形態では、ゲート電極２が遮光膜を兼ねているので、ゲート電極と別に遮光膜を設けるよりも製造効率が良い。
かかる構成では、本実施形態のアクティブマトリック基板２０１を透過型の液晶表示装置の基板として用いた時に、バックライトからの光が第１の金属遮光膜Ａで遮光されて、半導体積層膜１０に光が入射することが回避される。そのため、バックライトからの光に起因する光リーク電流の発生が低減される。
本実施形態では、ゲート電極２が遮光膜を兼ねているので、ゲート電極と別に遮光膜を設けるよりも製造効率が良い。
さらに、本実施形態では、実質的にゲート電極として機能する第２の金属遮光膜Ｃの形成面積を第１の金属遮光膜Ａよりも小さくし、チャネル層８の両端部の下方には第２の金属遮光膜Ｃを形成しないようにしている。かかる構成では、平面視、実質的にゲート電極として機能する第２の金属遮光膜Ｃとソース・ドレイン電極１１、１２との重なりが少ないので、ゲート電極とソース・ドレイン電極間の寄生容量を低減でき、寄生容量によって発生するオフリーク電流も低減できる。
また、半導体積層膜１０の両端部は実質的にゲート電極として機能する第２の金属遮光膜Ｃに近接していないので、半導体積層膜１０内にＰ型反転層が形成されることが抑制され、半導体積層膜１０内にソース・ドレイン電極１１、１２からホール電流が流れることが抑制される。
本実施形態では、以上の効果が相俟って種々のリーク電流が抑制される。
また、半導体積層膜１０の両端部は実質的にゲート電極として機能する第２の金属遮光膜Ｃに近接していないので、半導体積層膜１０内にＰ型反転層が形成されることが抑制され、半導体積層膜１０内にソース・ドレイン電極１１、１２からホール電流が流れることが抑制される。
本実施形態では、以上の効果が相俟って種々のリーク電流が抑制される。
本実施形態ではまた、チャネル層８に結晶性半導体膜である微結晶シリコン膜８Ａを用いているので、非晶質シリコンＴＦＴよりも大きな駆動電圧でも安定した駆動が可能である。したがって、駆動用ＴＦＴを用いたソースドライバやゲートドライバ等の駆動回路を、画素スイッチング用ＴＦＴを有する画素部と同一基板上に形成することが可能である。
「発明が解決しようとする課題」の項で述べたように、一般にチャネル層に微結晶シリコン膜の単層膜を用いたμｃ−ＳｉＴＦＴは、ゲート電極に逆バイアスを印加したときのオフ電流が高くなる問題が発生する。本実施形態では、チャネル層８を微結晶シリコン膜８Ａと非晶質シリコン膜８Ｂとの積層構造としたので、チャネル層８とＮ型非晶質シリコン膜９との界面のバンドギャップの不整合を小さくし、リーク電流を抑制することができる。
「発明が解決しようとする課題」の項で述べたように、バックライトからの光に起因する光リーク電流の問題は特に非晶質シリコンに比べて正孔移動度の大きい微結晶シリコン膜を備えたＴＦＴにおいて顕著であるが、本実施形態では、チャネル層８にバックライトからの光が入射すること自体が抑制されるので、チャネル層８をなす半導体膜の組成や結晶状態に関わらず、上記効果が得られる。
したがって、本発明は、非晶質シリコン膜に比べて正孔移動度の大きい微結晶シリコン膜を備えたＴＦＴに特に有効である。同様の理由から、本発明は多結晶シリコン膜を備えたＴＦＴにも有効である。
「発明が解決しようとする課題」の項で述べたように、一般にチャネル層に微結晶シリコン膜の単層膜を用いたμｃ−ＳｉＴＦＴは、ゲート電極に逆バイアスを印加したときのオフ電流が高くなる問題が発生する。本実施形態では、チャネル層８を微結晶シリコン膜８Ａと非晶質シリコン膜８Ｂとの積層構造としたので、チャネル層８とＮ型非晶質シリコン膜９との界面のバンドギャップの不整合を小さくし、リーク電流を抑制することができる。
「発明が解決しようとする課題」の項で述べたように、バックライトからの光に起因する光リーク電流の問題は特に非晶質シリコンに比べて正孔移動度の大きい微結晶シリコン膜を備えたＴＦＴにおいて顕著であるが、本実施形態では、チャネル層８にバックライトからの光が入射すること自体が抑制されるので、チャネル層８をなす半導体膜の組成や結晶状態に関わらず、上記効果が得られる。
したがって、本発明は、非晶質シリコン膜に比べて正孔移動度の大きい微結晶シリコン膜を備えたＴＦＴに特に有効である。同様の理由から、本発明は多結晶シリコン膜を備えたＴＦＴにも有効である。
次に、図３Ａ〜図３Ｄ及び図４Ａ〜図４Ｃを参照して、アクティブマトリックス基板２０１の製造方法の一実施例について説明する。
はじめに図３Ａ〜図３Ｃに示すプロセスで、ゲート電極２、ゲート配線３、ゲート端子部４、及び補助容量電極５を形成した。
まず、ガラス基板などの透光性を有する絶縁性基板１を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第１の金属遮光膜ＡとしてＡｌ合金膜を２００ｎｍ厚で成膜し、プラズマＣＶＤ法で絶縁膜ＢとしてＳｉＮｘ膜を１００ｎｍ厚で成膜し、再度スパッタ法で第２の金属遮光膜ＣとしてＡｌ合金膜を２００ｎｍ厚で成膜した。
ここでは、金属遮光膜Ａ、ＣとしてＡｌ合金膜を用いたが、充分な遮光性と導電性が得られ加工性に問題がなければ、他の金属膜を用いて構わない。ＳｉＮｘ膜の成膜法は後述するゲート絶縁膜６と同じとしている。
はじめに図３Ａ〜図３Ｃに示すプロセスで、ゲート電極２、ゲート配線３、ゲート端子部４、及び補助容量電極５を形成した。
まず、ガラス基板などの透光性を有する絶縁性基板１を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第１の金属遮光膜ＡとしてＡｌ合金膜を２００ｎｍ厚で成膜し、プラズマＣＶＤ法で絶縁膜ＢとしてＳｉＮｘ膜を１００ｎｍ厚で成膜し、再度スパッタ法で第２の金属遮光膜ＣとしてＡｌ合金膜を２００ｎｍ厚で成膜した。
ここでは、金属遮光膜Ａ、ＣとしてＡｌ合金膜を用いたが、充分な遮光性と導電性が得られ加工性に問題がなければ、他の金属膜を用いて構わない。ＳｉＮｘ膜の成膜法は後述するゲート絶縁膜６と同じとしている。
第１の金属遮光膜Ａと絶縁膜Ｂと第２の金属遮光膜Ｃとの積層構造の上に、図３Ａに示すパターンのフォトレジストパターンＰＲを形成した。
フォトレジストパターンＰＲの形成に際しては、フォトマスクＰＭとして、ゲート配線３、ゲート端子部４、補助容量電極５、及びゲート電極２の第２の金属遮光膜Ｃの形成領域は光を通さず、第２の金属遮光膜Ｃの形成領域を除くゲート電極２の形成領域は一部の光を通すハーフトーンマスクを用いて露光量を部分的に調節した。これによって、ゲート電極２の形成領域は、レジスト断面形状を中央部（第２の金属遮光膜Ｃの形成領域）が厚くその外側が薄い凸型とした。
図３ＡのフォトレジストパターンＰＲは現像後のパターンであるが、ここでは露光に用いたフォトマスクＰＭについても合わせて図示してある。
フォトレジストパターンＰＲの形成に際しては、フォトマスクＰＭとして、ゲート配線３、ゲート端子部４、補助容量電極５、及びゲート電極２の第２の金属遮光膜Ｃの形成領域は光を通さず、第２の金属遮光膜Ｃの形成領域を除くゲート電極２の形成領域は一部の光を通すハーフトーンマスクを用いて露光量を部分的に調節した。これによって、ゲート電極２の形成領域は、レジスト断面形状を中央部（第２の金属遮光膜Ｃの形成領域）が厚くその外側が薄い凸型とした。
図３ＡのフォトレジストパターンＰＲは現像後のパターンであるが、ここでは露光に用いたフォトマスクＰＭについても合わせて図示してある。
続いて、図３Ｂに示すように、上記のフォトレジストパターンＰＲをマスクとして、第２の金属遮光膜Ｃ、絶縁膜Ｂ、及び第１の金属遮光膜Ａに対して順次ドライエッチングを実施した。この時、エッチングガスは順次変更しながらエッチングを行った。本実施例ではＡｌ合金膜についてはＣｌ２ガスを用い、ＳｉＮｘ膜についてはＣＦ４ガスを用いた。その後、Ｏ２アッシング処理によりフォトレジストパターンＰＲの薄膜部を除去した。
続いて、図３Ｃに示すように、残ったフォトレジストパターンＰＲをマスクとして、第２の金属遮光膜Ｃ及び絶縁膜Ｂに対して順次ドライエッチングを実施した。エッチングガスは上記と同様とした。本実施例では、このエッチングプロセスで絶縁膜Ｂをエッチングしたが、上層の第２の金属遮光膜Ｃのみをエッチングし、絶縁膜Ｂはエッチングしなくてもよい。
続いてフォトレジストパターンＰＲを除去して、図２Ａに示したパターンを有するゲート電極２／ゲート配線３／ゲート端子部４／補助容量電極５を形成した。
続いて、図３Ｃに示すように、残ったフォトレジストパターンＰＲをマスクとして、第２の金属遮光膜Ｃ及び絶縁膜Ｂに対して順次ドライエッチングを実施した。エッチングガスは上記と同様とした。本実施例では、このエッチングプロセスで絶縁膜Ｂをエッチングしたが、上層の第２の金属遮光膜Ｃのみをエッチングし、絶縁膜Ｂはエッチングしなくてもよい。
続いてフォトレジストパターンＰＲを除去して、図２Ａに示したパターンを有するゲート電極２／ゲート配線３／ゲート端子部４／補助容量電極５を形成した。
次に、図３Ｄに示すように、ゲート絶縁膜６としてＳｉＮｘ膜、ノンドープの微結晶シリコン膜８Ａ、ノンドープの非晶質シリコン膜８Ｂ、不純物を添加したＮ型非晶質シリコン膜９をプラズマＣＶＤ法で連続成膜した。
ＳｉＮｘ膜の成膜は、Ｎ２、ＳｉＨ４、及びＮＨ３の混合ガスを使用し、成膜温度２００℃、ＮＨ３／ＳｉＨ４ガス流量比５、高周波電力密度０．１〜０．３Ｗ／ｃｍ２、圧力８０〜１３０Ｐａ、膜厚が３５０〜４５０ｎｍとなる条件で実施した。
次に一旦ガスを排気した後、Ｈ２ガスをチャンバに導入し排気するステップを数回繰り返した。これはＳｉＮｘ膜の成膜に用いたガスを残留させないためである。
充分にガスの排気が完了した後、微結晶シリコン膜８Ａと非晶質シリコン膜８Ｂを連続成膜した。
次に一旦ガスを排気した後、Ｈ２ガスをチャンバに導入し排気するステップを数回繰り返した。これはＳｉＮｘ膜の成膜に用いたガスを残留させないためである。
充分にガスの排気が完了した後、微結晶シリコン膜８Ａと非晶質シリコン膜８Ｂを連続成膜した。
半導体能動膜となる微結晶シリコン８Ａの成膜は、基板温度２００〜３００℃、圧力１００〜２００Ｐａ、周波数１３．５６ＭＨｚ、高周波電力０．１Ｗ／ｃｍ２、ＳｉＨ４ガスとＨ２ガスの流量比＝１：２００〜３００、膜厚が３０ｎｍとなる条件で実施した。
非晶質シリコン膜８Ｂの成膜は、成膜温度２００℃、圧力１５０〜３００Ｐａ、高周波電力０．０２〜０．０６Ｗ／ｃｍ２、Ｈ２／ＳｉＨ４の流量比３〜５、膜厚が１５０ｎｍとなる条件で実施した。
本実施形態では、この非晶質シリコン膜８ＢによってＴＦＴのオフ電流の抑制が可能である。また後工程や外気からの不純物が微結晶シリコン膜８Ａに侵入することを防ぎ、ＴＦＴの劣化を抑制することができる。
非晶質シリコン膜８Ｂの成膜は、成膜温度２００℃、圧力１５０〜３００Ｐａ、高周波電力０．０２〜０．０６Ｗ／ｃｍ２、Ｈ２／ＳｉＨ４の流量比３〜５、膜厚が１５０ｎｍとなる条件で実施した。
本実施形態では、この非晶質シリコン膜８ＢによってＴＦＴのオフ電流の抑制が可能である。また後工程や外気からの不純物が微結晶シリコン膜８Ａに侵入することを防ぎ、ＴＦＴの劣化を抑制することができる。
Ｎ型非晶質シリコン９の成膜はＰＨ３（フォスフィン）ガスを追加して実施した。成膜は、基板温度２００℃、圧力１５０〜３００Ｐａ、高周波電力０．０２〜０．０６Ｗ／ｃｍ２、ガス流量比ＰＨ３／ＳｉＨ４／Ｈ２＝１:１００:１６００、膜厚が３０ｎｍとなる条件で実施した。
次に図４Ａに示すように、微結晶シリコン膜８Ａ、非晶質シリコン８Ｂ、及びＮ型非晶質シリコン９を、フォトリソグラフィ法によりＴＦＴの構成要素となる形状にパターニングした。本実施形態では、微結晶シリコン膜８Ａ、非晶質シリコン８Ｂ、及びＮ型非晶質シリコン９は、ゲート電極２の第２の金属遮光膜Ｃより大きい形成面積で、かつゲート電極２の第１の金属遮光膜Ａよりも小さい形成面積とし、平面視、ゲート電極２の第１の金属遮光膜Ａより外側にはみ出さないパターンとした。
次に図４Ｂに示すように、ソース・ドレイン電極となるＣｒ膜をスパッタ法で成膜した後、フォトリソグラフィ法によりパターニングして、ソース電極１１、ドレイン電極１２、ソース配線１４、ソース端子部１５を形成した。また、同一のフォトリソ工程で使用するフォトレジストをマスクにして、ソース・ドレイン電極間の不要なＮ型非晶質シリコン膜と下層の非晶質シリコン８Ｂの表層部をエッチング除去して、チャネル部１３を形成した。以上の工程で、ＴＦＴ１０１が形成された。
次に図４Ｃに示すように、ＴＦＴ１０１全体を保護するために保護絶縁膜１６としてＳｉＮｘ膜をプラズマＣＶＤ法により成膜した。成膜は、Ｎ２、ＳｉＨ４、及びＮＨ３の混合ガスを用い、基板温度２８０℃、高周波電力０．１〜０．３Ｗ／ｃｍ２、圧力８０〜１３０Ｐａ、膜厚が３００ｎｍとなる条件で実施した。
保護絶縁膜１６を成膜した後、保護絶縁膜１６にフォトリソグラフィ法によりコンタクトホール１７〜１９を同時に開孔した。
保護絶縁膜１６を成膜した後、保護絶縁膜１６にフォトリソグラフィ法によりコンタクトホール１７〜１９を同時に開孔した。
最後に透光性導電膜を成膜した後フォトリソグラフィ法によりパターニングして、画素電極２０、ゲート端子パッド２１、及びソース端子パッド２２を形成し、アクティブマトリックス基板２０１を得た。
以上は画素部２３の製造方法を説明したが、同時にゲートドライバ部２４も形成した。
以上は画素部２３の製造方法を説明したが、同時にゲートドライバ部２４も形成した。
完成したアクティブマトリックス基板２０１に対して、約２００〜３５０℃の温度で熱処理を実施してもよい。これによって、基板全体に蓄積された静電荷や応力等が除去あるいは緩和され、さらにメタル膜の電気的比抵抗を下げることができ、ＴＦＴ特性を向上して安定化させることができるため好ましい。
以上のようにして得たアクティブマトリックス基板２０１の表面に、液晶を配向させるためのポリイミド等からなる配向膜を形成し、複数の球状スペーサを散布した後、この基板と、共通電極、カラーフィルタ、及び配向膜を備えた対向基板とを貼り合わせ、スペーサによって両基板間に形成される隙間に液晶を注入・封止して、液晶パネルを得た。この液晶パネルの両基板の外側に偏光板と位相差板とを設け、さらに一方の基板の外側にバックライトユニットを設けて、液晶表示装置を得た（図示せず）。
以上説明したように、本実施形態によれば、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のＴＦＴ１０１及びその製造方法を提供することができる。
本実施形態によれば、バックライトからの光に起因する光リーク電流の発生が抑制された逆スタガード型のＴＦＴ１０１及びその製造方法を提供することができる。
本実施形態によれば、チャネル層に結晶性半導体膜（微結晶シリコン膜８Ａ）を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のＴＦＴ１０１を提供することができる。
本実施形態のＴＦＴ１０１を備えたアクティブマトリック基板を透過型の液晶表示装置の基板として用いることで、表示品質の優れた画像表示が可能となる。
本実施形態によれば、バックライトからの光に起因する光リーク電流の発生が抑制された逆スタガード型のＴＦＴ１０１及びその製造方法を提供することができる。
本実施形態によれば、チャネル層に結晶性半導体膜（微結晶シリコン膜８Ａ）を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のＴＦＴ１０１を提供することができる。
本実施形態のＴＦＴ１０１を備えたアクティブマトリック基板を透過型の液晶表示装置の基板として用いることで、表示品質の優れた画像表示が可能となる。
「第２実施形態」
図面を参照して、本発明に係る第２実施形態のＴＦＴ及びこれを備えたアクティブマトリックス基板について説明する。本実施形態は、ゲート電極２の構造が第１実施形態と大きく異なっている。第１実施形態と同じ構成要素については同じ参照符号を付して説明を省略する。
図５Ａは本実施形態のアクティブマトリックス基板の要部断面図、図５ＢはＴＦＴの要部断面図である。これらは第１実施形態の図２Ａ、図２Ｂに対応した図である。
図面を参照して、本発明に係る第２実施形態のＴＦＴ及びこれを備えたアクティブマトリックス基板について説明する。本実施形態は、ゲート電極２の構造が第１実施形態と大きく異なっている。第１実施形態と同じ構成要素については同じ参照符号を付して説明を省略する。
図５Ａは本実施形態のアクティブマトリックス基板の要部断面図、図５ＢはＴＦＴの要部断面図である。これらは第１実施形態の図２Ａ、図２Ｂに対応した図である。
図５Ｂに示すように、
本実施形態のＴＦＴ１０２は、第１実施形態と同様、
絶縁性基板１上に順次形成されたゲート電極２及びゲート絶縁膜６と、
ゲート絶縁膜６上に基板側から順次積層されたノンドープの微結晶シリコン（μｃ−Ｓｉ）膜８Ａとノンドープの非晶質シリコン（ａ−Ｓｉ）膜８Ｂとの積層膜からなるチャネル層８、及びこのチャネル層８上に形成され、Ｓｉに不純物が添加されたＮ型非晶質シリコン膜９からなる半導体積層膜１０と、
半導体積層膜１０上（Ｎ型非晶質シリコン膜９上）に互いに離間して形成された金属膜からなるソース電極１１及びドレイン電極１２とを備えた逆スタガード型のＴＦＴである。
本実施形態のＴＦＴ１０２は、第１実施形態と同様、
絶縁性基板１上に順次形成されたゲート電極２及びゲート絶縁膜６と、
ゲート絶縁膜６上に基板側から順次積層されたノンドープの微結晶シリコン（μｃ−Ｓｉ）膜８Ａとノンドープの非晶質シリコン（ａ−Ｓｉ）膜８Ｂとの積層膜からなるチャネル層８、及びこのチャネル層８上に形成され、Ｓｉに不純物が添加されたＮ型非晶質シリコン膜９からなる半導体積層膜１０と、
半導体積層膜１０上（Ｎ型非晶質シリコン膜９上）に互いに離間して形成された金属膜からなるソース電極１１及びドレイン電極１２とを備えた逆スタガード型のＴＦＴである。
本実施形態においても、図５Ａ及び図５Ｂに示すように、ゲート電極２は、基板１側から見て、第１の金属遮光膜Ａと絶縁膜Ｂと第２の金属遮光膜Ｃとの積層構造を有している。第１実施形態と同様、ゲート電極２において、第１の金属遮光膜Ａよりも絶縁膜Ｂ及び第２の金属遮光膜Ｃの形成面積が小さくなっている。
第１実施形態と同様、第１の金属遮光膜Ａと第２の金属遮光膜Ｃのうち一方はゲート回路に電気的に接続され、他方はゲート回路から絶縁されている。
第１実施形態においては、基板側の第１の金属遮光膜Ａがゲート回路から絶縁されており、ソース・ドレイン電極側の第２の金属遮光膜Ｃがゲート回路に電気的に接続された構成としたが、本実施形態では逆の構成である。すなわち、本実施形態では第１の金属遮光膜Ａがゲート回路に電気的に接続され、第２の金属遮光膜Ｃがゲート回路から絶縁されている。本実施形態では、第１の金属遮光膜Ａが実質的にゲート電極としての機能を有し、かつバックライトからの光を遮光する機能も有している。
第１の金属遮光膜Ａと第２の金属遮光膜Ｃ、絶縁膜Ｂの材質は第１実施形態と同様である。
第１実施形態と同様、第１の金属遮光膜Ａと第２の金属遮光膜Ｃのうち一方はゲート回路に電気的に接続され、他方はゲート回路から絶縁されている。
第１実施形態においては、基板側の第１の金属遮光膜Ａがゲート回路から絶縁されており、ソース・ドレイン電極側の第２の金属遮光膜Ｃがゲート回路に電気的に接続された構成としたが、本実施形態では逆の構成である。すなわち、本実施形態では第１の金属遮光膜Ａがゲート回路に電気的に接続され、第２の金属遮光膜Ｃがゲート回路から絶縁されている。本実施形態では、第１の金属遮光膜Ａが実質的にゲート電極としての機能を有し、かつバックライトからの光を遮光する機能も有している。
第１の金属遮光膜Ａと第２の金属遮光膜Ｃ、絶縁膜Ｂの材質は第１実施形態と同様である。
本実施形態においても、第１の金属遮光膜Ａは、半導体積層膜１０（μｃ−Ｓｉ膜８Ａとａ−Ｓｉ膜８Ｂとの積層膜からなるチャネル層８、及びＮ型非晶質シリコン膜９）の形成領域を含む領域に形成されている。したがって、平面視、半導体積層膜１０は第１の金属遮光膜Ａの形成領域内に収まっている。
第１実施形態においては、μｃ−Ｓｉ膜８Ａとａ−Ｓｉ膜８Ｂとの積層膜からなるチャネル層８の両端部の下方には、絶縁膜Ｂ及び第２の金属遮光膜Ｃが形成されていない構成としたが、本実施形態では、チャネル層８の両端部の下方に第２の金属遮光膜Ｃが形成され、第２の金属遮光膜Ｃはソース電極１１とドレイン電極１２との間の領域（チャネル部１３）には形成されていない。
そのため、本実施形態では、チャネル層８において、少なくともソース電極１１とドレイン電極１２との間の領域はゲート回路に電気的に接続された第１の金属遮光膜Ａと近接し、チャネル層８の両端部はゲート回路から絶縁された第２の金属遮光膜Ｃと近接している。
第１実施形態においては、μｃ−Ｓｉ膜８Ａとａ−Ｓｉ膜８Ｂとの積層膜からなるチャネル層８の両端部の下方には、絶縁膜Ｂ及び第２の金属遮光膜Ｃが形成されていない構成としたが、本実施形態では、チャネル層８の両端部の下方に第２の金属遮光膜Ｃが形成され、第２の金属遮光膜Ｃはソース電極１１とドレイン電極１２との間の領域（チャネル部１３）には形成されていない。
そのため、本実施形態では、チャネル層８において、少なくともソース電極１１とドレイン電極１２との間の領域はゲート回路に電気的に接続された第１の金属遮光膜Ａと近接し、チャネル層８の両端部はゲート回路から絶縁された第２の金属遮光膜Ｃと近接している。
図５Ａに示すように、本実施形態のアクティブマトリックス基板２０２のその他の構成は第１実施形態と同様である。
本実施形態においても、第１実施形態と同様、ゲート電極２を第１の金属遮光膜Ａと絶縁膜Ｂと第２の金属遮光膜Ｃとの積層構造とし、平面視、半導体積層膜１０（μｃ−Ｓｉ膜８Ａとａ−Ｓｉ膜８Ｂとの積層膜からなるチャネル層８、及びＮ型非晶質シリコン膜９）、半導体積層膜１０は第１の金属遮光膜Ａの形成領域内に収めるようにした。
したがって、第１実施形態と同様、本実施形態のアクティブマトリック基板２０２を透過型の液晶表示装置の基板として用いた時に、バックライトからの光が第１の金属遮光膜Ａで遮光されて、半導体積層膜１０に光が入射することが回避される。そのため、バックライトからの光に起因する光リーク電流の発生が低減される。
したがって、第１実施形態と同様、本実施形態のアクティブマトリック基板２０２を透過型の液晶表示装置の基板として用いた時に、バックライトからの光が第１の金属遮光膜Ａで遮光されて、半導体積層膜１０に光が入射することが回避される。そのため、バックライトからの光に起因する光リーク電流の発生が低減される。
本実施形態ではさらに、第１の金属遮光膜Ａの両端部の上に第２の金属遮光膜Ｃが形成されているので、第２の金属遮光膜Ｃが遮光壁として機能し、下層の第１の金属遮光膜Ａで遮光しきれない回折光をも第２の金属遮光膜Ｃで遮断することができ、第１実施形態よりも高い遮光効果が得られる。
本実施形態においても、ゲート電極２が遮光膜を兼ねているので、ゲート電極と別に遮光膜を設けるよりも製造効率が良い。
本実施形態においても、ゲート電極２が遮光膜を兼ねているので、ゲート電極と別に遮光膜を設けるよりも製造効率が良い。
本実施形態ではまた、遮光壁として機能する第２の金属遮光膜Ｃの幅を調整することによって、ゲート電極２とソース・ドレイン電極１１、１２の重なり領域において、ゲート絶縁膜６を部分的に厚くすることが可能である。
図５Ｂに示すように、ゲート絶縁膜６において、第２の金属遮光膜Ｃのチャネル１３側の側面の近傍では、第１の金属遮光膜Ｃの厚さ分がゲート絶縁膜６に加算された膜厚となる。この膜厚が厚くなる部分は、ソース電極１１のチャネル側端面１１Ｅの真下を含む領域、及びドレイン電極１２のチャネル側端面１２Ｅの真下を含む領域に位置させることが好ましい。この構造の場合、チャネル１３におけるゲート絶縁膜６の膜厚は、ソース電極１１、ドレイン電極１２に近づくにつれて厚みを増す（厚膜部６Ｘ）。さらにチャネル１３の外側についても、第２の金属遮光膜Ｃの非形成領域内におけるゲート絶縁膜６の膜厚は、ソース電極１１のチャネル側端面１１Ｅ及びドレイン電極１２のチャネル側端面１２Ｅから第２の金属遮光膜Ｃのチャネル側端面ＣＥの範囲にかけて厚みを増す（厚膜部６Ｙ）。
上記のようにゲート絶縁膜６を部分的に厚くすることによって、ゲート電極とソース・ドレイン電極間の寄生容量を低減でき、寄生容量によって発生するオフリーク電流も低減できる。特にチャネル１３側のドレイン電極端１２Ｅには電界が集中しやすく、オフ電流発生の大きな原因となる。このドレイン電極端１２Ｅの近傍のゲート絶縁膜６の膜厚が厚くなるように第２の金属遮光膜Ｃの幅を調整することで、電界緩和効果が増し、オフ電流が更に低減できる。
本実施形態においても、チャネル層８に微結晶シリコン膜８Ａを用いているので、非晶質シリコンＴＦＴよりも大きな駆動電圧でも安定した駆動が可能である。したがって、駆動用ＴＦＴを用いたソースドライバやゲートドライバ等の駆動回路を、画素スイッチング用ＴＦＴを有する画素部と同一基板上に形成することが可能である。
本実施形態においても、チャネル層８を微結晶シリコン膜８Ａと非晶質シリコン膜８Ｂとの積層構造としたので、チャネル層８とＮ型非晶質シリコン膜９との界面のバンドギャップの不整合を小さくし、リーク電流を抑制することができる。
バックライトからの光に起因する光リーク電流の問題は特に非晶質シリコンに比べて正孔移動度の大きい微結晶シリコン膜を備えたＴＦＴにおいて顕著であるが、本実施形態においても、チャネル層８にバックライトからの光が入射すること自体が抑制されるので、チャネル層８をなす半導体膜の組成や結晶状態に関わらず、上記効果が得られる。
したがって、本発明は、非晶質シリコン膜に比べて正孔移動度の大きい微結晶シリコン膜を備えたＴＦＴに特に有効である。同様の理由から、本発明は、多結晶シリコン膜を備えたＴＦＴにも有効である。
本実施形態においても、チャネル層８を微結晶シリコン膜８Ａと非晶質シリコン膜８Ｂとの積層構造としたので、チャネル層８とＮ型非晶質シリコン膜９との界面のバンドギャップの不整合を小さくし、リーク電流を抑制することができる。
バックライトからの光に起因する光リーク電流の問題は特に非晶質シリコンに比べて正孔移動度の大きい微結晶シリコン膜を備えたＴＦＴにおいて顕著であるが、本実施形態においても、チャネル層８にバックライトからの光が入射すること自体が抑制されるので、チャネル層８をなす半導体膜の組成や結晶状態に関わらず、上記効果が得られる。
したがって、本発明は、非晶質シリコン膜に比べて正孔移動度の大きい微結晶シリコン膜を備えたＴＦＴに特に有効である。同様の理由から、本発明は、多結晶シリコン膜を備えたＴＦＴにも有効である。
次に、図６Ａ〜図６Ｃ及び図７Ａ〜図７Ｃを参照して、アクティブマトリックス基板２０２の製造方法の一実施例について説明する。
はじめに図６Ａ〜図６Ｃに示すプロセスで、ゲート電極２、ゲート配線３、ゲート端子部４、及び補助容量電極５を形成した。
まず、ガラス基板などの透光性を有する絶縁性基板１を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第１の金属遮光膜ＡとしてＡｌ合金膜を２００ｎｍ厚で成膜し、プラズマＣＶＤ法で絶縁膜ＢとしてＳｉＮｘ膜を１００ｎｍ厚で成膜し、再度スパッタ法で第２の金属遮光膜ＣとしてＡｌ合金膜を２００ｎｍ厚で成膜した。
はじめに図６Ａ〜図６Ｃに示すプロセスで、ゲート電極２、ゲート配線３、ゲート端子部４、及び補助容量電極５を形成した。
まず、ガラス基板などの透光性を有する絶縁性基板１を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第１の金属遮光膜ＡとしてＡｌ合金膜を２００ｎｍ厚で成膜し、プラズマＣＶＤ法で絶縁膜ＢとしてＳｉＮｘ膜を１００ｎｍ厚で成膜し、再度スパッタ法で第２の金属遮光膜ＣとしてＡｌ合金膜を２００ｎｍ厚で成膜した。
第１の金属遮光膜Ａと絶縁膜Ｂと第２の金属遮光膜Ｃとの積層構造の上に、図６Ａに示すパターンのフォトレジストパターンＰＲを形成した。
フォトレジストパターンＰＲの形成に際しては、フォトマスクＰＭとして、ゲート配線３、ゲート端子部４、補助容量電極５、及びゲート電極２の第２の金属遮光膜Ｃの非形成領域は一部光を通し、第２の金属遮光膜Ｃの非形成領域を除くゲート電極２の形成領域は光を通さないハーフトーンマスクを用いて露光量を部分的に調節した。これによって、ゲート電極２の形成領域は、レジスト断面形状を両端部（第２の金属遮光膜Ｃの形成領域）が厚くその内側が薄い凹型とした。
図６ＡのフォトレジストパターンＰＲは現像後のパターンであるが、ここでは露光工程のフォトマスクＰＭについても合わせて図示してある。
フォトレジストパターンＰＲの形成に際しては、フォトマスクＰＭとして、ゲート配線３、ゲート端子部４、補助容量電極５、及びゲート電極２の第２の金属遮光膜Ｃの非形成領域は一部光を通し、第２の金属遮光膜Ｃの非形成領域を除くゲート電極２の形成領域は光を通さないハーフトーンマスクを用いて露光量を部分的に調節した。これによって、ゲート電極２の形成領域は、レジスト断面形状を両端部（第２の金属遮光膜Ｃの形成領域）が厚くその内側が薄い凹型とした。
図６ＡのフォトレジストパターンＰＲは現像後のパターンであるが、ここでは露光工程のフォトマスクＰＭについても合わせて図示してある。
続いて、図６Ｂに示すように、上記のフォトレジストパターンＰＲをマスクとして、第２の金属遮光膜Ｃ、絶縁膜Ｂ、及び第１の金属遮光膜Ａに対して順次ドライエッチングを実施した。この時、エッチングガスは順次変更しながらエッチングを行った。本実施例ではＡｌ合金膜についてはＣｌ２ガスを用い、ＳｉＮｘ膜についてはＣＦ４ガスを用いた。その後、Ｏ２アッシング処理によりフォトレジストパターンＰＲの薄膜部を除去した。
続いて、図６Ｃに示すように、残ったフォトレジストパターンＰＲをマスクとして、第２の金属遮光膜Ｃ及び絶縁膜Ｂに対して順次ドライエッチングを実施した。エッチングガスは上記と同様とした。続いてフォトレジストパターンＰＲを除去して、図５Ａに示したパターンを有するゲート電極２／ゲート配線３／ゲート端子部４／補助容量電極５を形成した。
第１実施形態では、ゲート配線３、ゲート端子部４、及び補助容量電極５をＡｌ合金膜／ＳｉＮｘ膜／Ａｌ合金膜としたが、本実施形態ではこれらをＡｌ合金膜の単層膜とした。これらはＡｌ合金膜／ＳｉＮｘ膜／Ａｌ合金膜あるいはＳｉＮｘ膜／Ａｌ合金膜としてもよい。
続いて、図６Ｃに示すように、残ったフォトレジストパターンＰＲをマスクとして、第２の金属遮光膜Ｃ及び絶縁膜Ｂに対して順次ドライエッチングを実施した。エッチングガスは上記と同様とした。続いてフォトレジストパターンＰＲを除去して、図５Ａに示したパターンを有するゲート電極２／ゲート配線３／ゲート端子部４／補助容量電極５を形成した。
第１実施形態では、ゲート配線３、ゲート端子部４、及び補助容量電極５をＡｌ合金膜／ＳｉＮｘ膜／Ａｌ合金膜としたが、本実施形態ではこれらをＡｌ合金膜の単層膜とした。これらはＡｌ合金膜／ＳｉＮｘ膜／Ａｌ合金膜あるいはＳｉＮｘ膜／Ａｌ合金膜としてもよい。
次に、図７Ａに示すように、ゲート絶縁膜６としてＳｉＮｘ膜、微結晶シリコン膜８Ａ、ノンドープの非晶質シリコン膜８Ｂ、及び不純物を添加したＮ型非晶質シリコン膜９をプラズマＣＶＤ法で連続成膜した。成膜条件は第１実施形態と同様とした。
続いて、フォトリソグラフィ法により、上記の半導体積層膜１０をＴＦＴの構成要素となる形状にパターニングした。本実施形態では、微結晶シリコン膜８Ａ、非晶質シリコン８Ｂ、及びＮ型非晶質シリコン９は、ゲート電極２の第１の金属遮光膜Ａよりも小さい形成面積とし、平面視、ゲート電極２の第１の金属遮光膜Ａより外側にはみ出さないパターンとした。
続いて、フォトリソグラフィ法により、上記の半導体積層膜１０をＴＦＴの構成要素となる形状にパターニングした。本実施形態では、微結晶シリコン膜８Ａ、非晶質シリコン８Ｂ、及びＮ型非晶質シリコン９は、ゲート電極２の第１の金属遮光膜Ａよりも小さい形成面積とし、平面視、ゲート電極２の第１の金属遮光膜Ａより外側にはみ出さないパターンとした。
次に図７Ｂに示すように、ソース・ドレイン電極となるＣｒ膜をスパッタ法で成膜した後、フォトリソグラフィ法によりパターニングして、ソース電極１１、ドレイン電極１２、ソース配線１４、及びソース端子部１５を形成した。また、同一のフォトリソ工程で使用するフォトレジストをマスクにして、ソース・ドレイン電極間の不要なＮ型非晶質シリコン膜９と下層の非晶質シリコン８Ｂの表層部をエッチング除去して、チャネル部１３を形成した。以上の工程で、ＴＦＴ１０２が形成された。
その後第１実施形態の図４Ｃと同様のプロセスを実施して、アクティブマトリックス基板２０２及び液晶表示装置を得た。
その後第１実施形態の図４Ｃと同様のプロセスを実施して、アクティブマトリックス基板２０２及び液晶表示装置を得た。
以上説明したように、本実施形態によれば、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のＴＦＴ１０２及びその製造方法を提供することができる。
本実施形態によれば、バックライトからの光に起因する光リーク電流の発生が抑制された逆スタガード型のＴＦＴ１０２及びその製造方法を提供することができる。
本実施形態によれば、チャネル層に結晶性半導体膜（微結晶シリコン膜８Ａ）を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のＴＦＴ１０２を提供することができる。
本実施形態のＴＦＴ１０２を備えたアクティブマトリック基板を透過型の液晶表示装置の基板として用いることで、表示品質の優れた画像表示が可能となる。
本実施形態によれば、バックライトからの光に起因する光リーク電流の発生が抑制された逆スタガード型のＴＦＴ１０２及びその製造方法を提供することができる。
本実施形態によれば、チャネル層に結晶性半導体膜（微結晶シリコン膜８Ａ）を備え、安定的な駆動が可能であり、製造効率が良く、かつ、光リーク電流の発生が抑制された逆スタガード型のＴＦＴ１０２を提供することができる。
本実施形態のＴＦＴ１０２を備えたアクティブマトリック基板を透過型の液晶表示装置の基板として用いることで、表示品質の優れた画像表示が可能となる。
「製造方法の変更例」
第１及び第２実施形態では、ＴＦＴの製造方法において、ゲート電極２の形成工程が、第１の金属遮光膜Ａを成膜する工程と、絶縁膜Ｂを成膜する工程と、第２の金属遮光膜Ｃを成膜する工程とを順次有する場合について説明した。
第１及び第２実施形態では、ＴＦＴの製造方法において、ゲート電極２の形成工程が、第１の金属遮光膜Ａを成膜する工程と、絶縁膜Ｂを成膜する工程と、第２の金属遮光膜Ｃを成膜する工程とを順次有する場合について説明した。
ゲート電極２の形成工程は、第１の金属遮光膜Ａを成膜する工程と、第１の金属遮光膜Ａの表面を絶縁処理して絶縁膜Ｂを形成する工程と、第２の金属遮光膜Ｃを成膜する工程とを順次有するものでもよい。かかる方法では、絶縁膜Ｂを別途プラズマＣＶＤ法などで成膜する工程が不要であり、簡単な処理で絶縁膜Ｂを形成できるため、歩留まり良くＴＦＴ及びアクティブマトリックスＴＦＴ基板を製造できる。
第１の金属遮光膜Ａの表面の絶縁処理としては、酸素プラズマ処理による酸化処理及び／又は窒素プラズマ処理による窒化処理が挙げられる。
また、第１の金属遮光膜Ａの主成分を陽極酸化可能な金属（Ａｌ等）とすれば、絶縁処理を陽極酸化処理により実施することもできる。第１の金属遮光膜Ａの主成分がＡｌの場合、陽極酸化処理によってＡｌ２Ｏ３を主成分とする絶縁膜Ｂが形成される。
また、第１の金属遮光膜Ａの主成分を陽極酸化可能な金属（Ａｌ等）とすれば、絶縁処理を陽極酸化処理により実施することもできる。第１の金属遮光膜Ａの主成分がＡｌの場合、陽極酸化処理によってＡｌ２Ｏ３を主成分とする絶縁膜Ｂが形成される。
ゲート電極２の形成工程は、第１の金属遮光膜Ａを成膜する工程と、第２の金属遮光膜Ｃを成膜する工程と、第１の金属遮光膜Ａと第２の金属遮光膜Ｃとの界面反応により絶縁膜Ｂを形成する工程とを順次有するものでもよい。
例えば、第１の金属遮光膜Ａを８族、炭素元素、及び窒素元素を不純物レベル以上に含まないＡｌ合金膜とし、第２の金属遮光膜Ｃをインジウム錫酸化物（ＩＴＯ）膜と金属遮光膜との積層膜とし、Ａｌ合金膜とインジウム錫酸化物膜との界面反応によりＡｌ２Ｏ３を主成分とする絶縁膜Ｂを形成することができる。Ａｌ合金膜とＩＴＯ膜との界面反応は熱処理等により実施することができる。この熱処理は後工程の成膜温度を利用することができる。
かかる方法では、絶縁膜Ｂを別途プラズマＣＶＤ法などで成膜する工程、あるいはプラズマ処理や陽極酸化処理等による絶縁処理の工程が不要であり、より簡単な処理で絶縁膜Ｂを形成できるため、歩留まり良くＴＦＴ及びアクティブマトリックスＴＦＴ基板を製造できる。
例えば、第１の金属遮光膜Ａを８族、炭素元素、及び窒素元素を不純物レベル以上に含まないＡｌ合金膜とし、第２の金属遮光膜Ｃをインジウム錫酸化物（ＩＴＯ）膜と金属遮光膜との積層膜とし、Ａｌ合金膜とインジウム錫酸化物膜との界面反応によりＡｌ２Ｏ３を主成分とする絶縁膜Ｂを形成することができる。Ａｌ合金膜とＩＴＯ膜との界面反応は熱処理等により実施することができる。この熱処理は後工程の成膜温度を利用することができる。
かかる方法では、絶縁膜Ｂを別途プラズマＣＶＤ法などで成膜する工程、あるいはプラズマ処理や陽極酸化処理等による絶縁処理の工程が不要であり、より簡単な処理で絶縁膜Ｂを形成できるため、歩留まり良くＴＦＴ及びアクティブマトリックスＴＦＴ基板を製造できる。
＜変更例１＞
図８を参照して、製造方法の変更に係る一実施例について説明する。
まず、図８Ａに示すように、ガラス基板などの透光性を有する絶縁性基板１を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第１の金属遮光膜ＡとしてＡｌ合金膜を２００ｎｍ厚で成膜し、これをフォトリソグラフィ法によりパターニングした。
次に図８Ｂに示すように、この基板をホウ酸溶液に浸し、外部より電流を流して陽極酸化することで、Ａｌ合金膜の表面に絶縁膜ＢとなるＡｌ２Ｏ３膜を３０ｎｍ厚で形成した。
陽極酸化に用いる電解液や電解条件は適宜変更できる。また、ここでは陽極酸化する金属してＡｌを用いたが、Ｔａなどを用いることもできる。Ｔａを用いる場合は、基板を酒石酸アンモニウム溶液等に浸し、外部より電流を流すことで陽極酸化することができる。
陽極酸化を実施する代わりに、Ａｌ合金膜に対して酸素プラズマ処理を実施して、絶縁膜ＢとしてＡｌ２Ｏ３膜を形成してもよい。Ａｌ合金膜に対して窒素プラズマ処理を実施して、絶縁膜ＢとしてＡｌＮ膜を形成してもよい。
陽極酸化あるいはプラズマ処理による絶縁処理方法では、パターニングされた第１の金属遮光膜Ａの側面にも絶縁膜Ｂが形成される。
図８を参照して、製造方法の変更に係る一実施例について説明する。
まず、図８Ａに示すように、ガラス基板などの透光性を有する絶縁性基板１を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第１の金属遮光膜ＡとしてＡｌ合金膜を２００ｎｍ厚で成膜し、これをフォトリソグラフィ法によりパターニングした。
次に図８Ｂに示すように、この基板をホウ酸溶液に浸し、外部より電流を流して陽極酸化することで、Ａｌ合金膜の表面に絶縁膜ＢとなるＡｌ２Ｏ３膜を３０ｎｍ厚で形成した。
陽極酸化に用いる電解液や電解条件は適宜変更できる。また、ここでは陽極酸化する金属してＡｌを用いたが、Ｔａなどを用いることもできる。Ｔａを用いる場合は、基板を酒石酸アンモニウム溶液等に浸し、外部より電流を流すことで陽極酸化することができる。
陽極酸化を実施する代わりに、Ａｌ合金膜に対して酸素プラズマ処理を実施して、絶縁膜ＢとしてＡｌ２Ｏ３膜を形成してもよい。Ａｌ合金膜に対して窒素プラズマ処理を実施して、絶縁膜ＢとしてＡｌＮ膜を形成してもよい。
陽極酸化あるいはプラズマ処理による絶縁処理方法では、パターニングされた第１の金属遮光膜Ａの側面にも絶縁膜Ｂが形成される。
次に図８Ｃに示すように、スパッタ法で第２の金属遮光膜ＣとしてＡｌ合金膜を２００ｎｍ厚で成膜し、フォトリソグラフィ法によりパターニングした。
本実施例では、ゲート配線３、ゲート端子部４、及び補助容量電極５はＡｌ合金膜／Ａｌ２Ｏ３膜／Ａｌ合金膜としたが、Ａｌ２Ｏ３膜／Ａｌ合金膜あるいはＡｌ合金膜の単層膜としてもよい。
本実施例では、ゲート配線３、ゲート端子部４、及び補助容量電極５はＡｌ合金膜／Ａｌ２Ｏ３膜／Ａｌ合金膜としたが、Ａｌ２Ｏ３膜／Ａｌ合金膜あるいはＡｌ合金膜の単層膜としてもよい。
その後第１実施形態の図３Ｄ及び図４Ａ〜図４Ｃと同様に、アクティブマトリックス基板及び液晶表示装置を得た。
＜変更例２＞
図９を参照して、製造方法の変更に係るその他の実施例について説明する。
まず、図９Ａに示すように、ガラス基板などの透光性を有する絶縁性基板１を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第１の金属遮光膜ＡとしてＡｌ合金膜を２００ｎｍ厚で成膜した。このとき、Ａｌ合金としては８族とＣ，Ｎを不純物レベル以上に含まないものを選択した。
続いて、第２の金属遮光膜Ｃとして、スパッタ法により非晶質ＩＴＯ膜とＭｏ合金膜とをそれぞれ２０ｎｍ厚、１８０ｎｍ厚で順次成膜した。図中、ＩＴＯ膜に符号Ｃ１、Ｍｏ合金膜に符号Ｃ２を付してある。
複数の成膜室を有するスパッタ装置、例えばクラスタ型のスパッタ装置を用いた場合、各成膜室で異なるターゲット材料を用いることが可能である。かかる装置を用いることで、Ａｌ合金膜、ＩＴＯ膜、及びＭｏ合金膜の成膜を連続成膜することができ、好ましい。
ここでは第２の金属遮光膜Ｃの上層膜としてＭｏ合金を用いたが、充分な遮光性及び導電性を得られるものであれば、他の金属を用いて構わない。ここでＭｏ合金を用いたのは、加工プロセスを簡便にできるためである。
図９を参照して、製造方法の変更に係るその他の実施例について説明する。
まず、図９Ａに示すように、ガラス基板などの透光性を有する絶縁性基板１を洗浄液または純水を用いて洗浄した後、この基板上にスパッタ法で第１の金属遮光膜ＡとしてＡｌ合金膜を２００ｎｍ厚で成膜した。このとき、Ａｌ合金としては８族とＣ，Ｎを不純物レベル以上に含まないものを選択した。
続いて、第２の金属遮光膜Ｃとして、スパッタ法により非晶質ＩＴＯ膜とＭｏ合金膜とをそれぞれ２０ｎｍ厚、１８０ｎｍ厚で順次成膜した。図中、ＩＴＯ膜に符号Ｃ１、Ｍｏ合金膜に符号Ｃ２を付してある。
複数の成膜室を有するスパッタ装置、例えばクラスタ型のスパッタ装置を用いた場合、各成膜室で異なるターゲット材料を用いることが可能である。かかる装置を用いることで、Ａｌ合金膜、ＩＴＯ膜、及びＭｏ合金膜の成膜を連続成膜することができ、好ましい。
ここでは第２の金属遮光膜Ｃの上層膜としてＭｏ合金を用いたが、充分な遮光性及び導電性を得られるものであれば、他の金属を用いて構わない。ここでＭｏ合金を用いたのは、加工プロセスを簡便にできるためである。
次に、Ｍｏ合金膜／ＩＴＯ膜／Ａｌ合金膜の積層構造の上に、図９Ａに示すパターンのフォトレジストパターンＰＲを形成した。
フォトレジストパターンＰＲの形成に際しては、フォトマスクＰＭとして、ゲート配線３、ゲート端子部４、補助容量電極５、及びゲート電極２の第２の金属遮光膜Ｃの形成領域は光を通さず、第２の金属遮光膜Ｃの形成領域を除くゲート電極２の形成領域は一部の光を通すハーフトーンマスクを用いて露光量を部分的に調節した。これによって、ゲート電極２の形成領域は、レジスト断面形状を中央部（第２の金属遮光膜Ｃの形成領域）が厚くその外側が薄い凸型とした（第１実施形態と同様）。図９ＡのフォトレジストパターンＰＲは現像後のパターンであるが、ここでは露光工程のフォトマスクＰＭについても合わせて図示してある。
フォトレジストパターンＰＲの形成に際しては、フォトマスクＰＭとして、ゲート配線３、ゲート端子部４、補助容量電極５、及びゲート電極２の第２の金属遮光膜Ｃの形成領域は光を通さず、第２の金属遮光膜Ｃの形成領域を除くゲート電極２の形成領域は一部の光を通すハーフトーンマスクを用いて露光量を部分的に調節した。これによって、ゲート電極２の形成領域は、レジスト断面形状を中央部（第２の金属遮光膜Ｃの形成領域）が厚くその外側が薄い凸型とした（第１実施形態と同様）。図９ＡのフォトレジストパターンＰＲは現像後のパターンであるが、ここでは露光工程のフォトマスクＰＭについても合わせて図示してある。
続いて、図９Ｂに示すように、上記のフォトレジストパターンＰＲをマスクとして、Ｍｏ合金膜／ＩＴＯ膜／Ａｌ合金膜に対してウエットエッチングを実施した。その後、Ｏ２アッシング処理によりフォトレジストパターンＰＲの薄膜部を除去した。続いて、図９Ｃに示すように、残ったフォトレジストパターンＰＲをマスクとして、Ｍｏ合金膜／ＩＴＯ膜に対してウエットエッチングを実施した。
Ｍｏ合金、非晶質ＩＴＯ、Ａｌ合金は、燐酸、硝酸、及び酢酸を混合したエッチング液でエッチングが可能なため、一括エッチングが可能で、製造を簡便にできる。
なお、非晶質ＩＴＯ膜は１７０℃以上の熱が加わると結晶化して、容易にエッチングできなくなる。本実施例のフォトリソグラフィプロセスにおけるフォトレジストの焼き締め温度や、その他工程における加熱温度は１００〜１３０℃であるため、問題なくエッチング可能である。Ｍｏ合金膜、非晶質ＩＴＯ膜、及びＡｌ合金膜はそれぞれエッチングレートに違いがあるので、エッチング液の濃度やエッチング温度等を調整することで選択比を変更し好適化することができる。
なお、非晶質ＩＴＯ膜は１７０℃以上の熱が加わると結晶化して、容易にエッチングできなくなる。本実施例のフォトリソグラフィプロセスにおけるフォトレジストの焼き締め温度や、その他工程における加熱温度は１００〜１３０℃であるため、問題なくエッチング可能である。Ｍｏ合金膜、非晶質ＩＴＯ膜、及びＡｌ合金膜はそれぞれエッチングレートに違いがあるので、エッチング液の濃度やエッチング温度等を調整することで選択比を変更し好適化することができる。
本実施例では、燐酸７０質量％と硝酸５質量％と酢酸１０質量％と水の混合液を４０℃に調整して、まずはＭｏ合金膜／非晶質ＩＴＯ膜／Ａｌ合金膜を一括でエッチングした。その後Ｏ２アッシング処理によりフォトレジストパターンＰＲの薄膜部を除去し、先と同じエッチング液を３０℃に制御して、Ｍｏ合金膜／非晶質ＩＴＯ膜をエッチングした。この時に第１の遮光金属膜ＡであるＡｌ合金膜も一部エッチングされるが特に問題とはならない。３０℃ではＡｌ合金のエッチングレートが下がるので、充分な遮光能力を保持した状態でＡｌ合金膜を残すことができる。
続いてフォトレジストパターンＰＲを除去して、図９Ｃに示したパターンを有するゲート電極２／ゲート配線３／ゲート端子部４／補助容量電極５を形成した。
続いてフォトレジストパターンＰＲを除去して、図９Ｃに示したパターンを有するゲート電極２／ゲート配線３／ゲート端子部４／補助容量電極５を形成した。
次に、図９Ｄに示すように、ゲート絶縁膜６としてＳｉＮｘ膜、微結晶シリコン膜８Ａ、ノンドープの非晶質シリコン膜８Ｂ、及び不純物を添加したＮ型非晶質シリコン膜９をプラズマＣＶＤ法で連続成膜した。
これらの成膜温度は２００℃であり、この工程において、非晶質ＩＴＯ膜とＡｌ合金膜との界面反応によって５〜１０ｎｍの厚さで絶縁膜ＢとしてＡｌ２Ｏ３膜が形成された。この界面反応で得られるＡｌ２Ｏ３膜は充分な絶縁性を持ち、下層の第１の金属遮光膜ＡであるＡｌ合金膜と、上層の第２の金属遮光膜であるＭｏ合金膜／ＩＴＯ膜とを電気的に遮断する。
なお、第１の金属遮光膜Ａとして形成するＡｌ合金膜に８族元素、Ｃ、あるいはＮが不純物レベル以上に含まれると、非晶質ＩＴＯ膜とＡｌ合金膜との界面に形成されるＡｌ２Ｏ３膜の絶縁性が悪くなるので、該当する元素を不純物レベル以上に含まないＡｌ合金を選択する必要がある。
これらの成膜温度は２００℃であり、この工程において、非晶質ＩＴＯ膜とＡｌ合金膜との界面反応によって５〜１０ｎｍの厚さで絶縁膜ＢとしてＡｌ２Ｏ３膜が形成された。この界面反応で得られるＡｌ２Ｏ３膜は充分な絶縁性を持ち、下層の第１の金属遮光膜ＡであるＡｌ合金膜と、上層の第２の金属遮光膜であるＭｏ合金膜／ＩＴＯ膜とを電気的に遮断する。
なお、第１の金属遮光膜Ａとして形成するＡｌ合金膜に８族元素、Ｃ、あるいはＮが不純物レベル以上に含まれると、非晶質ＩＴＯ膜とＡｌ合金膜との界面に形成されるＡｌ２Ｏ３膜の絶縁性が悪くなるので、該当する元素を不純物レベル以上に含まないＡｌ合金を選択する必要がある。
その後第１実施形態と同様のプロセスを実施して、ＴＦＴ１０３、アクティブマトリックス基板２０３、及び液晶表示装置を得た。
「設計変更」
本発明は上記実施形態に限らず、本発明の趣旨を逸脱しない範囲内において、設計変更可能である。
上記の第１〜第２実施形態では、チャネル層８を微結晶シリコン膜８Ａと非晶質シリコン膜８Ｂとの積層構造としたが、チャネル層８は多結晶シリコン膜と非晶質シリコン膜との積層構造、あるいは非晶質シリコン単層膜等でもよい。
ただし、微結晶シリコン膜あるいは多結晶シリコン膜等の結晶性半導体膜を備えたＴＦＴにおいて特に光リーク電流の問題が大きいことから、本発明は結晶性半導体膜を備えたＴＦＴに特に有効である。
本発明は上記実施形態に限らず、本発明の趣旨を逸脱しない範囲内において、設計変更可能である。
上記の第１〜第２実施形態では、チャネル層８を微結晶シリコン膜８Ａと非晶質シリコン膜８Ｂとの積層構造としたが、チャネル層８は多結晶シリコン膜と非晶質シリコン膜との積層構造、あるいは非晶質シリコン単層膜等でもよい。
ただし、微結晶シリコン膜あるいは多結晶シリコン膜等の結晶性半導体膜を備えたＴＦＴにおいて特に光リーク電流の問題が大きいことから、本発明は結晶性半導体膜を備えたＴＦＴに特に有効である。
１０１〜１０３：ＴＦＴ、２０１〜２０３：アクティブマトリックス基板、１：透光性を有する絶縁性基板、２：ゲート電極、３：ゲート配線、４：ゲート端子部、５：補助容量電極、６：ゲート絶縁膜、８：チャネル層、８Ａ：微結晶シリコン膜（結晶性半導体膜）、８Ｂ：非晶質シリコン膜（非晶質半導体膜）、９：Ｎ型非晶質シリコン膜（Ｎ型非晶質半導体膜）、１０：半導体積層膜、１１：ソース電極、１２：ドレイン電極、１３：ＴＦＴチャネル部、１４：ソース配線、１５：ソース端子部、１６：保護絶縁膜、１７：画素ドレインコンタクトホール、１８：ゲート端子部コンタクトホール、１９：ソース端子部コンタクトホール、２０：画素電極、２１：ゲート端子パッド、２２：ソース端子パッド、２３：画素部、２４：ゲートドライバ部、Ａ：第１の金属遮光膜、Ｂ：絶縁膜、Ｃ：第２の金属遮光膜
Claims (12)
- 絶縁性基板上に順次形成されたゲート電極及びゲート絶縁膜と、
前記ゲート絶縁膜上に形成された結晶性半導体膜及び／又は非晶質半導体膜からなるチャネル層を含む少なくとも１層の半導体膜と、
前記半導体膜上に互いに離間して形成されたソース電極及びドレイン電極とを備えた逆スタガード型の薄膜トランジスタであって、
前記ゲート電極は、前記基板側から見て、第１の金属遮光膜と絶縁膜と前記第１の金属遮光膜よりも形成面積の小さい第２の金属遮光膜との積層構造を有し、前記第１の金属遮光膜が前記ゲート回路に電気的に接続され、前記第２の金属遮光膜が前記ゲート回路から絶縁された構造を有するものであり、
前記第１の金属遮光膜は、前記半導体膜の形成領域を含む領域に形成されており、
前記チャネル層において、少なくとも前記ソース電極と前記ドレイン電極との間の領域は前記第１の金属遮光膜と近接し、前記チャネル層の両端部は前記第２の金属遮光膜と近接するよう、前記第１の金属遮光膜及び前記第２の金属遮光膜が形成された薄膜トランジスタ。 - 前記ゲート絶縁膜には、前記第２の金属遮光膜の非形成領域内において、前記ソース電極及び前記ドレイン電極のチャネル側端面の真下を含む領域に、その他の部分より厚い厚膜部が形成された請求項１に記載の薄膜トランジスタ。
- 請求項１又は２に記載の薄膜トランジスタの製造方法であって、
前記ゲート電極の形成工程が、前記第１の金属遮光膜を成膜する工程と、前記絶縁膜を成膜する工程と、前記第２の金属遮光膜を成膜する工程とを順次有する薄膜トランジスタの製造方法。 - 請求項１又は２に記載の薄膜トランジスタの製造方法であって、
前記ゲート電極の形成工程が、前記第１の金属遮光膜を成膜する工程と、前記第１の金属遮光膜の表面を絶縁処理して前記絶縁膜を形成する工程と、前記第２の金属遮光膜を成膜する工程とを順次有する薄膜トランジスタの製造方法。 - 前記絶縁処理を酸素プラズマ処理及び／又は窒素プラズマ処理により実施する請求項４に記載の薄膜トランジスタの製造方法。
- 前記第１の金属遮光膜の主成分を陽極酸化可能な金属とし、
前記絶縁処理を陽極酸化処理により実施する請求項４に記載の薄膜トランジスタの製造方法。 - 請求項１又は２に記載の薄膜トランジスタの製造方法であって、
前記ゲート電極の形成工程が、前記第１の金属遮光膜を成膜する工程と、前記第２の金属遮光膜を成膜する工程と、前記第１の金属遮光膜と前記第２の金属遮光膜との界面反応により前記絶縁膜を形成する工程とを順次有する薄膜トランジスタの製造方法。 - 前記第１の金属遮光膜を８族、炭素元素、及び窒素元素を不純物レベル以上に含まないＡｌ合金膜とし、前記第２の金属遮光膜をインジウム錫酸化物膜と金属遮光膜との積層膜とし、
前記Ａｌ合金膜と前記インジウム錫酸化物膜との界面反応により前記絶縁膜を形成する請求項７に記載の薄膜トランジスタの製造方法。 - 前記基板上に、請求項１又は２に記載の薄膜トランジスタと画素電極とが複数対アレイ状に配置されたアクティブマトリックス基板。
- 請求項９に記載のアクティブマトリックス基板を用い、画素毎に光を変調することが可能な電気光学装置。
- 前記アクティブマトリックス基板、対向基板、及び当該２つの基板間に挟持された液晶層を含む液晶パネルを備えた液晶装置である請求項１０に記載の電気光学装置。
- さらにバックライトを備えた透過型液晶装置である請求項１１に記載の電気光学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010110116A JP5563888B2 (ja) | 2010-05-12 | 2010-05-12 | 薄膜トランジスタとその製造方法、アクティブマトリックス基板、及び電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010110116A JP5563888B2 (ja) | 2010-05-12 | 2010-05-12 | 薄膜トランジスタとその製造方法、アクティブマトリックス基板、及び電気光学装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011238835A JP2011238835A (ja) | 2011-11-24 |
| JP5563888B2 true JP5563888B2 (ja) | 2014-07-30 |
Family
ID=45326469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010110116A Active JP5563888B2 (ja) | 2010-05-12 | 2010-05-12 | 薄膜トランジスタとその製造方法、アクティブマトリックス基板、及び電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5563888B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013235690A (ja) * | 2012-05-08 | 2013-11-21 | Sumitomo Chemical Co Ltd | 表示装置の製造方法 |
| KR102067669B1 (ko) | 2012-11-06 | 2020-01-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2014149429A (ja) | 2013-02-01 | 2014-08-21 | Japan Display Inc | 液晶表示装置および液晶表示装置の製造方法 |
| US10088727B2 (en) | 2015-10-29 | 2018-10-02 | Seiko Epson Corporation | Liquid crystal device and electronic apparatus |
| WO2020174605A1 (ja) * | 2019-02-27 | 2020-09-03 | シャープ株式会社 | 表示装置及びその製造方法 |
| US11631704B2 (en) * | 2020-04-21 | 2023-04-18 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0359542A (ja) * | 1989-07-28 | 1991-03-14 | Hitachi Ltd | 表示装置 |
| JPH06347823A (ja) * | 1993-06-04 | 1994-12-22 | Hitachi Ltd | 表示装置 |
| EP2284605A3 (en) * | 1999-02-23 | 2017-10-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and fabrication method thereof |
| JP2009130819A (ja) * | 2007-11-27 | 2009-06-11 | Canon Inc | 画像処理装置、その制御方法、そのプログラム、その記憶媒体 |
| JP5514474B2 (ja) * | 2009-05-29 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法、不揮発性半導体記憶素子の作製方法 |
-
2010
- 2010-05-12 JP JP2010110116A patent/JP5563888B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011238835A (ja) | 2011-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US9640557B2 (en) | TFT array substrate and method for producing the same | |
| US9190524B2 (en) | Thin film transistor substrate, method for producing the same, and display device | |
| US8928044B2 (en) | Display device, switching circuit and field effect transistor | |
| US8487309B2 (en) | Thin film transistor with a semiconductor layer that includes a microcrystalline semiconductor layer and display device | |
| JP6867832B2 (ja) | アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法 | |
| JP5563888B2 (ja) | 薄膜トランジスタとその製造方法、アクティブマトリックス基板、及び電気光学装置 | |
| US20190013333A1 (en) | Thin film transistor substrate and method of manufacturing thin film transistor substrate | |
| US8310613B2 (en) | Active matrix substrate and liquid crystal device | |
| JP2008003319A (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| JP2011181596A (ja) | 半導体装置及びその製造方法 | |
| US20180277661A1 (en) | Thin film transistor substrate, manufacturing method for thin film transistor substrate, and liquid crystal display | |
| JP5563787B2 (ja) | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置 | |
| JP6584157B2 (ja) | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法 | |
| US8835206B2 (en) | Pixel structure, array substrate and method of fabricating the same | |
| KR101947808B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| JP5667424B2 (ja) | 薄膜トランジスタ、アクティブマトリクス基板、およびそれらの製造方法 | |
| JP4238155B2 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 | |
| JP2019062041A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JP2008218626A (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| US8664703B2 (en) | Display device having a shield | |
| JP2020031107A (ja) | 薄膜トランジスタ、薄膜トランジスタ基板及びその製造方法 | |
| JP5419730B2 (ja) | 薄膜トランジスタ | |
| JP2011171437A (ja) | 表示装置 | |
| KR101301520B1 (ko) | 액정표시장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140613 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5563888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |