JP2019062041A - 薄膜トランジスタ基板およびその製造方法 - Google Patents
薄膜トランジスタ基板およびその製造方法 Download PDFInfo
- Publication number
- JP2019062041A JP2019062041A JP2017184596A JP2017184596A JP2019062041A JP 2019062041 A JP2019062041 A JP 2019062041A JP 2017184596 A JP2017184596 A JP 2017184596A JP 2017184596 A JP2017184596 A JP 2017184596A JP 2019062041 A JP2019062041 A JP 2019062041A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide semiconductor
- electrode
- semiconductor film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】良好な特性を有する画素TFTと駆動TFTとを同一基板上に有する薄膜トランジスタ基板を低コストで提供する。【解決手段】TFT基板100は、画素領域に設けられる画素TFT30と、走査信号駆動回路70を構成する駆動TFT40とを備える。画素TFT30は、アモルファスシリコン膜10をチャネル層とし、アモルファスシリコン膜10に第1のソース電極8および第1のドレイン電極9をオーミックコンタクトさせる第1の酸化物半導体膜6および第2の酸化物半導体膜7を有する。駆動TFT40は、第3の酸化物半導体膜11をチャネル層とし、その上方に、アモルファスシリコン膜10と同じアモルファスシリコンからなる遮光膜25を有している。【選択図】図4
Description
本発明は、表示パネル等に用いられる薄膜トランジスタ基板およびその製造方法に関するものである。
薄型表示パネルの一つである液晶表示装置(Liquid Crystal Display:LCD)は、低消費電力および小型軽量といった特徴を持ち、その特徴を生かして、パーソナルコンピュータや携帯情報端末機器などのモニタに広く用いられている。近年では、テレビ画面としても広く用いられている。
一般的な液晶表示装置は、スイッチング素子として薄膜トランジスタ(Thin Film Transistor:TFT)を備える画素がマトリクス状に配設されたアクティブマトリクス基板(以下「薄膜トランジスタ基板」、「TFT基板」などと称す)と、カラーフィルタ(CF)等を備える対向基板(以下「CF基板」と称す)とが液晶層を挟持してなる液晶パネルを基本構造とし、この液晶パネルに偏光子等が取り付けられて構成されている。例えば全透過型LCDでは、液晶パネルの背面側にバックライト(BL)が設けられる。TFT基板を用いたLCD(TFT−LCD)には、表示性能の向上(広視野角化、高精細化、高品位化など)の要求とともに、製造工程の簡略化ならびに効率化による低コスト化の要求もある。
また、液晶パネルには、液晶を駆動する電界を発生する画素電極と対向電極とが液晶層を挟むように配置される(つまり、TFT基板に画素電極が形成され、CF基板に対向電極が形成される)縦電界駆動方式のものと、画素電極と対向電極の両方がTFT基板上に配設される横電界駆動方式のものとがある。また、縦電界駆動方式としては、TN(Twisted Nematic)方式やVA(Vertical Alignment)方式などがあり、横電界駆動方式としては、IPS(In Plane Switching)方式(「IPS」は登録商標)、FFS(Fringe Field Switching:FFS)方式などがある。
従来、LCDの各画素に設けられるTFT(以下「画素TFT」と称す)には、チャネル層となる半導体膜の材料として、アモルファスシリコン(a−Si)が用いられてきた。その主な理由は、a−Siはアモルファスであるがゆえに大面積の基板上でも特性の均一性がよい膜を形成できること、また、a−Siの成膜を含むTFT基板のプロセス温度を約300℃以下に抑えることができることから、耐熱性に劣る安価なガラス基板を用いてTFT基板を製造できることが挙げられる。
a−Siをチャネル層とする画素TFTの構造としては、逆スタガ構造と呼ばれる構造がよく用いられる。逆スタガ構造のTFTを用いると、例えば下記の特許文献1に開示されているように、TN方式やVA方式のTFT基板を5回の写真製版工程で効率よく低コストで製造できる。また、逆スタガ構造のTFTは、バックチャネルエッチング(BCE)工程を必要とするBCE型と呼ばれる構造がベースとなっており、a−Siを用いたBCE型TFTは、画素TFTとして好適に用いることができる。
しかしながら、a−Siを用いたTFTは、移動度が0.5cm2/Vsec前後と小さいために、画素TFTを駆動する駆動回路のTFT(以下「駆動TFT」と称す)に用いることは困難である。そのため従来のLCDでは、別途形成されたIC(Integrated Circuit)の駆動回路が、液晶パネルに外付けされていた。よって、液晶パネルの表示領域の外側の領域(額縁領域)にICチップを取り付けるためのスペースが必要となり、LCDの小型化および低価格化の妨げとなっていた。
一方、チャネル層として微結晶化(Micro Crystalline)または多結晶化(Poly Crystalline)されたSiを用いるTFTは、10cm2/Vsecを超える高移動度を得ることができる。例えば下記の特許文献2では、多結晶Siをチャネル層として用いることによって、画素TFTと駆動TFTとを同一基板上に形成する技術が提案されている。この技術によれば、外付けのICが不要になりLCDを小型化できるとともに、駆動TFTと画素TFTとを同様の写真製版工程を用いて形成できるので製造コストの低減も可能である。
さらに近年、チャネル層に酸化物半導体を用いたTFTが開発された(例えば、下記の特許文献3および特許文献4)。TFTに使用できる酸化物半導体としては、酸化亜鉛(ZnO)系のもの、酸化亜鉛(ZnO)に酸化ガリウム(Ga2O3)および酸化インジウム(In2O3)を添加したInGaZnO系のものなどがある。
酸化物半導体は、組成を適正化することによって均一性のよいアモルファス状態の膜を安定的に得ることができ、且つ、a−Siよりも一桁以上高い移動度(5cm2/Vsec以上)を有するため、小型で高性能なTFTを実現できる。このため、酸化物半導体を用いたTFTは、画素TFTと駆動TFTの両方に適用できる。例えば特許文献5、6に、酸化物半導体を用いた画素TFTと駆動TFTを同一基板上に形成する技術が開示されている。
上述したように、同一基板上に画素TFTと駆動TFTとの両方を形成できれば、LCDの小型化および低コスト化に寄与できる。しかし、従来画素TFTに用いられてきたa−Siをチャネル層として用いるTFTは、高い移動度を必要とする駆動TFTに用いることは困難であった。
また、特許文献1に開示されているように、a−Siを用いた逆スタガ構造のBCE型TFTを製造する場合、a−Siと金属膜との界面では良好なコンタクト特性が得られないため、チャネル層とソース電極およびドレイン電極との界面に、a−Siにリン(P)のような13族原子を添加して電子キャリアを増大して低抵抗化させたn型a−Si層(オーミックコンタクト層)を設ける必要がある。このため、ソース電極およびドレイン電極を形成した後に、チャネル層上の不要なn型a−Si層を除去する工程が必要となる。しかし、チャネル層とn型a−Si層は同じa−Si系材料のため、チャネル層のa−Si半導体層のみを残してn型a−Si層のみを正確に選択的にエッチング除去することは難しい。従って、基板が大面積の場合は、エッチングプロセスの均一性不良によって、画素TFTの特性が不均一になりやすく、表示ムラ等の不良が発生する問題があった。
特許文献2に開示された、移動度の高い微結晶Siまたは多結晶Siをチャネル層に用いて画素TFTと駆動TFTとを同一基板上に形成する技術においては、Siを結晶化させるために1000℃に近い高温プロセスが必要となる。このため、新たに高温アニール炉等の装置の導入が必要になる。また、石英のような高価な高耐熱性基板を必要とするため、部材コストの増大を招くとともに、石英基板の大型化が困難であるために大型サイズのLCDを製造することができないという問題があった。
Siを比較的低温で多結晶化させる方法として、エキシマレーザー等をSiに照射するレーザーアニール法がある。レーザー照射による多結晶化Si技術は一般に低温ポリシリコン(Low Temperature Poly Silicon:LTPS)技術として広く知られており、一般的にはプロセス温度を500℃以下にすることができる。しかしながら、この方法では、広い面積にわたるSiチャネル層を均一に結晶化させることが難しく、レーザーを広範囲にスキャンする際の精密な制御が必要となる。さらに新たにレーザー照射装置の導入が必要となり、製造コストの増大を招く。
また、TFTのチャネル層として結晶化Siを用いても、BCE型TFTを製造する場合には、チャネル層としてa−Siを用いたTFTと同様に、BCE工程のエッチング均一性の問題が残る。
特許文献5、6のように、チャネル層に酸化物半導体を用いた画素TFTと駆動TFTとを同一基板上に形成する技術は、上述したように、均一性のよいアモルファス状態の膜が安定的に得られ、且つ、高い移動度を得ることができるため、同一基板上に、高性能な画素TFTと駆動TFTとを小型で実現できる。また、アモルファス酸化物を用いれば、比較的低温のプロセスで製造できるため、従来のa−Siと同じ設備を用いてTFTを製造することができるため、製造コストの増大を抑えることができる。
しかしながら、酸化物半導体をチャネル層に用いたTFTは、光に対してTFT特性が劣化(光劣化)する問題があることが指摘されている。そのため、画素TFTは、背面側からのバックライト(BL)光や表面側からの外光に由来する漏れ光(迷光)がチャネル層に入光することによって光劣化が発生し、表示不良を生じさせる可能性がある。駆動TFTは、例えば額縁領域を遮光するなどして光劣化を防止できるが、遮光膜を形成する工程を追加する必要があり、コストアップが懸念される。また逆スタガ型のTFTでは、ゲート電極の面積を大きくして遮光することも考えられるが、TFTの面積が増大するため、額縁領域の面積が大きくなり小型化が困難となる。
本発明は以上のような課題を解決するためになされたものであり、良好な特性を有する画素TFTと駆動TFTとを同一基板上に有する薄膜トランジスタ基板を低コストで提供することを目的とする。
本発明に係る薄膜トランジスタ基板は、基板上に形成された第1のゲート電極および第2のゲート電極と、前記第1のゲート電極および前記第2のゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上における前記第1のゲート電極と重なる領域に形成され、互いに離間して配置された第1の酸化物半導体膜および第2の酸化物半導体膜と、前記ゲート絶縁膜上における前記第2のゲート電極と重なる領域に形成された第3の酸化物半導体膜と、前記第1の酸化物半導体膜上に形成された第1のソース電極と、前記第2の酸化物半導体膜上に形成された、または、前記第2の酸化物半導体膜の一部分である第1のドレイン電極と、前記ゲート絶縁膜上に形成され、前記第1の酸化物半導体膜および前記第1のソース電極と前記第2の酸化物半導体膜および前記第1のドレイン電極との間を接続するアモルファスシリコン膜と、前記第3の酸化物半導体膜上における前記第2のゲート電極と重なる領域に形成され、互いに離間して配置された第2のソース電極および第2のドレイン電極と、前記第3の酸化物半導体膜、前記第2のソース電極および前記第2のドレイン電極を覆う第1の保護絶縁膜と、前記第1の保護絶縁膜上に形成された平坦化絶縁膜と、前記平坦化絶縁膜上における前記第2のソース電極と前記第2のドレイン電極との間の領域と重なる領域に形成され、前記アモルファスシリコン膜と同じアモルファスシリコンからなる遮光膜と、を備え、前記第1のゲート電極、前記ゲート絶縁膜、前記第1の酸化物半導体膜、前記第2の酸化物半導体膜、前記第1のソース電極、前記第1のドレイン電極および前記アモルファスシリコン膜により第1の薄膜トランジスタが構成され、前記第2のゲート電極、前記ゲート絶縁膜、前記第3の酸化物半導体膜、前記第2のソース電極、前記第2のドレイン電極により第2の薄膜トランジスタが構成される。
本発明に係る薄膜トランジスタ基板では、第1の薄膜トランジスタは、光劣化の少ないアモルファスシリコン膜をチャネル層とし、チャネル層に第1および第2の酸化物半導体膜がオーミックコンタクトする構造となる。この構造によれば、BCE工程を必要とせず、オーミックコンタクト層のエッチング(除去)プロセスの均一性不良によるTFT特性の不均一化を回避できるため、画素TFTとして良好な特性が得られる。また、第2の薄膜トランジスタは、高い移動度を持つ第3の酸化物半導体膜がチャネル層となるため、駆動TFTとして良好な特性が得られる。さらに、第2の薄膜トランジスタのチャネル層上に遮光膜が配設されるため、第2の薄膜トランジスタの光劣化を抑制でき、駆動TFTの信頼性を高めることができる。
以下、本発明の実施の形態について、図面を参照しつつ説明する。後述するように、本発明の実施の形態に係るTFT基板が備える第1の薄膜トランジスタおよび第2の薄膜トランジスタは、液晶表示装置(LCD)等において、それぞれ画素用のTFT(画素TFT)および駆動回路用のTFT(駆動TFT)に適用することができる。
<実施の形態1>
図1は、実施の形態1に係るTFT基板100の全体構成を模式的に説明する平面図である。同図に示すように、TFT基板100は、第1の薄膜トランジスタである画素TFT30を含む画素(画素領域PX)がマトリクス状に配列されてなる表示領域50と、表示領域50の外側の領域である額縁領域60とに大きく分けられる。
図1は、実施の形態1に係るTFT基板100の全体構成を模式的に説明する平面図である。同図に示すように、TFT基板100は、第1の薄膜トランジスタである画素TFT30を含む画素(画素領域PX)がマトリクス状に配列されてなる表示領域50と、表示領域50の外側の領域である額縁領域60とに大きく分けられる。
表示領域50には、複数のゲート配線102と複数のソース配線105とが互いに直交するように配置される。隣り合う2本のゲート配線102と、隣り合う2本のソース配線105とで区画される各領域が画素領域PXとなり、画素領域PXのそれぞれに画素TFT30および画素電極16などが設けられる。また、図1の例では、TFT基板100の四隅に、CF基板(不図示)との位置合わせの基準として用いられるアライメントマーク108が設けられている。
額縁領域60には、ゲート配線102に駆動電圧を与える走査信号駆動回路70と、ソース配線105に駆動電圧を与える表示信号駆動回路80とが配置されている。走査信号駆動回路70は、複数のゲート配線102に1本ずつ選択的に電流を流し、表示信号駆動回路80は、複数のソース配線105のそれぞれに表示信号を印加する。このとき、電流が流れるゲート配線102に接続された画素TFT30がオン状態となり、オン状態となった画素TFT30を通してソース配線105から画素電極16に表示信号が供給される。
図1には、走査信号駆動回路70を構成する駆動電圧発生回路SCの一例が示されている。駆動電圧発生回路SCは、第2の薄膜トランジスタである駆動TFT40,41,42やキャパシタC1を含む構成となっており、走査信号駆動回路70は、縦続接続した複数の駆動電圧発生回路SCによって構成される。なお、図示は省略するが、表示信号駆動回路80も、駆動電圧発生回路SCと同様の回路を複数備えている。ここで、駆動TFTに流れる電流は、ドレイン電極からソース電極へと流れるものとする。
図1の駆動電圧発生回路SCは、クロック信号CLKがドレインに与えられる駆動TFT40と、接地電位VSSがソースに与えられ、ドレインが駆動TFT40のソースに接続された駆動TFT41と、電源電位VDDがドレインに与えられ、ソースが駆動TFT40のゲートに接続された駆動TFT42とを備えている。また、駆動TFT42のソースは、駆動TFT40,41間の接続ノードN1にキャパシタC1を介して接続されている。駆動TFT40,41間の接続ノードN1が、駆動電圧発生回路SCの出力ノードとなり、対応するゲート配線102に接続される。
上記したように、走査信号駆動回路70は、縦続接続した複数の駆動電圧発生回路SCによって構成されており、駆動TFT42のゲートには、前段の駆動電圧発生回路SCの出力信号(またはスタート信号)が入力され、駆動TFT41のゲートには、次段の駆動電圧発生回路SCの出力信号(またはエンド信号)に応じて活性化される信号が入力される。よって、前段の出力信号が出力されると、駆動TFT42がオンになり、駆動TFT40がオン状態となって、クロック信号CLKが出力信号としてノードN1から出力され、対応するゲート配線102に電流が流れる。その後、次段の出力信号が出力されると、駆動TFT41がオンになり、接続ノードN1の電位が接地電位VSSに固定される。この一連の動作を複数の駆動電圧発生回路SCがそれぞれ行うことにより、走査信号駆動回路70は、クロック信号CLKに同期したタイミングで、複数のゲート配線102に順番に電流を流すことができる。
本実施の形態では、TFT基板100の画素領域PXに設けられる画素TFT30のチャネル層には、a−Siが用いられる。これにより、光劣化の少ない表示特性の安定した液晶パネル(LCD)を得ることができる。一方、走査信号駆動回路70(および表示信号駆動回路80)を構成する駆動TFT40,41,42のチャネル層には、酸化物半導体が用いられる。それにより、高い移動度の駆動TFT40,41,42が得られ、動作の安定した走査信号駆動回路70および表示信号駆動回路80を得ることができると共に、走査信号駆動回路70および表示信号駆動回路80の小型化を図ることができる。その結果、走査信号駆動回路70および表示信号駆動回路80を低コスト化できるとともに、額縁領域60の面積の小さいLCDを得ることができる。
次に、実施の形態1のTFT基板100が備える画素TFT30(第1の薄膜トランジスタ)および駆動TFT40,41,42(第2の薄膜トランジスタ)の構成について説明する。駆動TFT40,41,42の基本的な構成はどれも同じであるので、以下では駆動TFT40について代表的に説明する。また、ここでは、TFT基板100は、光透過型のTN方式に代表される縦電界駆動方式のLCDに用いられるものとして説明する。
図2は、実施の形態1に係るTFT基板100の画素(画素領域PX)の平面図である。また図3は、当該駆動TFT40に形成される駆動TFT40の平面図である。図2に示す画素と図3に示す駆動TFT40は、同一のTFT基板100上に形成されている。図4は、当該TFT基板100の断面図であり、図2のX1−X2線に沿った断面および図3のY1−Y2線に沿った断面を示している。すなわち、図4には、駆動TFT40が形成される「駆動TFT部」と、画素TFT30が形成される「画素TFT部」と、画素電極16が形成される「画素電極部」と、後述する共通電極4が形成される「共通電極部(保持容量部)」とが含まれている。以下、これらの図を参照して、TFT基板100の構造を説明する。
画素TFT30および駆動TFT40は、例えば、ガラス等の透明性絶縁性基板である基板1上に形成されている。基板1上には、例えば金属等からなる遮光性の第1の導電膜で構成される第1のゲート電極2、第2のゲート電極3、共通電極4およびゲート配線102が形成されている。第1のゲート電極2は、画素TFT30の形成領域に形成され、画素TFT30のゲート電極として機能する。第2のゲート電極3は、駆動TFT40の形成領域に形成され、駆動TFT40のゲート電極として機能する。共通電極4は、一定の電圧(共通電圧)が供給され、画素電極16との間で保持容量を形成する。
第1のゲート電極2、第2のゲート電極3、共通電極4およびゲート配線102を覆うように、基板1上の全面に、第1の絶縁膜からなるゲート絶縁膜5が形成されている。このゲート絶縁膜5上には、第1の酸化物半導体膜6、第2の酸化物半導体膜7および第3の酸化物半導体膜11が形成されている。第1の酸化物半導体膜6および第2の酸化物半導体膜7は、互いに離間して配置され、それぞれの一部が平面視で(上方から見て)第1のゲート電極2と重なる領域に形成されている。また、第3の酸化物半導体膜11は、平面視で、一部が第2のゲート電極3と重なる領域に形成されている。第3の酸化物半導体膜11は、駆動TFT40のチャネル層として機能する。
第1の酸化物半導体膜6の上には、一部を除いて、第1の酸化物半導体膜6を覆うように第1のソース電極8が形成され、第2の酸化物半導体膜7の上には、一部を除いて、第2の酸化物半導体膜7を覆うように第1のドレイン電極9が形成されている。第1の酸化物半導体膜6と第2の酸化物半導体膜7は、第1のゲート電極2と重なる領域において、互いに離間している。第1の酸化物半導体膜6と第1のソース電極8との接続、および、第2の酸化物半導体膜7と第1のドレイン電極9との接続は、良好な電気特性を有する。
第3の酸化物半導体膜11の上には、第2のソース電極12および第2のドレイン電極13が形成されている。第2のソース電極12および第2のドレイン電極13は、平面視で第3の酸化物半導体膜11と重なる領域において互いに離間している。第3の酸化物半導体膜11は、第2のソース電極12および第2のドレイン電極13とそれぞれ良好な電気特性で接続される。
駆動TFT40は、第2のゲート電極3、第3の酸化物半導体膜11、第2のソース電極12および第2のドレイン電極13により構成され、第3の酸化物半導体膜11が駆動TFT40のチャネル層となる。
また、駆動TFT40の形成領域には、第2のソース電極12、第2のドレイン電極13、第3の酸化物半導体膜11を覆うように第1の保護絶縁膜19が形成されており、さらにその上に平坦化絶縁膜22が形成されている。
画素TFT30の形成領域には、第1の酸化物半導体膜6および第1のソース電極8と、第2の酸化物半導体膜7および第1のドレイン電極9との間を接続するように、アモルファスシリコン膜10が形成されている。図4のように、アモルファスシリコン膜10は、第1の酸化物半導体膜6、第2の酸化物半導体膜7、第1のソース電極8および第1のドレイン電極9それぞれの上面の一部と端面に接している。
また、駆動TFT40の形成領域には、平坦化絶縁膜22上に、アモルファスシリコン膜10と同じアモルファスシリコンからなる遮光膜25が形成されている。この遮光膜25は、第2のソース電極12と第2のドレイン電極13との間の領域を覆うように、第2のゲート電極3と重なる領域に形成されている。
画素TFT30は、第1のゲート電極2、第1の酸化物半導体膜6、第2の酸化物半導体膜7、第1のソース電極8、第1のドレイン電極9およびアモルファスシリコン膜10により構成され、アモルファスシリコン膜10が、画素TFT30のチャネル層となる。第1の酸化物半導体膜6は、アモルファスシリコン膜10と第1のソース電極8とを良好な電気特性で接続させるオーミックコンタクト層として機能する。第2の酸化物半導体膜7は、アモルファスシリコン膜10と第1のドレイン電極9とを良好な電気特性で接続させるオーミックコンタクト層として機能する。
実施の形態1では、さらに、アモルファスシリコン膜10の一部と第1のソース電極8を覆うように第3のソース電極14が形成され、アモルファスシリコン膜10の一部と第1のドレイン電極9を覆うように第3のドレイン電極15が形成される。第3のソース電極14と第3のドレイン電極15とは、平面視で第1のゲート電極2と重なる領域で互いに離間している。また、第3のドレイン電極15の一端は、画素領域PXのほぼ全体にわたって延在し、画素電極16を構成している。つまり、画素電極16は、第3のドレイン電極15と一体的に形成されている。また、画素電極16の一部は、ゲート絶縁膜5を介して共通電極4の一部と重なっており、画素電極16あと共通電極4によって保持容量が形成される。
また、画素TFT30を含む画素領域PXおよび駆動TFT40を覆うように、基板1の全面に、第2の保護絶縁膜21が形成されている。
このように、実施の形態1のTFT基板100は、アモルファスシリコン膜10をチャネル層として備える画素TFT30と、第3の酸化物半導体膜11をチャネル層として備える駆動TFT40との両方を備えている。そして、第1の酸化物半導体膜6および第2の酸化物半導体膜7は、画素TFT30のチャネル層であるアモルファスシリコン膜10と第1のソース電極8および第1のドレイン電極9との間で良好な電気的接続を得るためのオーミックコンタクト層として機能する。
TFT基板100を用いて液晶パネルを構成する場合、まず、TFT基板100の表面に配向膜およびスペーサを配設する。配向膜は、液晶を配列させるための膜であり、ポリイミド等で構成される。次に、別途準備された、カラーフィルタおよび配向膜等を備えた対向基板(CF基板)を、TFT基板100に対向配置する。このとき、スペーサによってTFT基板100と対向基板との間に間隙が形成される。そして、その間隙に液晶を封止することによって、縦電界駆動方式の液晶パネルが構成される。最後に、液晶パネルの外側に偏光板、位相差板およびバックライトユニット等を配設することにより、LCDが完成する。
実施の形態1のTFT基板100によれば、光劣化の少ないa−Si膜からなるチャネル層を備える画素TFT30と、高移動度の酸化物半導体膜からなるチャネル層を備える駆動TFT40とを同一基板上に設けることができる。つまり、良好な特性を有する画素TFTと駆動TFTとを同一基板上に実現できるため、表示領域50の外側の額縁領域60に走査信号駆動回路70および表示信号駆動回路80を内蔵させることができる。よって、高表示品質で信頼性が高く、且つ、狭額縁のLCDを低コストで作製することができるようになる。
次に、実施の形態1に係るTFT基板100の製造方法を説明する。図5〜図9はその製造方法を示す工程図であり、各工程図に示す断面は図4に示した断面に対応する。つまり、各工程図は、図2に示したX1−X2線およびY1−Y2線に沿った断面に対応している。
まず、ガラス等の透明性絶縁基板である基板1を、洗浄液または純水を用いて洗浄する。実施の形態1では、基板1として、厚さ0.6mmのガラス基板を用いた。そして、洗浄された基板1上に、第1のゲート電極2、第2のゲート電極3、共通電極4等の材料である第1の導電膜を形成する。
第1の導電膜としては、例えばクロム(Cr)、モリブデン(Mo)、チタン(Ti)、銅(Cu)、タンタル(Ta)、タングステン(W)、アルミニウム(Al)等の金属およびこれらの金属元素を主成分として他の元素を1種類以上添加した合金等を用いることができる。ここで、主成分の元素とは、合金を構成する元素のうち、含有量が最も多い元素のことを示すものとする。また、第1の導電膜は、それらの金属の層または合金の層を2層以上含む積層構造としてもよい。これらの金属または合金を用いることによって、比抵抗値が50μΩcm以下の低抵抗な導電膜を得ることができる。実施の形態1では、第1の導電膜としてCu膜を用い、アルゴン(Ar)ガスを用いたスパッタリング法で200nmの厚さに形成した。
その後、第1の導電膜上にフォトレジスト材を塗布し、1回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第1の導電膜をエッチングによりパターニングする。ここでは、過硫酸アンモニウム(Ammonium peroxodisulfate)0.3重量%濃度の水溶液を含む溶液によるウエットエッチングを用いた。その後、フォトレジストパターンを除去する。その結果、図5に示されるように、基板1上に第1のゲート電極2、第2のゲート電極3および共通電極4が形成される。
次に、第1のゲート電極2、第2のゲート電極3を覆うように基板1上に第1の絶縁膜からなるゲート絶縁膜5を形成する。実施の形態1では、化学的気相成膜(Chemical Vapor Deposition:CVD)法を用いて、窒化シリコン膜(SiN)と酸化シリコン膜(SiO)を連続成膜することで、ゲート絶縁膜5を形成した。より具体的には、SiH4、NH3、N2ガスを用いてSiN膜を400nm形成し、一旦ガスを排気した後にSiH4とN2Oガスを用いてSiO膜を50nm形成した。
次に、ゲート絶縁膜5上に、第1の酸化物半導体膜6、第2の酸化物半導体膜7および第3の酸化物半導体膜11の材料である酸化物半導体膜を形成する。実施の形態1では、In:Zn:Sn:Oの原子組成比が2:6:2:13であるIn−Zn−Sn−Oターゲット[In2O3・(ZnO)6・(SnO2)2]を用いる。より具体的には、InZnSnOターゲットを用いたスパッタリング法により、厚さ50nmのInZnSnO膜を形成した。InZnSnO膜は、電子キャリアを有するn型半導体である。
その後、2回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、InZnSnOからなる酸化物半導体膜をエッチングによりパターニングする。成膜直後のInZnSnO膜は非晶質構造であり、シュウ酸を含む薬液に可溶性を示す。一方で、PAN系薬液や過硫酸アンモニウム(Ammonium peroxodisulfate)水溶液に対して、液温20℃から40℃の範囲で5分間浸漬した後でも膜減りはほとんど認められず、エッチング加工をすることは不可能である。ここではシュウ酸(ジカルボン酸:Oxalic acid)5重量%濃度の水溶液を含む溶液によるウエットエッチングを用いた。その後、フォトレジストパターンを除去する。その結果、図5に示されるように、第1のゲート電極2と重なる領域に、互いに離間して配置された第1の酸化物半導体膜6および第2の酸化物半導体膜7が形成されると共に、第2のゲート電極3と重なる領域に、第3の酸化物半導体膜11が形成される。
その後、第1の酸化物半導体膜6、第2の酸化物半導体膜7および第3の酸化物半導体膜11のキャリア濃度が1E+12/cm3以下となるように、基板1の全体を350℃〜450℃で60分間、大気雰囲気中でアニールする。
次に、第1のソース電極8、第1のドレイン電極9、第2のソース電極12および第2のドレイン電極13の材料である第2の導電膜を成膜する。実施の形態1では、第2の導電膜としてCu膜を用い、Arガスを用いたスパッタリング法で200nmの厚さに形成した。
続いて、3回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第2の導電膜をエッチングによりパターニングする。ここでは、第1の導電膜のときと同様に、過硫酸アンモニウム系溶液によるウエットエッチングを用いた。その後、フォトレジストパターンを除去する。その結果、図5に示されるように、第1のソース電極8、第1のドレイン電極9、第2のソース電極12、第2のドレイン電極13が形成される。
第1のソース電極8は、第1の酸化物半導体膜6上に形成されるが、第1の酸化物半導体膜6の一部は第1のソース電極8に覆われていない。第1のドレイン電極9は、第2の酸化物半導体膜7上に形成されるが、第2の酸化物半導体膜7の一部は第1のドレイン電極9に覆われていない。また、第2のソース電極12と第2のドレイン電極13は、第2のゲート電極3と重なる領域で、互いに離間しており、その間の部分の第3の酸化物半導体膜11が駆動TFT40のチャネル領域となる。
次に、第1のソース電極8、第1のドレイン電極9、第2のソース電極12、第2のドレイン電極13などを覆うように、基板1上の全面に第1の保護絶縁膜19を形成する。ここではCVD法を用いて酸化シリコン膜(SiO)を200nmの厚さで成膜した。酸化シリコン膜の材料ガスとしてはゲート絶縁膜5と同様SiH4とN2Oガスを用いた。
その後、図6に示すように第1の保護絶縁膜19の上に平坦化絶縁膜22を形成する。ここでは感光性を持ったアクリル系の有機樹脂材料を、スピンコート法で2.0〜3.0μmの厚さで塗布した。本実施の形態ではアクリル系の有機樹脂材料を用いたが、オレフィン系材料やノボラック系材料、ポリイミド系材料、シロキサン系材料を用いてもよい。
次に、4回目の写真製版工程により平坦化絶縁膜22をパターニングし、画素領域PXの有機樹脂材料を除去する。その後、200℃〜230℃で60分間、大気雰囲気中でベーク処理を行い、平坦化絶縁膜22の有機樹脂材料を焼き固める。平坦化絶縁膜22をベークすることで絶縁膜としての耐圧や強度が増し、ドライエッチングが可能となる。
その後、図7に示すようにドライエッチングで画素領域PXの第1の保護絶縁膜19を除去する。このときゲート絶縁膜5の上層部の酸化シリコン膜も除去する。その結果、画素TFT30のゲート絶縁膜5は、窒化シリコン膜のみとなる。ここでは六フッ化硫黄(SF6)に酸素(O2)を加えたガスを用いてドライエッチングを行った。
次に、基板1上の全面に、CVD法を用いて、アモルファスシリコン膜10の材料であるアモルファスシリコンを100nmの厚さで成膜する。ここでは、アモルファスシリコンの材料ガスとしてシラン(SiH4)と水素(H2)を用いた。
その後、5回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、アモルファスシリコンをエッチングによりパターニングする。ここではフッ素を含む六フッ化硫黄(SF6)ガスと塩化水素(HCl)ガスを含むガスによるドライエッチングを用いた。その後、フォトレジストパターンを除去する。その結果、図8に示されるように、第1の酸化物半導体膜6および第1のソース電極8と第2の酸化物半導体膜7および第1のドレイン電極9との間を接続するように設けられた、アモルファスシリコン膜10が形成される。このとき同時に、平坦化絶縁膜22上における第2のゲート電極3と重なる領域の一部に、アモルファスシリコン膜よりなる遮光膜25が形成される。
通常、アモルファスシリコンの成膜では、その成膜過程においてCVD反応室内に大量の水素が発生する。そのため、第1の酸化物半導体膜6および第2の酸化物半導体膜7において、第1のソース電極8および第1のドレイン電極9で覆われていない領域は、プラズマで分解した水素ラジカルに曝されて還元される。その結果、キャリア濃度は1E19/cm3以上まで上昇する。
一方、第3の酸化物半導体膜11は、第1の保護絶縁膜19と厚い平坦化絶縁膜22で覆われているため、水素が侵入しにくく、TFTのチャネル層として機能する1E12〜1E15/cm3以下のキャリア濃度を維持する。また、酸化シリコン膜である第1の保護絶縁膜19から第3の酸化物半導体膜11へ酸素が供給されることも、第3の酸化物半導体膜11の還元を抑制することになる。
一般に、アモルファスシリコン層と金属膜とは、アモルファスシリコンの電子親和力と金属の仕事関数との差に相当するショットキー障壁が存在し、オーミックコンタクトが難しい。本実施の形態では、アモルファスシリコン膜10と第1のソース電極8との間、およびアモルファスシリコン膜10と第1のドレイン電極9との間の電気的接続は、第1の酸化物半導体膜6および第2の酸化物半導体膜7における高濃度電子領域を経由して、オーミックコンタクトとなる。このオーミックコンタクトは、高キャリア濃度となった第1の酸化物半導体膜6および第2の酸化物半導体膜7のイオン化ポテンシャル(仕事関数)とアモルファスシリコンの電子親和力の差が小さくなるために得られるものと考えられる。
次に、基板1上の全面に、第3のソース電極14および第3のドレイン電極15の材料となる第3の導電膜を形成する。本実施の形態では、第3の導電膜として、光透過性の酸化物系導電膜であるITO膜(酸化インジウムIn2O3と酸化すずSnO2との混合酸化物膜:混合比は、例えばIn2O3:SnO2=90:10(重量%))を用いた。ITO膜は一般的に、常温中では結晶質(多結晶)構造が安定であるが、ここではスパッタリング法で、Arに水素(H)を含むガス、例えば、水素(H2)ガスまたは水蒸気(H2O)などを混合したガスを用いて成膜し、厚さ100nmのITO膜を非晶質状態で成膜した。
その後、6回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第3の導電膜である非晶質ITO膜をエッチングによりパターニングする。ここではシュウ酸を含む溶液によるウエットエッチングを用いた。その後、フォトレジストパターンを除去する。その結果、図9に示されるように、第3のソース電極14、第3のドレイン電極15が形成される。このとき、第3のドレイン電極15の一端は、画素領域PXの広範囲に延在するように形成され、その部分が画素電極16となる。
次に、基板1の全面に、第2の保護絶縁膜21を形成する。実施の形態1では、CVD法を用いて、SiN膜を300nmの厚さで成膜した。
その後、7回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第2の保護絶縁膜21をエッチングによりパターニングする。ここでは六フッ化硫黄(SF6)に酸素(O2)を加えたガスを用いたドライエッチングを用いた。その後、フォトレジストパターンを除去する。図示は省略するが、この第2の保護絶縁膜21のパターニングにより、第1のゲート電極2に接続するゲート配線102の端子部上、ならびに、第1のソース電極8に接続するソース配線105の端子部上に、コンタクトホール(端子開口)が形成される。
その後、製造過程でTFT基板100に発生したプラズマダメージ等を解消するため、大気雰囲気中で230℃の温度で60分間熱処理を行う。以上により、図4に示した構造を有するTFT基板100が形成される。
このように、実施の形態1に係るTFT基板100は、7回の写真製版工程により製造することができる。
実施の形態1のTFT基板100は、表示領域50の周辺の額縁領域60に駆動回路を内蔵し、画素TFT30のチャネル層を光劣化の少ないa−Si膜で構成し、駆動TFT40のチャネル層を高移動度の酸化物半導体膜で構成したため、高表示品質で信頼性が高く、かつ狭額縁のLCDを低コストで作製することができる。さらに、駆動TFT40のチャネル層である第3の酸化物半導体膜11の上方に、平坦化絶縁膜22を介してa−Siよりなる遮光膜を配設されることで、駆動TFT40のチャネル層への迷光入射が抑制でき、駆動TFT40の信頼性を高めることができる。一般に、酸化物TFTはゲート電極に負バイアスが印加された状態で460nm以下の光が入射すると、閾値電圧(Vth)がマイナスシフトする課題がある。しかしa−Siは460nm以下の波長の光をほぼ透過させず、また消光係数が大きいことから反射率も低くなるため、迷光に対して十分な遮光効果がある。
アモルファスシリコン膜の欠陥は水素で終端することで、膜の信頼性や特性が安定化するとされている。逆に酸化物半導体膜の場合、既に述べたように水素で還元されやすく、還元されるとキャリア濃度が上昇してTFTのオンオフ動作不良が発生しやすく、Vthシフトも大きくなるとされている。本発明では、アモルファスシリコン膜10に接するゲート絶縁膜5は膜中に水素を多く含有する窒化シリコン膜で、第3の酸化物半導体膜11に接するゲート絶縁膜5は水素を殆ど含まない酸化シリコン膜としている。このためアモルファスシリコン膜10とゲート絶縁膜5の界面欠陥は水素で終端され、画素TFT30の特性が改善される。一方、第3の酸化物半導体膜11をチャネル層とする駆動TFT40のゲート絶縁膜は水素が少ないSiO膜であることから、酸化物半導体の還元が抑制されて、Vthシフトが小さく、信頼性の高いTFTとなる。
また、実施の形態1のTFT基板100では、画素TFT30と駆動TFT40とで、ゲート電極、ゲート絶縁膜、ソース電極およびドレイン電極が同一材料で共通化した構成としたので、製造工程の簡略化と低コスト化を図ることができる。
さらに、画素TFT30において、チャネル層であるアモルファスシリコン膜10と第1のソース電極8および第1のドレイン電極9との間のオーミックコンタクト層が、第1の酸化物半導体膜6および第2の酸化物半導体膜7で構成されている。第1の酸化物半導体膜6および第2の酸化物半導体膜7からなるオーミックコンタクト層は、例えばn型低抵抗Si半導体膜からなる従来のオーミックコンタクト層に比べ、アモルファスシリコン膜10との間で良好なエッチング選択制が得られる。したがって、大型の基板1を用いた場合でも、オーミックコンタクト層のエッチング均一性を高くすることができる。
本実施の形態によれば、以上のような効果により、表示ムラがなく、良好な表示品質を有するLCDを作製することができる。
[変形例]
図4には、縦電界駆動方式のTFT基板100を示したが、図10に示すように、第2の保護絶縁膜21上に対向電極24を配設することで、容易にFFS型のTFT基板100を得ることができる。対向電極24は、第2の保護絶縁膜21を介して画素電極16に対向するように配置される櫛歯状の電極である。つまり、第2の保護絶縁膜21は、画素電極16と対向電極24との間に介在する層間絶縁膜として機能している。また、対向電極24(櫛歯電極)は、第2の保護絶縁膜21に形成されたコンタクトホール20を通して、共通電極4と接続されている。
図4には、縦電界駆動方式のTFT基板100を示したが、図10に示すように、第2の保護絶縁膜21上に対向電極24を配設することで、容易にFFS型のTFT基板100を得ることができる。対向電極24は、第2の保護絶縁膜21を介して画素電極16に対向するように配置される櫛歯状の電極である。つまり、第2の保護絶縁膜21は、画素電極16と対向電極24との間に介在する層間絶縁膜として機能している。また、対向電極24(櫛歯電極)は、第2の保護絶縁膜21に形成されたコンタクトホール20を通して、共通電極4と接続されている。
FFS型のTFT基板100は、以下のようにして形成可能である。すなわち、上記の製造方法において、第2の保護絶縁膜21を形成した後、7回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第2の保護絶縁膜21をエッチングする。このとき、ゲート配線102およびソース配線105の各端子部上にコンタクトホール(端子開口)が形成すると共に、共通電極4に達するコンタクトホール20を形成する。
次に、コンタクトホール20内を含む第2の保護絶縁膜21の上に対向電極24の材料となる第4の導電膜を形成する。第4の導電膜としては、例えば、光透過性の酸化物系導電膜である非晶質ITO膜を用いることができる。
その後、8回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第4の導電膜である非晶質ITO膜をエッチングによりパターニングする。ここではシュウ酸を含む溶液によるウエットエッチングを用いた。その後、フォトレジストパターンを除去する。その結果、第2の保護絶縁膜21上における画素電極16と対向する位置に、櫛歯状の対向電極24が形成される。
<実施の形態2>
実施の形態1では、画素領域PXから平坦化絶縁膜22を除去したが、実施の形態2では、図11のように、画素領域PXにも平坦化絶縁膜22を残す構造とする。ただし、画素TFT30上からは平坦化絶縁膜22を除去する。すなわち、平坦化絶縁膜22は、画素TFT30上を除いた基板1の全面に形成されている。なお、図11は、本実施の形態をFFS型のTFT基板100に適用した例である。
実施の形態1では、画素領域PXから平坦化絶縁膜22を除去したが、実施の形態2では、図11のように、画素領域PXにも平坦化絶縁膜22を残す構造とする。ただし、画素TFT30上からは平坦化絶縁膜22を除去する。すなわち、平坦化絶縁膜22は、画素TFT30上を除いた基板1の全面に形成されている。なお、図11は、本実施の形態をFFS型のTFT基板100に適用した例である。
共通電極4やソース配線105上に厚い平坦化絶縁膜22が配設されることで、各信号線の寄生容量が低下し、消費電力を抑制することができる。また、平坦化絶縁膜22によって、各配線に起因する段差が平坦化されるため、段差部分で生じていた液晶配向の乱れが解消され、表示に寄与しなかった領域がなくなることで開口率が上がる。さらに、画素電極16が信号線から遠ざかることで、信号線の電界の影響がキャンセルされ、画素電極16を信号線にオーバーラップさせることが可能となる。その結果、画素電極16の面積を大きくすることが可能となる。
以下、実施の形態2のTFT基板100上に形成されるTFTの製造方法を説明する。まず、実施の形態1と同様の手法により、基板1上に、第1のゲート電極2、第2のゲート電極3、共通電極4、ゲート絶縁膜5、第1の酸化物半導体膜6、第2の酸化物半導体膜7、第3の酸化物半導体膜11、第1のソース電極8、第1のドレイン電極9、第2のソース電極12および第2のドレイン電極13を形成し、それらを覆うように基板1上の全面に第1の保護絶縁膜19および平坦化絶縁膜22を形成する(図6)。
次に、平坦化絶縁膜22を4回目の写真製版と現像によってパターニングし、図12に示すように画素TFT30の形成領域上および共通電極4上の平坦化絶縁膜22を除去する。共通電極4上の平坦化絶縁膜22が除去された部分は、コンタクトホール20となるが、この時点では、コンタクトホール20の底部に第1の保護絶縁膜19およびゲート絶縁膜5が残っている。続いて、200℃〜230℃で60分間、大気雰囲気中でベーク処理を行い、平坦化絶縁膜22の有機樹脂材料を焼き固める。
その後、ドライエッチングにより、図13に示すように画素TFT30の形成領域上および共通電極4上の第1の保護絶縁膜19とゲート絶縁膜5の上層部の酸化シリコン膜を除去する。ここでは六フッ化硫黄(SF6)に酸素(O2)を加えたガスを用いてドライエッチングを行った。
次に、基板1上の全面に、CVD法を用いて、アモルファスシリコン膜10の材料であるアモルファスシリコンを100nmの厚さで成膜する。ここでアモルファスシリコンの材料ガスとしてシラン(SiH4)と水素(H2)を用いた。
その後、5回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、アモルファスシリコンをエッチングによりパターニングする。ここではフッ素を含む六フッ化硫黄(SF6)ガスと塩化水素(HCl)ガスを含むガスによるドライエッチングを用いた。その後、フォトレジストパターンを除去する。その結果、図14に示されるように、第1の酸化物半導体膜6および第1のソース電極8と第2の酸化物半導体膜7および第1のドレイン電極9との間を接続するアモルファスシリコン膜10を形成すると共に、平坦化絶縁膜22上における第2のゲート電極3と重なる領域に遮光膜25が形成される。また、コンタクトホール20の底部から、第1の保護絶縁膜19およびゲート絶縁膜5が除去され、コンタクトホール20が共通電極4の上面に達する。
次に、基板1上の全面に、第3の導電膜を形成する。本実施の形態では、第3の導電膜として光透過性の酸化物系導電膜である非晶質ITO膜を厚さ100nm成膜した。
その後、6回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第3の導電膜である非晶質ITO膜をエッチングによりパターニングする。ここではシュウ酸を含む溶液によるウエットエッチングを用いた。その後、フォトレジストパターンを除去する。その結果、図15に示されるように、第1のドレイン電極9上に第3のドレイン電極15が形成されると共に、画素領域PXの広範囲に延在する画素電極16が平坦化絶縁膜22上に形成される。第3のドレイン電極15と平坦化絶縁膜22は一体的に形成されている。
なお、ここでは第1のソース電極8上に第3のソース電極14を形成していないが、第1の酸化物半導体膜6の消失を防ぐために形成してもよい。例えば、第1のソース電極8にピンホールが存在すると、第3の導電膜をシュウ酸でウエットエッチングする際に、そのピンホールを介して第1の酸化物半導体膜6がエッチングされるおそれがあるが、第1のソース電極8の上に第3のソース電極14を形成することでそれを防止できる。
次に、基板1の全面に層間絶縁膜としての第2の保護絶縁膜21を形成する。本実施の形態では、CVD法を用いて、SiN膜を300nmの厚さで成膜した。
その後、7回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、SiN膜をエッチングによりパターニングする。ここでは六フッ化硫黄(SF6)に酸素(O2)を加えたガスを用いたドライエッチングを用いた。その後、フォトレジストパターンを除去する。図示は省略するが、この第2の保護絶縁膜21のパターニングにより、第1のゲート電極2に接続するゲート配線102の端子部上、ならびに、第1のソース電極8に接続するソース配線105の端子部上に、コンタクトホール(端子開口)が形成される。
次に、基板1上の全面に、第4の導電膜を形成する。本実施の形態では、第4の導電膜として光透過性の酸化物系導電膜である非晶質ITO膜を厚さ100nm成膜した。
その後、8回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第4の導電膜である非晶質ITO膜をエッチングによりパターニングする。ここではシュウ酸を含む溶液によるウエットエッチングを用いた。その後、フォトレジストパターンを除去する。その結果、櫛歯状の対向電極24が、第3のドレイン電極15に対向するように形成される。また、対向電極24は、コンタクトホール20を通して共通電極4と接続される。
その後、製造過程でアレイ基板に発生したプラズマダメージ等を解消するため、大気雰囲気中で230℃の温度で60分間熱処理を行う。
以上により、図11に示した構造の、高開口率で消費電力の低いLCDパネルを製造することができる。
[変形例]
駆動TFT40のように酸化物半導体をチャネル層とするTFT(酸化物TFT)は、アモルファスシリコンTFTよりも帯電などの影響で閾値電圧が変動しやすい。TFT基板100の製造過程の最後に実施するアニール処理でも完全にプラズマダメージを消すことは難しいため、特に、バックチャネル型のTFTでは、面内の閾値バラツキが発生しやすい。
駆動TFT40のように酸化物半導体をチャネル層とするTFT(酸化物TFT)は、アモルファスシリコンTFTよりも帯電などの影響で閾値電圧が変動しやすい。TFT基板100の製造過程の最後に実施するアニール処理でも完全にプラズマダメージを消すことは難しいため、特に、バックチャネル型のTFTでは、面内の閾値バラツキが発生しやすい。
駆動TFT40の上方に設けられた遮光膜25を共通電極4と電気的に接続させることで、帯電のバラツキが抑制され、駆動TFT40の閾値電圧の均一性を改善することができる。通常、共通電圧は数ボルト程度であるため、駆動TFT40の動作に悪影響が及ぶことはない。
図16は、実施の形態2のTFT基板100の変形例であり、駆動TFT40の上方に設けられた遮光膜25を共通電極4と電気的に接続させたものである。図16において、遮光膜25上には、画素電極16と同じ透明導電膜からなるカバー層27が形成されており、第2の保護絶縁膜21はカバー層27を覆っている。また、カバー層27を覆う第2の保護絶縁膜21の上には、対向電極24と同じ透明導電膜からなる共通配線28が形成されており、共通配線28は、第2の保護絶縁膜21に形成されたコンタクトホール26を通してカバー層27に接続している。共通配線28は、対向電極24と繋がっており、共通電極4と電気的に接続されている。よって、遮光膜25には、カバー層27および共通配線28を通して、一定の共通電圧が印加されることになる。
カバー層27は、第3の導電膜(非晶質ITO膜)をパターニングして画素電極16を形成する工程で同時に形成することができる。カバー層27は、この後の工程でコンタクトホール26を形成する際に、ドライエッチングにより遮光膜25がエッチングされるのを防ぐ役割がある。カバー層27に達するコンタクトホール26は、第2の保護絶縁膜21をパターニングして、ゲート配線102の端子部上、ならびに、ソース配線105の端子部上にコンタクトホール(端子開口)が形成する工程で、同時に形成することができる。また、共通配線28は、第4の導電膜をパターニングして、対向電極24を形成する工程で、同時に形成することができる。
<実施の形態3>
図17は、実施の形態3に係るTFT基板100の構成を示す断面図である。図17のTFT基板100の構成は、基本的に実施の形態1(図4)と同様であるが、第1の酸化物半導体膜6、第2の酸化物半導体膜7、第1のソース電極8および第1のドレイン電極9とアモルファスシリコン膜10との界面に、リン(P)が含まれる層29(以下「リン含有層29」という)が形成されている。
図17は、実施の形態3に係るTFT基板100の構成を示す断面図である。図17のTFT基板100の構成は、基本的に実施の形態1(図4)と同様であるが、第1の酸化物半導体膜6、第2の酸化物半導体膜7、第1のソース電極8および第1のドレイン電極9とアモルファスシリコン膜10との界面に、リン(P)が含まれる層29(以下「リン含有層29」という)が形成されている。
先にも述べたが、アモルファスシリコンと金属間にはショットキー障壁が存在し、空乏層が存在する。一般に、アモルファスシリコンへn型ドーパントを高濃度注入し、アモルファスシリコン表面(界面)を縮退化させ、空乏層幅を縮めることで、ショットキー障壁をトンネリングするトンネル電流が発生する。このトンネル電流によって、アモルファスシリコンと金属間のオーミックコンタクトが可能となる。
実施の形態3では、上記のリン含有層29を設けることで、トンネル電流を発生させることが可能となり、アモルファスシリコン膜10と第1の酸化物半導体膜6および第2の酸化物半導体膜7とのコンタクト抵抗を更に下げることができる。また、アモルファスシリコン膜10と第1のソース電極8および第1のドレイン電極9との接続においてもオーミックコンタクトが可能となる。その結果TFTのオン電流が上がり、低消費電力化が可能となる。
以下、実施の形態3に係るTFT基板100の製造方法を説明する。図18〜図24はその製造方法を示す工程図である。
まず、実施の形態1と同様の手法により、第1のゲート電極2、第2のゲート電極3、共通電極4、ゲート絶縁膜5、第1の酸化物半導体膜6、第2の酸化物半導体膜7および第3の酸化物半導体膜11を形成する。
次に、図18のように、第1のソース電極8、第1のドレイン電極9、第2のソース電極12、第2のドレイン電極13の材料である第2の導電膜を、基板1上の全面に成膜する。ここではCu膜を、Arガスを用いたスパッタリング法で200nmの厚さに形成した。
その後、3回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第2の導電膜をエッチングによりパターニングする。ここでは過硫酸アンモニウム系溶液によるウエットエッチングを用いた。その後、フォトレジストパターンを除去する。その結果、図19に示されるように、第1のソース電極8、第1のドレイン電極9が形成される。ここでは第3の酸化物半導体膜11は第2の導電膜で完全に覆われている(つまり、第2のソース電極12と第2のドレイン電極13は分離されていない)。第1のソース電極8は、一部を除いて、第1の酸化物半導体膜6を覆うように形成され、第1のドレイン電極9は、一部を除いて、第2の酸化物半導体膜7を覆うように形成される。
次に、基板1上にPH3(フォスヒン)プラズマ処理を数分間行う。PH3プラズマ処理によって、図20のように、基板1の表面にリンが導入されたリン含有層29が形成される。ここではプラズマ処理で使用するガスをPH3のみとしたが、プラズマ放電を安定させるために、ArやHe、その他希ガスを混合させてもよい。
その後、4回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第2の導電膜をエッチングによりパターニングする。その後、フォトレジストパターンを除去する。その結果、図21に示されるように、第2のソース電極12および第2のドレイン電極13が互いに離間して形成される。
次に、基板1上の全面に、第1の保護絶縁膜19を形成する。ここではCVD法を用いて酸化シリコン膜(SiO)を200nmの厚さで成膜した。酸化シリコン膜の材料ガスとしてはゲート絶縁膜5と同様SiH4とN2Oガスを用いた。
その後、図22に示すように、第1の保護絶縁膜19の上に平坦化絶縁膜22を形成する。ここでは感光性を持ったアクリル系の有機樹脂材料をスピンコート法で2.0〜3.0μmの厚さで塗布した。
次に5回目の写真製版工程により平坦化絶縁膜22をパターニングし、画素領域PXの平坦化絶縁膜22を除去する。その後、200℃〜230℃で60分間、大気雰囲気中でベーク処理を行い、平坦化絶縁膜22の有機樹脂材料を焼き固める。平坦化絶縁膜22をベークすることで絶縁膜としての耐圧や強度が増し、ドライエッチングが可能となる。
その後、図23に示すようにドライエッチングで画素領域PXの第1の保護絶縁膜19を除去する。このときゲート絶縁膜5の上層にある酸化シリコン膜も除去し、画素TFT30のチャネル部に存在する不要なリン含有層29も除去する。その結果、画素TFT30のゲート絶縁膜5は、リンを含まない窒化シリコン膜のみとなる。
次に、ゲート絶縁膜5を含む基板1上の全面に、CVD法を用いてアモルファスシリコンを100nmの厚さで成膜する。ここでアモルファスシリコンの材料ガスとしてシラン(SiH4)と水素(H2)を用いた。
その後、6回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、アモルファスシリコンをエッチングによりパターニングする。ここではフッ素を含む六フッ化硫黄(SF6)ガスと塩化水素(HCl)ガスを含むガスによるドライエッチングを用いた。その後、フォトレジストパターンを除去する。その結果、図24に示されるように、第1の酸化物半導体膜6および第1のソース電極8と第2の酸化物半導体膜7および第1のドレイン電極9との間を接続するように、アモルファスシリコン膜10が形成される。またそれと同時に、平坦化絶縁膜22上における第2のゲート電極3と重なる領域に、アモルファスシリコンよりなる遮光膜25が形成される。
次に、基板1上の全面に第3の導電膜を形成する。本実施の形態では、第3の導電膜として光透過性の酸化物系導電膜であるITO膜を厚さ100nm成膜した。
その後、7回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第3の導電膜である非晶質ITO膜をエッチングによりパターニングする。その後、フォトレジストパターンを除去する。その結果、第3のソース電極14、第3のドレイン電極15および画素電極16が形成される。
次に、ソース電極およびドレイン電極を含む基板1の全面に、第2の保護絶縁膜21を形成する。実施の形態3では、CVD法を用いて、SiN膜を300nmの厚さで成膜した。
その後、8回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、SiN膜をエッチングによりパターニングする。ここでは六フッ化硫黄(SF6)に酸素(O2)を加えたガスを用いたドライエッチングを用いた。その後、フォトレジストパターンを除去する。図示は省略するが、この第2の保護絶縁膜21のパターニングにより、第1のゲート電極2に接続するゲート配線102の端子部上、ならびに、第1のソース電極8に接続するソース配線105の端子部上に、コンタクトホール(端子開口)が形成される。
その後、製造過程でTFT基板100に発生したプラズマダメージ等を解消するため、大気雰囲気中で230℃の温度で60分間熱処理を行う。以上により、図17に示した構造を有するTFT基板100が形成される。
なお、実施の形態3では、実施の形態1のTFT基板100の構成にリン含有層29を導入する例を示したが、実施の形態2のTFT基板100の構成にリン含有層29を導入してもよい。
<実施の形態4>
実施の形態1〜3に示した例では、第3のドレイン電極15の一部を画素領域PXの広範囲に延在させて画素電極16を形成した。つまり、画素電極16は第3のドレイン電極15と一体的に形成されていた。
実施の形態1〜3に示した例では、第3のドレイン電極15の一部を画素領域PXの広範囲に延在させて画素電極16を形成した。つまり、画素電極16は第3のドレイン電極15と一体的に形成されていた。
実施の形態4では、図25に示すように、第2の酸化物半導体膜7を画素領域PXの広範囲に延在させることで画素電極16を形成する。つまり、画素電極16を、第2の酸化物半導体膜7と一体的に形成する。なお、図25においては、第1のドレイン電極9は形成されていない。この場合、第2の酸化物半導体膜7の一部が第1のドレイン電極9としても機能することになる。
後述するように、本実施の形態では、TFT基板100の製造工程が簡略化されるため、歩留まりの向上が可能となる。また、必要となるマスクの枚数が削減されることで、製造コストを下げることができる。
以下、実施の形態4に係るTFT基板100の製造方法を説明する。図26〜図28はその製造方法を示す工程図である。
まず、基板1上に、第1のゲート電極2、第2のゲート電極3、共通電極4の材料である第1の導電膜を形成する。その後、第1の導電膜上にフォトレジスト材を塗布し、1回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第1の導電膜をエッチングによりパターニングする。その後、フォトレジストパターンを除去する。その結果、基板1上に第1のゲート電極2、第2のゲート電極3および共通電極4が形成される。
次に、第1のゲート電極2、第2のゲート電極3および共通電極4を覆うように、基板1上の全面に、第1の絶縁膜からなるゲート絶縁膜5を形成する。ここでは、化学的気相成膜(Chemical Vapor Deposition:CVD)法を用いて、窒化シリコン膜(SiN)と酸化シリコン膜(SiO)を連続成膜することで、ゲート絶縁膜5を形成した。
次に、ゲート絶縁膜5上に、第1の酸化物半導体膜6、第2の酸化物半導体膜7および第3の酸化物半導体膜11の材料である酸化物半導体膜を形成する。実施の形態1と同様に、InZnSnOターゲットを用いたスパッタリング法により、厚さ50nmのInZnSnO膜を形成した。
その後、2回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、InZnSnOからなる酸化物半導体膜をエッチングによりパターニングする。その後、フォトレジストパターンを除去する。その結果、図26に示されるように、第1のゲート電極2と重なる領域に、互いに離間して配置された第1の酸化物半導体膜6および第2の酸化物半導体膜7が形成されると共に、第2のゲート電極3と重なる領域に、第3の酸化物半導体膜11が形成される。またこのとき、第2の酸化物半導体膜7は、一部が画素領域PXの広範囲にまで延在するようにパターニングされ、その部分が画素電極16となる。
続いて、第1の酸化物半導体膜6、第2の酸化物半導体膜7および第3の酸化物半導体膜11のキャリア濃度が1E+12/cm3以下となるように、基板1の全体を350℃〜450℃で60分間、大気雰囲気中でアニールする。
次に、第1のソース電極8等の材料である第2の導電膜を成膜する。ここではCu膜を、Arガスを用いたスパッタリング法で200nmの厚さに形成した。
その後、3回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第2の導電膜をエッチングによりパターニングする。その後、フォトレジストパターンを除去する。その結果、図26に示されるように、第1のソース電極8、第2のソース電極12および第2のドレイン電極13が形成される。
第1のソース電極8は、一部を除いて、第1の酸化物半導体膜6を覆うように形成される。本実施の形態では、第1のドレイン電極9を形成していない。そのため、第2の酸化物半導体膜7の一部が第1のドレイン電極9として機能する。本実施の形態でも、画素電極16の部分を除く第2の酸化物半導体膜7上に、第2導電膜からなる第1のドレイン電極9を形成してもよい。
また、第2のソース電極12および第2のドレイン電極13は、第3の酸化物半導体膜11上で、互いに離間するように形成される。第3の酸化物半導体膜11における第2のソース電極12と第2のソース電極12の間の部分がチャネル領域となる。
次に、基板1上の全面に、第1の保護絶縁膜19を形成する。ここではCVD法を用いて酸化シリコン膜(SiO)を200nmの厚さで成膜した。
その後、第1の保護絶縁膜19の上に平坦化絶縁膜22を形成する。ここでは感光性を持ったアクリル系の有機樹脂材料をスピンコート法で2.0〜3.0μmの厚さで塗布した。
そして、4回目の写真製版工程により平坦化絶縁膜22をパターニングし、画素領域PXの有機樹脂材料を除去する。その後、200℃〜230℃で60分間、大気雰囲気中でベーク処理を行い、平坦化絶縁膜22の有機樹脂材料を焼き固める。平坦化絶縁膜22をベークすることで絶縁膜としての耐圧や強度が増し、ドライエッチングが可能となる。
その後、ドライエッチングにより、図27に示すように画素領域PX上の第1の保護絶縁膜19を除去する。このとき、ゲート絶縁膜5の上層部の酸化シリコン膜も除去する。
次に、基板1上の全面に、CVD法を用いてアモルファスシリコン膜を100nmの厚さで成膜する。ここでは、アモルファスシリコンの材料ガスとしてシラン(SiH4)と水素(H2)を用いた。
その後、5回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、アモルファスシリコン膜をエッチングによりパターニングする。その後、フォトレジストパターンを除去する。その結果、図28に示されるように、第1の酸化物半導体膜6および第1のソース電極8と第2の酸化物半導体膜7との間を接続するアモルファスシリコン膜10が形成される。またこのとき、平坦化絶縁膜22上における第2のゲート電極3と重なる領域に、アモルファスシリコンよりなる遮光膜25が形成される。
アモルファスシリコンを成膜する過程では、反応室内に発生する大量の水素によって、この第1の酸化物半導体膜6と第2の酸化物半導体膜7の第2の導電膜で覆われていない領域はプラズマで分解した水素ラジカルに曝され還元される。その結果、キャリア濃度は1E19/cm3以上まで上昇する。導電率が上昇することで、第2の酸化物半導体膜7における画素領域PXの広範囲に延在した部分は、画素電極として機能できるようになる。
次に、基板1の全面に、第2の保護絶縁膜21を形成する。実施の形態1では、CVD法を用いて、SiN膜を300nmの厚さで成膜した。
その後、7回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、SiN膜をエッチングによりパターニングする。その後、フォトレジストパターンを除去する。図示は省略するが、この第2の保護絶縁膜21のパターニングにより、第1のゲート電極2に接続するゲート配線102の端子部上、ならびに、第1のソース電極8に接続するソース配線105の端子部上に、コンタクトホール(端子開口)が形成される。
その後、製造過程でアレイ基板に発生したプラズマダメージ等を解消するため、大気雰囲気中で230℃の温度で60分間熱処理を行う。以上により、図25に示した構造を有するTFT基板100が形成される。
このように、実施の形態4では、実施の形態1よりも写真製版工程を1回削減することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 基板、2 第1のゲート電極、3 第2のゲート電極、4 共通電極、5 ゲート絶縁膜、6 第1の酸化物半導体膜、7 第2の酸化物半導体膜、8 第1のソース電極、9 第1のドレイン電極、10 アモルファスシリコン膜、11 第3の酸化物半導体膜、12 第2のソース電極、13 第2のドレイン電極、14 第3のソース電極、15 第3のドレイン電極、16 画素電極、19 第1の保護絶縁膜、20 コンタクトホール、21 第2の保護絶縁膜、22 平坦化絶縁膜、24 対向電極、25 遮光膜、26 コンタクトホール、27 カバー層、28 共通配線、29 リン含有層、30 画素TFT、40〜42 駆動TFT、50 表示領域、60 額縁領域、70 走査信号駆動回路、80 表示信号駆動回路、100 TFT基板、102 ゲート配線、105 ソース配線、108 アライメントマーク、SC 駆動電圧発生回路、PX 画素領域。
Claims (14)
- 基板上に形成された第1のゲート電極および第2のゲート電極と、
前記第1のゲート電極および前記第2のゲート電極上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上における前記第1のゲート電極と重なる領域に形成され、互いに離間して配置された第1の酸化物半導体膜および第2の酸化物半導体膜と、
前記ゲート絶縁膜上における前記第2のゲート電極と重なる領域に形成された第3の酸化物半導体膜と、
前記第1の酸化物半導体膜上に形成された第1のソース電極と、
前記第2の酸化物半導体膜上に形成された、または、前記第2の酸化物半導体膜の一部分である第1のドレイン電極と、
前記ゲート絶縁膜上に形成され、前記第1の酸化物半導体膜および前記第1のソース電極と前記第2の酸化物半導体膜および前記第1のドレイン電極との間を接続するアモルファスシリコン膜と、
前記第3の酸化物半導体膜上における前記第2のゲート電極と重なる領域に形成され、互いに離間して配置された第2のソース電極および第2のドレイン電極と、
前記第3の酸化物半導体膜、前記第2のソース電極および前記第2のドレイン電極を覆う第1の保護絶縁膜と、
前記第1の保護絶縁膜上に形成された平坦化絶縁膜と、
前記平坦化絶縁膜上における前記第2のソース電極と前記第2のドレイン電極との間の領域と重なる領域に形成され、前記アモルファスシリコン膜と同じアモルファスシリコンからなる遮光膜と、
を備え、
前記第1のゲート電極、前記ゲート絶縁膜、前記第1の酸化物半導体膜、前記第2の酸化物半導体膜、前記第1のソース電極、前記第1のドレイン電極および前記アモルファスシリコン膜により第1の薄膜トランジスタが構成され、
前記第2のゲート電極、前記ゲート絶縁膜、前記第3の酸化物半導体膜、前記第2のソース電極、前記第2のドレイン電極により第2の薄膜トランジスタが構成される、
薄膜トランジスタ基板。 - 前記第1のドレイン電極の上に形成された第3のドレイン電極と、
前記第3のドレイン電極と一体的に形成された画素電極と、
をさらに備える、
請求項1に記載の薄膜トランジスタ基板。 - 前記平坦化絶縁膜は、前記第1の薄膜トランジスタ上を除いた基板の全面に形成されており、
前記画素電極は、前記平坦化絶縁膜上に形成されている
請求項2に記載の薄膜トランジスタ基板。 - 前記第2の酸化物半導体膜と一体的に形成された画素電極をさらに備える、
請求項1に記載の薄膜トランジスタ基板。 - 前記画素電極を覆う第2の保護絶縁膜と、
前記第2の保護絶縁膜上に形成され、前記画素電極に対向する櫛歯状の対向電極と、
をさらに備える、
請求項2から請求項4のいずれか一項に記載の薄膜トランジスタ基板。 - 前記基板上に形成された共通電極をさらに備え、
前記対向電極は、前記第2の保護絶縁膜に形成された第1のコンタクトホールを通して前記共通電極に接続している、
請求項5に記載の薄膜トランジスタ基板。 - 前記遮光膜上に形成され、前記画素電極と同じ透明導電膜からなるカバー層と、
前記第2の保護絶縁膜上に形成され、前記対向電極と同じ透明導電膜からなり、前記共通電極と電気的に接続した共通配線と、
をさらに備え、
前記カバー層は、前記第2の保護絶縁膜で覆われており、
前記共通配線は、前記第2の保護絶縁膜に形成された第2のコンタクトホールを通して前記カバー層に接続している、
請求項6に記載の薄膜トランジスタ基板。 - 前記第1の酸化物半導体膜、前記第2の酸化物半導体膜、前記第1のソース電極および前記第1のドレイン電極のそれぞれと前記アモルファスシリコン膜との界面に形成されたリン含有層をさらに備える、
請求項1から請求項7のいずれか一項に記載の薄膜トランジスタ基板。 - 基板上に第1のゲート電極および第2のゲート電極を形成する工程と、
前記第1のゲート電極および前記第2のゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上における前記第1のゲート電極と重なる領域に、互いに離間して配置された第1の酸化物半導体膜および第2の酸化物半導体膜を形成すると共に、前記ゲート絶縁膜上における前記第2のゲート電極と重なる領域に、第3の酸化物半導体膜を形成する工程と、
前記第1の酸化物半導体膜および前記第2の酸化物半導体膜上に、それぞれ第1のソース電極および第1のドレイン電極を形成すると共に、前記第3の酸化物半導体膜上における前記第2のゲート電極と重なる領域に、互いに離間して配置された第2のソース電極および第2のドレイン電極を形成する工程と、
前記第3の酸化物半導体膜、前記第2のソース電極および前記第2のドレイン電極を覆う第1の保護絶縁膜を形成する工程と、
前記第1の保護絶縁膜上に平坦化絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記第1の酸化物半導体膜および前記第1のソース電極と前記第2の酸化物半導体膜および前記第1のドレイン電極との間を接続するアモルファスシリコン膜を形成すると共に、前記平坦化絶縁膜上における前記第2のソース電極と前記第2のドレイン電極との間の領域と重なる領域に、前記アモルファスシリコン膜と同じアモルファスシリコンからなる遮光膜を形成する工程と、
を備え、
前記第1のゲート電極、前記ゲート絶縁膜、前記第1の酸化物半導体膜、前記第2の酸化物半導体膜、前記第1のソース電極、前記第1のドレイン電極および前記アモルファスシリコン膜により第1の薄膜トランジスタが構成され、
前記第2のゲート電極、前記ゲート絶縁膜、前記第3の酸化物半導体膜、前記第2のソース電極、前記第2のドレイン電極により第2の薄膜トランジスタが構成される、
薄膜トランジスタ基板の製造方法。 - 前記平坦化絶縁膜は、前記第1の薄膜トランジスタ上を除いた基板の全面に形成され、
前記第1のドレイン電極上に第3のドレイン電極を形成すると共に、前記第3のドレイン電極と一体的な画素電極を前記平坦化絶縁膜上に形成する工程をさらに備える、
請求項9に記載の薄膜トランジスタ基板の製造方法。 - 前記アモルファスシリコン膜を形成する工程の前に、前記第1の酸化物半導体膜、前記第2の酸化物半導体膜、前記第1のソース電極、前記第1のドレイン電極の表面にPH3を含むガスを用いたプラズマ処理を行う工程をさらに備える、
請求項9または請求項10に記載の薄膜トランジスタ基板の製造方法。 - 基板上に第1のゲート電極および第2のゲート電極を形成する工程と、
前記第1のゲート電極および前記第2のゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上における前記第1のゲート電極と重なる領域に、互いに離間して配置された第1の酸化物半導体膜および第1のドレイン電極としての第2の酸化物半導体膜を形成すると共に、前記ゲート絶縁膜上における前記第2のゲート電極と重なる領域に、第3の酸化物半導体膜を形成する工程と、
前記第1の酸化物半導体膜上に第1のソース電極を形成すると共に、前記第3の酸化物半導体膜上における前記第2のゲート電極と重なる領域に、互いに離間して配置された第2のソース電極および第2のドレイン電極を形成する工程と、
前記第3の酸化物半導体膜、前記第2のソース電極および前記第2のドレイン電極を覆う第1の保護絶縁膜を形成する工程と、
前記第1の保護絶縁膜上に平坦化絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記第1の酸化物半導体膜および前記第1のソース電極と前記第2の酸化物半導体膜との間を接続するアモルファスシリコン膜を形成すると共に、前記平坦化絶縁膜上における前記第2のソース電極と前記第2のドレイン電極との間の領域と重なる領域に、前記アモルファスシリコン膜と同じアモルファスシリコンからなる遮光膜を形成する工程と、
を備え、
前記第1のゲート電極、前記ゲート絶縁膜、前記第1の酸化物半導体膜、前記第1のドレイン電極としての前記第2の酸化物半導体膜、前記第1のソース電極および前記アモルファスシリコン膜により第1の薄膜トランジスタが構成され、
前記第2のゲート電極、前記ゲート絶縁膜、前記第3の酸化物半導体膜、前記第2のソース電極、前記第2のドレイン電極により第2の薄膜トランジスタが構成される、
薄膜トランジスタ基板の製造方法。 - 前記第2の酸化物半導体膜を形成する工程は、前記第2の酸化物半導体膜と一体的な画素電極を形成する工程を含む、
請求項12に記載の薄膜トランジスタ基板の製造方法。 - 前記アモルファスシリコン膜を形成する工程の前に、前記第1の酸化物半導体膜、前記第2の酸化物半導体膜および前記第1のソース電極の表面にPH3を含むガスを用いたプラズマ処理を行う工程をさらに備える、
請求項12または請求項13に記載の薄膜トランジスタ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017184596A JP2019062041A (ja) | 2017-09-26 | 2017-09-26 | 薄膜トランジスタ基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017184596A JP2019062041A (ja) | 2017-09-26 | 2017-09-26 | 薄膜トランジスタ基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019062041A true JP2019062041A (ja) | 2019-04-18 |
Family
ID=66176733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017184596A Pending JP2019062041A (ja) | 2017-09-26 | 2017-09-26 | 薄膜トランジスタ基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019062041A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111668238A (zh) * | 2020-06-19 | 2020-09-15 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及其制作方法 |
-
2017
- 2017-09-26 JP JP2017184596A patent/JP2019062041A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111668238A (zh) * | 2020-06-19 | 2020-09-15 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及其制作方法 |
CN111668238B (zh) * | 2020-06-19 | 2022-09-09 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10665616B2 (en) | Thin film transistor substrate and method of manufacturing thin film transistor substrate | |
US9640557B2 (en) | TFT array substrate and method for producing the same | |
JP5214858B2 (ja) | Tftアレイ基板及びその製造方法 | |
US20100133541A1 (en) | Thin film transistor array substrate, its manufacturing method, and liquid crystal display device | |
WO2010032386A1 (ja) | 半導体装置 | |
US10483286B2 (en) | Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate | |
US10050059B2 (en) | Thin film transistor substrate and method for manufacturing the same | |
US20180277661A1 (en) | Thin film transistor substrate, manufacturing method for thin film transistor substrate, and liquid crystal display | |
JP2001339072A (ja) | 液晶表示装置 | |
JPH1048670A (ja) | アクティブマトリクス基板とその製法および液晶表示装置 | |
US10128270B2 (en) | Active matrix substrate and manufacturing method of the same | |
JP5717546B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
US10353256B2 (en) | Array substrate and liquid crystal display | |
US20140087532A1 (en) | Cmos transistor and method for fabricating the same | |
JP6501514B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
WO2021077673A1 (zh) | 阵列基板的制作方法及阵列基板 | |
JP5563888B2 (ja) | 薄膜トランジスタとその製造方法、アクティブマトリックス基板、及び電気光学装置 | |
US11721704B2 (en) | Active matrix substrate | |
US9876039B2 (en) | Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display | |
US20200192168A1 (en) | Thin film transistor substrate, display apparatus, and liquid crystal display | |
JP6584157B2 (ja) | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法 | |
US20220181356A1 (en) | Active matrix substrate and method for manufacturing same | |
JP2019062041A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
US10741690B2 (en) | Thin film transistor, thin film transistor substrate, and liquid crystal display device | |
US9798201B2 (en) | Liquid crystal display device and method of manufacturing the same |