CN113161229A - 多晶硅薄膜衬底的制备方法 - Google Patents

多晶硅薄膜衬底的制备方法 Download PDF

Info

Publication number
CN113161229A
CN113161229A CN202110389647.8A CN202110389647A CN113161229A CN 113161229 A CN113161229 A CN 113161229A CN 202110389647 A CN202110389647 A CN 202110389647A CN 113161229 A CN113161229 A CN 113161229A
Authority
CN
China
Prior art keywords
polycrystalline silicon
thin film
substrate
oxide layer
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110389647.8A
Other languages
English (en)
Inventor
魏星
戴荣旺
薛忠营
刘赟
魏涛
栗展
李名浩
刘文凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Zing Semiconductor Corp
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS, Zing Semiconductor Corp filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202110389647.8A priority Critical patent/CN113161229A/zh
Publication of CN113161229A publication Critical patent/CN113161229A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种多晶硅薄膜衬底的制备方法，包括：提供衬底；在所述衬底上形成氧化硅层；对所述氧化硅层的表面进行氮化处理，以得到氮氧硅层；在所述氮氧硅层上形成多晶硅薄膜；对所述多晶硅薄膜进行退火处理。形成的氮氧硅层可以减少多晶硅薄膜内应力释放，改善晶粒质量，从而改善多晶硅薄膜对外的应力，也就是说可以改善多晶硅薄膜对衬底的应力，并且，退火工艺还可以继续减小多晶硅薄膜对衬底的应力。多晶硅薄膜对衬底的应力减小，就可以使得衬底的翘曲度降低。

Description

多晶硅薄膜衬底的制备方法
技术领域
本发明涉及半导体技术领域，尤其是涉及一种多晶硅薄膜衬底的制备方法。
背景技术
半导体工艺中，有很多器件的制程都会形成栅极结构，因此会在晶圆(衬底)上形成多晶硅薄膜。目前硅衬底上多晶硅薄膜的制备方法主要有两种:一是利用化学气相沉积在衬底表面一次性生成多晶硅薄膜，如常压化学气相沉积(APCVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)等；二是先在衬底表面形成非晶硅，再二次处理使非晶硅晶化得到多晶硅薄膜。由于多晶硅衬底与单晶硅衬底的晶格失配及热膨胀系数的不同，导致生成的多晶硅薄膜具有较大的应力，从而使得晶圆(衬底)产生一定的翘曲度和/或弯曲度，即可能只产生翘曲度或弯曲度，也可能翘曲度和弯曲度同时产生。并且随着薄膜厚度增加，翘曲度和/或弯曲度也可能随之增大。而多晶硅薄膜的内部晶粒尺寸的大小和缺陷杂质的存在也都会影响多晶硅薄膜的应力，进一步影响晶圆(衬底)的翘曲度和/或弯曲度，根据晶粒的分布，翘曲度和/或弯曲度可能存在多晶硅薄膜的所有地方，并且翘曲度和/或弯曲度的程度不同，没有一定的规律。
应力过大会造成翘曲度和/或弯曲度过大，翘曲度和/或弯曲度过大会影响后续的工艺流程，限制了制成后的多晶硅薄膜衬底的工程应用，例如，一、在晶圆的键合工艺中，如果出现翘曲度和/或弯曲度过大的问题，可能导致晶圆键合效果不好，影响功能，甚至可能出现直接脱落的情况；二、在晶圆的后续光刻过程中，如果出现翘曲度和/或弯曲度过大的问题，光刻胶可能无法与待光刻的部位贴牢或者无法和待光刻的部位对准，导致光刻的效果不好。三、翘曲度和/或弯曲度过大的问题，还可能导致各种薄膜的物理性的偏差，影响半导体器件的性能。
发明内容
本发明的目的在于提供一种多晶硅薄膜衬底的制备方法，可以减少多晶硅薄膜的应力，从而减少衬底的翘曲度和/或弯曲度。
为了达到上述目的，本发明提供了一种多晶硅薄膜衬底的制备方法，包括：
提供衬底；
在所述衬底上形成氧化硅层；
对所述氧化硅层的表面进行氮化处理，以得到氮氧硅层；
在所述氮氧硅层上形成多晶硅薄膜；
对所述多晶硅薄膜进行退火处理。
可选的，在所述的多晶硅薄膜衬底的制备方法中，所述衬底包括单晶硅。
可选的，在所述的多晶硅薄膜衬底的制备方法中，在所述衬底上形成氧化硅层的方法包括：
所述衬底的表面在空气中自然氧化形成氧化硅层。
可选的，在所述的多晶硅薄膜衬底的制备方法中，所述氧化硅层的厚度为3nm-5nm。
可选的，在所述的多晶硅薄膜衬底的制备方法中，对所述氧化硅层进行氮化处理的方法包括：
在900℃-950℃温度下，对所述氧化硅层进行氮气快速热处理。
可选的，在所述的多晶硅薄膜衬底的制备方法中，所述氮气的流量为60slm-80slm。
可选的，在所述的多晶硅薄膜衬底的制备方法中，所述氮化处理的时间为100s-150s。
可选的，在所述的多晶硅薄膜衬底的制备方法中于，形成多晶硅薄膜的方法包括：
采用常压化学气相沉积的方法生长多晶硅薄膜。
可选的，在所述的多晶硅薄膜衬底的制备方法中，所述退火处理的气体包括氢气。
可选的，在所述的多晶硅薄膜衬底的制备方法中，所述氢气的流量为50slm-70slm。
在本发明提供的多晶硅薄膜衬底的制备方法中，多晶硅薄膜衬底的制备方法包括：提供衬底；在所述衬底上形成氧化硅层；对所述氧化硅层的表面进行氮化处理，以得到氮氧硅层；在所述氮氧硅层上形成多晶硅薄膜；对所述多晶硅薄膜进行退火处理。形成的氮氧硅层可以减少多晶硅薄膜内应力释放，改善晶粒质量，从而改善多晶硅薄膜对外的应力，也就是说可以改善多晶硅薄膜对衬底的应力，并且，退火工艺还可以继续减小多晶硅薄膜对衬底的应力。多晶硅薄膜对衬底的应力减小，就可以使得衬底的翘曲度和/或弯曲度降低。
进一步的，本发明的氧化硅层是衬底的表面在空气中自然氧化形成的，不用额外增加形成氧化硅层的工艺步骤，可以节省时间和成本。
附图说明
图1是本发明实施例的多晶硅薄膜衬底的制备方法的流程图；
图2至图4是本发明实施例的多晶硅薄膜衬底的制备方法的示意图；
其中：110-衬底、120-氧化硅层、130-氮氧硅层、140-多晶硅薄膜。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
应力过大会造成翘曲度和/或弯曲度过大，翘曲度和/或弯曲度过大会影响之后的工艺流程，限制了多晶硅薄膜衬底的工程应用，例如，一、在晶圆的键合工艺中，如果出现翘曲度和/或弯曲度过大的问题，可能导致晶圆键合效果不好，影响功能，甚至可能出现直接脱落的情况；二、在晶圆的后续光刻过程中，如果出现翘曲度和/或弯曲度过大的问题，光刻胶可能无法与待光刻的部位贴牢或者无法和待光刻的部位对准，导致光刻的效果不好。三、翘曲度和/或弯曲度过大的问题，还可能导致各种薄膜的物理性的偏差，影响半导体器件的性能。因此，去除衬底的翘曲度和弯曲度是刻不容缓的问题。然而翘曲度和弯曲度的产生原因，很大可能是多晶硅薄膜的应力产生的，这包括多晶硅薄膜对外的宏观应力，还包括多晶硅薄膜对内的晶粒之间的应力。具体的，多晶硅薄膜和衬底之间晶粒结构的不完全匹配以及应力等因素的影响，沉积多晶硅薄膜后的衬底会有一定程度的弯曲度和翘曲度，且多晶硅薄膜的厚度越厚，衬底的弯曲度和翘曲度越高；另外，多晶硅薄膜中多晶硅晶粒的大小也对衬底的弯曲度和翘曲度有一定的影响。
请参照图1，本发明提供了一种多晶硅薄膜衬底的制备方法，包括：
S11：提供衬底；
S12：在所述衬底上形成氧化硅层；
S13：对所述氧化硅层的表面进行氮化处理，以得到氮氧硅层；
S14：在所述氮氧硅层上形成多晶硅薄膜；
S15：对所述多晶硅薄膜进行退火处理。
具体的制备方法为，请参照图2，首先，提供一衬底110，衬底110可以是硅衬底，其中，硅包括单晶硅。多晶硅与单晶硅的晶格失配及热膨胀系数的不同，导致衬底110上生成的多晶硅薄膜具有较大的应力，从而使得衬底110产生一定的翘曲度和弯曲度，并且随着多晶硅薄膜厚度增加，翘曲度和/或弯曲度也随之增大。因此，若直接在衬底110的表面形成多晶硅薄膜可能使得多晶硅薄膜具有较大的应力，从而使得衬底110产生一定的翘曲度和/或弯曲度。
接着，请继续参照图2，在衬底110上形成氧化硅层120，形成的方法可以任意，例如，采用化学气相沉积的方法。但是在本发明实施例中，可以得知衬底110的材料为硅，硅放在空气中，自然就会氧化形成氧化硅，氧化硅就组成氧化硅层120，也就是说所述衬底110的表面的硅在空气中自然氧化形成氧化硅层120。其中，形成的所述氧化硅层120的厚度可以为3nm-5nm，例如，可以是3nm、4nm或5nm。由于现有很多工艺中，硅表面在空气中会自然形成氧化硅，反而会在进行下一步工艺中先去除这层氧化硅，而本发明实施例不但省去了去除氧化硅层120这一步，还充分利用了在空气中自然形成的氧化硅层120，不用额外增加形成氧化硅层的工艺步骤，相对于其他形成氧化硅层120的步骤，节省了时间和成本。
接着，请参照图3，对氧化硅层120的表面进行氮化处理以形成氮氧硅层130，对所述氧化硅层120进行氮化处理的方法包括：在900℃-950℃温度下，对所述氧化硅层120进行氮气快速热处理。其中，进行氮气快速热处理时，所述氮气的流量为60slm-80slm，例如，可以是70slm、73slm或者78slm；所述氮化处理的时间为100s-150s，例如，可以是120s、130s或者140s。在本发明的其他实施例中，流量和时间也可以是其他数值。本发明实施例具体的方法为，向氧化硅层120所在的密闭空间内通入氮气，使得氧化硅层120的氧化硅与氮气反应，这里的氧化硅是二氧化硅，氮和二氧化硅进行反应，形成氮氧硅。氮氧硅的氮原子和氮原子之间比较疏松，可以使得氮氧硅层130从压应力变成了拉应力，也就是说可以抵消后续形成的多晶硅薄膜的压应力，使得对整体的压应力减小，直接地，可以减少对衬底110产生的应力，从而减小衬底110的翘曲度和/或弯曲度。
接着，请参照图4，在氮氧硅层130上形成多晶硅薄膜140，形成多晶硅薄膜140的方法包括：采用常压化学气相沉积的方法生长多晶硅薄膜140。具体的形成方法为：在900℃温度下，在氮氧硅层120上采用常压化学气相沉积的方法生长一多晶硅薄膜层130，其中，沉积形成多晶硅薄膜140的硅源为三氯硅烷，沉积形成多晶硅薄膜140的气体流量为3slm-7slm，例如，可以是3slm、4slm或者5slm，在本发明的其他实施例中，流量也可以是其他数值。最终，形成的氮氧硅层可以减少多晶硅薄膜内应力释放，改善晶粒质量，从而改善多晶硅薄膜对外的应力，也就是说可以改善多晶硅薄膜对衬底的应力，并且，退火工艺还可以继续减小多晶硅薄膜对衬底的应力。多晶硅薄膜对衬底的应力减小，就可以使得衬底的翘曲度降低。
最后，对多晶硅薄膜140进行退火处理，退火处理的温度为：1000℃-1200℃，例如，可以是1000℃、1100℃或者1200℃，退火处理的气体为氢气，氢气的流量为50slm-70slm，例如，可以为55slm、60slm或者65slm，退火处理的时间为20s-100s，例如，可以为40s、60s或者80s。在本发明的其他实施例中，流量和时间也可以是其他数值，具体的退火处理的氢气的流量和处理的时间可以随着退火工艺的程度调节。
综上，在本发明实施例提供的多晶硅薄膜衬底的制备方法中，多晶硅薄膜衬底的制备方法，包括：提供衬底；在所述衬底上形成氧化硅层；对所述氧化硅层的表面进行氮化处理，以得到氮氧硅层；在所述氮氧硅层上形成多晶硅薄膜；对所述多晶硅薄膜进行退火处理。形成的氮氧硅层可以减少多晶硅薄膜内应力释放，改善晶粒质量，从而改善多晶硅薄膜对外的应力，也就是说可以改善多晶硅薄膜对衬底的应力，并且，退火工艺还可以继续减小多晶硅薄膜对衬底的应力。多晶硅薄膜对衬底的应力减小，就可以使得衬底的翘曲度降低。
进一步的，本发明实施例的氧化硅层是衬底的表面在空气中自然氧化形成的，不用额外增加形成氧化硅层的工艺步骤，可以节省时间和成本。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种多晶硅薄膜衬底的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上形成氧化硅层；
对所述氧化硅层的表面进行氮化处理，以得到氮氧硅层；
在所述氮氧硅层上形成多晶硅薄膜；
对所述多晶硅薄膜进行退火处理。
2.如权利要求1所述的多晶硅薄膜衬底的制备方法，其特征在于，所述衬底包括单晶硅。
3.如权利要求2所述的多晶硅薄膜衬底的制备方法，其特征在于，在所述衬底上形成氧化硅层的方法包括：
所述衬底的表面在空气中自然氧化形成氧化硅层。
4.如权利要求1所述的多晶硅薄膜衬底的制备方法，其特征在于，所述氧化硅层的厚度为3nm-5nm。
5.如权利要求1所述的多晶硅薄膜衬底的制备方法，其特征在于，对所述氧化硅层进行氮化处理的方法包括：
在900℃-950℃温度下，对所述氧化硅层进行氮气快速热处理。
6.如权利要求5所述的多晶硅薄膜衬底的制备方法，其特征在于，所述氮气的流量为60slm-80slm。
7.如权利要求5所述的多晶硅薄膜衬底的制备方法，其特征在于，所述氮化处理的时间为100s-150s。
8.如权利要求1所述的多晶硅薄膜衬底的制备方法，其特征在于，形成多晶硅薄膜的方法包括：
采用常压化学气相沉积的方法生长多晶硅薄膜。
9.如权利要求1所述的多晶硅薄膜衬底的制备方法，其特征在于，所述退火处理的气体包括氢气。
10.如权利要求9所述的多晶硅薄膜衬底的制备方法，其特征在于，所述氢气的流量为50slm-70slm。
CN202110389647.8A 2021-04-12 2021-04-12 多晶硅薄膜衬底的制备方法 Pending CN113161229A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110389647.8A CN113161229A (zh) 2021-04-12 2021-04-12 多晶硅薄膜衬底的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110389647.8A CN113161229A (zh) 2021-04-12 2021-04-12 多晶硅薄膜衬底的制备方法

Publications (1)

Publication Number Publication Date
CN113161229A true CN113161229A (zh) 2021-07-23

Family

ID=76889886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110389647.8A Pending CN113161229A (zh) 2021-04-12 2021-04-12 多晶硅薄膜衬底的制备方法

Country Status (1)

Country Link
CN (1) CN113161229A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0154670A2 (en) * 1978-06-14 1985-09-18 Fujitsu Limited Process for producing a semiconductor device having insulating film
EP0493116A2 (en) * 1990-12-28 1992-07-01 Shin-Etsu Handotai Company Limited Method for production of dielectric separation substrate
JPH0563153A (ja) * 1991-09-04 1993-03-12 Nec Corp 半導体装置およびその製造方法およびその製造装置
JPH09266214A (ja) * 1996-03-28 1997-10-07 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法及びシリコンウェーハ
US20050032345A1 (en) * 2003-08-05 2005-02-10 University Of Florida Group III-nitride growth on Si substrate using oxynitride interlayer
US20070207628A1 (en) * 2006-03-02 2007-09-06 Chua Thai C Method for forming silicon oxynitride materials
US20080032512A1 (en) * 2006-08-02 2008-02-07 Samsung Electronics Co., Ltd. Method forming silicon oxynitride gate dielectric layer with uniform nitrogen concentration
JP2008147207A (ja) * 2006-12-06 2008-06-26 Dainippon Printing Co Ltd 薄膜トランジスタ基板
JP2009130100A (ja) * 2007-11-22 2009-06-11 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置
CN104064443A (zh) * 2013-03-21 2014-09-24 旺宏电子股份有限公司 具稳定阻值及张应力的半导体装置元件及其制作方法
US20170084457A1 (en) * 2015-09-22 2017-03-23 Au Optronics Corporation Polycrystalline silicon thin film transistor device and method of fabricating the same
US20170194151A1 (en) * 2015-06-09 2017-07-06 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacture method of polysilicon thin film and polysilicon tft structure
CN111816583A (zh) * 2020-09-04 2020-10-23 中芯集成电路制造(绍兴)有限公司 掺杂多晶硅薄膜的应力监控方法及半导体器件的制造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0154670A2 (en) * 1978-06-14 1985-09-18 Fujitsu Limited Process for producing a semiconductor device having insulating film
EP0493116A2 (en) * 1990-12-28 1992-07-01 Shin-Etsu Handotai Company Limited Method for production of dielectric separation substrate
JPH0563153A (ja) * 1991-09-04 1993-03-12 Nec Corp 半導体装置およびその製造方法およびその製造装置
JPH09266214A (ja) * 1996-03-28 1997-10-07 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法及びシリコンウェーハ
US20050032345A1 (en) * 2003-08-05 2005-02-10 University Of Florida Group III-nitride growth on Si substrate using oxynitride interlayer
US20070207628A1 (en) * 2006-03-02 2007-09-06 Chua Thai C Method for forming silicon oxynitride materials
US20080032512A1 (en) * 2006-08-02 2008-02-07 Samsung Electronics Co., Ltd. Method forming silicon oxynitride gate dielectric layer with uniform nitrogen concentration
JP2008147207A (ja) * 2006-12-06 2008-06-26 Dainippon Printing Co Ltd 薄膜トランジスタ基板
JP2009130100A (ja) * 2007-11-22 2009-06-11 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタおよびその製造方法、並びにそれらを用いた液晶表示装置
CN104064443A (zh) * 2013-03-21 2014-09-24 旺宏电子股份有限公司 具稳定阻值及张应力的半导体装置元件及其制作方法
US20170194151A1 (en) * 2015-06-09 2017-07-06 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacture method of polysilicon thin film and polysilicon tft structure
US20170084457A1 (en) * 2015-09-22 2017-03-23 Au Optronics Corporation Polycrystalline silicon thin film transistor device and method of fabricating the same
CN111816583A (zh) * 2020-09-04 2020-10-23 中芯集成电路制造(绍兴)有限公司 掺杂多晶硅薄膜的应力监控方法及半导体器件的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
（日）小野嘉夫，（日）服部英: "固体碱催化", 31 May 2013, 复旦大学出版社, pages: 156 - 159 *

Similar Documents

Publication Publication Date Title
TWI808964B (zh) 具有非晶矽填充間隙之半導體裝置及形成該裝置之方法
US7205217B2 (en) Method for forming trench gate dielectric layer
TWI222110B (en) Semiconductor device and production process thereof
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
US20070111545A1 (en) Methods of forming silicon dioxide layers using atomic layer deposition
TW201604304A (zh) 半導體處理方法
JPH06204137A (ja) 多結晶シリコン薄膜の製造方法
US20090029532A1 (en) Method for forming a microcrystalline silicon film
KR102229993B1 (ko) 에칭 방법 및 에칭 장치
US5893949A (en) Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates
CN113161229A (zh) 多晶硅薄膜衬底的制备方法
JP3886085B2 (ja) 半導体エピタキシャル基板の製造方法
US20050130438A1 (en) Method of fabricating a dielectric layer for a semiconductor structure
TWI803960B (zh) 形成半導體元件的方法
WO2022158148A1 (ja) エピタキシャルウェーハの製造方法
WO2021140763A1 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
TW202136566A (zh) 無氫二氧化矽
US20060148139A1 (en) Selective second gate oxide growth
WO2024024166A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20230178366A1 (en) Semiconductor substrate and manufacture thereof
US20070025403A1 (en) Semiconductor wafer and method of manufacturing semiconductor device
JPH07245268A (ja) 薄膜形成方法
CN111863593B (zh) 化学成分梯度分布的应力薄膜、半导体器件及其形成方法
WO2024062634A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
WO2012161265A1 (ja) 半導体薄膜結晶の製造方法および装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination