TWI803960B - 形成半導體元件的方法 - Google Patents

形成半導體元件的方法 Download PDF

Info

Publication number
TWI803960B
TWI803960B TW110132517A TW110132517A TWI803960B TW I803960 B TWI803960 B TW I803960B TW 110132517 A TW110132517 A TW 110132517A TW 110132517 A TW110132517 A TW 110132517A TW I803960 B TWI803960 B TW I803960B
Authority
TW
Taiwan
Prior art keywords
mask layer
layer
stress
mask
internal stress
Prior art date
Application number
TW110132517A
Other languages
English (en)
Other versions
TW202236426A (zh
Inventor
張君毅
王俊堯
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202236426A publication Critical patent/TW202236426A/zh
Application granted granted Critical
Publication of TWI803960B publication Critical patent/TWI803960B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

在沉積時，硬質遮罩薄膜具有內部應力組分，此等內部應力組分為遮罩層的材料、厚度、沉積製程、下層材料及形貌的人工產物。在圖案化時，特別地是在圖案化次微米關鍵尺寸時，此種內部應力可致使遮罩層的變形及扭曲。運用應力補償製程以減少此內部應力的影響。作為範例，可運用熱處理鬆弛應力。在另一範例中，運用具有相對內部應力組分的第二遮罩層抵消硬質遮罩層中的內部應力組分。

Description

形成半導體元件的方法
本揭露的一些實施方式是關於形成半導體元件的方法，尤其是圖案形成的方法。
光微影技術的使用廣泛地運用在例如積體電路的製造中。大部分積體電路在多數不同的製程步驟，包含用於圖案化及/或蝕刻光阻劑及/或後續硬質遮罩下層的一層或更多層的製程步驟，中使用圖案化的光阻劑及/或硬質遮罩層。在常規的微影及蝕刻製程中，內部應力，且更具體而言，硬質遮罩層之內的不平衡內部應力會致使圖案化的硬質遮罩從符合需求的圖案變形。這種與符合需求的圖案的偏離可能接著在後續的蝕刻製程期間轉移至下層的一層或更多層，致使符合需求的圖案的保真度的損失及解析度的損失。
本文中所揭露的實施例的一個通常態樣包含形成 半導體元件的方法，方法包含在基材之上形成材料層。此方法亦包含在材料層之上形成遮罩層，遮罩層具有內部應力。此方法亦包含在遮罩層上進行應力補償製程，以調整遮罩層的內部應力。
本文中所揭露的實施例的另一通常態樣包含形成半導體元件的方法，方法包含在基材上沉積待圖案化的層。此方法亦包含在待圖案化的層上沉積具有內部應力的遮罩層。此方法亦包含至少部分地補償該遮罩層的內部應力。此方法亦包含在至少部分地補償內部應力的步驟之後圖案化遮罩層。
本文中所揭露的實施例的又另一通常態樣包含形成半導體元件的方法，方法包含在基材之上形成材料層。此方法亦包含在材料層上沉積遮罩層，此遮罩層具有內部應力值。此方法亦包含減少遮罩層的內部應力值。此方法亦包含在減少遮罩層的內部應力值步驟之後，圖案化遮罩層。
2:步驟
4:步驟
6:步驟
8:步驟
10:步驟
12:步驟
20:基材
22:下層結構
24:層
25:箭頭
27:箭頭
29:箭頭
26:遮罩層
28:光阻劑層
30:應力補償層
102:半導體層
104:層
106:層
110:鰭狀結構
112:STI區
114:氧化物層
當與隨附圖示一起閱讀時，可由後文實施方式最佳地理解本揭露內容的態樣。注意到根據此產業中之標準實務，各種特徵並未按比例繪製。實際上，為論述的清楚性，可任意增加或減少各種特徵的尺寸。
第1圖例示描述本文中所描述的製程的代表性實施例的流 程圖。
參照第2a圖至第2f圖及第3a圖至第3c圖提供第1圖中所例示的一個實施例的進一步細節。
參照第4a圖至第4h圖及第5a圖至第5c圖提供第1圖中所例示的一個實施例的進一步細節。
第6a圖至第6f圖例示形成諸如鰭式場效電晶體(FinFET)等半導體元件的代表性實施例。
第7a圖至第7d圖及第8a圖至8b圖分別例示形成諸如全環繞閘極(Gate All Around，GAA)電晶體的半導體元件的相應代表性實施例。
後文揭露內容提供用於實行所提供的標的的不同特徵的許多不同的實施例或範例。後文描述組件及佈置之特定範例以簡化本揭露內容。當然，此等僅為範例且未意圖具限制性。舉例而言，在後文的描述中，在第二特徵之上或上之第一特徵的形成可包含其中以直接接觸方式形成第一特徵及第二特徵的實施例，且亦可包含其中在第一特徵與第二特徵間形成額外特徵，使得第一特徵及第二特徵可不直接接觸之實施例。此外，在各種範例中，本揭露內容可能重複元件符號及/或字母。此重複係出於簡單及清楚的目的，且重複本身並不規範所論述的各種實施例及/或配置間之關係。
進一步地，為便於描述，本文中可使用諸如「在...之下」、「在...下方」、「較低」、「在...上方」、「較高」、及類似者的空間相對術語，以描述圖示中所例示之一個元件或特徵與另一元件(等)或特徵(等)的關係。除圖示中所描繪之定向之外，空間相對術語亦意圖涵蓋元件在使用或操作中之不同定向。設備能以其他方式定向(旋轉90度或以其他定向)，且本文中使用之空間相對描述語可同樣以相應的方式解釋。
第1圖例示描述本文中所描述的製程的代表性實施例的流程圖。從第1圖的步驟2開始，形成基材。在此背景中，形成基材可涵蓋大量用於準備基材的常規及新穎的方法、步驟及製程。在本文中所描述的方法及結構的代表性應用為在諸如積體電路的半導體元件的形成中。在如此應用中，形成基材的步驟2可包含在矽或類似晶圓上沉積一層或更多層，隨後圖案化、蝕刻、選擇性植入摻雜劑或以其他方式來處理此等層。晶圓本身及要處理的一層或更多層可為並包含介電層、導電層或半導體層，晶圓及層的確切電性及機械性質與本文中所描述的微影方法沒有直接關係。在一些實施例中，將使用本文中所描述的方法處理(蝕刻、選擇性植入或類似者)晶圓本身，然而也可更頻繁地在處理沉積(或以其他方式形成)在晶圓上的一層或更多層期間運用本文中所描述的方法。熟習此項技術者將認知到，在積體電路或其他半導體元件的製造期間依序形成及處理多數層。因此，在典型的元件或電路的製造期間， 第1圖中所例示的步驟可能會重複多次，每次基材均包含待處理的額外層。
繼續第1圖的步驟4，在基材上沉積遮罩層。遮罩層在常規半導體技藝中為習知。在一些情況中，由光阻劑材料形成遮罩層，通常光阻劑材料為一種光敏感聚合物一意味材料的一個或更多個性質在暴露於光源時發生改變。在其他情況中，遮罩層為所謂的硬質遮罩層，遮罩層本身可使用，例如，在其頂部的光阻劑層進行圖案化，且接著一旦圖案化，將硬質遮罩層用作遮罩層以用於蝕刻或以其他方式處理一個或更多個下層。儘管未例示，本領域熟習此項技術者將認知到，在基材上沉積遮罩層之前，可在基材上沉積一層或更多層額外層，諸如底部抗反射塗層(bottom anti-reflective coating，BARC)層、緩衝層或類似物。
氧化矽及氮化矽，有時在本文中分別稱作氧化物及氮化物，為常規使用的硬質遮罩層的兩個範例，但本揭露內容未意圖限制於此等範例。譬如，在一些應用中，氧化物層及氮化物層二者可能同時用於特定的微影步驟。在其他應用中，可運用氧氮化矽層作為硬質遮罩。在其他應用中，可運用含金屬的硬質遮罩層，諸如氮化鈦(TiN)，或Ti、W、Zr及類似者的氧化物。一旦被本文中的教示告知，熟習此項技術者將認知到可運用作硬質遮罩層的其他材料。此外，在整個說明書中，除非上下文另作要求，否則遮罩層、硬質遮罩層及硬質遮罩等術語將可互換地使用。
作為所運用材料及沉積製程的人工產物，亦可能為下層材料及形貌的人工產物，遮罩層具有與其相關聯的內部應力。處理期間的溫度波動會加劇內部應力，特別是當對應於遮罩層及下層的熱膨脹係數(coefficient of thermal expansion，CTE)不匹配時。儘管在沉積遮罩層時此種內部應力本身不是問題，但一旦圖案化遮罩層(如後文參照第1圖的步驟8及10更完全地描述)，內部應力會致使圖案化遮罩層扭曲(twist)或變形，這繼而會致使施加在下層基材上的符合需求的圖案的保真度減小。隨著積體電路及類似者的最小特徵尺寸深入次微米範圍，這種現象愈來愈容易產生問題。在如此特徵尺寸下，甚至遮罩層的微不足道變形亦會在圖案化製程中導致無法接受的結果。
第1圖的步驟6代表處理遮罩層以補償內部應力的步驟。在基材上沉積硬質遮罩層之後，處理硬質遮罩層以補償、減少或以其他方式調整內部應力。此種製程的其中一個範例為熱處理，諸如將參照第2a圖至第2f圖及第3a圖至第3c圖更詳細地描述者。參照第至4a圖至第4h圖及第5a圖至5c第圖更詳細描述的另一範例涉及在遮罩層上沉積應力補償層以抵消(消除)內部應力的作用。
繼續該製程，接著圖案化遮罩層本身，如第1圖的步驟10所代表。在一些實施例中，在遮罩層上沉積光阻劑層，並藉由，例如，將光阻劑層曝光於通過光罩的光源，來圖案化光阻劑層，如本技術中習知者。接著顯影曝光的 光阻劑層以圖案化光阻劑層，這亦為習知者。此圖案化的光阻劑層接著充當下層遮罩層的遮罩層，通常為諸如前文所描述的硬質遮罩層。使用圖案化光阻劑層作為遮罩，可藉由，例如，將遮罩層暴露於蝕刻劑而圖案化感興趣的遮罩層，該蝕刻劑去除遮罩藉層由圖案化光阻劑層留下的曝光部分，而那些被圖案化光阻劑層覆蓋的部分未被蝕刻劑去除。
最後，第1圖的步驟12代表通過圖案化的遮罩層圖案化基材。如本文所使用，術語「圖案化」基材應廣義地解釋成包含蝕刻基材，如後文更完全地描述，但亦包含其他製程，諸如，選擇性摻雜被圖案化遮罩層暴露的區、選擇性沉積(例如，電鍍、無電電鍍、磊晶成長及類似者)基材上的材料及類似者。
參照第2a圖至第2f圖提供第1圖中所例示的製程的一個實施例的進一步細節。從第2a圖開始，圖示代表性的基材20，基材20包含下層結構22及待處理的層24。下層結構22示意性地代表晶圓或其他結構支撐件，若有的話，及在支撐件上、中或之上形成的任何層、材料或結構。換言之，下層結構22意圖代表其上已沉積或以其他方式形成層24的任何結構。在第2a圖所例示的製造狀態下，已在基材20上沉積遮罩層26。作為範例，第2a圖可代表製造製程期間的中間階段的積體電路的一部分。在此非限制性範例中，層24可為沉積在約600埃至約1000埃的範圍內的厚度的多晶矽層。遮罩層26，在此背景中常常稱 作硬質遮罩層，舉例而言，為沉積的氧化矽層，同樣沉積至自約600埃至約1000埃的厚度。遮罩層26及下層的層24不需要具有相同的厚度，且通常情況並非如此。反之，正如熟習此項技藝者應當理解的，遮罩層26的厚度不僅可藉由考慮下層的厚度及材料決定，亦可考慮下列因素而決定：使用遮罩層本身的材料、待進行的圖案化類型、遮罩層26承受後續處理的能力(諸如承受藉由蝕刻劑蝕刻掉，此蝕刻劑被使用於圖案化下層24)及大量其他因素。另一要考慮的因素是，在圖案化層24之後，是否會去除遮罩層26，是否僅會留下而成為此製程的人工產物，或將留下並在最終產品中發揮一些功能(例如，作為用於後續的光微影步驟的抗反射塗層，或作為絕緣體或類似者)。諸如此，本文中提供的特定範圍意圖作為引導，而非對本文中揭露內容的全部程度的限制或据限。
如前文所論述，遮罩層26在沉積時具有固有的內部應力，當將精細特徵圖案化至該層中時，這會致使扭曲及變形。在沉積遮罩層26之後，使遮罩層26經受補償或抵消內部應力的製程，如第1圖的步驟6所代表。在一個實施例中，補償製程為熱處理，如第2b圖中箭頭25示意性地代表。下方參照第3a圖至第3c圖提供範例性此類製程的進一步細節。
繼續此製程，第2b圖例示已在遮罩層26上沉積一層光阻劑材料28的製造階段的情況。熟習此項技術者將熟悉光阻劑材料及其應用及用途，且因此為簡潔起見，本 文中不再包含相同細節。本文中的教示適用於廣泛的跨範圍的光阻劑，包含市售光阻劑、正性光阻劑、負性光阻劑或類似者等。在第2a圖至第2f圖中所例示的範例性實施例中，使用常規技術將光阻劑層28沉積至，舉例而言，自約500埃至約2000埃的厚度。接下來，如第2c圖中所例示，圖案化光阻劑層28。這可使用，舉例而言，習知的光微影技術或可能使用離子束或電子束微影或其他此類技術完成。
第2d圖例示處於製造階段的元件，其中當圖案化遮罩層26時，使用圖案化的光阻劑層28為遮罩，。在遮罩層26為氧化矽的實施例中，譬如，可運用諸如氫氟酸(HF)或緩衝氧化物蝕刻溶液或類似者的濕式蝕刻。或者，可以運用乾式蝕刻，諸如使用CF4、SF6、NF3或類似者的電漿蝕刻。一旦被本揭露內容告知，可透過常規實驗衍生其他替代的蝕刻製程及蝕刻劑。
在第2e圖中，在圖案化遮罩層26之後，去除留下的光阻劑層28。取決於層的組成與材料及蝕刻製程的特定細節，在藉由第2d圖例示的圖案化步驟期間可以去除一些或全部光阻劑層28。在大部分的情況中，然而，將留下一些光阻劑層28。可藉由諸如剝離、灰化、氧電漿或類似者等方式去除此留下的層。在又其他實施例中，留下的光阻劑層28可留在圖案化遮罩層26上並在一些後續製程步驟(未例示)中去除留下的光阻劑層。
接下來，如第2f圖中所例示，使用遮罩層26作 為圖案遮罩圖案化層24。由於遮罩層26經過應力補償製程(第1圖的步驟6)，且因此消除或至少極大地減少其中固有的內部應力，一旦圖案化遮罩層26不會經受扭曲及變形，且因此當圖案化層24時提供符合需求的圖案更大的解析度及保真度。在層24為多晶矽層的實施例中，各種蝕刻製程為習知，諸如使用例如，基於硝酸(HNO3)的化學物質的濕式蝕刻、使用，例如，氟基或氯基的化學物質的乾式蝕刻，及類似者。儘管多晶矽蝕刻製程的特定細節與本教示不直接相關，但熟習此項技術者將認知，在層24(諸如此代表性實施例中的多晶矽)及遮罩層(諸如此代表性實施例中的氧化矽)之間具有相對高程度的蝕刻選擇性以維持遮罩層的功能為符合需求的。
在第2f圖例示的步驟之後，可繼續製程，諸如在一些情況下藉由去除遮罩層26並隨後在圖案化層24之上沉積一層或更多層額外層。在又其他實施例中，遮罩層26可保留並合併至所得結構中。此外，儘管第2f圖例示層24的圖案化為一種蝕刻製程，如上方說明，本文中使用的術語「圖案化」意圖被足夠廣義地解釋以涵蓋多數製程，包含蝕刻、選擇性摻雜、選擇性在其上成長材料及類似者。
現轉至第3a圖至第3c圖，為應力補償製程的此實施例提供進一步的細節。在此視圖中，未分別圖示層24及下層結構22，而係藉由基材20共同例示。第3a圖例示遮罩層26沉積在基材20上的狀態。在此代表性實施例中，遮罩層26為氧化矽，且作為沉積的遮罩層26具有內 部應力。舉例而言，對於在自約600埃至約1000埃厚度的範圍內沉積的典型氧化物遮罩層而言，內部應力可為約300MPa的壓縮應力。藉由第3a圖中的箭頭27示意性地例示此種內部應力。亦藉由第3a圖中的箭頭25示意性地例示遮罩層26經受的熱製程。在一個代表性實施例中，遮罩層26經受快速熱退火(rapid thermal anneal，RTA)製程，藉此使該層(及其形成為一部分的元件)在相對短時間的時段內從室溫(或接近室溫)迅速升溫至升高的溫度。譬如，在範例性的RTA製程中，可使元件快速地經受自約攝氏600度至約攝氏800度的溫度，歷時約30秒至一分鐘。在另一代表性實施例中，遮罩層26(及其形成為一部分的元件)放置在熔爐之內並經受更慢的溫度上升及下降。舉例而言，一個實施例的熔爐退火製程可使元件達到自約攝氏500度至約攝氏550度的溫度，歷時三至五小時。備選地，在將元件升溫至目標溫度之前，可首先在較低溫度下使用短暫時段的最初預熱製程。作為又另一範例，可使用RTA及熔爐退火的組合。
不受任何特定理論或基礎模型的束縛，據信遮罩層26的原子將由於熱製程而遷移至相對穩定的定位。歸因於此，硬質遮罩層的內部應力被釋放且完全消除或顯著地減少。結果為第3b圖中所例示，其中壓縮應力(第3a圖中的箭頭27)從遮罩層26中去除。接著，如第3c圖中所例示，當隨後圖案化遮罩層26時(例如，使用第2b圖至第2e圖中所例示的製程步驟)，不存在內部應力意指圖案化 的遮罩層26不致扭曲或變形或以其他方式遭受由其他因素產生的解析度及圖案保真度的下降。
現參照第4a圖至第4h圖描述另一實施例製程流程。第4a圖中所例示的結構與第2a圖中所圖示的中間結構相同，包含下層結構22的基材，在其上已沉積待處理層24，在待處理層上形成具有遮罩層26。如以上的範例中，層24為沉積至厚度約600埃至約1000埃的範圍內的多晶矽層，遮罩層26為約600埃至約1200埃厚度的氧化矽層。在沉積遮罩層26時遮罩層26具有內部應力，當將精細特徵圖案化至該層中時，這會致使扭曲及變形。
在此實施例中，然而，並未運用熱製程補償遮罩層26的內部應力。反之，如第4b圖中所例示，在遮罩層26頂部上沉積應力補償層30。如後文將更詳細描述，應力補償層30向遮罩層26提供相對或抵消的應力，以在一旦圖案化遮罩層26後減少或消除遮罩層26的變形。在一個範例性實施例中，應力補償層30為氮化矽層，形成為自約200埃至約600埃的厚度。
繼續此製程，第4c圖例示製造中的階段，其中已在應力補償層30上沉積一層光阻劑材料28。熟習此項技術者將熟悉光阻劑材料及其應用及用途，且因此為簡潔起見，本文中不再包含相同細節。本文中的教示適用於廣泛的跨範圍的光阻劑，包含市售光阻劑、正性光阻劑、負性光阻劑或類似者等。在第4a圖至第4h圖中所例示的範例性實施例中，使用常規技術將光阻劑層28沉積至，舉例而 言，自約500埃至約2000埃的厚度。接下來，如第4d圖中所例示，圖案化光阻劑層28。這可使用，舉例而言，習知的光微影技術或可能使用離子束或電子束微影或其他此類技術完成。
第4e圖例示使用圖案化光阻劑層28為遮罩，圖案化應力補償層30時的製造階段中的元件。在其中應力補償層30為氮化矽的實施例中，可運用濕式蝕刻諸如，譬如，藉由熱磷酸(H3PO4)或類似者。或者，可以運用乾式蝕刻，諸如使用CF4、SF6、NF3或類似者的電漿蝕刻。一旦被本揭露內容告知，可透過常規實驗衍生其他替代的蝕刻製程及蝕刻劑。
在第4f圖中，在已圖案化應力補償層30之後，已經去除留下的光阻劑層28。取決於層的組成與材料及蝕刻製程的特定細節，在藉由第4e圖例示的圖案化步驟期間可能去除一些或全部光阻劑層28。在大部分的情況中，然而，將留下一些光阻劑層28。可藉由諸如剝離、灰化、氧電漿或類似者等方式去除此留下的層。在又其他實施例中，留下的光阻劑層28可留在圖案化應力補償層30上並在一些後續製程步驟(未例示)中去除留下的光阻劑層。
接下來，如第4g圖中所例示，圖案化繼續進行至遮罩層26，在此種情況下使用應力補償層30作為圖案。儘管可在同一蝕刻腔室中蝕刻遮罩層26及應力補償層30二者，但熟習此項技術者將認知到，鑑於它們不同的材料組成，蝕刻這兩個相應層需要不同的蝕刻化學物質及參數。 在一些實施例中，在兩個分離的腔室中蝕刻這兩層。由於遮罩層26及應力補償層30具有彼此抵消的相反內部應力(見第1圖的步驟6)，此等層用於保持對圖案的保真度並在圖案化它們時不致遭受扭曲及變形。
遮罩層26及應力補償層30共同充當後續蝕刻層24的遮罩層，如第4h圖中所例示。在層24為多晶矽層的實施例中，各種蝕刻製程為習知，諸如使用例如，基於HNO3的化學物質的濕式蝕刻、使用，例如，氟基或氯基的化學物質的乾式蝕刻，及類似者。儘管多晶矽蝕刻製程的特定細節與本教示不直接相關，但熟習此項技術者將認知，在層24(諸如此代表性實施例中的多晶矽)及遮罩層26及應力補償層30中的至少一個且最好是兩者之間具有相對高程度的蝕刻選擇性為符合需求的。
在第4h圖所例示的步驟之後，可繼續製程，諸如在一些情況下藉由去除應力補償層30及遮罩層26，且隨後在圖案化層24之上沉積一個或更多個額外層。在又其他實施例中，應力補償層30及遮罩層26中的一者或兩者可保留並合併至所得結構中。此外，儘管第4g圖例示層24的圖案化為一種蝕刻製程，如上方說明，本文中使用的術語「圖案化」意圖被足夠廣義地解釋以涵蓋多數製程，包含蝕刻、選擇性摻雜、選擇性在其上成長材料及類似者。
現轉至第5a圖至第5c圖，為應力補償製程的此實施例提供進一步的細節。在此視圖中，未分別圖示層24及下層結構22，而係藉由基材20共同例示。第5a圖例 示遮罩層26沉積在基材20上的狀態。在此代表性實施例中，遮罩層26為氧化矽，且作為沉積的遮罩層26具有內部應力。舉例而言，對於在自約600埃至約1000埃厚度的範圍內沉積的典型氧化物遮罩層而言，內部應力可為約300MPa的壓縮應力。藉由第5a圖中的箭頭27示意性地例示此種內部應力。
接下來，如第5b圖所例示，在遮罩層26上沉積應力補償層30。在一個範例中，應力補償層30為氮化矽層，沉積至自約200埃至約600埃的厚度，以諸如具有拉伸內部應力的方式沉積，此情況與遮罩層26中存在的壓縮內部應力相反。用於應力補償層30的應力工程的參數調整技術由熟習此項技藝者掌握，無需在本文中詳細說明。簡要地，然而，應當理解，拉伸應力的程度可藉由包含膜的厚度在內的數個因素而改變。在實施例中，藉由化學氣相沉積(chemical vapor deposition，CVD)製程沉積應力補償層30，其中可改變相對反應物流動速率、沉積壓力及溫度以變化介電層的組成，從而控制拉伸或壓縮應力的程度。舉例而言，氮化矽(例如，SiN、SixNy)或氧氮化矽(例如，SixONy)層，其中化學計量比例x及y可根據本領域習知的CVD製程變量進行選擇，以在沉積的介電層中實現符合需求的拉伸或壓縮應力。舉例而言，CVD製程可為低壓化學氣相沉積(low pressure chemical vapor deposition，LPCVD)製程、原子層CVD(atomic layerchemical vapor deposition，ALCVD)製程或 電漿增強CVD(plasma enhancedchemical vapor deposition，PECVD)製程。
根據一些實施例，在低於多晶矽層24的再結晶溫度的溫度下沉積應力補償層30。舉例而言，儘管精確的再結晶溫度取決於摻雜的程度及類型，在小於約攝氏600的溫度下沉積通常足以防止非晶多晶矽閘極電極部分的再結晶。常規的CVD前驅物，諸如矽烷(SiH4)、乙矽烷(Si2H6)、二氯矽烷(SiH2Cl2)、六氯二矽烷(Si2Cl6)、BTBAS及類似物，可有利地用於CVD製程中以形成應力補償層。
舉例而言，用於形成拉伸應力氮化物介電層的低溫LPCVD製程包含在約0.1托(Torr)至約10托的壓力下、在自約攝氏400度至約攝氏600度的溫度下，供應沉積的六氯二矽烷(HCD)(Si2Cl6)及氨(NH3)氣態前驅物。NH3與HCD的體積氣體比值為自約0.1至約500，應力隨著體積比值的增加而增加。
舉例而言，用於形成壓縮應力氮化物層的低溫PECVD製程可包含在自約攝氏300度至約攝氏600度的沉積溫度下、在自約50毫托(mTorr)至約5托的壓力及約100瓦至約3000瓦的射頻(RF)功率下，供應矽烷(SiH4)及NH3氣態前驅物。射頻電源頻率為自約50KHz至約13.56MHz。壓縮應力隨著功率及頻率的增加而增加。當然，上方所描述的實施例僅為範例，並無意界定或以其他方式据限或限制本揭露內容的範圍。使用諸如前文所描 述的技術輕易地能獲得自約600MPa至約1200MPa的範圍內的拉伸應力。
現轉至第5b圖，藉由箭頭29示意性地例示應力補償層30的內部拉伸應力。如示意性所圖示，應力補償層30的拉伸應力(箭頭29)抵消並補償遮罩層26的壓縮應力(箭頭27)。接著，如第5c圖中所例示，當隨後圖案化應力補償層30及遮罩層26時(例如，使用第4b圖至第4g圖中所例示的製程步驟)，內部應力的抵消意指圖案化的層不致扭曲或變形或以其他方式遭受由其他因素產生的解析度及圖案保真度的下降。以此方式，可實現最小特徵尺寸、間距(pitch)及間距(spacing)的更靠近容許偏差。
熟習此項技術者將認知到，本揭露內容的範圍不限於藉由具有拉伸應力的氮化物層補償具有壓縮應力的氧化物遮罩層。譬如，可藉由具有拉伸應力的另一氮化物遮罩層補償具有壓縮應力的氮化物遮障層。同樣地，可藉由具有壓縮應力的另一氮化物遮罩層補償具有拉伸應力的氮化物遮罩層。或者，無論是否是在壓縮應力還是拉伸應力之下，氧化物應力補償層可用於補償氮化物硬質遮罩。此外，熱製程實施例及應力抵消實施例並非相互排斥，預想的實施例中，在具有不同應力定向的一層或更多層上使用熱製程。
現轉至第6a圖至第6f圖，例示用於形成諸如FinFET的半導體元件的代表性實施例。第6a圖至第6c圖提供第1圖的步驟1的細節，形成基材。在此情況中， 基材20包含由半導體層102形成的鰭狀結構110。層104及106為鰭狀結構形成製程的人工產物，且隨後將層104及106去除，如第6b圖中所圖示。亦如第6b圖中所圖示為絕緣區，諸如圍繞鰭狀結構110下部分的淺溝槽隔離區(Shallow Trench Isolation，STI)區112，的形成。此等結構及其形成的步驟均為熟習此項技藝者所熟知的。最後，如第6c圖中所圖示，在鰭狀結構110之上形成氧化物層114及層24。在範例中，層24對應至第2a圖至第2f圖及第4a圖至第4h圖中所例示的層24，為多晶矽層。
繼續第6d圖，在層24上沉積遮罩層26，遮罩層26對應至第2b圖中所例示的遮罩層26。諸如此，如前文所論述，遮罩層26具有與其相關聯的內部應力。第6e圖示意性地例示熱製程(箭頭25)，其中遮罩層26經受熱處理，諸如前文所論述的一種或更多種熱製程中，以減少或消除內部應力。如前文所論述，此種熱製程可鬆弛或以其他方式減少遮罩層的內部應力。以此方式，當層被圖案化成精細特徵時，遮罩層26經受更少的扭曲及變形，如第6f圖中所圖示。接著將該圖案化遮罩層26用作用於圖案化(蝕刻等)下層24的遮罩。注意到，第6f圖中沒有例示光阻劑層28的形成及圖案化，儘管熟習此項技術者將認知到，如前文所描述，將運用此等步驟以圖案化遮罩層26。接著，可使用圖案化的遮罩層26作為圖案來圖案化層24，而獲得用於將會獲致的FinFET元件的閘極電極(或用於 替換閘極製程的虛設閘極電極)(未圖示)。
儘管未例示，熟習此項技術者將認知到，可使用第4a圖至第4h圖第5a圖至第5c圖及以下例示的應力抵消製程代替第6e中圖所例示的熱製程。在該情況中，可運用應力補償層，諸如前文所描述的應力補償層30，以提供相反的補償應力(例如，在壓縮應力遮罩層之上的拉伸應力層，或在拉伸應力遮罩層之上的壓縮應力層)。
現轉至第7a圖至第7d圖，例示用於形成諸如全環繞閘極(GAA)電晶體之類的半導體元件的代表性實施例。第7a圖及第7b圖提供第1圖的步驟1的細節，形成基材。在此情況中，基材20包含兩個不同半導體結構的交替層的堆疊結構，諸如Si及SiGe的交替層的堆疊。如第7b圖中所圖示，在基材20的頂部形成層24，在此實施例中層24再次為多晶矽層，且在層24上形成遮罩層26。鑑於大多數GAA電晶體的深次微米大小，此類元件特別地易於受到遮罩層(等)變形的影響。因此，確保消除或至少最小化遮罩層26中的內部及不平衡應力為特別地有益的。第7c圖例示在一個實施例中，運用由箭頭25示意性例示的熱製程減少或消除遮罩層26中的應力。如本文中所描述的其他實施例一般，可使用應力補償層30代替或補充第7c圖中所圖示的熱製程(箭頭25)。如此實施例為第8a圖中所例示，圖示形成在遮罩層26頂部的應力補償層30(如在之前的實施例中更完全地描述的)。
參照第7d圖，提供圖案化遮罩層26的結果(包含， 例如，形成光阻劑層28、圖案化光阻劑層，及類似者，未例示)，其中所得結構提供用於正在形成的GAA電晶體的閘極電極或虛設閘極電極。同樣地，如第8b圖中所圖示，能同樣地採用對原始圖案的高解析度及保真度一起圖案化遮罩層26和應力補償層30。
已被本揭露內容告知，熟習此項技術者將理解，可使用在本文中描述的製程及其變化形成多數其他電晶體結構(包含平面電晶體及多閘極電晶體)。儘管本文中將層24描述成多晶矽，但本揭露內容不限於該材料，亦不限於被指出用於遮罩層26、應力補償層30等的材料。此外，正如熟習此項技術者所理解者，在積體電路的處理製程期間，針對許多不同層的時間可多次重複本文中描述的方法。
本文中所揭露的實施例的一個通常態樣包含形成半導體元件的方法，方法包含在基材之上形成材料層。此方法亦包含在材料層之上形成遮罩層，遮罩層具有內部應力。此方法亦包含在遮罩層上進行應力補償製程，以調整遮罩層的內部應力。
在一些實施方式中，在遮罩層上進行應力補償製程的步驟包含：對遮罩層進行熱製程。
在一些實施方式中，熱製程為快速熱退火製程。
在一些實施方式中，熱製程為熔爐退火製程。
在一些實施方式中，應力補償製程包含該遮罩層上形成第二遮罩層，第二遮罩層具有相對於遮罩層的補償內部應力。
在一些實施方式中，遮罩層具有拉伸內部應力，第二遮罩層具有壓縮內部應力。
在一些實施方式中，方法更包含：在遮罩層上進行應力補償製程之後，圖案化遮罩層。
在一些實施方式中，圖案化遮罩層包含：在遮罩層上形成光阻劑層，圖案化光阻劑層，及使用圖案化的光阻劑層作為蝕刻遮罩以蝕刻遮罩層。
在一些實施方式中，方法更包含：使用遮罩層作為硬質遮罩以圖案化材料層。
本文中所揭露的實施例的另一通常態樣包含形成半導體元件的方法，方法包含在基材上沉積待圖案化的層。此方法亦包含在待圖案化的層上沉積具有內部應力的遮罩層。此方法亦包含至少部分地補償該遮罩層的內部應力。此方法亦包含在至少部分地補償內部應力的步驟之後圖案化遮罩層。
在一些實施方式中，至少部分地補償遮罩層的內部應力的步驟包含：使遮罩層經受熱處理以鬆弛內部應力。
在一些實施方式中，至少部分地補償遮罩層的內部應力的步驟包含：沉積具有抵消遮罩層的內部應力的第二內部應力的第二遮罩層。
在一些實施方式中，內部應力分別為拉伸或壓縮，且第二內部應力分別為壓縮或拉伸。
在一些實施方式中，壓縮內部應力及拉伸內部應力具有相同的幅度。
在一些實施方式中，方法更包含：在圖案化遮罩層之後，透過在待圖案化的層上蝕刻、選擇性摻雜或材料的選擇性成長，圖案化待圖案化的層。
在一些實施方式中，遮罩層為選自氧化矽、氮化矽、氧氮化矽、金屬氮化物及金屬氧化物所組成的群組的材料。
本文中所揭露的實施例的又另一通常態樣包含形成半導體元件的方法，方法包含在基材之上形成材料層。此方法亦包含在材料層上沉積遮罩層，此遮罩層具有內部應力值。此方法亦包含減少遮罩層的內部應力值。此方法亦包含在減少遮罩層的內部應力值步驟之後，圖案化遮罩層。
在一些實施方式中，減少遮罩層的內部應力值的步驟包含：使遮罩層經受熱處理以減少內部應力。
在一些實施方式中，該減少該遮罩層的該內部應力值的步驟包含：形成具有第一應力的第一遮罩子層，並在該一遮罩子層上形成具有第二應力的第二遮罩子層，第二應力抵消第一應力。
在一些實施方式中，第一應力為壓縮且第二應力為拉伸。
上述概述數種實施例的特徵，以便熟習此項技藝者可更瞭解本揭露內容的態樣。熟習此項技藝者應當理解，熟習此項技藝者可輕易地使用本揭露內容作為設計或修改其他製程及結構之基礎，以實現本文中所介紹之實施例的 相同目的及/或達成相同優點。熟習此項技藝者亦應當認知，此均等構造不脫離本揭露內容的精神及範圍，且在不脫離本揭露內容之精神及範圍之情況下，熟習此項技藝者可在本文中進行各種改變、替換、及變更。
20:基材
25:箭頭
26:遮罩層
27:箭頭

Claims (10)

  1. 一種形成半導體元件的方法，包含：形成一材料層於一基材之上；形成一遮罩層於該材料層之上，該遮罩層具有一內部應力；在形成該遮罩層後，在該遮罩層上進行一應力補償製程，以調整該遮罩層的該內部應力；及在進行該應力補償製程之後，圖案化該遮罩層。
  2. 如請求項1所述之方法，其中在該遮罩層上進行該應力補償製程的該步驟包含：對該遮罩層進行一熱製程。
  3. 如請求項1所述之方法，其中該應力補償製程包含在該遮罩層上形成一第二遮罩層，該第二遮罩層具有相對於該遮罩層的一補償內部應力。
  4. 如請求項3所述之方法，其中形成該第二遮罩層是在低於該材料層的再結晶溫度的溫度下進行。
  5. 如請求項1所述之方法，其中圖案化該遮罩層包含：在該遮罩層上形成一光阻劑層，圖案化該光阻劑層，及 使用圖案化的該光阻劑層作為一蝕刻遮罩蝕刻該遮罩層。
  6. 一種形成半導體元件的方法，包含：沉積一待圖案化的層於一基材上；沉積具有一內部應力的一遮罩層於該待圖案化的層上；至少部分地補償該遮罩層的一內部應力；及在至少部分地補償該內部應力的該步驟之後圖案化該遮罩層。
  7. 如請求項6所述之方法，其中該至少部分地補償該遮罩層的該內部應力的該步驟包含：沉積具有抵消該遮罩層的該內部應力的一第二內部應力的一第二遮罩層。
  8. 如請求項7所述之方法，其中該內部應力分別為拉伸或壓縮，且該第二內部應力分別為壓縮或拉伸。
  9. 一種形成半導體元件的方法，包含：形成一材料層於一基材上；沉積一遮罩層於該材料層上，該遮罩層具有一內部應力值；在沉積該遮罩層後，減少該遮罩層的該內部應力值；及在減少該遮罩層的該內部應力值的該步驟之後，圖案化該遮罩層。
  10. 如請求項9所述之方法，其中該減少該遮罩層的該內部應力值的步驟包含：形成具有一第一應力的一第一遮罩子層，並在該第一遮罩子層上形成具有一第二應力的一第二遮罩子層，該第二應力抵消該第一應力。
TW110132517A 2021-03-10 2021-09-01 形成半導體元件的方法 TWI803960B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163159288P 2021-03-10 2021-03-10
US63/159,288 2021-03-10
US17/341,332 US11935746B2 (en) 2021-03-10 2021-06-07 Pattern formation through mask stress management and resulting structures
US17/341,332 2021-06-07

Publications (2)

Publication Number Publication Date
TW202236426A TW202236426A (zh) 2022-09-16
TWI803960B true TWI803960B (zh) 2023-06-01

Family

ID=82235859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110132517A TWI803960B (zh) 2021-03-10 2021-09-01 形成半導體元件的方法

Country Status (5)

Country Link
US (1) US11935746B2 (zh)
KR (1) KR20220127122A (zh)
CN (1) CN114724947A (zh)
DE (1) DE102021115397A1 (zh)
TW (1) TWI803960B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230025264A1 (en) * 2021-07-20 2023-01-26 Changxin Memory Technologies, Inc. Method for adjusting wafer deformation and semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201608053A (zh) * 2014-05-22 2016-03-01 蘭姆研究公司 背面沉積設備及方法
CN105575902A (zh) * 2014-10-17 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792412B1 (ko) 2006-12-27 2008-01-09 주식회사 하이닉스반도체 서로 반대되는 성질의 응력을 갖는 다중 하드마스크를구비한 반도체소자 및 그의 제조 방법
US8153348B2 (en) * 2008-02-20 2012-04-10 Applied Materials, Inc. Process sequence for formation of patterned hard mask film (RFP) without need for photoresist or dry etch
US8252699B2 (en) 2010-11-22 2012-08-28 Applied Materials, Inc. Composite removable hardmask
US9165788B2 (en) * 2012-04-06 2015-10-20 Novellus Systems, Inc. Post-deposition soft annealing
US9213234B2 (en) 2012-06-01 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensitive material and method of lithography
US9256133B2 (en) 2012-07-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for developing process
US9028915B2 (en) 2012-09-04 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a photoresist layer
JP2014078579A (ja) 2012-10-10 2014-05-01 Renesas Electronics Corp 半導体装置の製造方法
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9012132B2 (en) 2013-01-02 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Coating material and method for photolithography
US9223220B2 (en) 2013-03-12 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist baking in lithography process
US9146469B2 (en) 2013-03-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Middle layer composition for trilayer patterning stack
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9536759B2 (en) 2015-05-29 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd Baking apparatus and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201608053A (zh) * 2014-05-22 2016-03-01 蘭姆研究公司 背面沉積設備及方法
CN105575902A (zh) * 2014-10-17 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Also Published As

Publication number Publication date
US20220293413A1 (en) 2022-09-15
US11935746B2 (en) 2024-03-19
CN114724947A (zh) 2022-07-08
TW202236426A (zh) 2022-09-16
KR20220127122A (ko) 2022-09-19
DE102021115397A1 (de) 2022-09-15

Similar Documents

Publication Publication Date Title
US9070635B2 (en) Removing method
US6838695B2 (en) CMOS device structure with improved PFET gate electrode
KR100679375B1 (ko) 마스킹 방법
US8415212B2 (en) Method of enhancing photoresist adhesion to rare earth oxides
US7585735B2 (en) Asymmetric spacers and asymmetric source/drain extension layers
KR101849499B1 (ko) 반도체 디바이스의 ｆｉｎ 구조물, 그 제조 방법, 및 반도체 디바이스의 활성 영역의 제조 방법
JP5301279B2 (ja) ストレッサ層に隣接する活性化領域を有するトランジスタ構造を含む電子デバイスおよび該電子デバイスを製造する方法
US11233123B2 (en) Fully strained channel
US7172934B2 (en) Method of manufacturing a semiconductor device with a silicon-germanium gate electrode
US7659561B2 (en) Methods of fabricating semiconductor devices and structures thereof
US10541128B2 (en) Method for making VFET devices with ILD protection
JP2007158329A (ja) 多層に応力が加えられたゲート電極を有するｆｉｎＦＥＴ構造体
US20120309157A1 (en) Semiconductor device and method for manufacturing the same
JP4904472B2 (ja) 半導体装置の製造方法
TWI803960B (zh) 形成半導體元件的方法
US6960509B1 (en) Method of fabricating three dimensional gate structure using oxygen diffusion
US6627527B1 (en) Method to reduce metal silicide void formation
US7566617B2 (en) Method for manufacturing semiconductor elemental device forming an amorphous high dielectric film and an amorphous silicon film
US20110001197A1 (en) Method for manufacturing semiconductor device and semiconductor device
CN110854016A (zh) 光刻胶剥离方法
US20060084234A1 (en) Method for producing a spacer structure
US20130309846A1 (en) Methods of forming a silicon seed layer and layers of silicon and silicon-containing material therefrom
JPS6258663A (ja) 半導体装置の製造方法
US20190103492A1 (en) Method for fabricating semiconductor device involving forming epitaxial material
TW202349493A (zh) 多晶半導體的蝕刻