KR100792412B1 - 서로 반대되는 성질의 응력을 갖는 다중 하드마스크를구비한 반도체소자 및 그의 제조 방법 - Google Patents

서로 반대되는 성질의 응력을 갖는 다중 하드마스크를구비한 반도체소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR100792412B1
KR100792412B1 KR1020060134341A KR20060134341A KR100792412B1 KR 100792412 B1 KR100792412 B1 KR 100792412B1 KR 1020060134341 A KR1020060134341 A KR 1020060134341A KR 20060134341 A KR20060134341 A KR 20060134341A KR 100792412 B1 KR100792412 B1 KR 100792412B1
Authority
KR
South Korea
Prior art keywords
stress
film
hard mask
initial
difference
Prior art date
Application number
KR1020060134341A
Other languages
English (en)
Inventor
이정석
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134341A priority Critical patent/KR100792412B1/ko
Priority to US11/823,772 priority patent/US7781347B2/en
Application granted granted Critical
Publication of KR100792412B1 publication Critical patent/KR100792412B1/ko
Priority to US12/837,399 priority patent/US7986049B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 서로 반대되는 성질의 응력(stress)을 갖는 다중 하드마스크 적용시 필링 현상을 방지할 수 있는 다중 하드마스크를 구비한 반도체소자 및 그의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자는 하드마스크텅스텐막의 초기응력이 강한 인장응력을 갖도록 증착조건을 조절하여 하드마스크질화막의 최종응력이 약한 인장응력을 갖도록 하고 하드마스크텅스텐막의 최종응력이 약한 압축응력을 갖도록 하여 두 막간 응력 차이를 완화시키므로써 두 막이 안정적인 접촉을 유지하여 후속 열공정 등에 의한 필링 현상을 방지할 수 있는 효과가 있다.
하드마스크, 응력, 인장응력, 압축응력, 최종응력, 초기응력, 필링현상

Description

서로 반대되는 성질의 응력을 갖는 다중 하드마스크를 구비한 반도체소자 및 그의 제조 방법{SEMICONDUCTOR DEVICE HAVING MULTI HARDMASK WITH REVERSE STRESS AND METHOD FOR FABRICATING THE SAME}
도 1은 종래기술에 따른 패턴의 구조를 도시한 도면.
도 2는 본 발명의 실시예에 따른 다중 하드마스크를 이용한 패턴의 구조를 도시한 도면.
도 3은 하드마스크텅스텐막의 초기 응력을 비교한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 텅스텐막(BL W) 22 : 하드마스크질화막(HM Nit)
23 : 하드마스크텅스텐막(HM W)
Comp : 압축응력 Comp --- : 약한 압축응력
Ten : 인장응력 Ten ━ : 강한 인장응력
Ten --- : 약한 인장응력
본 발명은 반도체소자에 관한 것으로, 특히 서로 반대되는 성질의 응력을 갖는 다중 하드마스크를 구비한 반도체소자 및 그의 제조방법에 관한 것이다.
반도체 소자의 경우 각 층(Layer) 간의 공정 마진(Margin) 감소로 인한 페일(Fail) 등을 방지하고자 여러 가지 공정을 진행하고 있고, 그 중 콘택홀 정의(Contact hole define) 시의 자기정렬콘택(Self Aigned Contact, SAC) 마진을 증가시키고자 하부 패턴, 예컨대 게이트라인, 비트라인은 다중 막(Multi film) 구조를 사용하고 있다.
이러한 다중 막 구조의 사용에 따른 문제점 중의 하나는 각 막 사이의 응력(Stress) 차이와 이후 진행되는 각종 열공정에 따라 변화되는 막 사이의 응력 심화로 적층된 막 중 일부가 떨어져 나가는 즉, 필링(Peeling) 현상이 발생된다.
도 1은 종래기술에 따른 패턴의 구조를 도시한 도면이다.
도 1에 도시된 바와 같이, 텅스텐막(BL W, 11) 상에 하드마스크질화막(HM Nit, 12)이 증착되고, 하드마스크질화막(12) 상에 하드마스크텅스텐막(HM W, 13)이 증착된다. 여기서, 텅스텐막(11)은 비트라인으로 사용되는 물질이다.
위와 같이, 증착 후의 초기 응력(Initial stress)은 텅스텐막(11)과 하드마스크텅스텐막(13)이 인장 응력(Tensile stress, 'Ten'), 하드마스크질화막(12)이 압축 응력(Compressive stress, 'Comp')을 갖는다. 통상적으로, 질화막과 텅스텐막이 접촉하는 경우, 서로 반대되는 성질의 응력을 갖는 것으로 알려져 있다.
이러한 초기 응력은 후속 열공정(100)에서 받은 열(Thermal)에 의해 성질이 변화하여 최종 응력(Final stress)이 다르게 된다. 예컨대, 열을 수반하는 후속 공정인 스페이서(BL Spacer, 14) 공정에 의해 텅스텐막(11)과 하드마스크텅스텐막(13)은 압축응력(Comp)을 갖게 되고(하드마스크텅스텐막은 강한 압축응력(도면부호 'Comp ━')을 가짐), 하드마스크질화막(12)은 약한 인장응력(도면부호 'Ten ---')을 갖게 된다. 위와 같이, 후속 열공정에 의해 초기 응력과 최종 응력은 서로 반대의 성질을 갖게 된다.
그러나, 종래기술은 후속 공정에 의해 약한 인장응력(Ten ---) 성질의 하드마스크질화막(12)과 최상부에 위치함에 따른 보다 강한 압축응력(Comp ━) 성질을 갖는 하드마스크텅스텐막(13)간의 접촉 불량으로 필링 현상이 발생하게 된다. 즉, 하드마스크질화막(12)과 하드마스크텅스텐막(13)간의 응력 차이가 매우 커짐에 따라 계면이 취약해지고, 이로써 후속 식각공정 및 세정공정 등에 의해 하드마스크텅스텐막(13)이 쉽게 탈리된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 서로 반대되는 성질의 응력(stress)을 갖는 다중 하드마스크 적용시 필링 현상을 방지할 수 있는 다중 하드마스크를 구비한 반도체소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자는 서로 반대되는 성질의 응력(Stress)을 갖는 제1막과 제2막이 접촉된 하드마스크를 포함하되, 후속 공정에 의한 상기 제1막과 제2막간 최종응력의 차이를 감소시키기 위해 상기 제1막과 제2막간 초기응력의 차이를 크게 하는 것을 특징으로 한다.
바람직하게, 상기 제1막의 초기응력은 압축응력(Compressive stress)을 갖고, 상기 제2막의 초기응력은 인장응력을 가지며, 상기 제1막과 제2막간 초기응력 차이가 크도록 상기 제2막의 초기응력은 강한 인장응력을 갖는 것을 특징으로 하며, 상기 제2막의 초기응력은 적어도 -3×109[dyne/cm2] 이상의 강한 인장응력을 갖는 것을 특징으로 한다.
바람직하게, 상기 제1막의 최종응력은 인장 응력을 갖고, 상기 제2막의 최종 응력은 압축 응력을 가지며, 상기 제1막과 제2막간 최종 응력 차이가 작도록 상기 제1막과 제2막은 각각 약한 인장응력과 약한 압축응력을 갖는 것을 특징으로 하며, 상기 제1막과 제2막의 최종 응력은 적어도 -5×109[dyne/cm2] 이하인 것을 특징으로 한다.
바람직하게, 상기 제1막은 질화막(Nitride)이고, 상기 제2막은 텅스텐막(W)인 것을 특징으로 한다.
그리고, 본 발명의 반도체소자의 제조 방법은 서로 반대되는 성질의 응력(Stress)을 갖는 제1막과 제2막이 접촉된 하드마스크를 형성하는 단계를 포함하되, 후속 공정에 의한 상기 제1막과 제2막간 최종응력의 차이를 감소시키기 위해 상기 제1막과 제2막간 초기응력의 차이를 크게 하는 것을 특징으로 한다.
바람직하게, 상기 하드마스크를 형성하는 단계는 압축응력(Compressive stress)의 초기응력을 갖는 상기 제1막을 형성하는 단계; 및 상기 제1막 상에 인장응력의 초기응력을 갖는 상기 제2막을 형성하는 단계를 포함하며, 상기 제1막과 제2막간 초기응력 차이가 크도록 상기 제2막의 초기응력은 강한 인장응력을 갖는 것을 특징으로 하고, 상기 제1막은 질화막(Nitride)이고, 상기 제2막은 텅스텐막(W)이며, 상기 제2막의 초기응력이 적어도 -3×109[dyne/cm2] 이상의 강한 인장응력을 갖도록 하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
후술하는 실시예는, 다중 하드마스크 적용시, 필링 현상을 방지하고자 막 간 응력차이를 완화시키고자 하며, 이를 위하여 상부 막의 응력을 하부 막과 비교하여 유사한 또는 보다 완화된 응력을 가지도록 하므로써 후속 열공정 등에 의한 필링을 방지하고자 한다.
도 2는 본 발명의 실시예에 따른 다중 하드마스크를 이용한 패턴의 구조를 도시한 도면이다.
도 2에 도시된 바와 같이, 텅스텐막(BL W, 21) 상에 하드마스크질화막(HM Nit, 22)을 증착하고, 하드마스크질화막(22) 상에 하드마스크텅스텐막(HM W, 23)을 증착한다. 여기서, 텅스텐막(21)은 비트라인으로 사용되는 물질이다.
증착 후의 초기 응력(Initial stress)은 텅스텐막(21)과 하드마스크텅스텐막(23)이 인장응력(Tensile stress, 'Ten'), 하드마스크질화막(22)이 압축응력(Compressive stress, 'Comp')을 갖는다.
본 발명은, 최상부층인 하드마스크텅스텐막(23)이 갖는 초기 응력을 조절한다. 예컨대, 하드마스크텅스텐막(23)의 초기 응력이 강한 인장응력(Ten ━)을 갖도록 하는데, 이는 종래기술의 하드마스크텅스테막보다 더 강한 인장응력을 갖는 것이다. 따라서, 강한 인장응력(Ten ━)을 갖도록 하드마스크텅스텐막(23)을 증착하면, 후속 열공정(200)이 진행될 경우 하드마스크텅스텐막(23)은 약한 압축응력(Comp ---) 성질을 갖게 되어 압축응력의 크기가 완화된다. 한편, 열공정(200)에 의해 하드마스크질화막(22)의 최종 응력은 약한 인장응력(Ten ---)을 갖는다.
이처럼, 후속 열공정(200)에 의해 하드마스크텅스텐막(23)이 약한 압축응력(Comp ---)을 갖게 되면, 하부의 하드마스크질화막(22)의 약한 인장응력(Ten ---)과 상반된 응력이 발생하여 최종 응력의 차이가 최소화됨에 따라 필링 현상이 방지된다.
본 발명은 압축응력(Comp)의 초기 응력(Initial stress)을 갖는 하드마스크질화막(22)과 인장 응력(Ten)의 초기 응력을 갖는 하드마스크텅스텐막(23)이 적층된 하드마스크에서, 후속 열공정(200)에 의해 두 하드마스크막간 최종 응력의 차이가 감소되도록 하드마스크질화막(22)과 하드마스크텅스텐막(23)의 초기 응력의 차이를 크게 설정하여 필링현상을 방지한다. 더불어, 후속 열공정(200)에 의해 두 하 드마스크막의 응력을 모두 약한 성질을 갖도록 하므로써 두 하드마스크막간 최종응력차이가 최소화된다.
자세히 살펴보면 다음과 같다.
먼저, 하드마스크질화막과 하드마스크텅스텐막의 초기응력차이(도면부호 S2)는 하드마스크질화막(22)이 압축응력(Comp)을 갖고, 하드마스크텅스텐막(23)이 강한 인장응력(Ten ━)을 가지므로 초기응력차이(S2)가 매우 크다. 여기서, 하드마스크질화막(22)과 하드마스크텅스텐막(23)의 초기응력차이(S2)는 종래기술인 도 1의 초기응력차이(S1)보다 더 크다.
이와 같이 초기응력차이(S2)가 크게 되면, 후속 열공정(200)후 최종응력차이(S21)은 작아진다. 즉, 하드마스크질화막(22)이 약한 인장응력(Ten ---)을 가지게 되고, 하드마스크텅스텐막(23)이 약한 압축응력(Comp ---)을 가지게 되므로, 두 막간 최종응력차이(S21)는 감소된다. 여기서, 최종응력차이 'S21'은 종래기술인 도 1의 최종응력차이인 'S11'보다 더 감소된 값을 갖는다.
바람직하게, 강한 인장응력(Ten ━)과 강한 압축응력(Comp ━)은 -3×109[dyne/cm2] 이상인 경우를 일컬으며, 약한 인장응력(Ten ---)과 약한 압축응력(Comp ---)은 -5.0×109[dyne/cm2] 이하인 경우이다.
다음으로, 초기 응력이 강한 인장응력(Ten ━)을 갖도록 하기 위한 하드마스크텅스텐막(23)의 증착방법은 다음과 같다.
직류전원(DC power)은 적어도 2KW 이하로 하고, Ar과 ArH 가스를 1:1의 비율 로 10∼100sccm을 플로우시키고, 챔버 압력(Chamber pressure)은 1∼10mTorr, 그리고 챔버 내부의 온도는 20∼400℃를 유지하도록 하여 보다 강한 인장응력 성질을 유지하도록 한다. 바람직하게, 하드마스크텅스텐막(23)의 초기응력은 -3×109[dyne/cm2] 이상의 강한 인장 응력을 갖는다.
도 3은 하드마스크텅스텐막의 초기 응력을 비교한 도면으로서, 종래기술(도면부호 'BL')과 본 발명(도면부호 'New')의 초기 응력을 비교하고 있다. 그리고, 도 3의 결과는 0℃부터 최대 900℃까지 1.0℃/분(min)씩 온도를 증가(가열) 및 감소(냉각)시키면서 측정하였다.
도 3에 따르면, 400℃ 이하 구간에서 종래기술 대비 본 발명은 초기 응력이 매우 강하고, 그 초기 응력은 강한 압축응력임을 알 수 있다.
종래기술과 본 발명의 초기응력을 400℃ 이하 구간에서 비교하면 다음과 같다.
종래기술의 초기응력은, 가열(H)시 5.0×109[dyne/cm2]∼-5.0×109[dyne/cm2] 범위(온도가 증가할수록 감소)이고, 냉각(C)시 -5.0×109[dyne/cm2]∼-10×109[dyne/cm2] 범위이다.
본 발명의 초기응력은, 가열(C)시 10×109[dyne/cm2]∼-3.0×109[dyne/cm2] 범위(온도가 증가할수록 감소)이고, 냉각(C)시 -3.0×109[dyne/cm2] 수준으로 일정 하다.
위와 같이, 가열(Heating, H)과 냉각(Cooling, C) 모두 본 발명에 따른 텅스텐막의 초기응력은 종래기술보다 매우 강함을 알 수 있다.
결국, 본 발명은 하드마스크질화막의 최종응력이 약한 인장응력이고 하드마스크텅스텐막의 최종응력이 약한 압축응력이므로 두 막의 응력이 모두 약한 성질을 갖게 되어 두 막간 응력 차이가 감소한다. 이로써 두 막이 안정적인 접촉을 유지함으로써 필링 현상이 방지된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 하드마스크질화막의 최종응력이 약한 인장응력을 갖도록 하고 하드마스크텅스텐막의 최종응력이 약한 압축응력을 갖도록 하여 두 막간 응력 차이를 완화시키므로써 두 막이 안정적인 접촉을 유지하여 후속 열공정 등에 의한 필링 현상을 방지할 수 있는 효과가 있다.

Claims (15)

  1. 서로 반대되는 성질의 응력(Stress)을 갖는 제1막과 제2막이 접촉된 하드마스크를 포함하되,
    후속 공정에 의한 상기 제1막과 제2막간 최종응력의 차이를 감소시키기 위해상기 제1막과 제2막간 초기응력의 차이를 크게 하는 반도체소자.
  2. 제1항에 있어서,
    상기 제1막의 초기응력은 압축응력(Compressive stress)을 갖고, 상기 제2막의 초기응력은 인장응력을 가지며, 상기 제1막과 제2막간 초기응력 차이가 크도록 상기 제2막의 초기응력은 강한 인장응력을 갖는 반도체소자.
  3. 제2항에 있어서,
    상기 제2막의 초기응력은 적어도 -3×109[dyne/cm2] 이상의 강한 인장응력을 갖는 반도체소자.
  4. 제2항에 있어서,
    상기 제1막의 최종응력은 인장 응력을 갖고, 상기 제2막의 최종 응력은 압축 응력을 가지며, 상기 제1막과 제2막간 최종 응력 차이가 작도록 상기 제1막과 제2막은 각각 약한 인장응력과 약한 압축응력을 갖는 반도체소자.
  5. 제4항에 있어서,
    상기 제1막과 제2막의 최종 응력은 적어도 -5×109[dyne/cm2] 이하인 반도체소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1막은 질화막(Nitride)이고, 상기 제2막은 텅스텐막(W)인 반도체소자.
  7. 제6항에 있어서,
    상기 제1막과 제2막의 순서로 적층되며, 상기 제1막 아래에 상기 제2막과 동일한 응력을 갖는 제3막이 구비되어 제3막, 제1막 및 제2막의 순서로 적층되는 반 도체소자.
  8. 제7항에 있어서,
    상기 제3막은 텅스텐막인 반도체소자.
  9. 서로 반대되는 성질의 응력(Stress)을 갖는 제1막과 제2막이 접촉된 하드마스크를 형성하는 단계를 포함하되,
    후속 공정에 의한 상기 제1막과 제2막간 최종응력의 차이를 감소시키기 위해상기 제1막과 제2막간 초기응력의 차이를 크게 하는 반도체소자의 제조 방법.
  10. 제9항에 있어서,
    상기 하드마스크를 형성하는 단계는,
    압축응력(Compressive stress)의 초기응력을 갖는 상기 제1막을 형성하는 단계; 및
    상기 제1막 상에 인장응력의 초기응력을 갖는 상기 제2막을 형성하는 단계를 포함하며,
    상기 제1막과 제2막간 초기응력 차이가 크도록 상기 제2막의 초기응력은 강 한 인장응력을 갖는 반도체소자의 제조 방법.
  11. 제10항에 있어서,
    상기 제1막은 질화막(Nitride)이고, 상기 제2막은 텅스텐막(W)인 반도체소자의 제조 방법.
  12. 제11항에 있어서,
    상기 제2막의 초기응력이 적어도 -3×109[dyne/cm2] 이상의 강한 인장응력을 갖도록 하는 반도체소자의 제조 방법.
  13. 제12항에 있어서,
    상기 제2막을 형성하는 단계는,
    직류전원(DC power)은 적어도 2KW 이하로 하고, Ar과 ArH 가스를 1:1의 비율로 10∼100sccm을 플로우시키고, 챔버 압력(Chamber pressure)은 1∼10mTorr, 챔버 내부의 온도는 20∼400℃를 유지하여 진행하는 반도체소자의 제조 방법.
  14. 제10항에 있어서,
    상기 후속 공정은 열공정이며, 상기 열공정에 의해 상기 제1막과 제2막간 최종 응력 차이가 작도록 상기 제1막과 제2막은 각각 약한 인장응력과 약한 압축응력을 갖는 반도체소자의 제조 방법.
  15. 제14항에 있어서,
    상기 제1막과 제2막의 최종 응력은 적어도 -5×109[dyne/cm2] 이하인 반도체소자의 제조 방법.
KR1020060134341A 2006-12-27 2006-12-27 서로 반대되는 성질의 응력을 갖는 다중 하드마스크를구비한 반도체소자 및 그의 제조 방법 KR100792412B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060134341A KR100792412B1 (ko) 2006-12-27 2006-12-27 서로 반대되는 성질의 응력을 갖는 다중 하드마스크를구비한 반도체소자 및 그의 제조 방법
US11/823,772 US7781347B2 (en) 2006-12-27 2007-06-28 Semiconductor device having multiple-layer hard mask with opposite stresses and method for fabricating the same
US12/837,399 US7986049B2 (en) 2006-12-27 2010-07-15 Semiconductor device having multiple-layer hard mask with opposite stresses and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134341A KR100792412B1 (ko) 2006-12-27 2006-12-27 서로 반대되는 성질의 응력을 갖는 다중 하드마스크를구비한 반도체소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR100792412B1 true KR100792412B1 (ko) 2008-01-09

Family

ID=39216972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134341A KR100792412B1 (ko) 2006-12-27 2006-12-27 서로 반대되는 성질의 응력을 갖는 다중 하드마스크를구비한 반도체소자 및 그의 제조 방법

Country Status (2)

Country Link
US (2) US7781347B2 (ko)
KR (1) KR100792412B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332087B1 (ko) 2010-03-30 2013-11-22 마이크론 테크놀로지, 인크 복수의 이격된 피처를 형성하는 방법
JP2021510208A (ja) * 2018-11-30 2021-04-15 イマジン シー スタンドを兼ねた自撮り棒
US11935746B2 (en) 2021-03-10 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation through mask stress management and resulting structures

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2713949C (en) 2008-04-11 2016-10-11 Board Of Regents The University Of Texas System Method and apparatus for nanoparticle electrogenerated chemiluminescence amplification
CA2717454C (en) 2008-05-08 2017-02-14 Board Of Regents Of The University Of Texas System Luminescent nanostructured materials for use in electrogenerated chemiluminescence
US8252699B2 (en) * 2010-11-22 2012-08-28 Applied Materials, Inc. Composite removable hardmask
JP2014078579A (ja) * 2012-10-10 2014-05-01 Renesas Electronics Corp 半導体装置の製造方法
US9401275B2 (en) * 2014-09-03 2016-07-26 Sandisk Technologies Llc Word line with multi-layer cap structure
US10861969B2 (en) 2018-07-16 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming FinFET structure with reduced Fin buckling
US10672611B2 (en) * 2018-10-19 2020-06-02 International Business Machines Corporation Hardmask stress, grain, and structure engineering for advanced memory applications
CN113201710A (zh) * 2021-04-26 2021-08-03 睿馨（珠海）投资发展有限公司 一种掩膜板、制备及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268077A (ja) * 1993-03-16 1994-09-22 Nippon Steel Corp 半導体装置の製造方法
KR20020017832A (ko) * 2000-08-31 2002-03-07 박종섭 반도체소자의 게이트전극 형성 방법
KR20030027795A (ko) * 2001-09-27 2003-04-07 에이저 시스템즈 인크 산화물/규소 질화물 계면 하부 구조 개선을 위한 방법 및구조
KR20050035023A (ko) * 2003-10-11 2005-04-15 동부아남반도체 주식회사 반도체 소자의 보호막 형성 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985759A (en) * 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
US6661096B1 (en) * 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
KR100695484B1 (ko) * 2004-01-13 2007-03-15 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
KR100704470B1 (ko) 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
KR101046753B1 (ko) 2004-12-28 2011-07-05 주식회사 하이닉스반도체 반도체 소자의 딥 컨택홀 형성방법
KR100636919B1 (ko) 2005-08-26 2006-10-19 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268077A (ja) * 1993-03-16 1994-09-22 Nippon Steel Corp 半導体装置の製造方法
KR20020017832A (ko) * 2000-08-31 2002-03-07 박종섭 반도체소자의 게이트전극 형성 방법
KR20030027795A (ko) * 2001-09-27 2003-04-07 에이저 시스템즈 인크 산화물/규소 질화물 계면 하부 구조 개선을 위한 방법 및구조
KR20050035023A (ko) * 2003-10-11 2005-04-15 동부아남반도체 주식회사 반도체 소자의 보호막 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332087B1 (ko) 2010-03-30 2013-11-22 마이크론 테크놀로지, 인크 복수의 이격된 피처를 형성하는 방법
JP2021510208A (ja) * 2018-11-30 2021-04-15 イマジン シー スタンドを兼ねた自撮り棒
US11935746B2 (en) 2021-03-10 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation through mask stress management and resulting structures

Also Published As

Publication number Publication date
US20100276789A1 (en) 2010-11-04
US7781347B2 (en) 2010-08-24
US20080157403A1 (en) 2008-07-03
US7986049B2 (en) 2011-07-26

Similar Documents

Publication Publication Date Title
KR100792412B1 (ko) 서로 반대되는 성질의 응력을 갖는 다중 하드마스크를구비한 반도체소자 및 그의 제조 방법
KR20030093575A (ko) 고선택성 질화막을 이용한 캐패시터 제조방법
US20200051859A1 (en) Ald (atomic layer deposition) liner for via profile control and related applications
KR20020002624A (ko) 반도체 소자의 게이트전극 형성 방법
KR100643570B1 (ko) 반도체 소자 제조 방법
KR20050074081A (ko) 반도체 소자의 콘택 형성 방법
KR100838370B1 (ko) 하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법
KR100476922B1 (ko) 반도체 장치의 게이트 패턴 형성 방법
KR100607324B1 (ko) 반도체소자의 금속콘택 형성방법
KR100788364B1 (ko) 반도체 소자의 제조 방법
KR20080087200A (ko) 반도체 소자의 패턴 형성 방법
KR100838395B1 (ko) 하드마스크층을 이용한 반도체 소자의 제조 방법
KR20080032797A (ko) 반도체 소자의 제조 방법
KR20070096600A (ko) 반도체 소자의 제조방법
KR100328694B1 (ko) 반도체 소자의 제조방법
KR100642486B1 (ko) 반도체 소자의 듀얼 다마신 배선용 트렌치 형성 방법
KR100744673B1 (ko) 반도체 소자의 스토리지노드홀 제조 방법
KR100275110B1 (ko) 텅스텐폴리사이드형성방법
KR100604810B1 (ko) 반도체 소자의 텅스텐 메탈 게이트 라인 형성방법
KR100550642B1 (ko) 반도체 소자의 도전패턴 형성 방법
KR100699682B1 (ko) 반도체 소자의 제조 방법
KR20030050845A (ko) 반도체 소자의 제조방법
KR20050059924A (ko) 반도체 소자의 게이트 전극 형성방법
KR20030093011A (ko) 반도체소자의 전극 형성방법
KR20010004242A (ko) 반도체 소자의 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee