KR101332087B1 - 복수의 이격된 피처를 형성하는 방법 - Google Patents

복수의 이격된 피처를 형성하는 방법 Download PDF

Info

Publication number
KR101332087B1
KR101332087B1 KR1020127026968A KR20127026968A KR101332087B1 KR 101332087 B1 KR101332087 B1 KR 101332087B1 KR 1020127026968 A KR1020127026968 A KR 1020127026968A KR 20127026968 A KR20127026968 A KR 20127026968A KR 101332087 B1 KR101332087 B1 KR 101332087B1
Authority
KR
South Korea
Prior art keywords
mask
forming
mpa
spaced
lines
Prior art date
Application number
KR1020127026968A
Other languages
English (en)
Other versions
KR20120125667A (ko
Inventor
패럴 굿
바오수아 주
시아오롱 팡
파트마 아르줌 심섹-이지
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20120125667A publication Critical patent/KR20120125667A/ko
Application granted granted Critical
Publication of KR101332087B1 publication Critical patent/KR101332087B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

복수의 이격된 피처를 형성하는 방법은 하지 재료 위에 희생 하드마스크 재료를 형성하는 단계를 포함한다. 희생 하드마스크 재료는 서로 다른 조성의 적어도 두 개의 층을 갖는다. 희생 하드마스크 재료의 일부를 제거하여 하지 재료 위에 마스크를 형성한다. 마스크의 개별적인 피처들은 서로 다른 조성의 적어도 두 개의 층을 갖고, 여기서 개별적인 피처들의 각각의 층들 중 하나는 적어도 400.0㎫인 고유 인장 응력을 지닌다. 개별적인 피처들은 0.0㎫보다 큰 총 고유 인장 응력을 지닌다. 하지 재료 내로의 에칭 동안 마스크를 사용하여 하지 재료를 포함하는 복수의 이격된 피처를 형성한다. 다른 구현예도 개시되어 있다.

Description

복수의 이격된 피처를 형성하는 방법{METHODS OF FORMING A PLURALITY OF SPACED FEATURES}
본 명세서에서 개시하는 실시예들은, 예를 들어, 집적 회로의 제조 시 복수의 이격된 피처(spaced features)를 형성하는 방법에 관한 것이다.
집적 회로의 제조시, 하지 재료 내로의 에칭에 의해 소망하는 피처 형상을 형성하는 경우 마스크를 사용할 수 있다. 포토리소그래피 공정은 이러한 마스크의 제조 시 사용되는 하나의 기술이다. 예를 들어, 포토레지스트는 기판 위에 성막되고 패터닝된 방사에 노출되고 현상되어 패터닝된 포토레지스트 마스크를 형성할 수 있다. 포토레지스트의 패턴은 후속하여 전사되어 전자 장치 부품을 도전성, 절연성, 또는 반도체성 중 하나 이상을 지니는 하지 기판 재료 내에 형성할 수 있다. 많은 애플리케이션에 있어서, 마스크의 포토레지스트 재료는 그 자체로 불충분하게 강건하여 장치 피처들의 에칭을 완료하는 동안 마스크로서 기능한다. 하드마스크 재료는 이러한 상황에서 포토레지스트 및 장치 피처들이 형성되는 재료 사이에 사용될 수 있다. 이에 따라, 포토레지스트 마스크 패턴은 하드마스크 재료 내에 전사되고 이어서 이 하드마스크 재료가 포토레지스트보다 강건한 에칭 마스크로서 사용된다. 이러한 경우, 포토레지스트는 하드마스크 재료의 에칭 동안 또는 하드마스크 재료의 에칭 동안 완전히 제거될 수 있다.
집적 회로 제조를 계속하여 피처 폭 치수를 더욱 작게 하여 개별적인 장치 부품의 크기를 최소화하고 이에 따라 집적 회로 내의 부품들의 밀도를 증가시킨다. 집적 회로들에서의 한 가지 공통 부품은, 예를 들어, 글로벌 또는 로컬 상호접속선인 도전선이다. 도전선의 다른 예는, 개별적인 트랜지스터 게이트 선들을 따라 이격되어 있는 전하 축적 영역들을 통합하거나 통합하지 않을 수 있는 트랜지스터 게이트 선을 포함한다. 하드마스크 아래의 도전성 재료를 에칭하여 도전선을 형성하는 경우, 선 재료가 패터닝된 하드마스크 재료의 측벽의 길이방향 배향에 대응하는 측벽을 갖는 것이 바람직하다. 그러나, 최소 선 폭이 30㎚에 도달함에 따라, 에칭은 선의 길이방향 배향을 따라 웨이브처럼 구불구불한 선 측벽을 형성하는 경향이 있을 수 있다. 이는 바람직하지 않을 수 있다.
예를 들어, 도 1을 참조해 보면, 종래 기술의 기판(10)의 일부의 상면도가 도시되어 있다. 이는 하지 기판 재료(12) 위에 패터닝된 복수의 선 구조(14)를 포함한다. 선 구조(14)는, 개별적인 선의 최소 폭이 약 25㎚이며 바로 인접하는 선들 간의 공간이 약 30㎚인 피치 승산 기술을 이용하여 형성되었다. 압축성 미도핑 이산화규소층 위에 수용된 압축성 비정질 탄소층을 포함하는 희생 하드마스크 재료(도시하지 않음)를 마스크의 이격된 선 피처로서 사용하였다. 이에 따라, 선의 길이방향 배향을 따라 측벽의 불필요한 선 파형(line waviness)이 발생하였다.
도 1은 본 발명의 일부 실시예들의 동기가 된 문제점을 도시하는 집적 회로의 상면도;
도 2는 본 발명의 일 실시예에 따른 공정에서의 반도체 기판의 단면도;
도 3은 도 2에 의해 도시된 처리 단계에 후속하는 처리 단계에서의 도 2의 기판을 도시한 도면;
도 4는 도 3에 의해 도시된 처리 단계에 후속하는 처리 단계에서의 도 3의 기판을 도시한 도면;
도 5는 도 4에 의해 도시된 처리 단계에 후속하는 처리 단계에서의 도 4의 기판을 도시한 도면;
도 6은 도 5에 의해 도시된 처리 단계에 후속하는 처리 단계에서의 도 5의 기판을 도시한 도면;
도 7은 도 6의 상면도;
도 8은 본 발명의 일 실시예에 따른 공정에서의 반도체 기판의 단면도;
도 9는 도 8에 의해 도시된 처리 단계에 후속하는 처리 단계에서의 도 8의 기판을 도시한 도면;
도 10은 도 9에 의해 도시된 처리 단계에 후속하는 처리 단계에서의 도 9의 기판을 도시한 도면.
본 발명의 실시예들은, 복수의 이격된 피처를 형성하는 방법, 예를 들어, 복수의 이격된 도전선(spaced electrically conductive lines)을 형성하는 방법을 포함한다. 다른 피처들이 추가 및/또는 대체 형성될 수 있다. 일부 실시예들에서, 형성된 도전선은, 배경기술에서 언급한 바와 같이 이러한 좁은 선의 선 파형을 다루고 줄이는 데 있어서 각각 30㎚ 이하의 최소선폭을 갖는다.
우선, 예를 들어, 플래시 또는 기타 회로에서 사용될 수 있는 30㎚ 이하의 최소선폭을 각각 갖는 복수의 이격된 전하 축적 트랜지스터 게이트 선인 피처의 제조에 대하여 도 2 내지 도 7을 참조하여 설명한다. 도 2를 참조해 보면, 기판 프래그먼트(20)는 반도체성 또는 기타 기판일 수 있다. 본 명세서의 문맥에서, "반도체 기판" 또는 "반도체성 기판"이라는 용어는, 반도체성 웨이퍼(단독으로 또는 기타 재료를 포함하는 조립체로 존재함) 등의 벌크 반도체성 재료를 비롯한 반도체성 재료 및 반도체성 재료층(단독으로 또는 기타 재료를 포함하는 조립체로 존재함)을 포함하는 임의의 구조를 의미하도록 정의되며, 이러한 예들로 한정되지는 않는다. "기판"이라는 용어는, 전술한 반도체성 기판을 포함하는 임의의 지지 구조를 가리키지만, 이러한 예로 한정되지는 않는다. 기판(20)은, 실리콘을 포함하거나, 실리콘으로 필수적으로 이루어지거나, 실리콘으로 이루어지는 반도체성 재료(22)를 포함한다. 예를 들어, 이는 p형 도펀트로 약 백그라운드 도핑된(lightly background doped) 벌크 단결정 실리콘을 포함할 수 있다. 반도체성 재료(22)는 존재하고 있거나 앞으로 개발될 것인지에 상관 없이 다른 소정의 기판 또는 반도체-온-절연체 기판의 일부를 포함할 수 있다.
터널 유전체(24)는 반도체성 재료(22) 상에 형성되었다. 이는 미도핑된 이산화규소가 일례인 임의의 적절한 조성 또는 조성들의 조합을 포함할 수 있다. 전하 유지 재료(26)는 터널 유전체(24) 위에 형성되었다. 전하 유지 재료는 부동 게이트(예를 들어, 다결정 실리콘)를 포함할 수 있고, 또는 전하 포획 재료(예를 들어, 질화규소)를 포함할 수 있다. 전하 유지 재료는 균질하거나 비균질할 수 있으며, 일례로, 유전 재료 내에 임베딩된 나노도트를 포함할 수 있다.
차단 유전체(28)는 전하 유지 재료(26) 위에 형성되었다. 차단 유전체는 임의의 적절한 조성 또는 조성들의 조합을 포함할 수 있다. 예를 들어, 이는, 질화규소, 이산화규소 중 하나 이상, 또는 이산화규소의 유전 상수보다 큰 유전 상수를 갖는 다양한 하이-k 유전 재료들 중 임의의 것을 포함하거나, 필수적으로 이루어지거나, 이루어질 수 있다. 제어 게이트 재료(30)는 차단 유전체(28) 위에 형성되었다. 이는, 결국, 최종 회로 구조에 있어서 도전성을 지니고, 하나 이상의 금속, 금속 함유 조성물, 및 도전성 도핑 반도체 재료를 포함하거나, 필수적으로 이루어지거나, 이루어질 수 있다. 도전층(30) 아래에 있는 모든 재료는, 일 실시예에서, 베이스로서 고려될 수 있다.
희생 하드마스크 재료(32)는 제어 게이트 재료(30) 위에 형성되었다. 일부 실시예들에서, 희생 하드마스크 재료는 후술하는 바와 같이 서로 다른 조성의 적어도 두 개의 층을 포함한다. 도 2의 희생 하드마스크 재료(32)는 두 개의 층(34, 36)을 포함하는 것으로 도시되어 있다. 두 개보다 많은 층을 사용할 수도 있다. 또한, 도 2는 희생 하드마스크 재료(32)가 도전성 재료(30)와 직접 물리적으로 접하는 형성되는 일 실시예를 도시한다. 하나 이상의 추가의 층을 중간 하드마스크 재료(32)와 도전성 재료(30)에 제공될 수 있다. 한편, 본 명세서의 문맥에서, "층(들)"을 사용하는 데에는, 이러한 하지 재료의 완벽한 피복이나 블랭킷(blanketing)이 필요하지 않으며, "재료"와 동의어이다. 층은 불연속적일 수 있으며, 하지 재료 위에 부분적으로만 수용될 수 있다.
반사 방지 코팅(38) 및 포토레지스트층(40)은 희생 하드마스크 재료(32)의 외측에 형성되었다. 임의의 적절한 유기 또는 무기 반사 방지 코팅을 사용할 수 있고, 또는 반사 방지 코팅을 사용하지 않을 수 있다. 또한, 반사 방지 코팅 재료는, 임의의 반사 방지 효과를 제공하는 것과는 상관 없이 그리고/또는 임의의 추가 반사 방지 재료가 희생 하드마스크 재료의 외측에 사용되는지에 상관 없이, 희생 하드마스크 재료의 일부로서 둘러싸일 수 있다. 포토레지스트(40)는 임의의 적절한 기존의 또는 개발될 포지티브 또는 네거티브 포토레지스트를 포함할 수 있다. 그러나, 포토리소그래피가 필요하지 않다.
도 3을 참조해 보면, 포토레지스트(40)는 적절히 패터닝 및 현상되어, 희생 하드마스크 재료의 에칭 마스크를 형성하는 데 사용되는 마스크 선 블록을 형성하였다.
도 4를 참조해 보면, 희생 하드마스크 재료(32)의 일부를 제거하여, 일 실시예에서, 30㎚ 이하의 최소 폭을 각각 갖고 제어 게이트 재료(30) 위에 수용되는 복수의 이격된 마스크 선(45)을 포함하는 마스크(42)를 형성하였다. 이격된 마스크 선들(45)의 각 폭은 서로 동일하거나 다를 수 있으며, 이격된 마스크 선들은 서로 동일하거나 다른 형상들을 가질 수 있다. 또한, 개별적인 마스크 선들(45)의 폭은 일정하지 않을 수 있다. 도 4의 구조는 하나 이상의 적절한 이방성 에칭 화학적 성질을 이용함으로써 생성될 수 있다. 희생 하드마스크 재료(32)는 하지 제어 게이트 재료(30)까지 완전히 에칭된 것으로 도시되어 있지만, 이는 요구 사항은 아니다. 또한, 희생 하드마스크 재료(32)의 하지 재료의 에칭 시 후속하여 또는 이 때 포토레지스트(40) 및 반사 방지 코팅(38)의 일부, 전부를 제거할 수 있고 또는 전혀 제거하지 않을 수 있다.
한편, 일 실시예에서, 이격된 마스크 선들(45)은 서로 다른 조성의 적어도 두 개의 층을 포함하며, 두 개의 층(34, 36)이 도시되어 있다. 이격된 마스크 선들(45)의 각각의 층들 중 하나는 적어도 400.0㎫의 고유 인장 응력(tensile intrinsic stress)을 지니고, 개별적인 이격된 마스크 선들의 각각은 후술하는 바와 같이 하지 재료의 에칭 동안 0.0㎫을 초과하는 총 고유 인장 응력을 지닌다. 본 명세서의 문맥에서, 고유 인장 응력은 메가파스칼 단위의 양수에 의해 설계되고, 고유 압축 응력(compressive intrinsic stress)은 메가 파스칼 단위의 음수에 의해 설계되며, 0.0㎫은 고유 응력이 없음을 가리킨다. 또한, 더욱 큰 고유 압축 응력은 더욱 큰 음수에 의해 지정되고, 예를 들어, -700㎫는 -500㎫보다 큰 고유 압축 응력을 나타낸다. 일 실시예에서, 한 층은 적어도 700㎫의 고유 인장 응력을 지니고, 일 실시예에서는, 에칭 동안 적어도 1㎬이다. 일 실시예에서, 개별적인 피처들의 각각은 에칭 동안 적어도 100.0㎫의 총 고유 인장 응력을 지니고, 일 실시예에서, 적어도 800.0㎫을 지닌다.
성막 기술 및 하지 기판에 의존하는 소정의 재료들은, 성막 직후 상태의(as-deposited) 고유 인장 응력, 성막 직후 상태의 고유 압축 응력을 지니거나 성막 직후 상태의 중성 응력/고유 응력이 없는 기판 위에 성막될 수 있다. 또한, 성막된 재료의 고유 응력은 성막 후 수정될 수 있다. 예를 들어, 기판 가열은 고류 인장 응력을 받는 층의 인장 정도를 줄이고 고유 압축 응력을 받는 층의 고유 압축 응력을 증가시키는 경향이 있다. 이에 따라, 희생 하드마스크 재료 내의 서로 다른 조성의 적어도 두 개의 층의 고유 응력은, 성막 직후 상태(들)에 비해, 하지 재료의 에칭 동안 동일하거나 동일하지 않을 수 있다.
일 실시예에서, 이격된 마스크 선들(45)의 하드마스크 재료(32)의 층들 중 다른 하나는 하지 재료의 에칭 동안 고유 압축 응력을 지닌다. 이는, 고유 압축 응력을 지니는 재료들의 일반적인 높은 에칭 저항성을 적어도 400.0㎫의 고유 인장 응력을 지니는 적어도 하나의 추가의 층과 결합하여 0.0㎫보다 큰 고유한 양의 총 인장 응력을 각각 지니는 개별적인 피처들을 제공할 수 있게 한다. 일 실시예에서, 고유 압축 응력을 지니는 층은 적어도 -500㎫을 지니고, 에칭 동안, 일 실시예에서 적어도 -1㎬를 지닌다. 일 실시예에서, 피처들의 층은 적어도 -500㎫의 에칭 동안 고유 압축 응력을 지니고, 개별적인 피처들 각각은 적어도 500.0㎫의 에칭 동안 총 고유 인장 응력을 지니고, 일 실시예에서, 적어도 800.0㎫을 지닌다. 고유 압축 응력층을 사용하는 경우, 이러한 층은 고유 인장 응력층의 내측 또는 외측으로 높이 방향으로(elevationally) 수용될 수 있다. 하지 재료의 에칭 동안 그리고 에칭 바로 전에 고유 인장 응력을 개별적으로 지니는 이격된 마스크 선들을 사용함으로써, 일부 실시예들에서, 선 파형을 줄일 수 있으며, 예를 들어, 개별적인 이격된 마스크 선들 각각이 에칭 동안 고유한 총 압축 응력을 지니는 동일한 공정 조건 하에서 발생하는 경우보다 줄일 수 있다.
예를 들어, 적어도 400.0㎫의 고유 인장 응력의 층에 대한 두께 범위는 약 100Å 내지 약 1,000Å이며, 일 실시예에서는, 약 200Å 내지 약 500Å이다. 이격된 마스크 선 피처들(45)의 고유 압축 응력층의 두께 예는 약 100Å 내지 약 1,200Å이며, 일 실시예에서는, 약 700Å 내지 약 900Å이다.
고유 압축 응력을 나타내는 재료의 예는 비정질 탄소, 예를 들어, 비정질 흑연 탄소 또는 사면 비정질 탄소를 포함한다. 이는, 예를 들어, -300㎫ 및 -700㎫ 내지 -10㎬의 각 고유 압축 응력을 가질 수 있다. 200℃ 내지 750℃의 온도에서 테트라에틸오쏘실리케이트(TEOS)의 플라즈마 향상 화학 기상 증착(PECVD)에 의해 또는 1Torr 이하의 압력에서의 저압 화학 기상 증착(LPCVD)에 의해 증착되는 이산화규소는 -10㎫ 내지 -500㎫의 고유 압축 응력을 나타낸다. 200℃ 내지 750℃의 온도에서 PECVD에 의해 증착된 불소화 실리콘 유리는 -5㎫ 내지 -400㎫의 고유 압축 응력을 나타낸다. 750℃ 내지 1150℃에서 로 산화(furnace oxidation)에 의해 형성된 열적 증착된 이산화규소는 -350㎫ 내지 -900㎫의 고유 압축 응력을 나타낸다.
일부 재료들은, 하드마스크 아래의 재료의 에칭 동안 하드마스크의 부품으로서, 성막 방법, 하지 기판, 및 성막 시간과 사용 시간 사이의 기판 처리에 따라, 인장 또는 고유 압축 응력을 나타낼 수 있다. 적어도 400.0㎫의 고유 인장 응력이 제공될 수 있는 재료들의 예는, 질화물(즉, 질화텅스텐, 질화탄탈 및/또는 질화규소), 산화물(즉, 미도핑 이산화규소, 불소 도핑 이산화규소 및/또는 이산화규소를 포함하는 스핀-온 유전체), 규화물(즉, 규화코발트, 규화티타늄 및/또는 규화니켈), W, Ti, Cu, 및 Ni를 포함한다. 예를 들어, 고유 인장 응력을 지니는 한 층은 이러한 재료들 중 하나 이상을 포함할 수 있고, 또는 이러한 재료들 중 하나로 필수적으로 이루어질 수 있거나 이루어질 수 있다. 또한, 고유 인장 응력을 지니는 다수의 층들을 사용할 수도 있다.
일 실시예에서, 이격된 마스크 선들(45)의 층(34)은 질화물을 포함하고, 예를 들어, 적어도 400.0㎫의 고유 인장 응력을 지니는 질화규소를 포함하고, 층(36)은 고유 압축 응력을 지니는 탄소를 포함하고, 개별적인 이격된 마스크 선들(45) 각각은 0.0㎫보다 큰 고유한 총 응력을 지닌다. 이러한 실시예에서, 층들(34 및 36)의 조성은 역으로 될 수 있다.
예를 들어, SiH4를 프리커서로서 사용하여 200℃ 내지 550℃의 온도에서 적어도 3Torr의 압력에서의 화학 기상 증착(CVD)에 의해 증착된 이산화규소는 -30㎫ 내지 63㎫의 고유 응력을 나타낸다. TEOS 또는 SiH4를 프리커서로서 사용하여 300℃ 내지 700℃에서 대기중의 값보다 낮은 또는 열적 CVD에 의해 증착된 미도핑 실리콘 유리는 -300㎫ 내지 700㎫을 나타낸다. 400℃ 내지 1000℃에서 후 증착 어닐링 처리된 스핀 온 유전체(SOD)는 -300㎫ 내지 700㎫의 고유 응력을 나타내며, 이러한 응력은 압축 방향으로 후 증착 어닐링의 온도를 높게 하고 오랫동안 유지하는 경향이 있다. 375℃ 내지 750℃에서 LPVD 또는 PECVD에 의해 증착된 질화규소는 -600㎫ 내지 1800㎫의 고유 응력을 나타낸다. SiH4를 프리커서로서 사용하여 500℃ 내지 750℃에서 LPCVD에 의해 증착된 이산화규소는 210㎫ 내지 420㎫의 고유 인장 응력을 나타낸다. 150℃ 내지 600℃에서 물리적 기상 증착(PVD) 또는 CVD에 의해 증착된 질화텅스텐은 500㎫ 내지 1200㎫의 고유 인장 응력을 나타낸다. 150℃ 내지 600℃에서 PVD 또는 CVD에 의해 증착된 질화탄탈은 500㎫ 내지 1200㎫의 고유 인장 응력을 나타낸다. 150℃ 내지 600℃에서 PVD 또는 CVD에 의해 증착된 텅스텐은 700㎫ 내지 1400㎫의 고유 인장 응력을 나타낸다. 150℃ 내지 600℃에서 PVD 또는 CVD에 의해 증착된 티타늄은 350㎫ 내지 450㎫의 고유 인장 응력을 나타낸다. 150℃ 내지 600℃에서 PVD 또는 CVD에 의해 증착된 코발트는 700㎫ 내지 1400㎫의 고유 인장 응력을 나타낸다. 150℃ 내지 600℃에서 PVD, CVD, 또는 원자층 증착(ALD)에 의해 증착된 규화티타늄은 1500㎫ 내지 2100㎫의 고유 인장 응력을 나타낸다. 150℃ 내지 600℃에서 PVD, CVD, 또는 ALD에 의해 증착된 규화니켈은 200㎫ 내지 600㎫의 고유 인장 응력을 나타낸다. 30℃ 내지 600℃에서 화학 도금에 의해 또는 PVD에 의해 증착된 구리는 300㎫ 내지 600㎫의 고유 인장 응력을 나타낸다. 30℃ 내지 450℃에서 화학 도금에 의해 또는 PVD에 의해 증착된 니켈은 300㎫ 내지 800㎫의 고유 인장 응력을 나타낸다.
도 5를 참조해 보면, 제어 게이트 재료(30), 차단 유전체(28), 및 전하 유지 재료(26)를 모두 에칭하는 동안 마스크(42)를 사용하였다. 이에 따라, 복수의 이격 전하 축적 트랜지스터 게이트 선(48)의 형태인 이격된 피처들은, 일 실시예에서, 30㎚ 이하의 최소폭을 각각 가지고 형성되었다. 도시한 바와 같이, 터널 유전체(24)를 또한 반도체 재료(22)까지 에칭할 수 있다. 일 실시예에서, 복수의 이격된 피처는 적어도 15:1의 종횡비를 각각 가질 수 있다. 하지 재료의 에칭 동안 하드마스크 재료(32)의 일부 또는 전부를 에칭하거나 전혀 에칭하지 않고 이격 전하 축적 트랜지스터 게이트 선(48)을 생성할 수 있다. 도 5는 하드마스크 재료(32)의 높이 방향의 최내층들(34, 36)의 각각의 부분들이 존재하는 일 실시예를 도시한다. 도 6 및 도 7은 예를 들어 에칭에 의한 이러한 부분들의 후속 제거를 도시한다.
기판(20a)에 관한 처리의 대체 실시예는 도 8 내지 도 10을 참조하여 설명한다. 전술한 제1 실시예로부터의 유사한 번호들을 적절히 활용하였으며, 차이점은 접미사 "a" 또는 다른 번호로 표시하였다. 도 8은 이격된 마스크 선들(45a)을 포함하는 마스크(42a)를 형성하는 데 있어서 전술한 실시예의 도 4의 처리에 대응하는 처리를 순서대로 도시한다. 이는 기존의 또는 개발될 포토리소그래피 또는 기타 기술을 이용하여 제조될 수 있다. 이격된 마스크 선들(45a)의 하드마스크 재료(32a)는 층(34)의 내측에 높이 방향으로 수용되는 추가의 층(50)을 포함한다. 재료의 일례는 테트라에틸오쏘실리케이트의 분해에 의해 성막된 미도핑된 이산화규소이다. 한편, 이러한 층은 후속 에칭 동안 고유 압축 응력 또는 후속 에칭 동안 고유 인장 응력을 포함할 수 있다.
도 9를 참조해 보면, 하지 재료를 에칭하여 복수의 이격 전하 축적 트랜지스터 게이트 선(48)을 형성하는 동안 마스크(42a)를 사용하였다. 도 9는, 층들(50, 34, 36)의 각각의 부분들이 하지 재료의 에칭의 종료 시 남아 있는 일 실시예를 도시하고, 도 10은 예를 들어 에칭에 의한 이러한 부분들의 후속 제거를 도시한다.
상기 처리는, 위 실시예에서 복수의 도전선을 포함하는 복수의 이격된 피처를 형성하는 기술의 예를 설명한다. 다른 피처들을 제조할 수도 있다. 한편, 예를 들어, 이러한 실시예는 하지 재료 위에 희생 하드마스크 재료를 형성하는 것을 포함하고, 희생 하드마스크 재료는 서로 다른 조성의 적어도 두 개의 층을 포함한다. 희생 하드마스크 재료의 부분들을 제거하여 하지 재료 위에 마스크를 형성한다. 마스크의 개별적인 피처들은 서로 다른 조성의 적어도 두 개의 층을 포함한다. 개별적인 피처들의 이러한 층들 중 하나는 적어도 400.0㎫의 고유 인장 응력을 지니고, 개별적인 피처들 각각은 0.0㎫보다 큰 총 고유 인장 응력을 지닌다. 하지 재료 내로의 에칭 동안 이러한 마스크를 사용하여 이러한 하지 재료를 포함하는 복수의 이격된 피처를 형성한다. 전술한 기술들 및 재료들 중 임의의 것을 이용할 수 있다.
일 실시예에서, 30㎚ 이하의 최소 폭을 각각 갖는 복수의 이격된 도전선을 형성하는 방법은 도전성 재료 위에 복수의 이격된 마스크 선을 형성하는 단계를 포함한다. 이러한 마스크 선들은 30㎚ 이하의 최소 폭을 각각 갖고, 이러한 이격된 마스크 선들을 마스크로서 사용하여 도전성 재료의 에칭 직전 및 에칭 동안 총 고유 인장 응력을 개별적으로 지닌다. 이격된 마스크 선들은 적어도 400.0㎫의 고유 인장 응력을 지니는 한 층을 가질 수 있고 또는 갖지 않을 수도 있다. 이격된 마스크 선들은 도전성 재료의 에칭을 행하는 동안 에칭 마스크로서 사용되어 30㎚ 이하의 최소 선 폭을 각각 갖는 복수의 이격 도전선을 형성한다.
본 발명의 일 실시예는, 도전성 재료를 에칭하는 데 있어서 선 파형을 감소시켜 30㎚ 이하의 최소 선 폭을 각각 갖는 복수의 이격된 도전선을 형성하는 방법을 구성한다. 이러한 방법은, 예를 들어, 전술한 다른 속성들에 상관 없이, 이러한 에칭의 바로 전에 그리고 에칭 동안 총 고유 인장 응력을 개별적으로 지니는 이격된 마스크 선들을 갖는 에칭 마스크를 사용하는 단계를 포함한다.

Claims (30)

  1. 복수의 이격된 피처(spaced features)를 형성하는 방법으로서,
    하지 재료 위에, 서로 다른 조성의 적어도 두 개의 층을 포함하는 희생 하드마스크 재료를 형성하는 단계;
    상기 희생 하드마스크 재료의 부분들을 제거하여 상기 하지 재료 위에 마스크를 형성하는 단계로서, 상기 마스크의 개별적인 피처들이 상기 서로 다른 조성의 적어도 두 개의 층을 포함하고, 상기 개별적인 피처들의 층들 중 하나의 층은 적어도 400.0㎫의 고유 인장 응력(tensile intrinsic stress)을 지니며, 상기 개별적인 피처들은 0.0㎫을 초과하는 총 고유 인장 응력을 지니는 것인, 상기 마스크를 형성하는 단계; 및
    상기 하지 재료 내로의 에칭 동안 상기 마스크를 이용하여 상기 하지 재료를 포함하는 복수의 이격된 피처를 형성하는 단계를 포함하는 것인, 이격된 피처의 형성 방법.
  2. 청구항 1에 있어서, 상기 층들 중 다른 하나의 층은 상기 에칭 동안 고유 압축 응력(compressive intrinsic stress)을 지니는 것인, 이격된 피처의 형성 방법.
  3. 청구항 2에 있어서, 상기 다른 하나의 층은 상기 에칭 동안 적어도 -500㎫의 고유 압축 응력을 지니는 것인, 이격된 피처의 형성 방법.
  4. 청구항 3에 있어서, 상기 다른 하나의 층은 상기 에칭 동안 적어도 -1㎬의 고유 인장 응력을 지니는 것인, 이격된 피처의 형성 방법.
  5. 청구항 2에 있어서, 상기 하나의 층은 상기 다른 하나의 층의 내측에 높이 방향으로(elevationally) 존재하는 것인, 이격된 피처의 형성 방법.
  6. 청구항 2에 있어서, 상기 하나의 층은 상기 다른 하나의 층의 외측에 높이 방향으로 있는 것인, 이격된 피처의 형성 방법.
  7. 청구항 1에 있어서, 상기 하드마스크 재료는 상기 하나의 층을 포함하는 서로 다른 조성의 적어도 세 개의 층을 포함하고, 상기 하나의 층은 상기 적어도 세 개의 층 중 세 개의 높이 방향 최내측 층 중 하나이고, 상기 적어도 세 개의 층 중 상기 세 개의 높이 방향 최내측 층의 부분들은 상기 하지 재료의 에칭 완료 후에 남아 있고, 상기 에칭 후에 상기 부분들의 전부를 제거하는 것인, 이격된 피처의 형성 방법.
  8. 청구항 1에 있어서, 상기 하나의 층은 상기 에칭 동안 적어도 700㎫의 고유 인장 응력을 지니는 것인, 이격된 피처의 형성 방법.
  9. 청구항 8에 있어서, 상기 하나의 층은 상기 에칭 동안 적어도 1㎬의 고유 인장 응력을 지니는 것인, 이격된 피처의 형성 방법.
  10. 청구항 1에 있어서, 상기 개별적인 피처들은 상기 에칭 동안 적어도 100.0㎫의 총 고유 인장 응력을 지니는 것인, 이격된 피처의 형성 방법.
  11. 청구항 10에 있어서, 상기 개별적인 피처들은 상기 에칭 동안 적어도 800.0㎫의 총 고유 인장 응력을 지니는 것인, 이격된 피처의 형성 방법.
  12. 30㎚ 이하의 최소 선 폭을 각각 갖는 복수의 이격된 도전선 (spaced electrically conductive lines) 을 형성하는 방법으로서,
    베이스 위에 도전성 재료를 형성하는 단계;
    상기 도전성 재료 위에, 서로 다른 조성의 적어도 두 개의 층을 포함하는 희생 하드마스크 재료를 형성하는 단계;
    상기 희생 하드마스크 재료의 부분들을 제거하여 30㎚ 이하의 최소 선 폭을 각각 갖는 복수의 이격된 마스크 선을 포함하는 마스크를 상기 도전성 재료 위에 형성하는 단계; 및
    상기 도전성 재료 내로의 에칭 동안 상기 마스크를 이용하여 30㎚ 이하의 최소 선 폭을 각각 갖는 복수의 이격된 도전선을 형성하는 단계를 포함하되,
    상기 이격된 마스크 선이 상기 서로 다른 조성의 적어도 두 개의 층을 포함하고, 상기 이격된 마스크 선들의 각각의 층들 중 하나의 층은 적어도 400.0㎫의 고유 인장 응력을 지니며, 상기 이격된 마스크 선들은 각각 0.0㎫을 초과하는 총 고유 인장 응력을 지니는 것인, 이격된 도전선의 형성 방법.
  13. 청구항 12에 있어서, 상기 층들 중 다른 하나의 층은 상기 에칭 동안 적어도 -500㎫의 고유 압축 응력을 지니고, 상기 이격된 마스크 선들은 상기 에칭 동안 적어도 500.0㎫의 총 고유 인장 응력을 각각 지니는 것인, 이격된 도전선의 형성 방법.
  14. 청구항 13에 있어서, 상기 다른 하나의 층은 탄소를 포함하고, 상기 하나의 층은 질화물을 포함하는 것인, 이격된 도전선의 형성 방법.
  15. 30㎚ 이하의 최소 선 폭을 각각 갖는 복수의 이격된 전하 축적 트랜지스터 게이트 선을 형성하는 방법으로서,
    반도체성 재료 위에 터널 유전체를 형성하는 단계;
    상기 터널 유전체 위에 전하 유지 재료를 형성하는 단계;
    상기 전하 유지 재료 위에 차단 유전체를 형성하는 단계;
    상기 차단 유전체 위에 제어 게이트 재료를 형성하는 단계;
    상기 제어 게이트 재료 위에, 서로 다른 조성의 적어도 두 개의 층을 포함하는 희생 하드마스크 재료를 형성하는 단계;
    상기 희생 하드마스크 재료의 부분들을 제거하여 30㎚ 이하의 최소 선 폭을 각각 갖는 복수의 이격된 마스크 선을 포함하는 마스크를 상기 제어 게이트 재료 위에 형성하는 단계; 및
    상기 제어 게이트 재료, 상기 차단 유전체, 및 상기 전하 유지 재료 전체의 에칭 동안 상기 마스크를 이용하여, 30㎚ 이하의 최소 폭을 각각 갖는 복수의 이격된 전하 축적 트랜지스터 게이트 선을 형성하는 단계를 포함하되,
    상기 이격된 마스크 선들은 상기 서로 다른 조성의 적어도 두 개의 층을 포함하고, 상기 이격된 마스크 선들의 각각의 층들 중 하나의 층은 적어도 400.0㎫의 고유 인장 응력을 지니고, 상기 이격된 마스크 선들의 각각은 0.0㎫보다 큰 총 고유 인장 응력을 지니는 것인, 전하 축적 트랜지스터 게이트 선의 형성 방법.
  16. 30㎚ 이하의 최소 선 폭을 각각 갖는 복수의 이격된 도전선을 형성하는 방법으로서,
    30㎚ 이하의 최소 폭을 각각 갖는 복수의 이격된 마스크 선을 도전성 재료 위에 형성하는 단계; 및
    상기 도전성 재료의 에칭을 행하는 동안 상기 이격된 마스크 선들을 에칭 마스크로서 사용하여 30㎚ 이하의 최소 선 폭을 각각 갖는 복수의 이격된 도전선을 형성하는 단계를 포함하되,
    상기 이격된 마스크 선들은 상기 도전성 재료의 에칭 직전 및 에칭 동안 총 고유 인장 응력을 지니는 것인, 이격된 도전선의 형성 방법.
  17. 도전성 재료를 에칭하여 30㎚ 이하의 최소 선 폭을 각각 갖는 복수의 이격된 도전선의 형성 시 선 파형(line waviness)을 감소시키는 방법으로서,
    상기 에칭 직전 및 에칭 동안 총 고유 인장 응력을 개별적으로 지니는 이격된 마스크 선들을 갖는 에칭 마스크를 사용하는 단계를 포함하는, 선 파형의 감소 방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020127026968A 2010-03-30 2011-03-15 복수의 이격된 피처를 형성하는 방법 KR101332087B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/749,923 2010-03-30
US12/749,923 US8492278B2 (en) 2010-03-30 2010-03-30 Method of forming a plurality of spaced features
PCT/US2011/028450 WO2011126680A2 (en) 2010-03-30 2011-03-15 Methods of forming a plurality of spaced features

Publications (2)

Publication Number Publication Date
KR20120125667A KR20120125667A (ko) 2012-11-16
KR101332087B1 true KR101332087B1 (ko) 2013-11-22

Family

ID=44710156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127026968A KR101332087B1 (ko) 2010-03-30 2011-03-15 복수의 이격된 피처를 형성하는 방법

Country Status (5)

Country Link
US (2) US8492278B2 (ko)
KR (1) KR101332087B1 (ko)
CN (1) CN102859651B (ko)
TW (1) TWI456629B (ko)
WO (1) WO2011126680A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492278B2 (en) 2010-03-30 2013-07-23 Micron Technology, Inc. Method of forming a plurality of spaced features
US9564326B2 (en) 2014-07-17 2017-02-07 International Business Machines Corporation Lithography using interface reaction
WO2017087066A1 (en) * 2015-11-20 2017-05-26 Tokyo Electron Limited Methods of forming etch masks for sub-resolution substrate patterning
FR3048816B1 (fr) * 2016-03-09 2018-04-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif avec transistor nmos contraint en tension et transistor pmos contraint en compression uni-axiale
US10672611B2 (en) * 2018-10-19 2020-06-02 International Business Machines Corporation Hardmask stress, grain, and structure engineering for advanced memory applications
US11075219B2 (en) 2019-08-20 2021-07-27 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11205654B2 (en) 2019-08-25 2021-12-21 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11195848B2 (en) 2019-08-25 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11563022B2 (en) 2019-08-25 2023-01-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11244955B2 (en) 2019-08-25 2022-02-08 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11011408B2 (en) 2019-10-11 2021-05-18 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11195850B2 (en) 2019-10-18 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11094627B2 (en) 2019-10-25 2021-08-17 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells
US11101210B2 (en) 2019-10-25 2021-08-24 Micron Technology, Inc. Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
US11094595B2 (en) 2019-12-27 2021-08-17 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11444093B2 (en) 2020-01-10 2022-09-13 Micron Technology, Inc. Memory arrays and methods of forming memory arrays

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792412B1 (ko) 2006-12-27 2008-01-09 주식회사 하이닉스반도체 서로 반대되는 성질의 응력을 갖는 다중 하드마스크를구비한 반도체소자 및 그의 제조 방법
KR100834396B1 (ko) 2006-12-27 2008-06-04 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR20090036082A (ko) * 2007-10-08 2009-04-13 어플라이드 머티어리얼스, 인코포레이티드 비결정질 탄소 층의 고온 증착 방법
KR20090042437A (ko) * 2007-10-26 2009-04-30 주식회사 하이닉스반도체 반도체 소자의 하드 마스크막 형성방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500312A (en) 1994-10-11 1996-03-19 At&T Corp. Masks with low stress multilayer films and a process for controlling the stress of multilayer films
US6345399B1 (en) 2000-09-27 2002-02-12 International Business Machines Corporation Hard mask process to prevent surface roughness for selective dielectric etching
US6653735B1 (en) 2002-07-30 2003-11-25 Advanced Micro Devices, Inc. CVD silicon carbide layer as a BARC and hard mask for gate patterning
JP3788800B2 (ja) 2003-12-26 2006-06-21 セイコーエプソン株式会社 エッチング方法
US7081393B2 (en) * 2004-05-20 2006-07-25 International Business Machines Corporation Reduced dielectric constant spacer materials integration for high speed logic gates
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7323401B2 (en) 2005-08-08 2008-01-29 Applied Materials, Inc. Semiconductor substrate process using a low temperature deposited carbon-containing hard mask
US7271045B2 (en) 2005-09-30 2007-09-18 Intel Corporation Etch stop and hard mask film property matching to enable improved replacement metal gate process
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7598174B1 (en) 2008-05-27 2009-10-06 Infineon Technologies Ag Feature patterning methods
US20110155692A1 (en) * 2009-12-30 2011-06-30 Tzong-Liang Yau Method of forming patterns
US8492278B2 (en) 2010-03-30 2013-07-23 Micron Technology, Inc. Method of forming a plurality of spaced features

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792412B1 (ko) 2006-12-27 2008-01-09 주식회사 하이닉스반도체 서로 반대되는 성질의 응력을 갖는 다중 하드마스크를구비한 반도체소자 및 그의 제조 방법
KR100834396B1 (ko) 2006-12-27 2008-06-04 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR20090036082A (ko) * 2007-10-08 2009-04-13 어플라이드 머티어리얼스, 인코포레이티드 비결정질 탄소 층의 고온 증착 방법
KR20090042437A (ko) * 2007-10-26 2009-04-30 주식회사 하이닉스반도체 반도체 소자의 하드 마스크막 형성방법

Also Published As

Publication number Publication date
TW201214510A (en) 2012-04-01
CN102859651B (zh) 2015-11-25
US8492278B2 (en) 2013-07-23
WO2011126680A3 (en) 2012-01-26
US20110244674A1 (en) 2011-10-06
TWI456629B (zh) 2014-10-11
KR20120125667A (ko) 2012-11-16
US20130309858A1 (en) 2013-11-21
CN102859651A (zh) 2013-01-02
WO2011126680A2 (en) 2011-10-13
US8980752B2 (en) 2015-03-17

Similar Documents

Publication Publication Date Title
KR101332087B1 (ko) 복수의 이격된 피처를 형성하는 방법
US9397189B2 (en) Semiconductor structure having a metal gate with side wall spacers
US9620601B2 (en) Contact structures and methods of forming the same
US20160365514A1 (en) Semiconductor structures including liners comprising alucone and related methods
US20170365555A1 (en) Semiconductor Devices and Methods of Manufacturing the Same
US8664111B2 (en) Method of patterning a semiconductor device with hard mask
US20120058609A1 (en) Methods of manufacturing semiconductor devices
US20150061077A1 (en) Trench sidewall protection for selective epitaxial semiconductor material formation
US11715779B2 (en) Multi-channel devices and methods of manufacture
CN105448814A (zh) 半导体结构的形成方法
US11901362B2 (en) Semiconductor device and method
WO2008073776A2 (en) Transistor gates including cobalt silicide, semiconductor device structures including the transistor gates, precursor structures, and methods of fabrication
US7320919B2 (en) Method for fabricating semiconductor device with metal-polycide gate and recessed channel
US20230369053A1 (en) Semiconductor Device and Method of Manufacturing
US20230064735A1 (en) Semiconductor Devices and Methods of Manufacture
US20070254425A1 (en) Methods of fabricating a semiconductor device
US20120034752A1 (en) Methods of forming a gate structure and methods of manufacturing a semiconductor device using the same
US12087638B2 (en) Multi-channel devices and methods of manufacture
KR100616495B1 (ko) 실리콘 박막과 실리콘막 사이의 격자 부정합을 줄일 수있는 반도체 소자 제조 방법
US8455345B2 (en) Methods of forming gate structure and methods of manufacturing semiconductor device including the same
KR20060000914A (ko) 텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191106

Year of fee payment: 7