KR100744673B1 - 반도체 소자의 스토리지노드홀 제조 방법 - Google Patents

반도체 소자의 스토리지노드홀 제조 방법 Download PDF

Info

Publication number
KR100744673B1
KR100744673B1 KR1020060060396A KR20060060396A KR100744673B1 KR 100744673 B1 KR100744673 B1 KR 100744673B1 KR 1020060060396 A KR1020060060396 A KR 1020060060396A KR 20060060396 A KR20060060396 A KR 20060060396A KR 100744673 B1 KR100744673 B1 KR 100744673B1
Authority
KR
South Korea
Prior art keywords
storage node
insulating layer
plug
etching
layer
Prior art date
Application number
KR1020060060396A
Other languages
English (en)
Inventor
황주희
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060060396A priority Critical patent/KR100744673B1/ko
Application granted granted Critical
Publication of KR100744673B1 publication Critical patent/KR100744673B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Abstract

본 발명은 스토리지노드콘택플러그용 폴리실리콘막의 분리 공정 후 스토리지노드콘택플러그와 층간절연막 간의 단차를 방지하는데 적합한 반도체 소자의 스토리지노드홀 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자의 스토리지노드홀 제조 방법은 플러그를 형성하는 단계; 제1절연막을 선택적으로 식각하여 플러그와 제1절연막 간의 단차를 완화시키는 전처리 단계; 제1절연막 및 상기 플러그 상에 식각정지막을 형성하는 단계; 식각정지막 상에 제2절연막을 형성하는 단계; 및 제2절연막 및 식각정지막을 식각하여 상기 플러그를 오픈하는 스토리지노드홀을 형성하는 단계를 포함하고, 상기 전처리 단계는 상기 식각정지막 형성 전에 상기 식각정지막이 형성되는 챔버에서 진행하며, 이에 따라 본 발명은 스토리지노드콘택플러그의 분리를 위하여 베리어막이 없는 전면 식각 공정을 진행하는데, 이 때 발생하는 층간절연막과 스토리지노드콘택플러그의 단차를 줄여주므로써, 이후 진행되는 스토리지노드 식각시 발생하는 식각정지용 질화막 펀치(punch) 또는 스토리지노드콘택홀의 오픈 불량으로 인한 문제점을 제거할 수 있으므로 보다 안정적인 제조 수율을 얻을 수 있는 효과가 있다.
폴리실리콘막, 층간절연막, 전면 식각, 콘택 낫 오픈, 질화막 펀치 공정

Description

반도체 소자의 스토리지노드홀 제조 방법{METHOD FOR FABRICATING STORAGE CONTACT HOLE IN SEMICONDUCTOR DEVICE}
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 스토리지노드콘택홀 제조 방법을 도시한 단면도,
도 2a 내지 도 2d는 종래 기술의 문제점을 나타낸 사진.
도 3은 종래 기술의 문제점을 나타낸 맵(map)도.
도 4a 내지 도 4e는 본 발명의 일실시예에 따른 반도체 소자의 스토리지노드콘택홀 제조 방법을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
41 : 반도체 기판 42 : 층간절연막
43 : 스토리지노드콘택플러그 44 : 식각정지용 질화막
45 : 스토리지노드 산화막 46 : 스토리지노드홀
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 스토리지노드홀 제조 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 비트라인 또는 캐패시터의 스토리지노드콘택플러그 공정시 충분한 공정 마진(Margin)을 확보하기 위해 콘택 공정 전에 랜딩플러그(Landing Plug) 공정을 실시하고 있다.
한편, 스토리지노드콘택플러그를 형성하기 위해 스토리지노드콘택홀에 폴리실리콘막을 증착하고, 플러그 분리 공정을 위해 전면 식각(Etch back)을 진행하는 기술이 사용되고 있다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 스토리지노드홀 제조 방법을 도시한 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상부에 층간절연막(12)을 증착한다. 층간절연막(12) 증착 전 DRAM 공정에 필요한 소자분리, 워드라인 및 비트라인 형성 공정이 진행된다. 계속해서, 층간절연막(12)을 관통하면서 반도체 기판(11)의 소정 영역과 연결되는 스토리지노드콘택플러그(13)를 형성한다.
이어서, 층간절연막(12)과 스토리지노드콘택플러그(13)의 표면을 따라 식각정지막(14)을 증착한다. 식각정지막(14)은 질화막으로 형성한다.
계속해서, 식각정지막(14) 상에 스토리지노드 산화막(15)을 증착한다. 스토 리지노드 산화막(15)은 단일막으로 형성할 수 있으며, 서로 다른 산화막 계열의 물질막의 적층 구조를 사용할 수도 있다.
그런 다음에, 스토리지노드 산화막(15)을 선택적으로 식각하여 식각정지막(14)이 일부 노출되는 콘택홀(16)을 형성한다. 콘택홀(16)은, 높이가 높은 스토리지노드 산화막(15)을 식각하여 형성하는 깊은 콘택홀이므로, 산화막에 매우 선택적인 식각 가스를 이용하여 식각한다. 이 때 공정 안정화를 위하여 식각정지막(14)에서 식각 정지하도록 한다.
도 1b에 도시된 바와 같이, 산화막과 질화막의 식각 선택비가 동일한 식각 가스를 이용하여 나머지 식각정지막(14)을 식각하여 스토리지노드콘택플러그(13)를 오픈하는 스토리지노드홀(16A)을 형성한다.
그러나 상술한 바와 같이, 스토리지노드콘택플러그(13) 분리 공정을 진행할 때 전면 식각을 실시하는데, 스토리지노드콘택홀을 형성할 때 사용한 마스크의 단차로 인해 층간절연막(12)과 스토리지노드콘택플러그(13) 간의 단차가 유발된다.
따라서, 스토리지노드홀(16A)의 식각시 스토리지노드콘택플러그(13)와 층간절연막(12)의 단차로 인해 식각정지막(14)의 펀치(punch, 도 1a의 'A')가 심화되면, 하부의 비트라인에 영향을 주게되고, 이후 스토리지노드홀(16A) 식각 후 증착되는 Ti/TiN에 의해 하부 비트라인과 상부 스토리지노드 간의 브릿지 현상이 발생하는 문제가 있다.
또한, 스토리지노드콘택플러그(13)와 층간절연막(12)의 단차에 의해, 층간절연막(12) 사이의 식각정지막(14)이 먼저 식각되어(도 1b의 'B'), 스토리지노드콘택 플러그(13) 상의 식각정지막(14)의 식각이 모두 이루어지지 않아, 스토리지노드가 아래 스토리지노드콘택플러그(13)와 전기적으로 연결되지 않고, 식각정지막(14)이 남아 있는 오픈 불량(Not open)이 발생하는 문제가 있다.
도 2a 내지 도 2d는 종래 기술의 문제점을 나타낸 사진이다.
도 2a를 참조하면, 비트라인 방향으로 절취한 사진으로서, 스토리지노드콘택플러그(15A)와 층간절연막(12) 사이에 단차가 발생한 상태에서 식각정지용 질화막(16)이 증착된 것('A')을 알 수 있다.
도 2b를 참조하면, 워드라인 방향으로 절취한 사진으로서, 스토리지노드콘택플러그와 층간절연막 사이에 단차가 발생한 상태에서 식각정지용 질화막이 증착된 것('B')을 알 수 있다.
도 2c를 참조하면, 스토리지노드홀 식각시 식각정지용 질화막의 펀치 현상('C')이 심화됨을 알 수 있다. 펀치 현상은 도 1d('A')에서도 확인할 수 있는데, 스토리지노드홀 식각시 스토리지노드콘택플러그와 층간절연막 간의 단차에 의해 식각정지용 질화막이 빠르게 식각되어, 하부의 층간절연막이 드러나게 된다. 이렇게 드러난 층간절연막은 산화막에 대한 높은 식각선택비를 가지는 식각 가스에 의해 층간절연막의 식각이 심화되는 문제점이 있으며, 이를 펀치 현상이라고 정의한다.
펀치 현상이 진행되면, 하부의 비트라인에도 영향을 주게 되고, 이후 스토리지노드홀 식각 후 증착되는 Ti/TiN에 의해 하부 비트라인과 상부 스토리지노드가 연결되는 브릿지 현상이 발생하게 된다.
도 2d를 참조하면, 스토리지노드홀 식각 공정 후 스토리지노드콘택플러그가 오픈되는 스토리지노드홀이 형성되어야 하는데, 완전히 오픈되지 않은 오픈 불량('D')이 발생한 것을 알 수 있다.
도 3은 종래 기술의 문제점을 나타낸 맵(map)도이다.
도 3을 참조하면, 웨이퍼 상에서 스토리지노드홀의 오픈 불량으로 인한 칩 불량('A')을 확인할 수 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 스토리지노드콘택플러그용 폴리실리콘막의 분리 공정 후 스토리지노드콘택플러그와 층간절연막 간의 단차를 방지하는데 적합한 반도체 소자의 스토리지노드홀 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자의 스토리지노드홀 제조 방법은 반도체 기판 상부에 제1절연막을 형성하는 단계; 상기 제1절연막을 관통하면서 상기 반도체 기판과 연결되는 플러그를 형성하는 단계; 상기 제1절연막을 선택적으로 식각하여 상기 플러그와 상기 제1절연막 간의 단차를 완화시키는 전처리 단계; 상기 제1절연막 및 상기 플러그 상에 식각정지막을 형성하는 단계; 상기 식각정지막 상에 제2절연막을 형성하는 단계; 및 상기 제2절연막 및 상기 식각정지막을 식각하여 상기 플러그를 오픈하는 스토리지노드홀을 형성하는 단계를 포함하고, 상기 전처리 단계는 상기 식각정지막 형성 전에 상기 식각정지막이 형성되는 챔버에서 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4a 내지 도 4e는 본 발명의 일실시예에 따른 반도체 소자의 스토리지노드홀 제조 방법을 도시한 단면도이다.
도 4a에 도시된 바와 같이, 반도체 기판(41) 상부에 층간절연막(42)을 형성한다. 층간절연막(42)은 통상의 산화막 계열의 물질막으로 형성한다. 한편, 층간절연막(42) 증착 전, DRAM 공정에 필요한 소자분리, 트랜지스터를 포함하는 워드라인 및 비트라인 형성 공정이 진행된다.
층간절연막(42)의 소정 영역 상에 하드마스크(도시하지 않음)를 형성하고, 하드마스크를 식각 베리어로 층간절연막(42)을 선택적으로 식각하여 스토리지노드콘택홀(도시하지 않음)을 형성한다. 이어서, 스토리지노드콘택홀을 포함하는 층간절연막(42)의 전면에 플러그용 폴리실리콘막을 증착한다. 그리고나서, 인접하는 스토리지노드콘택플러그 분리하기 위해 전면 식각(Etch back)을 실시하여 스토리지노드콘택플러그(43)를 형성한다.
한편, 스토리지노드콘택홀 식각시 사용한 하드마스크의 단차로 인한 전사로, 분리 공정 후 형성된 스토리지노드콘택플러그(43)는 층간절연막(42) 보다 높이가 낮다.
이와 같이, 스토리지노드콘택플러그(43)와 층간절연막(42)의 단차로 인한 문 제점을 해결하기 위해 다음과 같이 진행한다.
도 4b에 도시된 바와 같이, 층간절연막(42)과 스토리지노드콘택플러그(43) 간의 단차(H)를 제거하기 위해, 식각정지용 질화막 증착 전, 질화막 증착 장비 내에서 식각 가스를 주입하여 층간절연막(42)을 선택적으로 제거하여 단차(H)를 완화하는 전처리(Pre treatment)를 실시한다. 한편, 단차(H)는 100∼300Å 이므로, 이 단차(H) 만큼 층간절연막(42)을 선택적으로 제거해준다.
이 때, 사용하는 식각 가스는 산화막(Oxide) 대한 폴리실리콘막(Poly-Si)의 선택비가 좋은 식각 가스를 사용한다. 예컨대, 산화막에 대한 폴리실리콘막의 식각 선택비는 7:1 비율을 가지도록 한다. 따라서, 산화막을 식각할 때 폴리실리콘막은 거의 식각되지 않는다. 이 때 식각 가스는, 탄소와 불소의 혼합 가스 예컨대 CF4, CHF3를 사용하며, 혼합 가스에 O2를 첨가하며, CF4는 5∼15sccm, CHF3는 20∼40sccm, O2는 2∼6sccm 의 유량을 플로우하여, 단차(H) 만큼의 층간절연막(42)을 선택적으로 식각한다. 이 때, 400∼500Ｗ의 소스 파워만을 인가하기 때문에, 웨이퍼 표면으로의 이온 충격(Ion bombardment)을 배제하고, 화학적 식각 방법만을 사용하여 단차가 높은 층간절연막(42)을 우선적으로 식각하여 단차를 줄일 수 있다.
상기와 같은 전처리 공정을 실시하여, 스토리지노드콘택플러그(43)와 층간절연막(42) 간의 단차(H)를 완화시킬 수 있으므로 스토리지노드홀 식각시 식각정지용 질화막의 펀치 또는 스토리지노드홀 오픈 불량과 같은 문제를 방지할 수 있다.
도 4c에 도시된 바와 같이, 스토리지노드콘택플러그(43)과 층간절연막(42)간 의 단차가 완화된 결과물 상에 식각정지막(44)을 증착한다. 스토리지노드콘택플러그(43)와 층간절연막(42)간의 단차가 제거된 상태이므로 식각정지막(44)은 평탄한 프로파일로 증착된다. 식각정지막(44)은 질화막으로 형성한다.
도 4d에 도시된 바와 같이, 식각정지막(44) 상부에 스토리지노드 산화막(45)을 증착한다. 스토리지노드 산화막(45)은 단일의 산화막으로 형성할 수 있으며, 서로 다른 산화막 계열의 물질막을 적층 구조로 사용할 수도 있다.
도 4e에 도시된 바와 같이, 스토리지노드 산화막(45)의 소정 영역 상에 하드마스크(도시하지 않음)를 형성하고, 하드마스크를 식각 베리어로 사용하여 스토리지노드 산화막(45)과 식각정지막(44)을 선택적으로 식각하여 스토리지노드콘택플러그(43) 상부를 오픈하는 스토리지노드홀(46)을 형성한다. 스토리지노드홀(46) 형성 후, 종래 기술에서 문제가 되었던 식각정지용 질화막 펀치(punch) 또는 스토리지노드콘택홀의 오픈 불량으로 인한 문제점을 방지할 수 있다.
상술한 바와 같이, 스토리지노드콘택플러그 분리를 위한 전면 식각 공정 이후, 형성되는 스토리지노드콘택플러그와 층간절연막의 단차로 인한 문제점을 개선하기 위해, 식각정지막 증착 전 질화막 증착 장비에서 전처리 공정을 추가한다.
전처리 공정을 실시하여 층간절연막과 스토리지노드콘택플러그 간의 단차를 제거하므로서, 이후 진행되는 스토리지노드홀 식각시 식각정지막 펀치 및 스토리지노드홀 오픈 불량과 같은 문제를 방지하여 소자의 제조 수율을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 스토리지노드콘택플러그의 분리를 위하여 베리어막이 없는 전면 식각 공정을 진행하는데, 이 때 발생하는 층간절연막과 스토리지노드콘택플러그의 단차를 줄여주므로써, 이후 진행되는 스토리지노드 식각시 발생하는 식각정지용 질화막 펀치(punch) 또는 스토리지노드콘택홀의 오픈 불량으로 인한 문제점을 제거할 수 있으므로 보다 안정적인 제조 수율을 얻을 수 있는 효과가 있다.

Claims (9)

  1. 삭제
  2. 반도체 기판 상부에 제1절연막을 형성하는 단계;
    상기 제1절연막을 관통하면서 상기 반도체 기판과 연결되는 플러그를 형성하는 단계;
    상기 제1절연막을 선택적으로 식각하여 상기 플러그와 상기 제1절연막 간의 단차를 완화시키는 전처리 단계;
    상기 제1절연막 및 상기 플러그 상에 식각정지막을 형성하는 단계;
    상기 식각정지막 상에 제2절연막을 형성하는 단계; 및
    상기 제2절연막 및 상기 식각정지막을 식각하여 상기 플러그를 오픈하는 스토리지노드홀을 형성하는 단계를 포함하고,
    상기 전처리 단계는 상기 식각정지막 형성 전에 상기 식각정지막이 형성되는 챔버에서 진행하는 반도체 소자의 스토리지노드홀 제조 방법.
  3. 제2항에 있어서,
    상기 챔버는,
    질화막 증착 챔버를 사용하는 반도체 소자의 스토리지노드홀 제조 방법.
  4. 제2항에 있어서,
    상기 전처리 단계는,
    상기 제1절연막에 대한 상기 플러그의 식각 선택비를 7:1 비율로 하여 상기 제1절연막을 선택적으로 식각하며,
    상기 제1절연막은 산화막으로 형성하고, 상기 플러그는 폴리실리콘막으로 형성하는 반도체 소자의 스토리지노드홀 제조 방법.
  5. 제4항에 있어서,
    상기 제1절연막의 선택적 식각은,
    CF4 또는 CHF3 가스를 사용하는 반도체 소자의 스토리지노드홀 제조 방법.
  6. 제5항에 있어서,
    상기 CF4 또는 CHF3 가스에 O2를 첨가한 혼합 가스를 사용하는 반도체 소자의 스토리지노드홀 제조 방법.
  7. 제6항에 있어서,
    상기 CF4는 5∼15sccm, 상기 CHF3는 20∼40sccm, 상기 O2는 2∼6sccm 의 유량을 플로우하는 반도체 소자의 스토리지노드홀 제조 방법.
  8. 제2항에 있어서,
    상기 전처리 단계는,
    상기 챔버에 400∼500Ｗ의 소스 파워를 인가하여 진행하는 반도체 소자의 스토리지노드홀 제조 방법.
  9. 제2항에 있어서,
    상기 전처리 단계에서,
    상기 제1절연막을 100∼300Å 식각하는 반도체 소자의 스토리지노드홀 제조 방법.
KR1020060060396A 2006-06-30 2006-06-30 반도체 소자의 스토리지노드홀 제조 방법 KR100744673B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060060396A KR100744673B1 (ko) 2006-06-30 2006-06-30 반도체 소자의 스토리지노드홀 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060396A KR100744673B1 (ko) 2006-06-30 2006-06-30 반도체 소자의 스토리지노드홀 제조 방법

Publications (1)

Publication Number Publication Date
KR100744673B1 true KR100744673B1 (ko) 2007-08-01

Family

ID=38601485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060396A KR100744673B1 (ko) 2006-06-30 2006-06-30 반도체 소자의 스토리지노드홀 제조 방법

Country Status (1)

Country Link
KR (1) KR100744673B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059458A (ko) * 1999-12-30 2001-07-06 박종섭 플러그 형성 방법
KR20060073752A (ko) * 2004-12-24 2006-06-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059458A (ko) * 1999-12-30 2001-07-06 박종섭 플러그 형성 방법
KR20060073752A (ko) * 2004-12-24 2006-06-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Similar Documents

Publication Publication Date Title
JP2000077625A5 (ko)
US7709369B2 (en) Method for forming a roughened contact in a semiconductor device
KR100772681B1 (ko) 반도체 소자의 스토리지노드콘택홀 형성 방법
KR100648859B1 (ko) 반도체 소자 제조 방법
US7371636B2 (en) Method for fabricating storage node contact hole of semiconductor device
KR100744673B1 (ko) 반도체 소자의 스토리지노드홀 제조 방법
TWI814794B (zh) 形成半導體裝置的方法
US7582560B2 (en) Method for fabricating semiconductor device
KR100668831B1 (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
JP2001338977A (ja) 半導体装置の製造方法
KR100859474B1 (ko) 반도체 소자의 제조 방법
KR20070066460A (ko) 반도체 소자의 스토리지노드홀 형성 방법
KR100733459B1 (ko) 반도체 소자 제조 방법
KR20080100548A (ko) 반도체 소자의 콘택 형성 방법
KR100886641B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100792372B1 (ko) 반도체 소자 제조 방법
KR100464656B1 (ko) 반도체소자의 플러그 형성방법
KR100838395B1 (ko) 하드마스크층을 이용한 반도체 소자의 제조 방법
KR100849773B1 (ko) 반도체 소자의 제조 방법
KR100761362B1 (ko) 반도체 소자의 패턴 형성방법
KR101043366B1 (ko) 반도체 소자의 형성 방법
KR100324330B1 (ko) 반도체소자의 콘택 형성방법
KR100670686B1 (ko) 반도체 소자의 콘택플러그 제조 방법
KR100688061B1 (ko) 반도체 소자의 플러그 형성 방법
KR20090010638A (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee